RU1798914C - Матричный коммутатор с контролем - Google Patents
Матричный коммутатор с контролемInfo
- Publication number
- RU1798914C RU1798914C SU904866759A SU4866759A RU1798914C RU 1798914 C RU1798914 C RU 1798914C SU 904866759 A SU904866759 A SU 904866759A SU 4866759 A SU4866759 A SU 4866759A RU 1798914 C RU1798914 C RU 1798914C
- Authority
- RU
- Russia
- Prior art keywords
- control
- input
- switch
- switching
- inputs
- Prior art date
Links
Landscapes
- Relay Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Изобретение относитс к автоматике и коммутационной технике, может быть использовано в автоматизированных системах контрол и управлени . Коммутатор содержит матрицу комутационных узлов, содержащих пол ризованное реле, два транзисторных ключа, два элемента 2И, инвертор , контрольный выход, а также селектор адреса, стробируемый дешифратор, мультиплексор, схему сравнени и триггер. 1 з.п, ф-лы, 1 ил.
Description
Изобрзтение относитс к автоматике и коммутационной технике и может быть использовано дл непосредственной коммутации низкочастотных сигналов, а также дл коммутации импульсных сигналов, цепей управлени и контрол различных автоматизированных систем контрол и управлени .,
Цель изобретени - повышение быстродействи и достоверности коммутации.
На чертеже представлена функциональна схема устройства.
Управл емый коммутатор содержит группу 1.1...1.16 пол ризованных реле 2 с элементами НЕЗ, элементами 2И 4,5 и транзисторными ключами 6, 7, кажда из которых содержит четыре идентичных разр да коммутации 8.1...8.4, селектор адреса 9, стробируемый дешифратор групп реле 10, мультиплексор 11, четырехразр дную схему сравнени 12 и триггер 13, шины 14 и 15, выходы 16. -;
Коммутатор работает следующим образом . .,
Пусть по шине адреса 17 (ША) поступил код, соответствующий адресу коммутатора, селектор адреса 9 формирует сигнал Адрес , который устанавливает в единицу
триггер 13 и разрушает работу дешифратора 10 и мультиплексора 11. Дешифратор 10 в соответствии со старшими разр дами шины данных D4...D7 выводит сигнал управлени логической единицы на одну из вертикальных шин 15.1-15.16, поступающий на первые входы элементов 2И 4,5. При наличии на горизонтальных шинах 14.1- 14.4, образованных младшими разр дами шины данных DO...D3, сигналов уровн логической единицы схема 214 4 откроет транзисторный ключ 6 и контакты реле 2 переключатс и отключат корпус от контрольных выходов 16.1-15.N, транзисторный ключ 7 в этом случае закрыт. При наличии на горизонтальных шинах 14 сигналов уровн логического нул элемент 2И 5 откроет транзисторный ключ 7 и контакты реле 2 пере- ключае гс в исходное положение, соединив корпус с контрольными выходами 16.1- 16.N. Мультиплексор 11 подключает контрольные выходы 16.1-16.N той группы реле 1,1 ...1.16, код которой определ ет старшие разр ды шины данных D4...D7, на входы схемы сравнени 12. На вторые входы схемы сравнени 12 приход т сигналы младших разр дов шины данных DO...D3. При совпадении DO...D3 с контрольными выхоС
дами 16 схема сравнени 12 выдает сигнал совпадени (СС), который сбрасывает триггер 13. Сигнал с выхода триггера 13 Данные прин ты через обратную св зь (ОС) запрещает работу дешифратора 10, кото- рый убирает сигнал логической единицы с вертикальных шин 15.1-15.N, через элементы 2-Й 4,5, транзисторные ключи 6,7 снимают напр жение с-обмоток реле 2, Соединение установлено и коммутатор со- хран ет. свое состо ние до следующей команды управлени .
Формул а изо бретени 1. Матричный коммутатор с контролем, содержащий дешифратор, вертикальные и горизонтальные шины, в каждой точке пересечени которых расположен коммутацион- нуй узел, содержащий первый ключ, контакты которого образуют входы и выходы узла, отличающий с тем, что, с целью повышени быстродействи и надежности , введены селектор адреса, триггер, мультиплексор, элемент сравнени , выход которого соединен с первым входом триггера , второй вход которого соединен с входом селектора и первым входом стробировани дешифратора, второй вход стробировани которого соединен с выходом Данные прин ты триггера, вход селектора адреса соединен с синхровходом матричного коммутатора, шина адреса которого соеди
0
5
0
5
0
нена с адресным входом селектора адреса, перва группа разр дов шины данных соединена с входом дешифратора, каждый вход которого соединен с соответствующей вертикальной управл ющей шиной, с которой соединен управл ющий вход соответствующего коммутатора узла, горизонтальные управл ющие шины соединены с второй группой разр дов шмны данных, информационными входами соответствующих коммутационных узлов и первой группой входов элемента сравнени , втора группа входов которого соединена с выходом мультиплексора , информационные входы которого соединены с контрольными выходами коммутационных узлов.
2. Коммутатор по п,1, отличающий- с тем, что каждый коммутационный узел содержит второй ключ, инвертор, первый и второй элементы И, пол ризованное реле, перва и втора обмотки которого соединены с выходом первого и второго ключей соответственно , входы которых соединены с выходами первого и второго элементов И, первые входы которых соединены с управл ющим входом, второй вход первого элемента И соединен с информационным входом, который подключен через инвертор к второму входу второго элемента И, контакт реле соединен с контрольным выходом.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904866759A RU1798914C (ru) | 1990-06-22 | 1990-06-22 | Матричный коммутатор с контролем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904866759A RU1798914C (ru) | 1990-06-22 | 1990-06-22 | Матричный коммутатор с контролем |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1798914C true RU1798914C (ru) | 1993-02-28 |
Family
ID=21536348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904866759A RU1798914C (ru) | 1990-06-22 | 1990-06-22 | Матричный коммутатор с контролем |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1798914C (ru) |
-
1990
- 1990-06-22 RU SU904866759A patent/RU1798914C/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 947353, кл. Н 03 К 17/74, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4620188A (en) | Multi-level logic circuit | |
US5122738A (en) | Integrated circuit having logic circuits with latch elements connectable in shift register configuration for testing | |
US4823309A (en) | Data processing system with improved output function | |
US3040198A (en) | Binary trigger having two phase output utilizing and-invert logic stages | |
US4291247A (en) | Multistage logic circuit arrangement | |
US4569067A (en) | Dual master shift register bit | |
RU1798914C (ru) | Матричный коммутатор с контролем | |
US4425517A (en) | Fail soft tri-state logic circuit | |
KR950024436A (ko) | 클록회로 | |
US4342927A (en) | CMOS Switching circuit | |
US6292023B1 (en) | Spike-triggered asynchronous finite state machine | |
JPH038126B2 (ru) | ||
KR0185407B1 (ko) | 기록 승인 회로 | |
US3790959A (en) | Capacitive read only memory | |
US4266213A (en) | Circuit arrangement for an input keyboard | |
SU731562A1 (ru) | Устройство дл устранени вли ни дребезга контактов | |
RU2026605C1 (ru) | Многоканальный коммутатор | |
SU1603367A1 (ru) | Элемент сортировочной сети | |
SU1094028A1 (ru) | Устройство дл ввода информации | |
SU1200431A1 (ru) | Устройство дл обработки цифровых данных | |
SU1695317A1 (ru) | Резервируема вычислительна система | |
SU1562898A1 (ru) | Многоканальное устройство дл ввода-вывода информации | |
KR0179688B1 (ko) | 삼중화 장치의 선택 제어회로 | |
SU1309294A1 (ru) | Матричный коммутатор | |
JP2967642B2 (ja) | フリップフロップ回路 |