SU1695317A1

SU1695317A1 - Резервируема вычислительна система

Info

Publication number: SU1695317A1
Application number: SU894668132A
Authority: SU
Inventors: Валерий Викторович Баранов; Валерий Ильич Потапенко; Александр Алексеевич Чудов
Original assignee: Предприятие П/Я Г-4173
Priority date: 1989-03-30
Filing date: 1989-03-30
Publication date: 1991-11-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл построени отказоустойчивых вычислительных комплексов. Цель изобретени - повышение надежности - достигаетс созданием скольз щего резервировани каналов системы и их автоматическим отключением при по влении отказов в резервируемых каналах . 3 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано дл построени высоконадежных отказоустойчивых вычислительных комплексов.

Цель изобретени - повышение надежности за счет обеспечени скольз щего резерва каналов системы.

На фиг.1 приведена структурна схема системы; на фиг.2 - пример реализации резервируемого вычислительного канала; на фиг.З - таблица отключени неисправного канала.

На фиг.1 обозначены: первый-третий триггеры 1-3; первый-третий резервируемые вычислительные каналы 4-6; первый- третий элементы НЕ 7-9; группа 10 мажоритарных элементов, перва -треть схемы сравнени 11-13; четвертый-шестой элементы И 14-16; четвертый элемент НЕ 17; элемент ИЛИ 18, четвертый-шестой триггеры 19-21; первый-третий элементы И 22-24; входы 25-27 включени первого- третьего резервируемых вычислительных каналов, входы 28-30 отключени первого- третьего резервируемых вычислительных

каналов, элемент 31 задержки, выход 32 управлени записью, информационные выходы 33-35 первого-третьего резервируемых вычислительных каналов, входы 36-38 установки резерва первого-третьего каналов, вход 39 прерывани по таймеру, выходы 40 контрол каналов.

На фиг.2 обозначены: источник 41 питани , первый элемент ИЛИ 42, процессор 43, генератор 44 импульсов, дешифратор 45, первый 46 и второй 47 буферные регистры, обща шина 48, второй элемент ИЛИ 49, устройство 50 управлени вводом-выводом, устройство 5Т ввода-вывода,оперативное запоминающее устройствоЈ)ЗУ}52, перепрограммируемое посто нное запоминающее устройство (ППЗУ) 53, устройство 54 управлени пользовател , устройство 55 пользовател (датчики, приборы), лини 56 тумблера Вкл/Питание, цепи 57 питани , лини 58 сигнала Ост и лини 59 сигнала Вывод.

На фиг.2 в качестве примера реализации канала 4 приведена структурна схема микроЭВМ с введением в нее через элеменOs

о ел

00

ч

ты ИЛИ управл ющих сигналов: включени на вход 25, отключени на вход 28, требовани прерывани на вход 39.

В буферный регистр 46 помещаетс информаци , поступающа из предлагаемой системы на объекты регулировани .

Обращение к буферному регистру 46 производитс в программном режиме. Запись информации в него производитс по сигналу Вывод линии 59, вывод информации из него на зход 40 производитс по сигналу тактового импульса, поступающего от генератора 44 через дешифратор 45.

Работа системы происходит следующим образом: триггеры 1-3,19-21 устанавливаютс в нулевое состо ние. Перед включением в работу выбираетс (выключаетс ) резервный канал (например, 6), на вход 38 которого подаетс низкий потенциал и триггер 3 переводитс в единичное состо ние, а каналы 4,5.включаютс в работу в соответствии со своим программным обеспечением.

Каналы 4 и 5 функционируют независимо и решают одну задачу с синхронизацией от генераторов 44 выдачи данных в буферные регистры 46 и перезаписью их в регистры 47,

С выходов 33-35 буферных регистров эта информаци при наличии разрешающего потенциала на выходе 32 поступает на входы мажоритарных элементов 10,где происходит ее сравнение по принципу два из трех. Затем ее значени выдаютс через выход системы на объекты регулировани . До передачи информации на группу мажо- ритарнУх элементов по первому тактовому импульсу она поступает на входы схем сравнени 11-13, где происходит ее сравнение. В случае неравенства данных (по влени неисправности) на выходах схем сравнени 11-13 формируетс сигнал, поступающий на входы элементов И 14-15. При резервном канале 6 сигнал неисправности (высокий уровень) по витс только на выходе элемента И 14, т.к. входы элементов И 15,16 будут блокированы низким уровнем сигнала от элемента НЕ 8. Сигнал неисправности поступает высоким уровнем на вход С триггера 19, устанавлива его в единичное состо ние , на выход 32 элемента ИЛИ 18 и далее на входы каналов 4-6, на сигнализацию , на входы С триггеров 1-3 и вход элемента НЕ 17. Сигнал неисправности высоким уровнем переводит выход только триггера 3 в нулевое состо ние, т.к. остальные триггеры 1 и 2 уже наход тс в нулевом состо нии. Сигнал с выхода триггера 3 поступает на вход включени 27 канала 6 и производит включение микроЭВМ в этом

канале. Одновременно с этим сигнал неисправности , поступа по цепи 32 на входы каналов 4-6, производит блокировку записи новой информации с выходов регистра 46,

т.е. на выходе 33 регистра 47 остаетс правильна информаци . Далее сигнал неисправности , поступа через элемент НЕ 17 и элемент задержки 31 на вход 39 требовани прерывани по таймеру, перводит все кана0 лы (микроЭВМ) на программу повторного ввода информации и выдачу ее на выходы 40 регистров 46. Информаци с выходов 40 всех каналов поступает на входы схем 11-13 сравнени , где сравниваетс друг с другом.

5 Сигнал неисправности (высокий уровень) теперь по вл етс и на выходе еще одного элемента И 14-16 и переводит в единичное состо ние еще один триггер 19-21. Единичные сигналы с выходов двух триггеров сов0 падают на одном из элементов И 22-24, и в результате на выходе одного из элементов Л 22-24 по вл етс высокий уровень сигнала , который, поступа по одному из входов 28-30 (см, фиг.З), производит останов мик5 роЭВМ канала и перевод в режим св зи с пультовым терминалом дл диагностики и последующего ремонта. Неисправный канал (микроЭВМ) замен етс и с авитс в резерв, система запускаетс в работу.

Claims

0 Формула изобретени

Резервируема вычислительна система , содержаща три резервируемых вычислительных канала, группу мажоритарных элементов, первую-третью схемы сравне5 Ни , первый-шестой триггеры, первый-чет- вертый элементы НЕ, элемент задержки, первый-третий элементы И и элемент ИЛИ, причем информационные выходы первого- третьего резервируемых вычислительных ка0 налов подключены к соответствующим входам мажоритарных элементов группы, а выходы контрол - к информационным входам одноименной и последующей схем сравнени , причем выходы мажоритарных

5 элементов группы вл ютс информационным ЁЫХОДОМ системы, отличающа с тем, что, с целью повышени надежности системы за счет обеспечени скольз щего резерва, в нее введены четвертый-шестой элементы И,

0 выходы которых подключены к счетным входам одноименных триггеров и к соответствующим входам элемента ИЛИ, выход которого вл етс выходом управлени записью системы , подключенным к одноименным вхо5 дам всех резервируемых вычислительных каналов, синхровходам первого-третьего триггеров и через последовательно соединенные четвертый элемент НЕ и элемент задержки - к входам прерывани по тайме- DV всех резерёируемых вычислительных каналов , первый-третий входы установки резерва системы подключены к входам установки соответственно первого-третьего триггеров, выходы которых подключены к входам включени одноименных резервируемых вычислительных каналов и через одноименные элементы НЕ к первым входам соответственно четвертого-шестого элементов И, вторые входы шестого, п того и четвертого элементов И подключены к выходам первого, второго и третьего элементов

0

НЕ соответственно, а третьи входы - к выходам соответственно третьей, второй и первой схем сравнени , выходы четвертого-шестого триггеров подключены к первым входам первого и второго элементов И, второму входу второго и первому входу третьего элементов И и к вторым входам третьего и первого элементов И соответственно, а выходы первого-третьего элементов И соединены с входами отключени одноименных резервируемых каналов.

Фиг.1