KR20010028299A - 이중화 유닛 절체 제어회로 - Google Patents

Abstract

본 발명의 목적은, 통신 시스템 등 주요 프로세스 유닛이 이중화된 시스템을 필요에 따라 강제 절제하도록 제어하는 데에 있어서, 주제어부로부터 별도의 제어회로 및 제어포트를 설정하지 않고 기존의 신호만을 이용하여 간단하게 구현할 수 있는 이중화 유닛 절체 제어회로를 제공하는 데에 있다.

본 발명의 구성은, 이중화 절체 제어회로에 있어서, 시스템의 주제어부로부터 입력되는 데이터버스의 최하위비트신호를 입력받아 입력되는 클럭신호에 따라 출력하는 디플립플롭(D10); 상대방 유닛으로부터 출력되는 상대방 구동신호(BON)를 입력받아 반전시켜 출력하는 인버터(INV20); 상기 디플립플롭(D10)으로부터 출력되는 신호와 상기 인버터(INV20)로부터 출력되는 신호를 입력받아, 두 값이 모두 하이일 경우에만 하이의 구동신호를 생성하여 출력하는 앤드게이트(AND30); 구동전원(VCC)이 일측단자로 입력되고 상기 디플립플롭(D10)의 입력단자가 타측단자로 연결되는 제1저항(R11); 구동전원(VCC)이 일측단자로 입력되고 타측단자가 상기 인버터(INV20)의 입력단자로 연결되는 제2저항(R21)을 포함하여 이루어진다.

Description

이중화 유닛 절체 제어회로{Switching Control Circuit for Dualized Unit}

본 발명은 이중화 유닛(unit) 절체(switching) 제어회로에 관한 것으로서, 더 상세하게 말하자면, 통신 시스템 등 주요 프로세스(process) 유닛이 이중화된 시스템을 필요에 따라 강제 절체하도록 제어하는 데에 있어서, 주제어부로부터 별도의 제어회로 및 제어포트를 설정하지 않고 간단하게 구현할 수 있는 이중화 유닛 절체 제어회로에 관한 것이다.

일반적으로 전자교환기 및 전송시스템은 신뢰성이 우선적으로 요구되며, 서비스를 수행하기 위하여 내부의 각종 기능을 수행하는 유닛을 이중적으로 설치하여 자동적으로 절체되는 이중화 회로를 적용하여 운용하고 있다.

즉, 상기 이중화 회로는 리던던시 스트럭쳐(redundancy structure)라고도 하며, 전자교환기 및 전송시스템에서 어떤 기능을 수행하는 하나의 유닛이 구동중(active)일 때, 똑같은 기능을 하는 다른 유닛을 장착하여 대기(standby) 상태로 만들어 놓고, 상기 구동중인 유닛의 기능에 문제가 발생하는 경우, 상기 대기 상대의 유닛을 절체하여 그 기능을 수행하도록 하는 회로를 말한다.

이하, 첨부된 도면을 참조하여, 종래 기술의 이중화 절체 제어회로를 설명하기로 한다.

도 1에 도시되어 있듯이, 종래 기술에 의한 이중화 절체 제어회로의 구성은 다음과 같다.

시스템의 기능을 구현하는 제1유닛(1)에서, 제2유닛 구동신호(BON)를 입력받아 반전시켜 제1유닛 구동신호(AON)를 생성하여 출력하는 제1인버터(inverter, INVA)와,

상기 제1유닛(1)과 이중화된 유닛으로, 시스템의 기능을 구현하는 제2유닛(2)에서, 제1유닛 구동신호(AON)를 입력받아 반전시켜 제1유닛 구동신호(BON)를 생성하여 출력하는 제2인버터(INVB)와,

구동전원(VCC)이 일측단자로 연결되고 타측단자가 상기 제1인버터(INVA)의 입력단자로 연결되는 제1저항(R1)과,

구동전원(VCC)이 일측단자로 연결되고 타측단자가 상기 제2인버터(INVB)의 입력단자로 연결되는 제2저항(R2)과,

시스템 전반적인 동작을 제어하며, 필요에 따라 상기 제1유닛(1)과 제2유닛(2)의 강제 절체 제어신호(MS_SEL_A, MS_SEL_B)를 생성하여 출력하는 주제어부(3)로 이루어진다.

상기와 같이 이루어진 종래 기술의 동작은 다음과 같다.

제1유닛(1)과 제2유닛(2)의 구동신호인 제1구동신호(AON)와 제2구동신호BON)는 서로 반전 관계에 있으므로, 제1유닛(1)이 구동중일 때에는 제2유닛(2)은 구동되지 않으며, 반대로 제2유닛(2)이 구동중일 때에는 제1유닛(1)은 대기상태가 된다.

즉, 상기 제1유닛(1)과 제2유닛(2)이 동시에 구동되거나 동시에 대기상태인 상황은 발생하지 않으며, 제1유닛(1)이 구동중 장애가 발생하는 경우에는 제2유닛(2)이 구동상태로 되며, 그러다가 제2유닛(2)이 구동에 장애가 발생하는 경우에는 제1유닛(1)이 다시 구동상태가 된다.

또, 상기 제1유닛(1)이 구동되다가 탈장되는 경우에는 제1구동신호(AON)가 출력되지 않는 경우에도 제2저항(R2)에 의하여 하이의 값이 제2인버터(INVB)로 입력되므로, 제2유닛(2)이 대기상태에서 구동상태로 절체된다.

마찬가지로, 상기 제2유닛(2)이 구동되다가 탈장되는 경우에는 제2구동신호(BON)가 출력되지 않는 경우에도 제1저항(R1)에 의하여 하이의 값이 제1인버터(INVA)로 입력되므로, 제1유닛(1)이 대기상태에서 구동상태로 절체된다.

상기에서 보는 바와 같이, 제1유닛(1)과 제2유닛(2)은 각각 구동상태와 대기상태를 자동적으로 절체되며 전체 시스템의 기능이 저하되지 않도록 한다.

그런데, 상기와 같은 탈장 절체 이외에, 필요에 따라서 절체 동작을 소프트웨어적으로 강제로 지정해야 하는 경우가 발생한다.

그런 경우에는, 주제어부(3)에서 절체제어신호를 이용하여 강제 절체를 수행하는데, 즉 제1절체제어신호(MS_SEL_A)를 하이(high)로 출력함으로써 제1유닛(1)이 구동상태가 되도록 하고, 제2절체제어신호(MS_SEL_B)를 하이로 출력함으로써 제2유닛(2)이 구동상태가 되도록 강제 절체 제어한다.

상기 제1절체제어신호(MS_SEL_A)와 제2절체제어신호(MS_SEL_B) 역시 서로 반전 관계에 있으므로 한꺼번에 두 신호가 모두 하이이거나 로우(low)로 출력되지는 않는다.

그런데, 상기와 같은 종래 기술은 상기 주제어부(3)에서 강제 절체제어를 하기 위한 제1절체제어신호(MS_SEL_A)와 제2절체제어신호(MS_SEL_B)의 통로가 상기 주제어부(3)의 메인보드(main board)에 패턴(pattern)상으로 구비되어야 하기에 회로기판 구성시 복잡해지고, 그에 따라 오류 발생의 문제점이 있다.

또, 상기와 같은 종래 기술은 상기 제1절체제어신호(MS_SEL_A)와 제2절체제어신호(MS_SEL_B)를 만들어내기 위한 로직(logic)과 그에 따른 별도의 버퍼(buffer)가 필요하게 되므로, 전체 주제어부(3)의 회로 구성이 복잡해지는 문제점이 있다.

따라서, 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 통신 시스템 등 주요 프로세스 유닛이 이중화된 시스템을 필요에 따라 강제 절체하도록 제어하는 데에 있어서, 주제어부로부터 별도의 제어회로 및 제어포트를 설정하지 않고 기존의 신호만을 이용하여 간단하게 구현할 수 있는 이중화 유닛 절체 제어회로를 제공하는 데에 있다.

도 1은 종래 기술의 이중화 유닛 제어회로를 적용한 회로도,

도 2는 본 발명의 실시예에 따른 이중화 유닛 절체 제어회로를 적용한 회로도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

D10 : 디플립플롭 INV20 : 인버터

AND30 : 앤드게이트

상기 목적을 달성하기 위한 본 발명의 구성은 다음과 같이 이루어진다.

이중화된 유닛의 절체 제어회로에 있어서,

시스템의 주제어부로부터 입력되는 데이터버스의 신호를 입력받아 입력되는 클럭신호에 따라 출력하는 레지스터;

상대방 유닛으로부터 출력되는 상대방 구동신호를 입력받아 반전시켜 출력하는 인버터;

상기 레지스터로부터 출력되는 신호와 상기 인버터로부터 출력되는 신호를 입력받아, 두 값이 모두 하이일 경우에만 하이의 구동신호를 생성하여 출력하는 앤드게이트를 포함하여 이루어진 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

도 2에 도시되어 있듯이, 본 발명의 실시예에 의한 이중화 유닛 절체 제어회로의 구성은 다음과 같이 이루어진다.

이중화 절체 제어회로에 있어서,

시스템의 주제어부로부터 입력되는 데이터버스의 최하위비트신호를 입력받아 입력되는 클럭신호에 따라 출력하는 디플립플롭(D-flipflop, D10);

상대방 유닛으로부터 출력되는 상대방 구동신호(BON)를 입력받아 반전시켜 출력하는 인버터(INV20);

상기 디플립플롭(D10)으로부터 출력되는 신호와 상기 인버터(INV20)로부터 출력되는 신호를 입력받아, 두 값이 모두 하이일 경우에만 하이의 구동신호를 생성하여 출력하는 앤드게이트(AND gate, AND30);

구동전원(VCC)이 일측단자로 입력되고 상기 디플립플롭(D10)의 입력단자가 타측단자로 연결되는 제1저항(R11);

구동전원(VCC)이 일측단자로 입력되고 타측단자가 상기 인버터(INV20)의 입력단자로 연결되는 제2저항(R21)을 포함하여 이루어진 것을 특징으로 한다.

상기와 같이 이루어진 본 발명의 실시예의 동작은 다음과 같다.

프로세서 유닛이 이중화된 시스템에서 강제 절체제어를 하는 데에 있어서, 주제어부(미도시)는 별도의 포트를 통한 절체제어신호를 생성하지 않고, 데이터버스의 최하위비트신호(D0)를 이용하여 제어한다.

본 유닛의 입장에서 보면, 자기 구동신호(AON)의 값이 로우인 경우에 본 유닛이 구동상태가 되는데, 일반적인 경우, 상대방 유닛이 구동상태이면, 그에 따라 상대방 구동신호(BON)가 로우이고, 그 신호는 인버터(INV20)를 통해 반전되어 하이의 신호로 앤드게이트(AND)로 입력된다.

이때, 주제어부로부터 인가되는 데이터버스 최하위비트를 통한 제어값이 입력되지 않으므로, 구동전원(VCC)이 제1저항(R11)을 통해 디플립플롭(D10)으로 입력되며, 상기 디플립플롭(D10)은 그에 따라 하이의 신호를 생성하여 상기 앤드게이트(AND30)로 출력한다.

따라서, 상기 앤드게이트(AND30)는 두 입력신호가 모두 하이이므로 하이의 자기 구동신호를 출력하며, 이는 자기 유닛이 대기상태라는 의미를 가진다.

한편, 이 상태에서 상대방 유닛에 장애가 발생하여 정상적인 서비스가 불가능하여 대기상태로 절체되면, 그에 따라 상대방 구동신호(BON)의 값이 하이로 반전되고, 그 신호는 상기 인버터(INV20)를 통하여 로우의 신호로 출력되며, 그에 따라 상기 앤드게이트(AND30)의 출력값은 로우로 반전된다.

따라서, 자기 유닛이 대기상태에서 구동상태로 절체되어 서비스를 수행한다.

그러다가, 자기 유닛에 장애가 발생하여 기능을 수행하지 못하는 경우에는 자기 구동신호(AON)가 로우에서 하이로 반전되어 상대방 유닛으로 전송되고, 그에 따라 상대방 유닛이 기능을 수행하며 상대방 구동신호(BON)를 로우로 출력한다.

그러면, 다시 상기 인버터(INV20)의 출력신호가 하이가 되며, 상기 자기 구동신호(AON)가 하이로 되므로, 상기 디플립플롭(D10)의 입력신호가 하이로 되어, 앤드게이트(AND30)의 두 입력신호는 모두 하이의 신호가 되며, 그에 따라 상기 앤드게이트(AND30)의 출력신호는 계속 하이를 유지한다.

그런데, 상기와 같은 정상적이고 자동적인 절체 동작중에, 주제어부(미도시)로부터 강제로 자기 유닛을 구동상태로 절체시키고자 하는 경우, 데이터버스의 최하위비트를 로우로 출력한다.

따라서, 상기 디플립플롭(D10)의 입력신호는 로우로 되고, 그에 따라 상기 상대방 구동신호(BON)의 값에 상관없이 상기 앤드게이트(AND30)의 출력신호도 로우로 전환되며, 자기 구동신호(AON)는 로우로 되어 자기 유닛이 구동상태로 절체된다.

그리고, 상기 자기 구동신호(AON)는 상대방 유닛으로 전송되며, 상대방 유닛은 자동적으로 대기상태로 절체되며, 그에 따라 상대방 구동신호(BON)의 값도 하이로 전환된다.

따라서, 이제는 상기 데이터버스의 최하위비트의 값에 상관없이 계속적으로 자기 구동신호(AON)는 로우의 값을 지속하며, 강제절체제어를 위한 상기 데이터버스의 최하위비트의 값은 한번의 클럭신호로 제어될 수 있음을 알 수 있다.

시스템의 주제어부로부터 입력되는 데이터버스의 최하위비트신호를 입력받아 입력되는 클럭신호에 따라 출력하는 디플립플롭(D-flipflop, D10);

상대방 유닛으로부터 출력되는 상대방 구동신호(BON)를 입력받아 반전시켜 출력하는 인버터(INV20);

상기 디플립플롭(D10)으로부터 출력되는 신호와 상기 인버터(INV20)로부터 출력되는 신호를 입력받아, 두 값이 모두 하이일 경우에만 하이의 구동신호를 생성하여 출력하는 앤드게이트(ANd gate, AND30);

구동전원(VCC)이 일측단자로 입력되고 상기 디플립플롭(D10)의 입력단자가 타측단자로 연결되는 제1저항(R11);

구동전원(VCC)이 일측단자로 입력되고 타측단자가 상기 인버터(INV20)의 입력단자로 연결되는 제2저항(R21)을 포함하여 이루어진 것을 특징으로 한다.

상기와 같은 방법으로 강제 절체제어를 수행할 수 있으며, 종래에 비하여 주제어부에 별도의 패턴을 형성하지 않아도 기능을 수행할 수 있으며, 그에 따른 로직도 필요로 하지 않는다.

또한, 본 발명은 종래에 비하여 절체제어신호를 생성하기 위한 토글(toggle)용 인버터와 버퍼 등을 사용하지 않고도 기능을 구현할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정된 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변환 및 변경이 가능한 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.

따라서, 상기와 같이 동작하는 본 발명은 통신 시스템 등 주요 프로세스 유닛이 이중화된 시스템을 필요에 따라 강제 절체하도록 제어하는 데에 있어서, 주제어부로부터 별도의 제어회로 및 제어포트를 설정하지 않고 기존의 신호만을 이용하여 간단하게 구현하여 메인보드 패턴의 수를 줄임으로써, 메인보드 제작의 가격을 줄일 수 있고, 신뢰도를 높일 수 있는 효과가 있다.

Claims (1)

1. 이중화된 유닛의 절체 제어회로에 있어서,

   시스템의 주제어부로부터 입력되는 데이터버스의 신호를 입력받아 입력되는 클럭신호에 따라 출력하는 레지스터;

   상대방 유닛으로부터 출력되는 상대방 구동신호를 입력받아 반전시켜 출력하는 인버터;

   상기 레지스터로부터 출력되는 신호와 상기 인버터로부터 출력되는 신호를 입력받아, 두 값이 모두 하이일 경우에만 하이의 구동신호를 생성하여 출력하는 앤드게이트를 포함하여 이루어진 것을 특징으로 하는 이중화 유닛 절체 제어회로.