JP2007018545A - ネットワークインターフェース - Google Patents
ネットワークインターフェース Download PDFInfo
- Publication number
- JP2007018545A JP2007018545A JP2006281407A JP2006281407A JP2007018545A JP 2007018545 A JP2007018545 A JP 2007018545A JP 2006281407 A JP2006281407 A JP 2006281407A JP 2006281407 A JP2006281407 A JP 2006281407A JP 2007018545 A JP2007018545 A JP 2007018545A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- signal
- network interface
- suspend
- disconnect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】本発明のネットワークインターフェースは、アクティブモードの他に、ディスコネクトモード及びサスペンドモードの少なくとも一方のモードを備え、上記ディスコネクトモード又はサスペンドモードの設定条件及び解除条件が満たされた場合に予定のプロトコルに従う処理を実行するネットワークインターフェースであって、クロック信号に依存せず作動し、上記ディスコネクトモード又はサスペンドモードの設定から当該モードの解除条件が満足されるまでの間、当該ネットワークインターフェースの備える少なくとも一部の駆動クロック発生回路を停止させる駆動制御回路を備えることを特徴とする。
【選択図】図4
Description
本発明のネットワークインターフェースは、アクティブモードの他にディスコネクトモード及びサスペンドモードの内の少なくとも一方を有し、上記ディスコネクトモード又はサスペンドモードの解除条件が満たされた場合に予定のプロトコルに従い起動処理を実行するネットワークインターフェース、例えばIEEE1394.aの規格に準拠したネットワークインターフェースであって、クロック信号に依存せず作動し、上記ディスコネクトモード又はサスペンドモードの設定に応じて当該ネットワークインターフェースの備える少なくとも一部の駆動クロック発生回路を停止させ、上記ディスコネクトモード又はサスペンドモードの解除条件が満たされた場合に上記停止させたクロック発生回路を再び動作させる駆動制御回路を備えることを特徴とする。
図1は、本発明のネットワークインターフェースの実施形態であるIEEE1394.aに準拠したインターフェースボード(以下、単にIEEEボードという。)1を備えるホストコンピュータ100、及び、同一又は異なるIEEEボードを装着したプリンタ500をIEEE1394.aに準拠する標準ケーブル(以下、IEEEケーブルという。)150により接続したネットワークの構成を示す図である。
以下、コンピュータ100の備えるIEEEボード1について説明する。図2は、コンピュータ100の内部回路の内、特に本発明のインターフェースの実施形態であるIEEEボード1に関与する部分を表した構成図である。IEEEボード1はPCIバス6に接続されている。当該PCIバス6には、IEEEボード1の他、チップセット(マザーボード)7を介してコンピュータ100本体の中央演算処理装置(CPU)8が接続されている。
図4は、PHYチップ2の詳細な構成を示す図である。PHYチップ2は、大きく分けて、アナログブロック10、ディジタル制御部20、及び、クロック発生部30で構成される。
図5は、ケーブルI/F11の基本構成、ツイストペアラインで構成されるIEEEケーブル150、及び、対向ノードであるプリンタ500の備えるケーブルI/F510を示す図である。ケーブルI/F11は、大きく分けて、コネクト検出回路111、及び、Bias_検出回路112の他、TpBias検出回路や送受信回路で構成されている。
図6は、イベント検出回路21の構成を示す図である。イベント検出回路21は、3つの2入力ANDゲート211〜213、及び、1つの3入力ORゲート214で構成される。ANDゲート211の一方の入力端子には、コネクト検出信号がインバータを介して入力され、他方の入力端子には、ディスコネクトモードの設定時に”H”に設定されるディスコネクト信号が入力される。ANDゲート212の一方の入力端子には、上記コネクト検出信号が入力され、他方の入力端子には、サスペンドモードの設定時に”H”に設定されるサスペンド信号が入力される。ANDゲート213の一方の信号入力端子には、上記サスペンド信号が入力され、他方の入力端子には、Bias_検出信号が入力される。ANDゲート211〜213の出力端子は、何れもORゲート214の入力端子に接続されている。
ドーズモード制御回路22は、ドーズモード設定信号が”H”の場合に有効に機能し、ディスコネクトモード、又は、サスペンドモードの設定に伴い、即ち、LPS信号、及び、イベント信号が共に”L”となった場合に、CLKENB信号を”L”から”H”に切換えてクロック生成部30を停止させる。一方、LPS信号、又は、イベント信号の何れかが”L”から”H”に切り換った場合には、CLKENB信号を”H”から”L”に切換えてクロック生成部30を再始動させる。
スリープモード制御回路23は、スリープモード設定信号が”H”の場合に有効に機能し、ディスコネクトモード、又は、サスペンドモードの設定に伴い、即ち、LPS信号、及び、イベント信号が共に”L”となった場合に、CLKENB信号、及び、PLLENB信号を”L”から”H”に切換えてクロック生成部30及びPLL回路13を停止させる。一方、LPS信号、又は、イベント信号の何れかが”L”から”H”に切り換った場合には、まず、起動後、安定した周波数のクロック信号を出力するまでに時間を要するPLL回路13に対するPLLENB信号を”H”から”L”に切換えてPLL回路13を再起動させた後、タイマーによりPLL回路13の起動に要する上記時間だけ待ってからCLKENB信号を”H”から”L”に切換えてクロック生成部30を再始動させる。
Claims (1)
- 少なくとも2種のサスペンドモードを有し、該サスペンドモードの設定条件及び解除条件が満たされた場合に予定のプロトコルに従う処理を実行するネットワークインターフェースであって、
サスペンドモードの設定から当該モードの解除条件が満足されるまでの間、
当該ネットワークインターフェースの備える複数の駆動クロック発生回路をすべて停止するスリープモード
及び前記複数の駆動クロック発生回路のうち一部を停止するドーズモードを有することを特徴とするインターフェース。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281407A JP4527097B2 (ja) | 2001-05-16 | 2006-10-16 | ネットワークインターフェース |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001146467 | 2001-05-16 | ||
JP2006281407A JP4527097B2 (ja) | 2001-05-16 | 2006-10-16 | ネットワークインターフェース |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002138338A Division JP3884322B2 (ja) | 2001-05-16 | 2002-05-14 | ネットワークインターフェース |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007018545A true JP2007018545A (ja) | 2007-01-25 |
JP4527097B2 JP4527097B2 (ja) | 2010-08-18 |
Family
ID=37755607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006281407A Expired - Fee Related JP4527097B2 (ja) | 2001-05-16 | 2006-10-16 | ネットワークインターフェース |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4527097B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176294A (ja) * | 2007-12-27 | 2009-08-06 | Ricoh Co Ltd | 画像処理装置及びその省電力制御方法、半導体集積回路及びその省電力制御方法、並びに半導体装置 |
CN112445269A (zh) * | 2020-11-02 | 2021-03-05 | 鹏城实验室 | 时钟切换方法、复杂可编程逻辑器件及fpga板卡 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06292274A (ja) * | 1993-04-05 | 1994-10-18 | Nissan Motor Co Ltd | 多重通信装置 |
JPH10301657A (ja) * | 1997-04-25 | 1998-11-13 | Toshiba Corp | コンピュータシステムの周辺デバイス |
JPH1153049A (ja) * | 1997-08-05 | 1999-02-26 | Toshiba Corp | コンピュータシステム |
JP2000183894A (ja) * | 1998-12-11 | 2000-06-30 | Toshiba Corp | 伝送制御装置 |
JP2000339055A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Ltd | 半導体集積回路装置 |
JP3884322B2 (ja) * | 2001-05-16 | 2007-02-21 | 株式会社リコー | ネットワークインターフェース |
-
2006
- 2006-10-16 JP JP2006281407A patent/JP4527097B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06292274A (ja) * | 1993-04-05 | 1994-10-18 | Nissan Motor Co Ltd | 多重通信装置 |
JPH10301657A (ja) * | 1997-04-25 | 1998-11-13 | Toshiba Corp | コンピュータシステムの周辺デバイス |
JPH1153049A (ja) * | 1997-08-05 | 1999-02-26 | Toshiba Corp | コンピュータシステム |
JP2000183894A (ja) * | 1998-12-11 | 2000-06-30 | Toshiba Corp | 伝送制御装置 |
JP2000339055A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Ltd | 半導体集積回路装置 |
JP3884322B2 (ja) * | 2001-05-16 | 2007-02-21 | 株式会社リコー | ネットワークインターフェース |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176294A (ja) * | 2007-12-27 | 2009-08-06 | Ricoh Co Ltd | 画像処理装置及びその省電力制御方法、半導体集積回路及びその省電力制御方法、並びに半導体装置 |
CN112445269A (zh) * | 2020-11-02 | 2021-03-05 | 鹏城实验室 | 时钟切换方法、复杂可编程逻辑器件及fpga板卡 |
CN112445269B (zh) * | 2020-11-02 | 2024-04-09 | 鹏城实验室 | 时钟切换方法、复杂可编程逻辑器件及fpga板卡 |
Also Published As
Publication number | Publication date |
---|---|
JP4527097B2 (ja) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3884322B2 (ja) | ネットワークインターフェース | |
US8621247B2 (en) | Bus interface with power management features | |
JP5165652B2 (ja) | スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置 | |
TWI439852B (zh) | Information processing device and power control circuit | |
KR101350085B1 (ko) | 전력 보존 | |
US8531893B2 (en) | Semiconductor device and data processor | |
JP2006295825A (ja) | 半導体集積回路及び電子機器 | |
US20030163627A1 (en) | Enhanced universal serial bus (USB) bus monitor controller | |
JP2002175127A (ja) | マイクロコントローラ | |
US11789515B2 (en) | Semiconductor device | |
US20170212576A1 (en) | Semiconductor device | |
KR20170088768A (ko) | 반도체 장치 | |
US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
JP2005339135A (ja) | シリアルataインタフェースを持つ電子機器及び同機器におけるパワーセーブ制御方法 | |
US7912989B2 (en) | Network interface for decreasing power consumption | |
JP2000183894A (ja) | 伝送制御装置 | |
US7039826B2 (en) | Circuit for controlling the clock supplied to a state controller in a data transfer control device according to states of first and second devices | |
JP4527097B2 (ja) | ネットワークインターフェース | |
JP2010055265A (ja) | システムlsi、システムlsiの制御方法、プログラム、及び記憶媒体 | |
US10331592B2 (en) | Communication apparatus with direct control and associated methods | |
JP2004110716A (ja) | インタフェース回路 | |
JP2004348460A (ja) | 半導体集積回路およびそれを用いたusbコントローラ | |
TW201327186A (zh) | 電腦裝置及外接子板的偵測方法 | |
CN117421273A (zh) | 传送数据的方法以及相应的片上系统 | |
CN116705088A (zh) | 上掉电控制电路、上电控制方法、带sram的外设和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4527097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |