JP5165652B2 - スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置 - Google Patents

スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置 Download PDF

Info

Publication number
JP5165652B2
JP5165652B2 JP2009187770A JP2009187770A JP5165652B2 JP 5165652 B2 JP5165652 B2 JP 5165652B2 JP 2009187770 A JP2009187770 A JP 2009187770A JP 2009187770 A JP2009187770 A JP 2009187770A JP 5165652 B2 JP5165652 B2 JP 5165652B2
Authority
JP
Japan
Prior art keywords
power
computer motherboard
memory
chip
standby
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009187770A
Other languages
English (en)
Other versions
JP2010250792A (ja
Inventor
仲文 陳
俊徳 葉
Original Assignee
微星科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 微星科技股▲ふん▼有限公司 filed Critical 微星科技股▲ふん▼有限公司
Publication of JP2010250792A publication Critical patent/JP2010250792A/ja
Application granted granted Critical
Publication of JP5165652B2 publication Critical patent/JP5165652B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Description

本発明は節電機能を備えるコンピューターマザーボードに関し、特にメモリサスペンド（Suspend to memory）状態にある時、サウスブリッジチップとSIO（Super Input Output）チップの電源を強制的に切断させ、こうして電力を節減するスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置に関する。
従来のコンピューターマザーボードでは、システムがACPI（Advanced Configuration and Power Interface）S3（Suspend to memory）のスタンバイ状態に入ると、コンピューターマザーボードも節電モードに入るが、従来のコンピューターマザーボードでは、なお一部のチップは電力消費を持続している。例えば、メインメモリ、サウスブリッジチップ、ノースブリッジチップ、SIO（Super Input Output）チップ、メモリコントローラーなどは電力を消費し、さらにはCPUも電力を消費しているため、これ以上進んだ節電を効果的に実施することは難しい。従来のコンピューターマザーボードにおいて、節電を達成しようとすれば、個別の制御を通して、電力を消費するパーツの電源入力部分をオフにし、さらには、プログラム制御により、電力を消費するパーツをスタンバイモードにし消費電量を低下させることしかできない。しかし、サウスブリッジチップは、ACPIを制御し、SIOチップはオン/オフを制御するため、両者はスタンバイ状態下でもオフにならない。コンピューターマザーボードは、使用するチップセット（chipset）が異なれば、コンピューターマザーボードの設計方法も異なり、しかもコンピューターマザーボード上の様々なパーツについて考慮し、それぞれ異なる制御方式を設計しなければならないため、複雑であるばかりか、コストを増大させ、さらには他の設計に応用することができないという欠点もある。そのため、設計にはより多くの労力と開発時間が必要で、すなわちコストが上がってしまう。
特許文献１「ACPIスリープコントロール（ACPI Sleep Control）」では、内部電池（Internal battery）或いは外部パワーサプライ（External power supply）の状態に変化が生じた時、内蔵式コントローラーは該変化を探知し、該変化はPOWER_PME（Power Management Event Signal）及びSCI中断（Interrupt）を利用し、オペレーションシステムは該変化を通知されることで、オペレーションシステムその時のシステム状態（Current system state）は別のシステム状態へと変換する。しかし、上記した特許文献１は、ACPIがS3状態にある時、少なくともコンピューターマザーボードのサウスブリッジチップとSIOチップの電力を切断し、節電する方法を掲示してはいない。本発明は、従来のコンピューターマザーボードの上記した欠点に鑑みてなされたものである。
米国特許ＵＳ６，２６６，７７６
本発明が解決しようとする第一の課題は、コンピューターマザーボードがメモリサスペンド（Suspend to memory）状態にある時の消費電力を節減可能な節電電子装置を提供することである。本発明が解決しようとする第二の課題は、メモリサスペンド（Suspend to memory）状態にある時、コンピューターマザーボードのサウスブリッジチップとSIO（Super Input Output）チップの電源を切断し、節電するコンピューターマザーボードを提供することである。
上記課題を解決するため、本発明は下記のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置を提供する。
スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置は、第一装置、第二装置を備え、
該第一装置は、該第二装置の制御を受け、第一スタンバイ電力（Standby Power）を制御し、該コンピューターマザーボードのサウスブリッジチップ及びSIO（Super Input Output）チップが、通路を形成するか、或いは通路を遮断するかを制御し、
該第二装置は、該コンピューターマザーボードが、メモリサスペンド（Suspend to memory）状態にある時、該第一装置に該第一スタンバイ電力を制御させ、該サウスブリッジチップ及び該SIOチップとの通路を遮断させ、
同時に、メモリ電源制御信号を発し、メモリコントローラーの切り換えにより、該コンピューターマザーボードのメモリコントローラーとメインメモリが、第二スタンバイ電力と通路を形成するようにし、通電状態を保持し、こうして該コンピューターマザーボードはスタンバイモードに入ることができ、
電源スイッチが発生する電源スイッチ信号を受け取り、
該電源スイッチ信号を受け取った後、該第一装置に、該第一スタンバイ電力を制御させ、該サウスブリッジチップ及び該SIOチップと通路を形成させ、
コンピューターマザーボードは、サウスブリッジチップ、SIO（Super Input Output）チップ、第一装置、第二装置、基本入力出力システム（BIOS）を備え、
該サウスブリッジチップは、該第一装置に電気的に連接し、
該SIOチップは、該第一装置に電気的に連接し、
該第一装置は、該第二装置の制御を受け、第一スタンバイ電力（Standby Power）を制御し、該サウスブリッジチップ及び該チップが、通路を形成するか、或いは通路を遮断するかを制御し、
該第二装置は、該コンピューターマザーボードが、メモリサスペンド（Suspend to memory）状態にある時、該第一装置に該第一スタンバイ電力を制御させ、該サウスブリッジチップ及び該SIOチップとの通路を遮断させ、
同時に、メモリ電源制御信号を発し、メモリコントローラーの切り換えにより、該コンピューターマザーボードのメモリコントローラーとメインメモリが、第二スタンバイ電力と通路を形成するようにし、通電状態を保持し、こうして該コンピューターマザーボードはスタンバイモードに入ることができ、
電源スイッチが発生する電源スイッチ信号を受け取り、
該電源スイッチ信号を受け取った後、該第一装置に、該第一スタンバイ電力を制御させ、該サウスブリッジチップ及び該SIOチップと通路を形成させ、
該基本入力出力システム（BIOS）は、少なくともプログラムコードを備え、
該コンピューターマザーボードが該メモリサスペンド状態にある時、フラッグをメモリユニットに保存し、該プログラムコードは、該サウスブリッジチップと該SIOチップへの電力供給が回復した時、該フラッグを検査し、該コンピューターマザーボードの前の状態が該メモリサスペンド状態であったか否かを判断し、もしそうであれば、該メモリサスペンド状態からの復帰を執行する。
本発明の節電電子装置により、コンピューターマザーボードがメモリサスペンド（Suspend to memory）状態にある時、さらに進んだ節電を達成することができる。またサウスブリッジチップとSIOチップの電源を切断するが、本発明のコンピューターマザーボードは、依然としてS3状態からの復帰能力を備える。
本発明スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置の構造概略図である。 図１に示す本発明の具体的実施例を示す概略図である。 本発明コンピューターマザーボードが、メモリサスペンド状態を発生する処理過程を示すフローチャートである。 本発明コンピューターマザーボードが、メモリサスペンド状態から回復する処理過程を示すフローチャートである。
以下に図面を参照しながら本発明を実施するための最良の形態について詳細に説明する。図１、２において、コンピューターマザーボード２０は本発明と直接関連のあるハードウエア構成部品だけを描写する。コンピューターマザーボード２０に属する他の構成部品は、本発明とは直接の関連がないため、省略する。
図１、２に示すように、節電電子装置１０は、コンピューターマザーボード２０が、ACPI（Advanced Configuration and Power Interface）規範に符合するコンピューターマザーボードが、S3（Suspend to RAM）状態に入るなどの、メモリサスペンド（Suspend to memory）状態に入った時の節電処理に応用することができる。該項領域の習熟者は当然熟知するように、従来のコンピューターマザーボードが、ACPIのS3（Suspend to RAM）状態にある時、従来のコンピューターマザーボードの電子製品の一部はなお、スタンバイ電力を消費する。例えば、SPI（Serial Peripheral Interface）ROM（Read only memory）、LANチップ（LAN Chip）、オーディオチップ（Audio Chip）、サウスブリッジチップ、SIO（Super Input Output）チップなどは、やはりスタンバイ電力を消耗する。一方、本発明の節電電子装置１０を備えるコンピューターマザーボード２０は、ACPIのS3状態に入った後、節電電子装置１０はサウスブリッジチップ２０５とSIOチップ２０３への電力供給を遮断する。さらに、コンピューターマザーボード２０は、サウスブリッジチップ２０５、SIOチップ２０３、SPI ROM、LANチップ、オーディオチップなどが、１個の相同の電力源を共同で使用するように設計された場合には、節電電子装置１０は、さらに、SPI ROM、LANチップ、オーディオチップなどへの電力供給をも遮断することができる。但し、この時、コンピューターマザーボード２０の節電電子装置１０、メモリコントローラー２０７、メインメモリ２０９などへは、依然として電力の供給を持続する。
以下の比較表では、従来のコンピューターマザーボードと本発明のコンピューターマザーボード２０が、ACPIのS3状態にある時に、スタンバイ電力を消耗する状況をそれぞれ示す。
Figure 0005165652
 上記の比較表から明らかなように、節電電子装置１０を備えるコンピューターマザーボード２０は、従来のコンピューターマザーボードに比べ、確かに消費電力量を低下させている。
さらには、従来のコンピューターマザーボードがS3状態において、サウスブリッジチップとSIOチップへの電力を遮断することができないという欠点をも克服することができる。
本発明の節電電子装置１０は、コンピューターマザーボード２０がメモリサスペンド（Suspend to memory）状態にある時の、復帰を待つ消費電力を減少させることができる。
例えば、コンピューターマザーボード２０は、ACPIのS3状態においては、電子装置１０は、第一装置１０１と第二装置１０３を含む。
節電電子装置１０に対応するため、本発明のコンピューターマザーボード２０のメモリコントローラー（Memory Controller）２０７と、メインメモリ（Main Memory）２０９の電力源は、メモリ電源コントローラー２１１の切り換えを経由し、第二スタンバイ電力３０bと電力３０cとの間において、その内の１個を選択する。
メモリ電源コントローラー２１１は、第二装置１０３に制御される。
電力３０cの具体的実施例としては、例えば、5V或いは3V或いは5VSB或いは3VSB或いは3.3VSBなどのシステム電源２０１の電力を採用することができる。
第二スタンバイ電力３０bの具体的実施例としては、例えば、5Vスタンバイ電力（5V Standby Power）或いは3Vスタンバイ電力或いは3.3Vスタンバイ電力などのパワーサプライ３０の予備電力を採用することができる。
メインメモリ２０９の具体的実施例としては、DDR或いはDDR2或いはDDR3などのSIMMを採用することができる。
第一装置１０１の主要な機能は、第一スタンバイ電力（Standby Power）３０aを制御し、少なくともサウスブリッジチップ２０５、SIOチップ２０３と、導通させるか或いは遮断するかを制御することである。第一装置１０１の具体的実施例としては、例えば、N-MOS電界効果トランジスター或いはP-MOS電界効果トランジスターなどのMOFET（MO電界効果トランジスター）を採用することができる。第二装置１０３のMOFETのゲート極（Gate）に対する制御を通して、第一スタンバイ電力３０aとサウスブリッジチップ２０５、SIOチップ２０３などに対して導通させるか或いは遮断するかを制御する目的を達成する。
パワーサプライ３０の具体的実施例としては、ATXパワーサプライを採用することができる。第一スタンバイ電力３０aの具体的実施例としては、例えば、5Vスタンバイ電力（5V Standby Power）或いは3Vスタンバイ電力或いは3.3Vスタンバイ電力などのATXパワーサプライのスタンバイ電力を採用することができる。N-MOS電界効果トランジスターを例とすると、第二装置１０３内の１個の信号出力エンドは、ゲート極に連接し、ドレイン極は第一スタンバイ電力３０aに連接し、ソース極はサウスブリッジチップ２０５とSIOチップ２０３の電源ピンに連接する。さらに、N-MOS電界効果トランジスターのソース極は、さらに、SPI ROM、LANチップ、オーディオチップなどの電源ピンにそれぞれ連接する。
第二装置１０３の機能を、以下に記載する。第二装置１０３の第一機能は、電源スイッチ１０５が発生した電源スイッチ信号１０５aを受け取り、電源スイッチ信号１０５aを受け取った後、第一装置１０１に、第一スタンバイ電力３０aを制御させ、少なくともサウスブリッジチップ２０５、SIOチップ２０３と通電させることである。第二装置１０３の具体的実施例としては、主要部品は、少なくともマイクロコントローラー１０３１を備える。マイクロコントローラー１０３１は、電源スイッチ信号１０５aを受け取った後、マイクロコントローラー１０３１は、N-MOS電界効果トランジスターのゲート極に対して導通制御信号１０３aを出力し、これによりN-MOS電界効果トランジスターは導通する。このようにして、第一スタンバイ電力３０aとサウスブリッジチップ２０５、SIOチップ２０３は、通路を形成する。さらに、SPI ROM、LANチップ、オーディオチップへの電力供給も回復する。
第二装置１０３の第二機能は、コンピューターマザーボード２０がメモリサスペンド（Suspend to memory）状態にある時に、第一装置１０１が第一スタンバイ電力３０aを制御し、少なくともサウスブリッジチップ２０５、SIOチップ２０３などの電源回路遮断を判断することである。同時に、第二装置１０３は、メモリ電源制御信号１０３bを発し、メモリ電源コントローラー２１１に出力する。第二装置１０３により、メモリ電源コントローラー２１１は、第二スタンバイ電力３０bを切り換え、メモリコントローラー（Memory Controller）２０７とメインメモリ（Main Memory）２０９に与え、使用させる。これにより、メモリコントローラー２０７とメインメモリ２０９は、電力を維持し、遮断されない。
次に、第二装置１０３の第二機能の、具体的実施例について説明する。マイクロコントローラー１０３１は、サウスブリッジチップ２０５からのSLP_S3、SLP_S5などの信号を受け取り、これにより、コンピューターマザーボード２０がACPIのS3状態にあるか否かを判断することができる。もしそうであれば、マイクロコントローラー１０３１は、N-MOS電界効果トランジスターを停止させ、これにより、第一スタンバイ電力３０aとサウスブリッジチップ２０５、SIOチップ２０３などは、回路の遮断を形成する。
同時に、マイクロコントローラー１０３１が、コンピューターマザーボード２０がACPIのS3状態にあることを判断したなら、マイクロコントローラー１０３１は、メモリ電源制御信号１０３bを出力し、メモリ電源コントローラー２１１に送る。続いて、メモリ電源コントローラー２１１は、直ちに切り換えを行い、第二スタンバイ電力３０bとメモリコントローラー２０７及びメインメモリ２０９は、通路を形成する。こうして、ACPIのS3状態において、メモリコントローラー２０７とメインメモリ２０９は、電力を維持し、電力が遮断されることはない。さらに、SPI ROM、LANチップ、オーディオチップなども、第一スタンバイ電力３０aと通路を遮断する。
さらに、第二装置１０３の第三機能は、電源スイッチ信号１０５aを受け取った後に、続いて、電源スイッチ信号１０５aを複製し、しかも複製した電源スイッチ信号１０５a’を、コンピューターマザーボード２０のSIOチップ２０３へと出力することである。次に、第二装置１０３の第三機能の、具体的実施例について説明する。マイクロコントローラー１０３１は、電源スイッチ信号１０５aを受け取った後、マイクロコントローラー１０３１に内蔵する電源スイッチ信号複製回路（図示なし）により、電源スイッチ信号１０５aを複製し、次に、複製した電源スイッチ信号１０５a’を、コンピューターマザーボード２０のSIOチップ２０３へと出力する。或いは、マイクロコントローラー１０３１は、電源スイッチ信号１０５aを受け取った後、マイクロコントローラー１０３１は、プログラムを執行する方式により、マイクロコントローラー１０３１の出力ポート（Output port）の電圧レベルを制御する。これにより、出力ポートは、複製した電源スイッチ信号１０５a’を、コンピューターマザーボード２０のSIOチップ２０３へと出力する。
第一スタンバイ電力３０aの供給を得た後のコンピューターマザーボード２０は、RSMRST信号（RSMRST信号は、第二装置１０３或いはSIOチップ２０３により発生する）を発生し、しかもサウスブリッジチップ２０５へと伝送する。第二装置１０３は、ある予定の時間を待つ。この予定時間の長さは、コンピューターマザーボード２０がRSMRST信号を完全に発生するまでに必要な時間により決定する。例えば、予定時間は100msとすることができる。
マイクロコントローラー１０３１は、N-MOS電界効果トランジスターを導通させた後、100msの予定時間を待ち（Wait）、100msが過ぎた後（コンピューターマザーボード２０が、RSMRST信号の発生を完成させた）、マイクロコントローラー１０３１は、電源スイッチ信号１０５a’をサウスブリッジチップ２０５へと伝送する。SIOチップ２０３は、電源スイッチ信号１０５a’を受け取った後、コンピューターマザーボード２０は、S3状態からS0状態へと回復するプロセスを執行することができる。
導通後のN-MOS電界効果トランジスターに、もし瞬間的に過大な電流が流入すれば、N-MOS電界効果トランジスターは負荷が過大となりショートしてしまう。本発明では、ソフトスタート（Soft Start）回路ユニット１０３３を増設し、N-MOS電界効果トランジスターに過大な負荷がかかりショートしてしまうような状況の発生を回避することができる。ソフトスタート回路ユニット１０３３は、従来の回路手段を採用して実現することができる。さらに、電圧制御を向上させ、コストが比較的低い電界効果トランジスターを使用可能とするため、本発明は充電ポンプ（Charge pump）回路ユニット１０３５を増設することができる。
充電ポンプ回路ユニット１０３５は、従来の回路手段を採用して実現することができる。本発明の第二装置１０３は、特殊応用集積回路（Application Specific Integrated Circuit、ASIC）を採用し実現することができる。上記したサウスブリッジチップ２０５、SIOチップ２０３、メモリコントローラー２０７、メインメモリ２０９もみな、対応する従来の部品を採用することができる。上記したメモリ電源コントローラー２１１は、従来の電子式切り換えスイッチ或いは従来の電子式切り換え回路を採用することができる。
本発明の節電電子装置１０は、コンピューターマザーボード２０上に設置することができ、或いは、本発明の節電電子装置１０は、コンピューターマザーボード２０のSIOチップ２０３に統合することもできる。システム電源２０１の具体的実施例として、コンピューターマザーボード２０のATX電源インターフェース（コネクター）からの電力源を採用することができる。ATX電源インターフェースは、電源ケーブルにより、パワーサプライ３０と連接する。
マイクロコントローラー１０３１の内蔵メモリ１０３１aは、ファームウエアとして使用することができ、内蔵メモリ１０３１aは、上記した第一、二、三機能を執行するプログラムコードを保存することができる。さらに、マイクロコントローラー１０３１は、SMバス（SM Bus）を通して、サウスブリッジチップ２０５と連接することができる。よって、マイクロコントローラー１０３１の新ファームウエアの更新は、SMバスを通して行なうことができる。
節電電子装置１０が、サウスブリッジチップ２０５とSIOチップ２０３への電源供給を切断する理由に対応するため、本発明のコンピューターマザーボード２０の基本入力出力システム（BIOS）４０は、プログラムコード４０aを増設する。プログラムコード４０aは、コンピューターマザーボード２０がメモリサスペンド（Suspend to memory）状態にある時、フラッグ（Flag）をメモリユニットに保存する。しかも、プログラムコード４０aは、サウスブリッジチップ２０５とSIOチップ２０３への電源供給が回復された時、フラッグを検査し、コンピューターマザーボード２０の前の状態が、メモリサスペンド状態に入っていたかどうかを判断し、メモリサスペンド状態からの復帰回復を執行する。
図３に示すように、コンピューターマザーボード２０がメモリサスペンド（Suspend to memory）イベント（Event）を発生した時（例えば、ACPIのS3イベントなど）、ウィンドウズ（登録商標）（マイクロソフトMicrosoft社のWindows（登録商標）など）オペレーションシステムは、データをメインメモリ２０９に保存する（Ｓ４０１）。次に、基本入力出力システム（BIOS）４０のプログラムコード４０aは、フラッグ（Flag）をメモリユニット２１０に保存する（Ｓ４０２）。続いて、ウィンドウズオペレーションシステムは、サウスブリッジチップ２０５にメモリサスペンドの発生を通知する（Ｓ４０３）。さらに、サウスブリッジチップ２０５は、パワーサプライ３０をソフトシャットダウン（Soft shut down）する。但し、サウスブリッジチップ２０５、SIOチップ２０３、SPI ROM、LANチップ、オーディオチップなどの電力は切断されない（Ｓ４０４）。次に、節電電子装置１０は、上記した節電機能を執行し、サウスブリッジチップ２０５、SIOチップ２０３、SPI ROM、LANチップ、オーディオチップなどの電力は切断される。メモリ電源制御信号１０３bを通して、メモリ電源コントローラー２１１は、第二スタンバイ電力３０bへと切り換え、これによりメモリコントローラー２０７とメインメモリ２０９は、電力を保持する状態を維持する（Ｓ４０５）。続いて、コンピューターマザーボード２０は、S3状態を完成する（Ｓ４０６）。
図３のステップＳ４０１、Ｓ４０３、Ｓ４０６は、すべてS3イベント発生を処理する従来の技術である。しかし、本発明ではステップＳ４０２とＳ４０５を増設し、これにより、コンピューターマザーボード２０はより高い節電が可能となり、しかも、コンピューターマザーボード２０に既に発生したS3イベントを記録することができる。
図４に示すように、使用者が電源スイッチ１０５を押すと、コンピューターマザーボード２０は、メモリサスペンド（Suspend to memory）を発生している状態から、回復のイベントを行なう。例えば、メモリサスペンド（Suspend to memory）はACPIのS3状態から、S0に回復するイベントなどを行なう。この時、節電電子装置１０は、上記した電力復帰の機能を行い、サウスブリッジチップ２０５、SIOチップ２０３、SPI ROM、LANチップ、オーディオチップなどの電力は回復し電力が供給される（Ｓ５０１）。さらにステップＳ５０１中において、節電電子装置１０は、メモリ電源コントローラー２１１を切り換え、電力３０cとメモリコントローラー２０７及びメインメモリ２０９に通路を形成させる。サウスブリッジチップ２０５は、電力供給中の状態（Power on State）に入る（Ｓ５０２）。
次に、基本入力出力システム（BIOS）４０のプログラムコード４０aは、フラッグを読み取り、設定されていいないかどうかを検査する。もし、フラッグが設定されていれば、コンピューターマザーボード２０の前の状態がメモリサスペンド状態であったと判断する。続いて、プログラムコード４０aにより、サウスブリッジチップ２０５は、メモリサスペンドを回復させるイベントを執行する（Ｓ５０３）。さらに、ステップＳ５０３中において、プログラムコード４０aはフラッグをクリア（Clear）することができる。次に、ウインドウズ（登録商標）のオペレーションシステムは、メインメモリ２０９を読み取り、データをリストア（Restore）する（Ｓ５０４）。続いて、コンピューターマザーボード２０は、メモリサスペンド状態から復帰し、回復する（Ｓ５０５）。
図４のステップＳ５０２、Ｓ５０４、Ｓ５０５は、すべてメモリサスペンド（Suspend to memory）イベントからの復帰を処理する従来の技術である。しかし、本発明ではステップＳ５０１とＳ５０３を増設し、これによりサウスブリッジチップ２０５とSIOチップ２０３の電力が切断された後、コンピューターマザーボード２０は依然として、メモリサスペンド状態から復帰することができる。
メモリユニット２１０は、コンピューターマザーボード２０内蔵のCMOSメモリ、或いはノート型コンピューター中に内蔵するエムベディッド型コントローラー（Embedded Controller、EC）、或いは第二装置１０３の内部レジスターを採用することができる。
１０ 節電電子装置
２０ コンピューターマザーボード
３０ パワーサプライ
３０a 第一スタンバイ電力
３０b 第二スタンバイ電力
３０c 電力
４０ 基本入力出力システム （BIOS）
４０a プログラムコード
１０１ 第一装置
１０３ 第二装置
１０３a 導通制御信号
１０３b メモリ電源制御信号
１０３１ マイクロコントローラー
１０３１a 内蔵メモリ
１０３３ ソフトスタート回路ユニット
１０３５ 充電ポンプ回路ユニット
１０５ 電源スイッチ
１０５a 電源スイッチ信号
２０１ システム電源
２０３ SIOチップ
２０５ サウスブリッジチップ
２０７ メモリコントローラー
２０９ メインメモリ
２１０ メモリユニット
２１１ メモリ電源コントローラー

Claims (21)

  1. 第一装置、第二装置を備え、
    前記第一装置は、前記第二装置の制御を受け、第一スタンバイ電力(Standby Power)を制御し、コンピューターマザーボードのサウスブリッジチップ及びSIO(Super Input Output)チップが、通路を形成するか、或いは通路を遮断するかを制御し、
    前記第二装置は、前記コンピューターマザーボードが、メモリサスペンド(Suspend to memory)状態にある時、前記第一装置に前記第一スタンバイ電力を制御させ、前記サウスブリッジチップ及び前記SIOチップとの通路を遮断させ、
    前記コンピューターマザーボードが、メモリサスペンド状態にある時、前記コンピューターマザーボードのメモリコントローラーとメインメモリが、第二スタンバイ電力と通路を形成するようにし、
    電源スイッチが発生する電源スイッチ信号を受け取り、
    前記電源スイッチ信号を受け取った後、前記第一装置に、前記第一スタンバイ電力を制御させ、前記サウスブリッジチップ及び前記SIOチップと通路を形成させることを特徴とするスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
  2. 前記メモリサスペンド状態とは、ACPI(Advanced Configuration and Power Interface)のS3状態であることを特徴とする請求項１に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
  3. 前記スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置はさらに、メモリ電源コントローラーを備え、
    前記メモリ電源コントローラーは、前記メモリコントローラーと前記メインメモリの電力源を切り換え、
    前記コンピューターマザーボードがメモリサスペンド状態にある時、前記メモリ電源コントローラーは、前記第二装置の制御を受け、前記コンピューターマザーボードの前記メモリコントローラーと前記メインメモリの電力源を前記第二スタンバイ電力に切り換えることを特徴とする請求項１に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
  4. 前記第一スタンバイ電力は、パワーサプライからのスタンバイ電力であることを特徴とする請求項１に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
  5. 前記第二スタンバイ電力は、パワーサプライからのスタンバイ電力であることを特徴とする請求項１に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
  6. 前記スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置はさらに、充電ポンプ(Charge pump)回路ユニットを備えることを特徴とする請求項１に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
  7. 前記スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置はさらに、ソフトスタート(Soft Start)回路ユニットを備えることを特徴とする請求項１に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
  8. 前記スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置は、前記SIO(Super Input Output)チップに統合されることを特徴とする請求項１に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
  9. 前記第二装置は、マイクロコントローラー或いは特殊応用集積回路(Application Specific Integrated Circuit、ASIC)であることを特徴とする請求項１に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
  10. 前記第二装置はさらに、前記電源スイッチ信号を複製し、しかも前記複製した電源スイッチ信号を前記SIOチップへと出力することを特徴とする請求項１に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
  11. 前記第二装置は、プログラムコードを執行することで、前記第二装置の出力ポートの電圧レベルを制御し、前記電源スイッチ信号を複製し、しかも前記複製した電源スイッチ信号を前記SIOチップへと出力することを特徴とする請求項１０に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
  12. サウスブリッジチップ、SIO(Super Input Output)チップ、第一装置、第二装置、基本入力出力システム(BIOS)を備え、
    前記サウスブリッジチップは、前記第一装置に電気的に連接し、
    前記SIOチップは、前記第一装置に電気的に連接し、
    前記第一装置は、前記第二装置の制御を受け、第一スタンバイ電力(Standby Power)を制御し、前記サウスブリッジチップ及び前記チップが、通路を形成するか、或いは通路を遮断するかを制御し、
    前記第二装置は、前記コンピューターマザーボードが、メモリサスペンド(Suspend to memory)状態にある時、前記第一装置に前記第一スタンバイ電力を制御させ、前記サウスブリッジチップ及び前記SIOチップとの通路を遮断させ、
    前記コンピューターマザーボードが、メモリサスペンド状態にある時、前記コンピューターマザーボードのメモリコントローラーとメインメモリが、第二スタンバイ電力と通路を形成するようにし、
    電源スイッチが発生する電源スイッチ信号を受け取り、
    前記電源スイッチ信号を受け取った後、前記第一装置に、前記第一スタンバイ電力を制御させ、前記サウスブリッジチップ及び前記SIOチップと通路を形成させ、
    前記基本入力出力システム(BIOS)は、少なくともプログラムコードを備え、
    前記コンピューターマザーボードが前記メモリサスペンド状態にある時、フラッグをメモリユニットに保存し、前記プログラムコードは、前記サウスブリッジチップと前記SIOチップへの電力供給が回復した時、前記フラッグを検査し、前記コンピューターマザーボードの前の状態が前記メモリサスペンド状態であったか否かを判断し、もしそうであれば、前記メモリサスペンド状態からの復帰を執行することを特徴とするコンピューターマザーボード。
  13. 前記メモリサスペンド状態とは、ACPI(Advanced Configuration and Power Interface)のS3状態であることを特徴とする請求項１２に記載のコンピューターマザーボード。
  14. 前記コンピューターマザーボードはさらに、メモリ電源コントローラーを備え、
    前記メモリ電源コントローラーは、前記メモリコントローラーと前記メインメモリの電力源を切り換え、
    前記コンピューターマザーボードがメモリサスペンド状態にある時、前記メモリ電源コントローラーは、前記第二装置の制御を受け、前記コンピューターマザーボードの前記メモリコントローラーと前記メインメモリの電力源を前記第二スタンバイ電力に切り換えることを特徴とする請求項１２に記載のコンピューターマザーボード。
  15. 前記コンピューターマザーボードはさらに、充電ポンプ(Charge pump)回路ユニットを備えることを特徴とする請求項１２にコンピューターマザーボード。
  16. 前記コンピューターマザーボードはさらに、ソフトスタート(Soft Start)回路ユニットを備えることを特徴とする請求項１２にコンピューターマザーボード。
  17. 前記コンピューターマザーボードの前記第一装置と前記第二装置は、前記SIO(Super Input Output)チップに統合されることを特徴とする請求項１２に記載のコンピューターマザーボード。
  18. 前記第二装置は、マイクロコントローラー或いは特殊応用集積回路(Application Specific Integrated Circuit、ASIC)であることを特徴とする請求項１２に記載のコンピューターマザーボード。
  19. 前記第二装置はさらに、前記電源スイッチ信号を複製し、しかも前記複製した電源スイッチ信号を前記コンピューターマザーボードのSIO(Super Input Output)チップへと出力することを特徴とする請求項１２にコンピューターマザーボード。
  20. 前記第二装置は、プログラムコードを執行することで、前記第二装置の出力ポートの電圧レベルを制御し、前記電源スイッチ信号を複製し、しかも前記複製した電源スイッチ信号を前記SIOチップへと出力することを特徴とする請求項１９に記載のスタンバイ状態にあるコンピューターマザーボード。
  21. 前記メモリユニットは、前記コンピューターマザーボード内蔵のCMOSメモリ、或いはノート型コンピューター中に内蔵するエムベディッド型コントローラー(Embedded Controller、EC)、或いは前記第二装置の内部レジスターであることを特徴とする請求項１２に記載のコンピューターマザーボード。
JP2009187770A 2009-04-10 2009-08-13 スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置 Active JP5165652B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/422,118 2009-04-10
US12/422,118 US8132032B2 (en) 2009-04-10 2009-04-10 Electronic device for reducing power consumption during sleep mode of computer motherboard and motherboard thereof

Publications (2)

Publication Number Publication Date
JP2010250792A JP2010250792A (ja) 2010-11-04
JP5165652B2 true JP5165652B2 (ja) 2013-03-21

Family

ID=41335449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009187770A Active JP5165652B2 (ja) 2009-04-10 2009-08-13 スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置

Country Status (6)

Country Link
US (1) US8132032B2 (ja)
EP (1) EP2239647B1 (ja)
JP (1) JP5165652B2 (ja)
CN (1) CN101859173B (ja)
DE (1) DE202009011250U1 (ja)
TW (2) TWI464571B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008054601A1 (de) * 2008-12-14 2010-06-24 Getac Technology Corp. Festplattentemperaturüberwachungseinrichtung und Festplattentemperaturüberwachungsverfahren
US20100332870A1 (en) * 2009-06-25 2010-12-30 Micro-Star International Co., Ltd. Electronic device for reducing power consumption of computer motherboard and motherboard thereof
CN102136791A (zh) * 2010-01-22 2011-07-27 环旭电子股份有限公司 电源控制电路
CN102314209B (zh) * 2010-07-06 2014-08-27 南京亚士德科技有限公司 主机板电源控制电路
TWM412423U (en) * 2010-08-13 2011-09-21 Micro Star Int Co Ltd Computer motherboard for reducing power consumption during sleep mode
CN201780549U (zh) * 2010-08-16 2011-03-30 鸿富锦精密工业（深圳）有限公司 多状态开关控制装置及系统
CN102375522A (zh) * 2010-08-27 2012-03-14 鸿富锦精密工业（深圳）有限公司 电子装置供电系统
CN102566656A (zh) * 2010-12-20 2012-07-11 鸿富锦精密工业（深圳）有限公司 计算机主板
WO2012126345A1 (zh) * 2011-03-23 2012-09-27 联想(北京)有限公司 计算机的启动方法、启动装置、状态转换方法和状态转换装置
CN102799252A (zh) * 2011-05-26 2012-11-28 华硕电脑股份有限公司 电脑装置及其电源产生器
CN102360244A (zh) * 2011-09-28 2012-02-22 深圳市卓怡恒通电脑科技有限公司 用于延长电脑待机时间的待机方法
TWI459289B (zh) * 2012-01-03 2014-11-01 Sk Hynix Inc Embedded memory card control system with no power sleep mode and its embedded memory card
CN103197750B (zh) * 2012-01-09 2015-10-28 爱思开海力士有限公司 内嵌式记忆卡控制系统及其内嵌式记忆卡
JP5975662B2 (ja) * 2012-02-06 2016-08-23 キヤノン株式会社 画像形成装置及び画像形成装置の制御方法
CN103455127B (zh) * 2012-05-29 2016-02-03 国基电子（上海）有限公司 电源监控装置、电子装置及其电源监控方法
CN103885861A (zh) * 2012-12-22 2014-06-25 鸿富锦精密工业(武汉)有限公司 用于电子装置启动测试的测试装置
US9268699B2 (en) * 2013-06-03 2016-02-23 Samsung Electronics Co., Ltd. Dynamic cache allocation in a solid state drive environment
CN104345850B (zh) * 2013-08-09 2018-05-08 瑞祺电通股份有限公司 智能型自动开机装置
US9891696B2 (en) 2014-10-03 2018-02-13 Google Llc Intelligent device wakeup
TWI547796B (zh) * 2014-11-13 2016-09-01 鴻海精密工業股份有限公司 主機板供電電路
CN105652995A (zh) * 2014-11-13 2016-06-08 鸿富锦精密工业(武汉)有限公司 主板供电电路
CN105700654B (zh) * 2014-11-28 2020-04-17 鸿富锦精密工业(武汉)有限公司 电子设备及防止带电操作主机板的电路
CN104539018B (zh) * 2014-12-26 2017-12-22 英华达（上海）科技有限公司 电子装置及省电方法
TWI563373B (en) * 2015-03-20 2016-12-21 Giga Byte Tech Co Ltd Motherboard with backup power
CN106155250B (zh) * 2015-04-17 2019-08-06 鸿富锦精密工业(武汉)有限公司 电脑回复电路
CN107807728B (zh) * 2016-09-09 2020-07-21 佛山市顺德区顺达电脑厂有限公司 关机放电系统
KR101972917B1 (ko) * 2018-12-26 2019-04-26 (주)엠텍정보 컴퓨터 유휴자원에 따라 자동으로 레지스트리 설정 값을 제어하는 에너지 절감 방법
CN110570644B (zh) * 2019-09-24 2020-09-22 广州华端科技有限公司 遥控装置
TWI768373B (zh) * 2020-06-12 2022-06-21 宏碁股份有限公司 記憶體儲存裝置的電源控制方法與記憶體儲存系統
TWI788759B (zh) * 2020-08-27 2023-01-01 瑞昱半導體股份有限公司 用於電源管理的擴充基座
TWI821949B (zh) * 2022-03-17 2023-11-11 茂達電子股份有限公司 電池充電器的節電系統

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10149236A (ja) * 1996-11-15 1998-06-02 Nec Corp ハイバーネーションリカバリー方法
JP3943665B2 (ja) * 1997-09-01 2007-07-11 株式会社東芝 スリープ制御方法、およびイベント通知方法
JPH11161385A (ja) * 1997-11-28 1999-06-18 Toshiba Corp コンピュータシステムおよびそのシステムステート制御方法
US6308278B1 (en) * 1997-12-29 2001-10-23 Intel Corporation Supplying standby voltage to memory and wakeup circuitry to wake a computer from a low power mode
JP3851736B2 (ja) * 1999-01-12 2006-11-29 株式会社東芝 電子機器およびそのシステム起動方法
TW448352B (en) * 1999-09-06 2001-08-01 Via Tech Inc Power-saving device and method for suspend to RAM
JP2003196096A (ja) * 2001-12-07 2003-07-11 Internatl Business Mach Corp <Ibm> コンピュータシステム、その起動制御方法及びプログラム
JP3777136B2 (ja) * 2002-04-01 2006-05-24 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ装置、データのデッドコピー方法、プログラム、コンピュータ装置の稼動方法
TWI224728B (en) * 2002-10-03 2004-12-01 Via Tech Inc Method and related apparatus for maintaining stored data of a dynamic random access memory
US20050044449A1 (en) * 2003-08-19 2005-02-24 Dunstan Robert A. Power button and device wake event processing methods in the absence of AC power
US7089433B2 (en) * 2003-09-26 2006-08-08 Dell Products L.P. Method and system for operating system quiescent state
US8194692B2 (en) * 2004-11-22 2012-06-05 Via Technologies, Inc. Apparatus with and a method for a dynamic interface protocol
JP2007133564A (ja) * 2005-11-09 2007-05-31 Canon Inc 情報処理装置
TWI303763B (en) * 2006-01-25 2008-12-01 Via Tech Inc Device and method for controlling refresh rate of memory
JP2007249660A (ja) * 2006-03-16 2007-09-27 Toshiba Corp 情報処理装置およびシステムステート制御方法
JP4459946B2 (ja) * 2006-11-21 2010-04-28 レノボ・シンガポール・プライベート・リミテッド 携帯式コンピュータおよび動作モードの制御方法
TWI385507B (zh) * 2007-08-15 2013-02-11 Via Tech Inc 資料傳輸速率調整方法與裝置以及具有資料傳輸速率調整功能之電腦系統
US20090106573A1 (en) * 2007-10-18 2009-04-23 Inventec Corporation Power saving method

Also Published As

Publication number Publication date
TWI464571B (zh) 2014-12-11
EP2239647B1 (en) 2014-11-26
JP2010250792A (ja) 2010-11-04
CN101859173A (zh) 2010-10-13
DE202009011250U1 (de) 2009-11-19
EP2239647A2 (en) 2010-10-13
CN101859173B (zh) 2013-06-26
US8132032B2 (en) 2012-03-06
US20100262849A1 (en) 2010-10-14
TW201003378A (en) 2010-01-16
EP2239647A3 (en) 2011-10-26
TW201037504A (en) 2010-10-16

Similar Documents

Publication Publication Date Title
JP5165652B2 (ja) スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置
EP2267575B1 (en) Electronic device for reducing power consumption of computer motherboard and motherboard thereof
JP4594761B2 (ja) 情報処理装置およびその制御方法
JP3150567U (ja) コンピューターマザーボードのシャットダウン時の電力消費を減少させる電子装置
CN101470509B (zh) 计算机系统的控制方法、该计算机系统及笔记本电脑
JP4515093B2 (ja) Ｃｐｕのパワーダウン方法及びそのための装置
US8032773B2 (en) Power-saving control apparatus and method for computer system in standby mode
JP3168471U (ja) サスペンド中の電力消費削減が可能なコンピューターマザーボード
KR101519082B1 (ko) 슬리프 프로세서
JP3974510B2 (ja) コンピュータ装置、電力管理方法、およびプログラム
JP5548753B2 (ja) 一体型パソコン及びその電源管理方法
JP2009289193A (ja) 情報処理装置
TW594466B (en) Power management method for microprocessor
US7802119B2 (en) Method and system for saving power of central processing unit
JP5085714B2 (ja) 情報処理装置およびその制御方法
CN109976490B (zh) 电源控制方法及电子设备
JP5112495B2 (ja) 情報処理装置およびその制御方法
TWI501073B (zh) 電腦裝置及通用連接埠模組的供電方法
JP2000112580A (ja) コンピュータシステムおよびそのウェイクアップ制御方法
TWI382659B (zh) 時脈控制裝置與相關方法
JP5075942B2 (ja) 情報処理装置およびその制御方法
TWI514127B (zh) 具電子書模式之電腦系統及其存取電子書資料之方法
JPH04167113A (ja) 情報処理装置
TW201040708A (en) Peripheral device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20121018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5165652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250