TWI459289B - Embedded memory card control system with no power sleep mode and its embedded memory card - Google Patents
Embedded memory card control system with no power sleep mode and its embedded memory card Download PDFInfo
- Publication number
- TWI459289B TWI459289B TW101100147A TW101100147A TWI459289B TW I459289 B TWI459289 B TW I459289B TW 101100147 A TW101100147 A TW 101100147A TW 101100147 A TW101100147 A TW 101100147A TW I459289 B TWI459289 B TW I459289B
- Authority
- TW
- Taiwan
- Prior art keywords
- sleep
- mode
- memory card
- controller
- embedded memory
- Prior art date
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
Description
本發明係關於一種設有內嵌式記憶卡控制系統,尤指一種無耗電休眠模式之內嵌式記憶卡控制系統及其內嵌式記憶卡,該內嵌式記憶卡之無耗電休眠控制系統可於長時間不對該內嵌式記憶卡進行讀寫時停止供應內嵌式記憶卡電源,以節省待機電力之消耗,且仍可於重新供應電源後令內嵌式記憶卡快速恢復至待命模式,以進行讀寫。
內嵌式記憶卡(embeded Multi Media Card,簡稱eMMC),其主要係作為智慧型手機、平板電腦等具記憶功能隨身裝置的記憶體,其通常係製作成晶片而設置於手機或平板電腦等電子裝置中,亦可作成外接式記憶卡。
請參閱圖5,現有內嵌式記憶卡控制系統係包含一內嵌式記憶卡60及一主控裝置70;該內嵌式記憶卡60包含有一控制器61及一記憶單元62,該主控裝置70則設有一主控制71、一維持電源72及一動作電源73,且該主控制器71與該動作電源73連接,以控制該動作電源73之啟閉;其中,該內嵌式記憶卡的控制器61具有一多媒體連接介面63(MMC I/O Block)、一核心電壓調節單元64(Core Regulator)及一記憶單元連接介面65(NAND I/O Block),該多媒體連接介面63係供該主控制器71連接,該核心電壓調節單元64用以提供內嵌式記憶卡的控制器61所需電力,並與該維持電源72連接,該記憶單元連接介面65則與該記憶單元70連接,且該記憶單元連接介面53與該記憶單元60與該動作電源73連接。
上述內嵌式記憶卡控制系統中,於主控裝置70開啟該維持電源72及動作電源73後,需先輸出複數個開機指令給內嵌式記憶卡60的控制器61,使該控制器61執行一開機程序後進入一待命模式,進入該待命模式後,該主控裝置70才能開始對該內嵌式記憶卡60下達讀寫指令並進行讀寫;而為使主控裝置70能在不需對內嵌式記憶卡60的記憶單元62進行讀寫時關閉動作電源73,故主控裝置70會內建一休眠觸發程序並儲存有一休眠觸發指令,而內嵌式記憶卡60的控制器61會內建一休眠程序及一休眠模式,該休眠觸發程序及休眠程序係分別如圖6及圖7所示,其中,該主控裝置70的主控制器71會先輸出該休眠觸發指令子該內嵌式記憶卡60的控制器61(S71),並開始判斷是否接收一休眠確認訊息S72,並於接收該休眠確認訊息後控制主控裝置70關閉該動作電源73(S73)。
該內嵌式記憶卡的控制器61接收該休眠確認訊息S61,會於確認可進入休眠模式後S62,通常是等待一延遲時間(timeout),輸出休眠確認訊息給該主控裝置70(S63);並進入該休眠模式S64。
藉由上述主控裝置70內建的休眠觸發程序及內嵌式記憶卡60內建的休眠程序配合,即可讓內嵌式記憶體控制系統進入休眠模式以節省消耗電量;而為使主控裝置70能喚醒內嵌式記憶卡60,主控裝置70會進一步儲存一喚醒觸發指令,以於要喚醒內嵌式記憶卡60時輸出,並於輸出喚醒觸發指令後恢復動作電源之供應,以使該內嵌式記憶卡60回復至待命模式;因此,上述內嵌式記憶卡60的控制器61進入休眠模式後為了要隨時接收主控裝置70輸出的喚醒觸發指令,因此,主控裝置70仍必須持續供應維持電源72之電力給該多媒體連接介面63及核心電壓調節單元64,因此,現有的內嵌式記憶卡控制系統即使進入休眠模式,仍需持續消耗主控裝置70的維持電源72之電力,長時間使用下來,依然會浪費不少電力,需有所改良。
有鑑於上述內嵌式記憶卡控制系統進入休眠模式後,主控裝置仍需供應維持電源供應之技術缺陷,本發明的主要目的係提出一種無耗電休眠模式之內嵌式記憶卡控制系統及其內嵌式記憶卡。
欲達上述目的所使用的主要技術手段係令該無耗電休眠模式之內嵌式記憶卡控制系統包含有一主控裝置及一內嵌式記憶卡,該主控裝置設有一主控制器、一維持電源及一動作電源,且該主控制器電連接至該維持電源及該動作電源,並控制該維持電源及動作電源之啟閉;該內嵌式記憶卡包含有:一控制器,係具有一多媒體連接介面、一核心電壓調節單元及一記憶單元連接介面,並內建一休眠程序、一待命模式及一休眠模式,並儲存有一休眠確認訊息,且該多媒體連接介面係與該主控裝置的主控制器及維持電源連接,該核心電壓調節單元係與該維持電源連接,該記憶單元連接介面則與該動作電源連接;及一記憶單元,係為非揮發性儲存媒體(non-volatile memory),且該記憶單元連接介面與該主控裝置的動作電源連接,且設定有一深度休眠旗標(deep sleep flag);該休眠程序係於控制器該待命模式中接收一休眠觸發指令後執行,該控制器係於確認內嵌式記憶卡可進入休眠模式後,先於該記憶單元中標示該深度休眠旗標,再輸出該休眠確認訊息並進入該休眠模式;其中該深度休眠旗標係用以於維持電源中斷而再次恢復時,作為是否直接進入該待命模式的判斷依據;該主控裝置則內建有一休眠觸發程序,並儲存有一休眠觸發指令,該休眠觸發程序則先輸出該休眠觸發指令,且於接收該休眠確認訊息後關閉動作電源,再於判斷可關閉維持電源後關閉該維持電源。
本發明無耗電休眠模式之內嵌式記憶卡控制系統中,由於該內嵌式記憶卡的控制器於進入休眠模式之前會先標示該記憶單元中的深度休眠旗標,並以此深度休眠旗標之標示與否作為決定是否直接進入待命模式之判斷依據,使得主控裝置觸發內嵌式記憶卡進入休眠模式後能關閉維持電源,且仍可於重新開啟維持電源後快速喚醒內嵌式記憶卡進入待命模式,因此,本發明的主控裝置便可於觸發內嵌式記憶卡進入休眠模式後關閉維持電源,達到節省電力消耗之目的。
欲達上述目的所使用的主要技術手段係令該內嵌式記憶卡包含有:一控制器,係具有一多媒體連接介面、一核心電壓調節單元及一記憶單元連接介面,並內建一休眠程序、一待命模式及一休眠模式,並儲存有一休眠確認訊息;及一記憶單元,係為非揮發性儲存媒體,且與該記憶單元連接介面連接,且設定有一深度休眠旗標;該休眠程序係於控制器該待命模式中接收一休眠觸發指令後執行,該控制器係於確認內嵌式記憶卡可進入休眠模式後,先標示該記憶單元的深度休眠旗標,再輸出該休眠確認訊息並進入該休眠模式;其中該深度休眠旗標係用以於多媒體連接介面及核心電壓調節單元連接的工作電源中斷而再次恢復時,作為是否直接進入該待命模式的判斷依據。
由於上述內嵌式記憶卡會於進入休眠模式前先標示該記憶單元的深度休眠旗標,並以進入休眠模式前所標示於非揮發性記憶單元的深度休眠旗標,作為決定是否直接進入待命模式之判斷依據,因此可供主控裝置於觸發本發明內嵌式記憶卡進入休眠模式後關閉維持電源,達到節省電力之效果。
請參閱圖1,本發明無耗電休眠模式之內嵌式記憶卡控制系統包含有一主控裝置10及一內嵌式記憶卡20,該主控裝置10設有一主控制器11、一維持電源12及一動作電源13,且該主控制器11電連接至該維持電源12及該動作電源13,並控制該維持電源12及動作電源13之啟閉;該內嵌式記憶卡20包含有:一控制器21,係具有一多媒體連接介面22、一核心電壓調節單元23及一記憶單元連接介面24,並內建一休眠程序、一待命模式及一休眠模式,並儲存有一休眠確認訊息,且該多媒體連接介面22係與該主控裝置10的主控制器11及維持電源12連接,該核心電壓調節單元23係與該維持電源12連接,該記憶單元連接介面24則與該動作電源13連接,以該維持電源12作為該多媒體連接介面22及核心電壓調節單元23的工作電源,而以該動作電源13做為該記憶單元連接介面24的工作電源;及一記憶單元25,係為非揮發性儲存媒體(non-volatile memory),且與該記憶單元連接介面24及該動作電源13連接,以該動作電源13做為該記憶單元25的工作電源,且該記憶單元25設定有一深度休眠旗標。
上述係為內嵌式記憶卡控制系統之結構,以下請進一步說明主控裝置10及內嵌式記憶卡20進入休眠之流程:請進一步配合參閱圖2,該休眠程序係該控制器21於待命模式中接收該休眠觸發指令S11後執行以下步驟:確認可進入休眠S12,於本實施例中,係等待一延遲時間後進入下一步驟;標示記憶單元25中的深度休眠旗標S13,於本實施例中,該深度休眠旗標可以記憶單元中25的一記憶位元(Bit)代表,以修改該記憶位元為1,表示已標示該深度休眠旗標;輸出該休眠確認訊息S14;進入該休眠模式S15;進入休眠模式後,則等待維持電源12關閉,並以該記憶單元是否已標示深度休眠旗標,作為決定是否直接進入該待命模式之判斷依據,於本實施例中,該控制器21於進入休眠模式而接收一喚醒觸發指令後,則取消該深度休眠旗標之標示並恢復至待命模式,且該控制器21係進一步內建一喚醒模式,並於控制器21進入休眠模式且維持電源12中斷而恢復,且判斷該深度休眠旗標已標示,而要進入待命模式之前,先進入喚醒模式,若於該喚醒模式中接收該喚醒觸發指令,直接進入該待命模式;若於該喚醒模式中接收一重設指令,則先執行一開機程序後才進入該待命模式。
為配合觸發上述內嵌式記憶卡的休眠程序,並於內嵌式記憶卡進入休眠後喚醒內嵌式記憶卡,故本發明於主控裝置中內建一休眠觸發程序及一喚醒程序,並儲存有用以喚醒該內嵌式記憶卡的喚醒觸發指令及重設指令,且該休眠觸發程序係如圖3所示,包含以下步驟:輸出該休眠觸發指令S21;檢知是否接收該休眠確認訊息S22,於接收後關閉動作電源S23,並進入下一步驟;檢知是否可關閉維持電源12(S24),若是則進入下一步驟;於本實施例中,係等待一延遲時間,若於主控裝置10該延遲時間內不對內嵌式記憶卡20進行讀寫,則判斷可關閉維持電源12;反之,則不關閉維持電源12,並於主控制器10欲對內嵌式記憶卡20進行讀寫時先輸出該喚醒觸發指令,使該控制器21接收喚醒觸發指令而從休眠模式恢復至待命模式;關閉維持電源S25。
如此,該主控裝置10將動作電源13及維持電源12關閉,以於使用者長時間不對內嵌式記憶卡20讀寫時節省主控裝置10的電力消耗。
再請進一步參閱圖4,該主控裝置10的喚醒程序則包含以下步驟:開啟維持電源S31,使該內嵌式記憶卡20判讀深度休眠旗標已標示而進入喚醒模式;輸出該重設指令或該喚醒觸發指令S32,使內嵌式記憶卡先執行開機程序後進入待命模式或直接進入待命模式。
本發明主要係令內嵌式記憶卡控制系統中的內嵌式記憶卡20在輸出休眠確認訊息前,先標示非揮發性的記憶單元25中的深度休眠旗標,而深度休眠旗標不因維持電源12關閉而消失,並於維持電源12中斷而重新恢復後,將判讀休眠旗標是否已標示作為是否可直接進入待命狀態的判斷依據,如此,主控裝置10即使關閉維持電源12,仍可讓內嵌式記憶卡20能隨時恢復至待命狀態,故本發明內嵌式記憶卡控制系統,其中的主控裝置10可在觸發內嵌式記憶卡20進入休眠狀態後將維持電源12關閉,節省主控裝置10消耗的電力,達到省電之效果。
綜上所述,本發明的內嵌式記憶卡控制系統,由於內嵌式記憶卡進入休眠模式後,具有於維持電源關閉再開啟後可快速進入待命模式的效果,使主控裝置可以進一步關閉維持電源,達到內嵌式記憶卡控制系統休眠無耗電之效果,節省電源消耗。
10...主控裝置
11...主控制器
12...維持電源
13...動作電源
20...內嵌式記憶卡
21...控制器
22...多媒體連接介面
23...核心電壓調節單元
24...記憶單元連接介面
25...記憶單元
60...內嵌式記憶卡
61...控制器
62...記憶單元
63...多媒體連接介面
64...核心電壓調節單元
65...記憶單元連接介面
70...主控裝置
71...主控制器
72...維持電源
73...動作電源
圖1:為本發明內嵌式記憶卡控制系統之電路方塊示意圖。
圖2:為本發明內嵌式記憶卡的休眠程序流程圖。
圖3:為本發明主控裝置的休眠觸發程序流程圖。
圖4:為本發明主控裝置的喚醒程序流程圖。
圖5:為現有內嵌式記憶卡控制系統之電路方塊示意圖。
圖6:為現有主控裝置的休眠觸發程序流程圖。
圖7:為現有內嵌式記憶卡的休眠程序流程圖。
10...主控裝置
11...主控制器
12...維持電源
13...動作電源
20...內嵌式記憶卡
21...控制器
22...多媒體連接介面
23...核心電壓調節單元
24...記憶單元連接介面
25...記憶單元
Claims (7)
- 一種無耗電休眠模式之內嵌式記憶卡控制系統,係包含有一主控裝置及一內嵌式記憶卡,該主控裝置設有一主控制器、一維持電源及一動作電源,且該主控制器電連接至該維持電源及該動作電源,並控制該維持電源及動作電源之啟閉;該內嵌式記憶卡包含有:一控制器,係具有一多媒體連接介面、一核心電壓調節單元及一記憶單元連接介面,並內建一休眠程序、一待命模式及一休眠模式,並儲存有一休眠確認訊息,且該多媒體連接介面係與該主控裝置的主控制器及維持電源連接,該核心電壓調節單元係與該維持電源連接,該記憶單元連接介面則與該動作電源連接;及一記憶單元,係為非揮發性儲存媒體,且該記憶單元連接介面與該主控裝置的動作電源連接,且記憶單元中設定有一深度休眠旗標;該休眠程序係於控制器該待命模式中接收一休眠觸發指令後執行,該控制器係於確認內嵌式記憶卡可進入休眠模式後,先標示該記憶單元中的深度休眠旗標,再輸出該休眠確認訊息並進入該休眠模式;其中該深度休眠旗標係用以於維持電源中斷而再次恢復時,作為是否直接進入該待命模式的判斷依據;該主控裝置則內建有一休眠觸發程序,並儲存有一休眠觸發指令,該休眠觸發程序則先輸出該休眠觸發指令,且於接收該休眠確認訊息後關閉動作電源,再於判斷可關閉維持電源後關閉該維持電源; 該主控裝置儲存有一重設指令及一喚醒觸發指令,以輸出予內嵌式記憶卡的的控制器;該控制器則進一步內建一喚醒模式,並於判斷已標示該深度休眠旗標且即將進入該待命模式前,先進入該喚醒模式,若於喚醒模式中接收該喚醒觸發指令後直接進入該待命模式;若於喚醒模式中接收該重設指令,則先執行一開機程序後才進入該待命模式。
- 如請求項1所述之無耗電休眠模式之內嵌式記憶卡控制系統,該控制器於進入休眠模式後,於該動作電源未中段期間若接收該喚醒觸發指令,則刪除該深度休眠旗標並恢復至待命模式。
- 如請求項2所述之無耗電休眠模式之內嵌式記憶卡控制系統,該深度休眠旗標係以記憶單元中的一記憶位元代表,並以修改該記憶位元為1,表示已標示該深度休眠旗標。
- 如請求項1至3中任一項所述之無耗電休眠模式之內嵌式記憶卡控制系統,該主控裝置進一步內建一喚醒程序,且該喚醒程序包含以下步驟:開啟維持電源;輸出該重設指令或該喚醒觸發指令。
- 一種內嵌式記憶卡,係包含有:一控制器,係具有一多媒體連接介面、一核心電壓調節單元及一記憶單元連接介面,並內建一休眠程序、一待命模式及一休眠模式,並儲存有一休眠確認訊息;及一記憶單元,係為非揮發性儲存媒體,且與該記憶單 元連接介面,且記憶單元中設定有一深度休眠旗標;該休眠程序係於控制器該待命模式中接收一休眠觸發指令後執行,該控制器係於確認內嵌式記憶卡可進入休眠模式後,先標示該記憶單元中的深度休眠旗標,再輸出該休眠確認訊息並進入該休眠模式;其中該深度休眠旗標係用以於多媒體連接介面及核心電壓調節單元的工作電源中斷而再次恢復時,作為是否直接進入該待命模式的判斷依據;該控制器係進一步內建一喚醒模式,並於判斷已標示該深度休眠旗標且即將進入該待命模式前,先進入該喚醒模式,若於喚醒模式中接收一喚醒觸發指令後直接進入該待命模式;若於喚醒模式中接收一重設指令,則先執行一開機程序後才進入該待命模式。
- 如請求項5所述之內嵌式記憶卡,該控制器於進入休眠模式後,於該多媒體連接介面及核心電壓調節單元的工作電源未中斷期間若接收該喚醒觸發指令,則取消該深度休眠旗標之標示並恢復至待命模式。
- 如請求項6所述之內嵌式記憶卡,該深度休眠旗標係以記憶單元中的一記憶位元代表,並以修改該記憶位元為1,表示已標示該深度休眠旗標。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101100147A TWI459289B (zh) | 2012-01-03 | 2012-01-03 | Embedded memory card control system with no power sleep mode and its embedded memory card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101100147A TWI459289B (zh) | 2012-01-03 | 2012-01-03 | Embedded memory card control system with no power sleep mode and its embedded memory card |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201329847A TW201329847A (zh) | 2013-07-16 |
TWI459289B true TWI459289B (zh) | 2014-11-01 |
Family
ID=49225768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101100147A TWI459289B (zh) | 2012-01-03 | 2012-01-03 | Embedded memory card control system with no power sleep mode and its embedded memory card |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI459289B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023197216A1 (zh) * | 2022-04-13 | 2023-10-19 | 京东方科技集团股份有限公司 | 驱动电路、电子设备及其通信方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI606459B (zh) * | 2016-03-30 | 2017-11-21 | 威盛電子股份有限公司 | 記憶體裝置及其節能控制方法 |
TWI581092B (zh) | 2016-03-30 | 2017-05-01 | 威盛電子股份有限公司 | 記憶體裝置及其節能控制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200521854A (en) * | 2003-12-26 | 2005-07-01 | Mitac Int Corp | Method for waking up computer system and rapidly initializing application program |
EP2031884A1 (en) * | 2006-12-13 | 2009-03-04 | Huawei Technologies Co Ltd | Communication device, advanced mezzanine card and power supply method thereof |
TW200939020A (en) * | 2008-01-31 | 2009-09-16 | Samsung Electronics Co Ltd | Memory systems and methods of initiallizing the same |
TW201037504A (en) * | 2009-04-10 | 2010-10-16 | zhong-wen Chen | Electronic device for reducing power consumption during sleep mode of computer motherboard and motherboard thereof |
-
2012
- 2012-01-03 TW TW101100147A patent/TWI459289B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200521854A (en) * | 2003-12-26 | 2005-07-01 | Mitac Int Corp | Method for waking up computer system and rapidly initializing application program |
EP2031884A1 (en) * | 2006-12-13 | 2009-03-04 | Huawei Technologies Co Ltd | Communication device, advanced mezzanine card and power supply method thereof |
TW200939020A (en) * | 2008-01-31 | 2009-09-16 | Samsung Electronics Co Ltd | Memory systems and methods of initiallizing the same |
TW201037504A (en) * | 2009-04-10 | 2010-10-16 | zhong-wen Chen | Electronic device for reducing power consumption during sleep mode of computer motherboard and motherboard thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023197216A1 (zh) * | 2022-04-13 | 2023-10-19 | 京东方科技集团股份有限公司 | 驱动电路、电子设备及其通信方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201329847A (zh) | 2013-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101736384B1 (ko) | 비휘발성 메모리 시스템 | |
JP3974510B2 (ja) | コンピュータ装置、電力管理方法、およびプログラム | |
TWI567541B (zh) | 於運算裝置執行電力關閉狀態之技術 | |
US8874839B2 (en) | Electronic system and method and apparatus for saving data thereof | |
US20080082845A1 (en) | Information processing apparatus and system state control method | |
US9471140B2 (en) | Valid context status retention in processor power mode management | |
TWI514124B (zh) | 狀態控制裝置、資訊處理裝置、電腦程式產品及半導體裝置 | |
US20070223300A1 (en) | Portable electronic apparatus with a power saving function and method | |
US20140013140A1 (en) | Information processing apparatus and computer program product | |
JP2015064860A (ja) | 画像形成装置およびその制御方法、並びにプログラム | |
TWI482012B (zh) | 電腦及其喚醒方法 | |
US20120151238A1 (en) | Reducing power consumption in memory line architecture | |
US20120102347A1 (en) | Process State of a Computing Machine | |
JP2011095916A (ja) | 電子機器 | |
JP2015203995A (ja) | 不揮発性メモリのデータ消失を防止する方法、コンピュータおよびホスト装置。 | |
TWI459289B (zh) | Embedded memory card control system with no power sleep mode and its embedded memory card | |
TWI437419B (zh) | 電腦系統及其睡眠控制方法 | |
JP2006350859A (ja) | メモリ制御装置及びメモリ制御方法 | |
CN103593145A (zh) | 计算机系统与其储存装置管理方法 | |
US10203749B2 (en) | Method and apparatus for saving power, including at least two power saving modes | |
KR101929044B1 (ko) | Pwm 제어 ic를 통한 시스템 에너지 절감 방법 | |
KR101872245B1 (ko) | Me 테스트 포트 신호를 활용한 에너지 절감 방법 | |
JP2011221708A (ja) | 情報処理装置及び情報処理装置の制御方法 | |
CN103984645A (zh) | 一种基于双控的缓存一致性数据刷写方法 | |
JP5795758B2 (ja) | 不揮発性記憶装置のデータを保護する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |