KR101929044B1

KR101929044B1 - Pwm 제어 ic를 통한 시스템 에너지 절감 방법

Info

Publication number: KR101929044B1
Application number: KR1020180107123A
Authority: KR
Inventors: 전종희; 최성식
Original assignee: (주)제스트전자
Priority date: 2018-09-07
Filing date: 2018-09-07
Publication date: 2018-12-13

Abstract

본 발명은, 다양한 동작 모드(일례로 S0~S5 모드)를 갖는 컴퓨터 시스템에서, 현재 활발히 개발되어지고 있는 대기전력을 차단하는 기술에서 조금 더 진보하여, 컴퓨터 시스템의 CPU 사용량에 따른 차등화된 최적의 CPU 코어 공급전압 및 주파수를 공급하도록 하여 소비전력을 더욱 절약하되, 먼저 이러한 소비 전력을 차등적으로 제공하도록 제어하기 위한 전제로서의 CPU의 동작 상태를 PWM 제어 IC를 통해 파악하고, 나아가 시스템의 동작 모드(S0~S5 모드)는 물론 CPU의 사용량에 따라서, 소비 전력을 최적화하도록 하는 PWM 제어 IC를 통한 시스템 에너지 절감 방법에 관한 것이다.

Description

PWM 제어 IC를 통한 시스템 에너지 절감 방법{A method for saving a system energy by using a PWM control IC}

본 발명은 컴퓨터의 PWM 제어 IC를 이용하여 시스템 에너지를 절감하기 위한 기술에 관한 것으로, CPU 코어에 파워를 공급하는 PWM 제어 IC의 신호를 활용하여 현재 CPU의 동작 상태를 용이하게 파악함으로써, 그에 알맞는 프로세서의 전압 및 주파수 세부 조정을 통해, 나아가 주변장치도 이에 맞추어 절전을 행함으로써, 전체 컴퓨터 시스템에서 소요되는 에너지를 절감하기 위한 PWM 제어 IC를 통한 시스템 에너지 절감 방법에 관한 것이다.

종래의 컴퓨터 전원공급장치는, 도 1에서 보는 바와 같이, SMPS와 같은 파워서플라이(20)가 메인보드(10)의 SIO(12)와 24핀으로 연결되어 있으며, 그 중 하나는 +5V의 스탠바이 전압(+5VSB)의 인가용이다.

사용자가 PC 케이스의 파워스위치(미도시됨)를 누르면, 이와 기구적으로 연결된 파워 버튼(13)이 눌려지고, 파워 버튼(13)이 SIO(12)로 제1 신호(PWRBTN#)를 보내며, 다시 SIO(12)는 파워서플라이(20)로 파워온 신호선(PSON#)을 활성화하며, 칩셋(14)으로는 제2 신호(PWRBTN#_SB)를 발하는바, 파워서플라이(20)는 CPU(11) 및 칩셋(14)으로 파워굳 신호(PWROK) 신호를 보내서 이를 알리며, 이후 메인 보드로 파워가 공급되도록 한다.

미설명 부호 15는 칩셋의 리셋 버튼이며, 16은 배터리이고, 17은 리쥼 리셋(17)이며, 18은 LAN이다. 그외에도, CPU 및 칩셋과 연결된 AC, FWH, 슈퍼IO(19), AGP 슬롯, PCI 슬롯, IDE 등이 접속되어 있다.

한편, 전술한 바와 같이, 파워서플라이(20)와 메인보드 간에는 비작동시에도 +5V의 대기전력이 인가되는바, 시동 버튼의 인식 및 원격시동의 인식 등을 위해 약 1W의 대기전력을 필요로 한다.

그리고, 이는 개별적으로는 결코 높지 않는 소비전력이나, 일 기관 전체로는, 나아가 일 국가 전체로는 막대한 에너지의 낭비로 이어지게 된다.

이러한 문제점을 해결하기 위하여, 전원 콘센트 자체에서 전원을 완전 차단하여 대기전력을 제로로 만드는 스위치를 갖는 콘센트가 개발돼 있는가 하면 (제1 종래기술), 한편으로는 대한민국 특허공개 제2013-0043923호 (전원공급장치 및 그를 포함하는 화상형성장치) 와 같이, 파워 스위치의 온/오프를 인식하여 전원을 완전 차단하기 위한 별도의 추가적인 복잡한 장치를 제안하기도 한다(제2 종래기술).

그러나, 상기 제1 종래기술의 경우, 그럼에도 불구하고 현실적으로 여러가지 이유로, 사용자가 콘센트의 전원 완전 차단 스위치를 오프하지 않고 자리를 뜨는 경우가 대부분이며, 제2 종래기술의 경우, 대단히 복잡하고 고비용의 별도의 장치를 추가하여야 하므로, 이러한 장치를 일반 PC에 장착하기가 주저되는 것이 사실이다.

이에, 본 발명자는, 아주 단순하면서도 자동으로 대기전력을 최소화한 컴퓨터 전원공급장치를 제공하기 위한 것으로, 대한민국 특허 제1328393호 (명칭: 대기전력이 절감되는 컴퓨터 전원공급장치) 를 제안한 바 있는바, 이를 제3 종래기술로서 설명한다.

상기 제3 종래기술은, 도 2에서 보듯이, CPU(11), SIO(12), 파워 버튼(13), 칩셋(14), 리셋 버튼(15), 제1 배터리(16), LAN(18) 및 슈퍼IO(19)를 갖는 메인 보드(10); 상기 메인 보드에 전원을 공급하는 SMPS(20); 상기 SMPS의 대기전력 공급을 제어하는 마이컴(30); 상기 메인보드와 SMPS 간의 신호 및 대기전력 커넥팅을 매개하는 파워 커넥터(60); 및 상기 마이컴의 제어에 따라 대기전력 온/오프를 스위칭하는 스위칭부(40); 를 포함하여 이루어지며, 상기 마이컴(30)은 파워 전원의 대기전력(5VSB)을 상기 스위칭부(40)에 의해 제어함으로써, 메인보드에 공급되는 대기전원을 통제하는 것을 특징으로 한다.

즉, 상기 제3 종래기술의 전원공급장치는, 도 2에서 보는 바와 같이, 기존의 CPU(11), SIO(12), 파워 버튼(13), 칩셋(14), 리셋 버튼(15), 배터리(16), 리쥼 리셋(17), LAN(18), 슈퍼IO(19) 등을 갖는 메인 보드(10)와, 상기 메인 보드에 전원을 공급하는 SMPS(20), SMPS의 대기전력 공급을 제어하는 마이컴(30) 및 마이컴의 제어에 따라 대기전력 온/오프를 스위칭하는 스위칭부(40)를 포함하여 이루어진다. 미설명부호 '50'은 PC 케이스의 파워스위치이며, '60'은 메인보드와 SMPS 간의 파워 커넥터이다.

상기 제3 종래기술에서는, 파워 커넥터(60)가 메인보드(10)와 SMPS(20) 간의 신호 및 대기전력 커넥팅을 매개하는바, SMPS(20)와 상기 파워 커넥터와는 23개 핀으로 접속되어지고, 대신 하나의 핀인 +5V 대기전력선(+5VSB)은 파워 커넥터 대신 마이컴(30) 및 스위칭부(40)와 접속되어 진다는 점이 도 1의 종래의 전원공급장치와 상이하다. 상기 스위칭부(40)는, 파워스위치용 IC이거나, FET 회로로 이루어질 수 있다.

이외에도, 마이컴(30)은, SMPS(20)로부터 SMPS굳 신호(PS_ON#) 혹은 파워굳 신호(PWR_ON) 중의 어느 하나 혹은 양자 모두의 신호를 SMPS(20)로부터 수신받는다. 상기 파워굳 신호(PWR_ON)는 CPU(11) 및 칩셋(14)으로도 인가된다.

한편, 상기 마이컴(30)은 또한, 외부의 케이스 파워 스위치(50)로부터의 스위칭 신호(CASE_PWR_BTN)에 의해 대기전력 공급 개시 동작을 시작하게 되며, 이에 따라 +5V의 대기전력(+5VSB)을 상기 스위칭부(40)를 통해 5V 대기신호(P5V_STBY)로서 메인 보드(10)로 인가하게 되는바, 상기 스위칭부(40)는 상기 마이컴(30)의 제어신호(5VSB_SW)가 '온'일 경우에, 상기 SMPS(20)로부터의 +5V 대기전력(+5VSB)을 5V 대기신호(P5V_STBY)로서 메인 보드(10)로 인가하게 된다.

SMPS(20) 파워 커넥터로부터 메인보드(10) 파워 커넥터로 PC 정상동작 전력 +12V 및 -12V 라인, +5V 대기전력선 및 +3.3V 전력선, 그리고 파워굳(PWR_ON) 신호가 간다. 다만, 5V 대기전력선(5VSB)은, 스위칭 장치(40)로 가며, 다시 스위칭 장치(40)에서 메인보드 파워 커넥터로 대기전력 신호(P5V_STBY)가 간다.

더욱이, 마이컴(30)으로부터 스위칭부(40)로 대기전원 스위치 신호(5VSB_SW)가, 그리고 메인 파워 버튼(12)으로 파워 버튼 신호(MB_PWR_BTN)가 간다.

역으로, 메인보드(10) 파워 커넥터로부터 SMPS(20) 파워 커넥터로 SMPS굳(PS_ON#) 신호가 간다.

이들 동작을 더 상세히 설명하면, 먼저, 상기 제3 종래기술의 마이컴(30)은 파워 전원의 대기전력(5VSB)을 상기 스위칭부(40)에 의해 제어함으로써, 메인보드에 공급되는 전원을 통제하는데, 보통 전원이 오프되는 것은 커넥터 간의 오가는 파워굳(PWR_ON) 및/또는 SMPS굳(PS_ON#) 신호를 마이컴에서 감지하여, 전원이 오프일 경우에는 5V 대기전원을 오프해 주면 된다. 즉, 이 경우, 메인보드에 대기전력이 공급되지 않기 때문에, 컴퓨터의 전원을 켤 수 없는 것이다.

한편, PC 사용자가 케이스 파워 스위치(50)를 누르면, 이 신호에 의해 상기 제3 종래기술의 마이컴(30)이 활성화되며, 마이컴은 커넥터 간의 오가는 파워굳(PWR_ON) 및/또는 SMPS굳(PS_ON#) 신호를 감지하여, 전원이 온일 경우에는 스위칭부(40)로의 제어신호(5VSB_SW)를 턴온하여, 5V 대기전원(5VSB)이 메인보드로 인가되도록 하는 것이다. 아울러, 메인보드의 파워 버튼(13)이 온되면, SIO(12)로 입출력 개시명령이 하달되고, SIO(12)는 파워 커넥터(60)를 통해 SMPS(20)로 파워서플라이굳(PS_ON#)을 발하는바, SMPS는 상황이 정상일 경우, 파워굳(PWR_ON) 신호를 역시 커넥터(60)를 통해 메인보드(10)로 전달하면서, 메인보드 동작전원(+12V)를 활성화하는 것이다.

따라서, 상기 제3 종래기술에 의하면, 컴퓨터 기동 시스템의 대기전력에 해당하는 1W의 대기전력을 소비하지 않고, 마이컴의 대기전력에 해당하는 0.1W 정도의 대기전력만으로 스탠바이 및 컴퓨터 기동이 가능해 진다는 장점이 있다.

그런데, 시스템 전원 '온' 및 '오프' 상태만을 갖는 종래의 시스템과 달리, 최근의 PC들은 S1 내지 S5 모드를 채택하여, 다양하게 세분화된 모드를 채택하고 그에 따라 속도와 자원 활용도를 높인 가장 효율적인 시스템 동작을 하게 된다. 참고로, S0 모드는 컴퓨터 동작 모드이고, S1 모드는 프로세서가 아이들(idle) 상태로서 저전력 공급 상태이나 여전히 램에 전원이 공급되어야 하는 상태이고, S2 모드는 프로세서가 딥슬립(deep sleep)모드로서 그러나 여전히 램에 전원이 공급되는 상태이며, S3모드 (절전/대기모드)의 경우는 데이터를 메모리에 저장하고 최소 전원을 유지하는 방식이기 때문에 이 경우에도 여전히 +5V SB를 OFF하면 안 된다. 이때 DDR 메모리의 타입에 따라 조금씩 다르게 출력되지만 VDD 전원이 1.2~1.5V가 계속 유지되는바, 이때에는 메모리와 RTC등 일부에만 전원이 공급된다. 반면, S4 모드 (최대절전모드) 에서는 데이터를 하드디스크에 저장하고 시스템의 모든 전원을 끈다. 즉, 전원 OFF와 거의 동일한 상태가 된다. 이때에는 메모리의 VDD 전원은 전원 OFF 때와 같이 0V 출력된다. 따라서, VDD 신호 하나로 대기전력 차단과 관련한 체크가 가능하게 되는 것인바, 다시 정리하자면, 시스템 대기전력을 OFF 조건인 전원 OFF 및 S4 모드의 경우에는 VDD 신호는 0V이고, 대기전력 ON 조건인 시스템 동작(전원 ON 상태) 및 S3(절전/대기 모드)의 경우에는, VDD 신호는 1.2~1.5V 를 출력하게 된다.

따라서, 이와 같은 최근의 S0~S5 모드를 갖는 시스템의 경우에는, 상기 제3 종래기술의 경우에도, 이러한 대기전력을 차단하기 위해서는 전원의 상태를 모두 확인할 필요가 있는데, 종래의 방법으로는 1) SMPS 내부에 인가되는 전류를 측정하거나, 2) '파워굳' 등의 몇 가지 신호를 더 확인하여 체크하였는데, 1) 전류를 체크하는 경우 고가의 ADC(Analog to Digital Converter) 및 주변회로가 필요하여 대기전력 1W를 줄이는 비용대비 효용가치가 없으며, 2) 또한 '파워굳' 등의 신호를 통하여 체크하는 경우 하나의 신호로 모든 전원을 확인할 수 없기 때문에 여러 신호를 입력받고 전원상태를 체크하기 위하여 복잡한 구조를 가지고 있어 생산 효율성이 떨어진다는 문제점이 발생한다.

한편, 종래의 일반적인 파워온 동작에 대하여, 도 3 내지 도 7을 참조하여 설명한다.

도 3은 종래의 일반적인 파워온 동작의 개념을 설명하는 도면인바, 종래는 도 3에서 보는 바와 같이, 전원 버튼이 '온'되면, 수퍼IO(19) 내의 PS_ON 회로(19a)가 이를 인식하고, 칩셋(14)의 사우스브릿지와 통신하면서, 메인보드(10)의 SIO(12)의 20핀짜리 커넥터의 PS_ON# 단자를 활성화시켜 메인보드(10)로 파워가 인가되도록 한다.

이상의 도 3의 PS_ON 회로(19a)의 블록도의 일예가, 도 4에 상세히 도시되어 있다. 즉, 도 4에서, 전원 버튼에 해당하는 스위치(S1)가 눌려지면, '로우' 레벨로 떨어지면서, PS_ON 회로(19a)가 활성화되는바, 각종 전압이 SMPS로부터 메인 보드로 인가된다(도 5의 타이밍챠트 참조).

다른 한편, 도 6은 종래의 일반적인 파워온 동작의 개념을 설명하는 또다른 예의 도면인바, 역시 전원'온' 스위칭(PWR)이 행해지면, 칩셋(14)이 P.ON 신호를 SIO(12)로 출력하고, 다시 SIO(12)는 P.ON 신호를 메인보드의 커넥터의 PS_ON# 단자로 출력하여, 전원이 SMPS로부터 메인보드로 인가되도록 한다.

도 7은 도 6의 각 신호들의 타이밍 챠트인바, VAC가 활성화(AC 전원이 인가)되면, PS_ON# 신호가 '로우' 레벨로 떨어지면서 활성화되고, 각종 전압이 SMPS로부터 메인보드로 인가되면서, 파워굳 신호로 응답하게 된다.

즉, 종래는 도 6에서와 같이, PS_ON# 신호(SMPS 전원 On)도, +5V SB신호를 먼저 On한 후, 메인보드의 전원 '온' 스위치 단에 연결하여 사우스브리지와 Super I/O 칩셋을 통하여 SMPS에 PS_ON#신호를 발생하여, 케이블의 연결이나 개조 작업성이 좋지 않아, 결국 생산성이 낮았다.

다른 한편, 본 발명자는, 이상의 문제점을 해결하고자, 다양한 동작 모드를 갖는 컴퓨터 시스템에서도, 아주 단순하면서도 자동으로 대기전력을 최소화한 컴퓨터 전원공급장치를 제공하기 위하여, 도 8 내지 도 10에서 보는 바와 같은 대기전력이 절감되는 컴퓨터 전원공급장치를 제안하여 특허 제1623756호로 특허받은 바 있다. 이를 도 2 및 도 8 내지 도 10을 참조하여 설명한다.

도 8은 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 블록도이고, 도 9는 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 상세 회로도이며, 도 10은 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 마이컴의 동작흐름도이다.

먼저, 제4 종래기술의 발명을 도 8의 블록도로 개략적으로 설명하면, 먼저 PC 전원(50)이 '온'인지를 감지하고, 이에 연동하여 SMPS(20)에서 메인보드로 가는 ATX 파워 케이블의 PS_ON# 신호를 '로우' 레벨로 활성화하여, 5V SB 라인을 제외한 라인이 메인보드로 가도록 한다. 이때, 5V SB 라인은 메인보드로 직접 가지 않고, 마이컴(30) 및 제1 스위칭부(40) 등에 Vcc를 제공하며, 이들을 활성화하는바, 이에 따라 파워컨트롤 신호(PWR_CTRL)를 활성화하여 상기 제1 스위칭부(40)로 출력하고, 이에 응하여 상기 제1 스위칭부(40)는 파워 출력 신호(PWR_OUT)를 메인보드의 5V SB 단자로 보냄으로써, 메인보드로 모든 전원공급이 되면서 메인보드를 동작시키게 된다.

이때, 상기 마이컴(30)은, PS_ON# 신호를 SMPS(20)에 인가하여 SMPS를 턴온시키고 이에 응하여 상기 신호 및 이에 연동된 공통접지 신호가 SMPS로부터 메인보드(10)로 ATX 케이블을 통해 다른 신호 및 전원이 인가되도록 함으로서 메인보드를 동작시킬 수도 있으나, 도 8에서와 같이, 상기 마이컴(30)이 SMPS를 경유하지 않고 제2 스위칭부(41)를 통하여, PS_ON# 신호를 직접 메인보드로 인가하되, 메인보드의 파워 버튼(13) -> PS_ON 회로(19a) -> 파워커넥터(60)의 PS_ON# 단자로 인가하는 것도 가능하다.

이들 회로를, 도 9를 참조하여 더 상세히 기술하면, 마이컴(30)의 스위칭입력(SW_IN) 단자(칩의 16번 핀)를 통하여, PC 전원 '온' 스위치(50)의 온/오프 상태를 감지하게 된다.

이후, 마이컴(30)은, 공통 접지 단자를 활성화 ('하이'에서 '로우'로 감) 하여, 5V, 3.3V, 12V, 파워 굳(PWR_OK) 신호 라인 등이 모두 메인 보드의 단자로 가도록 활성화하여, 각종 파워가 SMPS로부터 메인보드로 인가되도록 한다. 아울러, PS_ON# 단자(칩의 2번 핀)를 통해 PS_ON# 신호를 SMPS(20)로 출력하고 ATX 파워 케이블을 통해 메인보드(10)의 파워 커넥터(60)의 해당 단자로 연결되도록 할 수도 있고, 혹은 도 9에서와 같이, 마이컴의 일례로 5번 단자를 통해 SW_OUT 신호를 제2 스위칭부(41)로 출력하고, 상기 스위칭 신호가 메인 보드 내의 파워 버튼# (13)을 통해 슈퍼IO(19)의 PS_ON 회로(19a)를 활성화함으로써, 결국 파워 커넥터(60)의 해당 단자로 연결되도록 할 수도 있다.

한편, 전원 제어 시그널(PWR_CTRL)은 마이컴(30)의 14번 핀을 통해 출력되어, 스위칭부(40)의 제1 및 제3 트랜지스터(Q1, Q3)를 활성화하여, 파워 출력(PWR_OUT) 신호를 메인보드(10)의 커넥터의 5V 스탠바이 신호 단자로 출력한다. 이는 최종적으로, 메모리의 기능을 포함하는 메인 보드(컴퓨터)가 동작함을 의미한다.

마지막으로, 메인보드(10)의 메모리(일례로 DDR3)로 공급되는 전압은, 감지부(70)의 제4 트랜지스터(Q4)에 의해 감지되는바, 그 결과는 파워굳(GD_PWR) 단자(마이컴 칩의 15번 핀)를 통해 마이컴으로 알려진다.

이상의 제4 종래기술의 마이컴의 동작을 도 10을 참조하여 다시 한번 상술한다.

먼저, 본 발명에서의 마이컴(30)은 시스템 대기 전원이 오프 상태인 경우에 (AC 전원이 입력되지 않는 상태에서) 진행되는바, 먼저 시스템 대기 전원이 오프 상태인가? 여부를 판단하며(S1), 그러한 경우에 PC 전원 스위치가 '온'인가? (컴퓨터 전원 스위치가 켜져 있는가?) 여부를 판단하는바(S2), 만약 그렇지 않으면 일정 시간 지연 후 피드백하여 계속해서 체크하며, '예스'인 경우에는, 다음 단계로 진행하여, 파워컨트롤 신호(PWR_CTRL)를 활성화하여 상기 스위칭부(40)로 출력하고, 이에 응하여 상기 스위칭부(40)는 파워 출력 신호(PWR_OUT)를 메인보드의 5V SB 단자로 보냄으로써, 메인보드로 모든 전원공급이 되게 하면서(S3), 동시에 파워 버튼#(13)을 활성화하고 PS_ON# 신호를 활성화하여, 메인보드를 동작시키게 된다(S4').

즉, 마이컴(30)이 PC 전원 스위치가 '온'이라는 신호를 받고, 제1 스위칭부(40)로의 파워컨트롤 신호(PWR_CTRL)를 활성화하여 상기 제1 스위칭부(40)를 통해 파워 출력 신호(PWR_OUT)를 메인보드의 5V SB 단자로 보냄으로써, 메인보드로 모든 전원공급이 되게 함과 동시에(S3), 또다른 제2 스위칭부(41)로 스위칭아웃(SW_OUT) 신호를 출력하는바, 이에 상기 제2 스위칭부(41)의 트랜지스터(Q2)가 턴온되고, 상기 메인보드의 파워버튼(13)으로 PS_ON# 신호를 인가하게 되는바, 이에 파워버튼(13) 및 메인보드의 슈퍼I/O(19)의 PS_ON 회로(19a)를 통해, 상기 커넥터(60)의 PS_ON# 단자를 활성화하여, 결국 메인보드를 동작시키게 된다(S4').

이후, 메인보드의 메모리(10a)로 공급되는 전압(V_DD)을 체크하여(S5), 일정 전압(일례로 0.7V) 미만인지 여부를 판단하여(S6), 이상이면 (이때는 램이 동작 중이므로), 5V SB 전원 '온' 상태를 그대로 유지하여 메인보드로의 파워 공급을 계속하며, 그렇지 않은 경우에는 메모리가 작동을 멈춘 것으로 인식하여, 파워컨트롤 신호(PWR_CTRL)를 비활성화하여 상기 스위칭부(40)로 출력하고, 이에 응하여 상기 스위칭부(40)는 파워 출력 신호(PWR_OUT)를 디스에이블시켜 시스템 대기전력을 '오프'시키게 된다(S7).

즉, 상기 종래기술에서 상술한 바와 같이, S3 모드 (절전/대기모드)의 경우는 +5V SB를 OFF하면 안 되며, 반면, S4 모드 (최대절전모드) 에서는 데이터를 하드디스크에 저장하고 시스템의 모든 전원을 끈다. 즉, S4 모드 및 전원 OFF인 S5 모드에서 0V 가 출력된다. 따라서, VDD 신호 하나로 대기전력 차단과 관련한 체크가 가능하게 되는 것인바, 다시 정리하자면, 시스템 대기전력을 OFF 조건인 전원 OFF 및 S4 모드의 경우에는 VDD 신호는 0V이고, 대기전력 ON 조건인 시스템 동작(전원 ON 상태) 및 S3(절전/대기 모드)의 경우에는, VDD 신호는 1.2~1.5V 를 출력하게 된다. 따라서, 상기 S5 및 S6 단계에서, 메모리로 공급되는 전압(V_DD)을 체크하여(S5), 일정 전압(Vr: 일예로 0.7V) 미만인지 여부를 판단하여(S6), 그 이상이면 5V SB 전원 '온' 상태를 그대로 유지하며, 그 미만(V_DD < Vr)이면, 시스템 대기전력을 '오프'시키는 것이다(S7).

상기 제4 종래기술은, 메모리로 공급되는 전압(V_DD)을 체크하는 비교적 간단한 방법으로 S3 및 S4 모드를 인식하고, 메모리 등의 시스템에 여전히 전원 공급이 필요한 S3 모드에서는 5V 대기 전원을 계속 공급하고, 그렇지 않은 S4 모드에서는 대기 전원을 차단하여 대시 모드에서의 전력을 절감하는 방법을 제공하되, 그것도 추가적인 케이블 공사를 하지 않고도 행할 수 있다는 장점이 있기는 하다.

그런데, 전체 시스템의 모드가 S0~S2의 동작 모드이더라도, 실제 장착되는 CPU 코어의 종류에 따라서, 더 나아가 작업관리자의 태스크 스케쥴에 따라서, CPU의 프로세서 코어에 공급되어질 전압(Vcore)과 주파수의 적합한 크기는 얼마든지 달라져도 되는바, 상기 종래기술들은 이러한 세부적인 차이에 따른 전압 및 주파수의 최적치에 조정을 통한 파워 에너지 절약에 대해서 까지는 대비가 없는 실정이다.

대한민국 특허공개 제2013-0043923호 (특허출원 제2011-0108115호) 대한민국 특허 제1328393호 (명칭: 대기전력이 절감되는 컴퓨터 전원공급장치) 대한민국 특허 제1623756호 (명칭: 시스템 메모리 전원을 활용한 대기전력 차단장치의 대기전력 차단 방법)

추가적으로, 이 기술을 이용하여 주변장치의 전력절감까지도 지원하기 위한 PWM 제어 IC를 통한 시스템 에너지 절감 방법을 제공하는 것이다.

삭제

상기의 목적을 달성하기 위한 본 발명의 일 측면에 따른 PWM 제어 IC를 통한 시스템 에너지 절감 방법은, 프로세서(11), 드라이버(12)와 커널(13), 칩셋(14), PCI(15, 15'), SPI 플래시(17), SIO(19), 시스템 메모리(10a)와 메모리 파워 공급 컨트롤러(10a'), 및 OS(10c)와 태스크 스케쥴러(10c') 를 포함하는 메인 보드(10); 보조 커넥터(21) 및 메인 커넥터(22)를 통해 상기 메인 보드와 접속되는 SMPS(20); 상기 SMPS(20)와 상기 메인보드(10) 사이에 개재된 프로세서 파워 공급부와 대기전원 공급부; 그리고 각종 주변 장치들; 을 포함하는 컴퓨터 시스템의 에너지 절감 장치로서, 상기 프로세서 파워 공급부는, PWM 제어 IC(90)와 그와 관련된 스위칭 소자(91~93)들로 이루어짐으로써, 프로세서 상태에 따라 상이한 프로세서 전원(Vcore)을 공급하면서, 이에 응하여 상기 칩셋(14)은 그에 적합한 기 설정된 주파수의 클럭을 공급하며, 상기 대기전원 공급부는, 마이컴(50)과 전원 스위치(51)와 전원단 레귤레이터들(52~54)로 이루어짐으로써, 시스템의 전원 모드에 따라 상기 전원 스위치(51)를 온/오프하여 상기 전원단 레귤레이터들(52~54)로의 대기전원 공급을 제어하며, 상기 마이컴(50)은, 상기 PWM 제어 IC(90) 출력단의 스위칭 소자(91~93)들의 출력단으로부터 현재 CPU의 동작 상태(C0~C7 레벨)를 파악하여, 상기 PCI(15)를 제어함으로써, 대기전원 공급 및 비디오 카드 등의 각종 주변장치 버스를 제어하게 되는, 이상의 PWM 제어 IC를 통한 시스템 에너지 절감 장치를 이용한 PWM 제어 IC를 통한 시스템 에너지 절감 방법으로서, (a) 파워 버튼이 턴온되어 전원 '온' 상태가 되면(S1), 상기 마이컴(50)은, '5VSB_EN' 신호가 'H'로 되도록 하여, 전원공급장치(20)로부터의 모든 대기전원이 공급되도록 하는 단계(S2); (b) 상기 (a) 단계 후, 상기 드라이버(12)는, 'P_CNT Register' (프로세서 컨트롤 레지스터)를 콜하여, 현재 시스템의 전원 레벨을 확인하고, 'P_BLK 레지스터' 의 값을 '0'으로 ('C0' 레벨로) 초기화하며, 상기 마이컴(50)은, 'WAKE#' 신호 (WAKE UP 신호) 를 'H'로 하여 PCI (15)를 활성화함으로써 주변장치 버스를 활성화하게 되는 단계(S4); (c) 상기 (b) 단계 후, 상기 드라이버(12)는, CPU 사용율에 따른 SVID 테이블을 로드하고, MSR 레지스터값을 판독하는 단계(S5); (d) 상기 (c) 단계 후, CPU 사용량이 X1 % 미만인지 여부를 판단하는 단계(S11); (e) 상기 (d) 단계에서의 판단 결과, X1 % 미만인 것으로 판단되면, 현재 MSR 레지스터 값인 'New SVID' 값을 기록하고 칩셋(14)에 SVID 값의 변경을 알려주어 클럭 주파수 변경을 하도록 하게 되는 단계(S12); (f) 상기 (e) 단계 후, CPU 사용량이 상기 X1 보다 더 작은 Xk % 미만인지 여부에 따라 CPU 동작전원의 세부 조정을 행하는 단계(S100) (단, k는 2 이상의 자연수); (g) 상기 (f) 단계 후, 상기 드라이버(12)는, CPU 사용량이 상기 Xk 보다 더 작은 Xm % 미만인지 여부를 판단하게 되는 단계(S81); (h) 상기 (g) 단계에서의 판단 결과, Xm % 미만인 것으로 판단되면, 다시 'P_CNT Register'를 콜(call)하고, P_LVL=2 (CPU C3 state)로 하며, PME#=‘L’ (PCI EX. To Deep Sleep) 로 하여, CPU는 슬립 상태로, 주변장치 버스는 딥슬립 모드로 전환하게 되는 단계(S82); (j) 상기 (h) 단계 후, 다시 상기 드라이버(12)는, CPU 사용량이 상기 Xm 보다 더 작은 Xn % 미만인지 여부를 판단하게 되는 단계(S91); 및 (k) 상기 (g) 단계에서의 판단 결과, Xn % 미만인 것으로 판단되면, 다시 'P_CNT Register'를 콜(call)하고, P_LVL=3 (CPU CPU C6 or C7 state)로 하여, CPU는 전원 오프 상태로 전환하게 되는 단계(S92); 를 포함하는 것을 특징으로 한다.

바람직하게는, 상기 (f) 단계는, (f13) 상기 (e) 단계 후에, 상기 드라이버(12)는, 새로운 어플리케이션이 실행되는지 여부를 판단하게 되는 단계(S13); (f14) 상기 (f13) 단계에서의 판단 결과, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는 다음 단계로 진행하고, 새로운 어플리케이션이 실행되는 경우에는, 'App_cpu.DB0' 파일을 콜(Call)하여, 어플리케이션의 평균 사용량을 확인하고, 새로운 어플리케이션 실행에 따른 CPU 사용량을 업데이트하는 단계(S14); 및 (f15) 상기 (f14) 단계 후에, 최적의 'Opti_SVID'를 기록하고, 칩셋에 SVID 변경을 알림으로써 그에 맞는 클럭 주파수 변경을 행하도록 하며, 상기 (d) 단계로 는 진행하는 단계(S15); 를 포함하는 것을 특징으로 한다.

또한 바람직하게는, 상기 (f) 단계는, (f13) 상기 (e) 단계 후에, 상기 드라이버(12)는, 새로운 어플리케이션이 실행되는지 여부를 판단하게 되는 단계(S13); (f14) 상기 (f13) 단계에서의 판단 결과, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는 다음 단계로 진행하고, 새로운 어플리케이션이 실행되는 경우에는, 'App_cpu.DB0' 파일을 콜(Call)하여, 어플리케이션의 평균 사용량을 확인하고, 새로운 어플리케이션 실행에 따른 CPU 사용량을 업데이트하는 단계(S14); (f15) 상기 (f14) 단계 후에, 최적의 'Opti_SVID'를 기록하고, 칩셋에 SVID 변경을 알림으로써 그에 맞는 클럭 주파수 변경을 행하도록 하며, 상기 (d) 단계로 는 진행하는 단계(S15); (f21) 상기 (f13) 단계에서의 판단 결과, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는, 상기 드라이버(12)는 CPU 사용량이 상기 X1 보다 더 작은 X2 % 미만인지 여부를 판단하게 되는 단계(S21); (f22) 상기 (f21) 단계에서의 판단 결과, X2 % 미만인 것으로 판단되면, 현재 MSR 레지스터 값인 'New SVID' 값을 기록하고 칩셋(14)에 SVID 값의 변경을 알려주어, 클럭 주파수 변경을 하도록 하는 단계(S22); (f23) 상기 (f22) 단계 후에, 상기 드라이버(12)는, 새로운 어플리케이션이 실행되는지 여부를 판단하게 되는 단계(S23); (f24) 상기 (f23) 단계에서의 판단 결과, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는 다음 단계로 진행하고, 새로운 어플리케이션이 실행되는 경우에는, 'App_cpu.DB0' 파일을 콜(Call)하여, 어플리케이션의 평균 사용량을 확인하고, 새로운 어플리케이션 실행에 따른 CPU 사용량을 업데이트하는 단계(S24); 및 (f25) 상기 (f24) 단계 후에, 최적의 'Opti_SVID'를 기록하고, 칩셋에 SVID 변경을 알림으로써 그에 맞는 클럭 주파수 변경을 행하도록 하며, 상기 (d) 단계로 는 진행하는 단계(S25); 를 포함하는 것을 특징으로 한다.

더욱 바람직하게는, 상기 (f) 단계는, (f31) 상기 (f23) 단계에서의 판단 결과, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는, 상기 드라이버(12)는 CPU 사용량이 상기 X2 보다 더 작은 X3 % 미만인지 여부를 판단하게 되는 단계(S31); (f32) 상기 (f31) 단계에서의 판단 결과, X3 % 미만인 것으로 판단되면, 현재 MSR 레지스터 값인 'New SVID' 값을 기록하고 칩셋(14)에 SVID 값의 변경을 알려주어, 클럭 주파수 변경을 하도록 하는 단계(S32); (f33) 상기 (f32) 단계 후에, 상기 드라이버(12)는, 새로운 어플리케이션이 실행되는지 여부를 판단하게 되는 단계(S33); (f34) 상기 (f33) 단계에서의 판단 결과, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는 다음 단계로 진행하고, 새로운 어플리케이션이 실행되는 경우에는, 'App_cpu.DB0' 파일을 콜(Call)하여, 어플리케이션의 평균 사용량을 확인하고, 새로운 어플리케이션 실행에 따른 CPU 사용량을 업데이트하는 단계(S34); 및 (f35) 상기 (f34) 단계 후에, 최적의 'Opti_SVID'를 기록하고, 칩셋에 SVID 변경을 알림으로써 그에 맞는 클럭 주파수 변경을 행하도록 하며, 상기 (d) 단계로 는 진행하는 단계(S35); 를 더 포함하는 것을 특징으로 한다.

가장 바람직하게는, (m) 상기 (k) 단계 후, 외부 이벤트 발생 여부를 체크하는 단계(S93); (n) 상기 (m) 단계에서의 판단 결과, 외부 이벤트 발생시에는 상기 (b) 단계로 리턴하여 처음부터 다시 시작하게 되고, 일정 시간 동안 외부 이벤트가 발생하지 않을 시에는, 시스템의 전원 상태가 슬립 모드 상태인지 여부를 체크하는 단계(S94); (p) 상기 (n) 단계에서의 판단 결과, 시스템의 전원 상태가 S3 모드 (슬립 모드)이면, 통상적인 S3 슬립 모드 동작으로 이행하는 단계(S95); (q) 상기 (p) 단계 후, 다시 웨이크업 상태 여부를 체크하는 단계(S96); (r) 상기 (q) 단계에서의 판단 결과, 웨이크업 발생시에는 상기 (b) 단계로 리턴하여 처음부터 다시 시작하게 되고, 일정 시간 동안 웨이크업이 발생하지 않을 시에는, 시스템의 전원 모드 상태가 S4/S5 모드 (최대절전모드/오프 모드) 인지 여부를 체크하게 되는 단계(S97); 및 (s) 상기 (r) 단계에서의 판단 결과, 그렇지 않은 경우에는 상기 (q) 단계로 리턴하여 계속해서 반복 수행하고, S4/S5 모드라고 판단되면, PSON# 신호를 'H'로 하여 전체 파워를 오프시키며, '5VSB_EN' 신호도 'L'로 하여 대기전원도 오프시키는 단계(S98); 를 더 포함하는 것을 특징으로 한다.

본 발명에 따른 PWM 제어 IC를 통한 시스템 에너지 절감 방법에 따르면, 아주 단순하면서도 간단한 방식으로, 다양한 동작 모드(일례로 S0~S5 모드)를 갖는 컴퓨터 시스템에서, 대기모드가 아닌 동작모드에서도 컴퓨터 시스템의 CPU 사용량에 따라 차등화된 최적의 CPU 코어 공급전압 및 주파수를 공급하도록 하여 소비전력을 더욱 절약할 수 있다.

더욱이, 이러한 소비 전력을 차등적으로 제공하도록 제어하기 위한 전제로서의 CPU의 동작 상태를 PWM 제어 IC를 통해 파악하고, 나아가 시스템의 동작 모드(S0~S5 모드)는 물론 CPU의 사용량에 따라서, 소비 전력을 최적화하도록 하는 것이 가능하다.

추가적으로, 이 기술을 이용하여 주변장치의 전력절감까지도 가능하다.

상기 목적 및 효과 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

도 1은 종래의 컴퓨터 전원공급장치의 개념도.
도 2는 제3 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 블록도.
도 3은 종래의 일반적인 파워온 동작의 개념을 설명하는 도면.
도 4는 도 3의 PS_ON 회로(19a)의 블록도.
도 5는 도 3의 각 신호들의 타이밍 챠트.
도 6은 종래의 일반적인 파워온 동작의 개념을 설명하는 또다른 예의 도면.
도 7은 도 6의 각 신호들의 타이밍 챠트.
도 8은 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 블록도.
도 9는 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 상세 회로도.
도 10은 제4 종래기술에 따른 대기전력이 절감되는 컴퓨터 전원공급장치의 마이컴의 동작흐름도.
도 11은 본 발명의 최적 실시예에 따른 컴퓨터 시스템의 전체 개략 구성도.
도 12는 도 11의 PWM 제어 IC 및 그 출력단의 상세도.
도 13은 본 발명의 최적 실시예에 따른 컴퓨터 시스템의 동작 방법을 나타내는 동작흐름도.
도 14는 도 13에서의 세부 조정 서브루틴의 상세 흐름도.
도 15는 컴퓨터 시스템 동작 모드의 상태도.

이하에서는, 첨부도면을 참고하여 본 발명에 따른 바람직한 실시예들을 상세하게 설명하기로 한다.

도 11은 본 발명의 최적 실시예에 따른 컴퓨터 시스템의 전체 개략 구성도이고, 도 12는 도 11의 PWM 제어 IC 및 그 출력단의 상세도이고, 도 13은 본 발명의 최적 실시예에 따른 컴퓨터 시스템의 동작 방법을 나타내는 동작흐름도이고, 도 14는 도 13에서의 세부 조정 서브루틴의 상세 흐름도이며, 도 15는 컴퓨터 시스템 동작 모드의 상태도이다.

즉, 본 발명의 PWM 제어 IC를 통한 시스템 에너지 절감 방법은, 1) 극히 간단한 방식으로 안정된 대기전력 차단 기능, 2) CPU 사용량에 따른 CPU 전원과 주파수 변경을 통하여 에너지 절감의 효율성 확보, 3) 쉬운 주변장치의 전원 제어기능으로 에너지 절감 극대화 및 4) 현재 로드된 어플리케이션의 종류에 따른 안정된 CPU 전원 제어 기능(어플리케이션에 따른 CPU 로드 사용량 기록 기능)을 수행하기 위하여, 도 11 및 도 12에서와 같은 시스템을 갖추고, 도 13 내지 도 15에서와 같은 동작을 수행하게 된다.

다만, 첨부된 도면은 본 발명의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 당해 기술 분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.

(본 발명의 최적 실시예에 따른 시스템 에너지 절감 장치)

우선, 본 발명의 최적 실시예에 따른 PWM 제어 IC를 통한 시스템 에너지 절감 장치에 대하여, 도 11 및 도 12를 참조하여 설명한다.

먼저, 본 발명에 따른 컴퓨터 시스템은, 도 11 에서 보는 바와 같이, 프로세서(11), 드라이버(12)와 커널(13), 칩셋(14), PCI(15, 15'), SPI 플래시(17), SIO(19), 시스템 메모리(10a)와 메모리 파워 공급 컨트롤러(10a'), 및 OS(10c)와 태스크 스케쥴러(10c') 등을 포함하는 메인 보드(10); 보조 커넥터(21) 및 메인 커넥터(22)를 통해 상기 메인 보드와 접속되는 SMPS(20); 그리고 각종 주변 장치들; 을 포함하여 이루어진다.

한편, 상기 메인 보드(10)와 파워서플라이(SMPS)(20) 사이에는, 종래의 PWM 제어 IC(90)와 그와 관련된 스위칭 소자(91~93)들; 그리고 마이컴(50)과 전원 스위치(51)와 전원단 레귤레이터들(52~54)로 이루어지는 대기전원 공급부; 가 개재되어, 프로세서로의 전원(Vcore) 및 각종 전원단 레귤레이터들(52, 53, 54)로의 전원 공급을 제어하는바, 상기 마이컴(50)은, 상기 프로세서(11)의 단자(SLP#, DPSLP# 단자)로부터 현재 컴퓨터 시스템의 전원모드(S3~S5 모드) 및 상기 PWM 제어 IC(90) 출력단의 스위칭 소자(91~93)들의 출력단으로부터 현재 CPU의 동작 상태(C0~C7 레벨)를 파악하여, 상기 대기 전원 스위칭 소자(51) 및 PCI(15)를 제어함으로써, 대기전원 공급 및 비디오 카드 등의 각종 주변장치 버스를 제어하게 되며, 경우에 따라서는 SPI 플래시(17)의 BIOS 테이블을 수정하기도 한다.

이를 더 상술하면, 시스템에 장착되어지는 프로세서 코어의 종류에 따라 각각 상이한 코어 전압의 인가 및 그에 따른 각각 상이한 프리퀀시의 클럭을 프로세서로 제공하게 되는바, 이러한 프로세서 코어에 대한 최적의 코어 인가 전압 및 클럭 프리퀀시의 테이블이, BIOS의 일종인 SPI 플래시(17)에 저장되어 있다. 예를들어, 3.2G 프로세서의 경우, 몇 V의 코어 동작 전압을 인가하고, 몇 프리퀀시의 클럭을 인가할 것인가에 대한 CPU 데이터를 가지고 있어, 특정 프로세서가 탑재되면, 프로세서 ID를 받아서, 그러한 CPU 종류에 따른 CPU 전압이 인가되도록 하는바, 다른 한편, 동일한 CPU라도 실행되는 프로그램의 종류에 따라서 OS 로드에 따라 전압을 조정하여 주고, 아울러 그에 대응되는 클럭 주파수를 떨어뜨림으로써, 결국 <수학식 1>에 따라 프로세서의 소비전력을 절감할 수 있게 된다.

(상기 식에서, P는 소비전력을, C는 커패시턴스를, V는 코어 인가 동작전압을, F는 프리퀀시를 나타낸다.)

그리고, 이러한 구체적인 절차는, 먼저 CPU 종류에 다른 기준 동작 전압 및 프리퀀시가 SPI 플래시의 CPU 데이터 테이블로부터 칩셋을 통해 프로세서로 전달되어진다. 이후, 실제 프로세서가 동작을 하게 되면, 다음 실행되어야할 프로그램을 태스크 스케쥴러(10c')로부터 OS(10c)가 전달받아, 통신을 위한 커널(13)을 통해, 드라이버(12)로 전달하게 되며, 드라이버는 실행되어진 어플리케이션 프로그램에 따른 CPU의 로드값 (즉, 어플에 따라 CPU 사용량에 따른 SVID 테이블이 들어있는 App_CPU.DB0 (12')로부터의 로드값) 을 파악하여, 그에 대응되는 VID 값을 프로세서의 SVID에 MSR(Model Specific Register) 롸이팅(writing)하게 된다.

아울러, 상기 프로세서는 VDIO 및

단자를 통해, PWM 컨트롤 IC(90)를 제어하게 되는바, 상기 PWM 컨트롤 IC(90)는 출력단에 접속된 MOSFET(91~93)를 각각 온/오프하여, 결국 SMPS(20)로 인가받은 12V의 전압을 0.5V ~ 3.04V의 동작전압(Vcore)으로 바꾸어 프로세서 코어로 공급하게 된다 (도 12 참조).

결국, 상기 'Vcore'는 현재 CPU의 종류 및 실행되는 태스크의 종류를 반영하게 되고, 본 발명에서는 별도의 추가적인 배선 없이, 상기 'Vcore'를 상기 마이컴(50)에서 감지함으로써, 추가적인 배선 작업이나 하드웨어 작업이 없이도 현재 CPU 동작 상태를 용이하게 파악할 수 있게 된다.

이제, 상기 마이컴(50)은, 상기 PWM 제어 IC(90)와 그와 관련된 스위칭 소자(91~93)들의 출력인 프로세서로의 전원(Vcore)을 통해 CPU 동작 상태를 파악하여, 상기 프로세서(11)의 단자(SLP#, DPSLP# 단자)로부터 현재 컴퓨터 시스템의 전원모드(S3~S5 모드) 정보와 함께, 'PME# & WAKE#' (Power Management Event/ Wake up) 제어신호 단자를 통해 PCI 버스(15)를 제어함으로써, 전원 스위치(51)를 온/오프시켜서 전원단 레귤레이터들(52~54)로 이루어지는 대기전원 전원 공급을 제어할 뿐만 아니라, 비디오 카드 등의 각종 주변장치 버스를 제어하게 되며, 경우에 따라서는 SPI 플래시(17)의 BIOS 테이블까지도 직접 수정할 수 있도록 한다.

참고로, 상기 대기전원 공급부는, 전압 5VSB 에서 3VSB 로의 레귤레이터(53, 54)에 의해 3VSB 를 시스템에 공급하되, 스위칭 소자(51)를 온/오프함으로써 이루어지며, 상기 PMOS FET(51)는, 5VSB를 시스템에 안정적으로 공급하기 위한 일종의 전압 레귤레이터이다.

미설명부호 (10b)는 DDI (Digital Display Interface)이고, (18)은 VGA이고, (18')는 LAN이고, (71), (72)는 USB 포트이고, (73)은 TPM이며, (74)는 SATA 버스이다.

(본 발명의 최적 실시예에 따른 시스템 에너지 절감 방법)

이제, 본 발명의 최적 실시예에 따른 PWM 제어 IC를 통한 시스템 에너지 절감 방법에 대하여, 도 13 내지 도 15를 참조하여 설명한다.

본 발명의 최적 실시예에 따른 PWM 제어 IC를 통한 시스템 에너지 절감 방법은, 도 13 에서 보는 바와 같이, 먼저, 파워 버튼이 턴온되어 전원 '온' 상태가 되면(S1), '5VSB_EN' 신호가 'H'로 되고, 'PSON#' 신호가 'L'로 되어, 전원공급장치(20)로부터의 모든 파워가 파워온 상태로 된다(S2).

잠시 (일례로 100초) 대기 후(S3), 상기 드라이버(12)는, 'P_CNT Register' (프로세서 컨트롤 레지스터)를 콜하여, 현재 시스템의 전원 레벨을 확인하고, ACPI(Advanced Configuration and Power Interface) 규격에 따른 'P_BLK 레지스터' 의 값을 '0'으로 ('C0' 레벨로) 초기화하며, 한편 상기 마이컴(50)은, 'WAKE#' 신호 (WAKE UP 신호) 를 'H'로 하여 PCI (15)를 활성화함으로써 주변장치 버스를 활성화하게 된다.

참고로, 상기 'P_BLK 레지스터' 의 값에 대한 레지스터 코어의 동작레벨은 상기 'C0' 레벨 외에도, 다음 <표 1>과 같은 상태들이 있다.

P_LVLx 값	Cx 상태	CPU 동작 레벨
P_LVL=0	C0 state	Pull 동작 상태
P_LVL=1	C1 or C1E state	CPU Idle 상태
P_LVL=2	C3 state	CPU Sleep 상태
P_LVL=3	C6 or C7 state	CPU 전원 'Off' 상태

이제, 상기 드라이버(12)는, CPU 사용율에 따른 SVID 테이블을 로드하고, MSR(Model Specific Register) 레지스터값을 리드(Read)하여(S5), CPU 사용량이 X1 % 미만인지 여부를 판단하게 되는바(S11), 그렇지 않으면 계속해서 체크하고, X1 % 미만인 것으로 판단되면, MSR(Model Specific Register) 레지스터값을 롸이트(Write)하여 'New SVID' 값을 기록하고 칩셋(14)에 SVID 값의 변경을 알려주게 된다(S12). 이때, 상기 'X1 %'는 일례로 '50 %'일 수 있으며, 로드된 어플리케이션별 CPU 사용량을 'App_cpu.DB0'(12')에 기록하여 평균 사용량을 업데이트하고, 한편, 칩셋에는 SVID 값의 변경을 알려주어 클럭 주파수 변경을 하도록 한다.

이제, 상기 드라이버(12)는, CPU 사용량이 X2 ~ Xk % 미만인지 여부를 판단하여, 각각의 단계에 맞는 CPU 동작전원 세부 조정 서브루틴(S100)을 수행하게 되는바, 이에 대해서는 도 14를 참조하여 후술한다.

아울러, 상기 드라이버(12)는, CPU 사용량이 Xm % 미만인지 여부를 판단하게 되는바(S81), 그렇지 않으면 계속해서 체크하고, Xm % 미만인 것으로 판단되면, 다시 'P_CNT Register'를 콜(call)하고, P_LVL=2 (CPU C3 state)로 하며, PME#=‘L’ (PCI EX. To Deep Sleep) 로 하여, CPU는 슬립 상태로, 주변장치 버스는 딥슬립 모드로 전환하게 된다(S82). 일례로, 상기 'Xm %'는 '15 %'일 수 있다.

이후, 다시 상기 드라이버(12)는, CPU 사용량이 Xn % 미만인지 여부를 판단하게 되는바(S91), 그렇지 않으면 계속해서 체크하고, Xn % 미만인 것으로 판단되면, 다시 'P_CNT Register'를 콜(call)하고, P_LVL=3 (CPU CPU C6 or C7 state)로 하여, CPU는 전원 오프 상태로 전환하게 된다(S92). 일례로, 상기 'Xn %'는 '10 %'일 수 있다.

이제, 키 입력이나 웨이크업 발생과 같은 외부 이벤트 발생 여부를 체크하여(S93), 외부 이벤트 발생시에는 상기 S4 단계로 리턴하여 처음부터 다시 시작하게 되고, 일정 시간 동안 외부 이벤트가 발생하지 않을 시에는, 시스템의 슬립 모드 상태인지 여부('SLP#' 신호가 'H'?)를 체크하는바(S94), 그렇지 않으면 계속해서 체크하고, 시스템의 전원 상태가 S3 모드 (슬립 모드)이면, 통상적인 S3 슬립 모드 동작으로 이행하게 된다(S95) (일례로, Vcc 차단 및 'Suspended to RAM' 동작 수행). 참고로, 'Suspended to RAM' 동작에 대해서는, 본 발명자의 선등록 특허 제1753338호 "PWM 제어 신호를 이용한 컴퓨터 시스템의 단계적인 대기전력 절감 장치 및 방법"의 발명에 상세히 설명되어 있는바, 3VSB 대기전원도 차단하고, 1.2~1.5V의 최소 전원만을 RAM에 공급하는 것이다.

이제, 시스템은 다시 웨이크업 상태 여부를 체크하고(S96), 웨이크업 발생시에는 상기 S4 단계로 리턴하여 처음부터 다시 시작하게 되고, 일정 시간 동안 웨이크업이 발생하지 않을 시에는, 시스템의 전원 모드 상태가 S4/S5 모드 (최대절전모드/오프 모드) 인지 여부를 체크하게 되는바(S97), 그렇지 않은 경우에는 상기 S96 단계로 리턴하여 계속해서 반복 수행하고, S4/S5 모드라고 판단되면, PSON# 신호를 'H'로 하여 전체 파워를 오프시키며, 이때 '5VSB_EN' 신호도 'L'로 하여 대기전원도 오프시킨다(S98).

이제, 도 14를 참조하여, 상기 CPU 동작전원 세부 조정 서브루틴(S100)에 대하여 상술한다.

먼저, 상기 드라이버(12)는, CPU 사용율에 따른 SVID 테이블을 로드하고, MSR(Model Specific Register) 레지스터값을 리드(Read)하여(S5), CPU 사용량이 X1 % 미만인 것으로 판단되면, MSR(Model Specific Register) 레지스터값을 롸이트(Write)하여 'New SVID' 값을 기록하고 칩셋(14)에 SVID 값의 변경을 알려주어 클럭 주파수 변경을 하도록 하였는바(이상, 도 13의 S11~S12), 계속해서, 도 14에서 보는 바와 같이, 이제, 상기 드라이버(12)는, 새로운 어플리케이션이 실행되는지 여부를 판단하게 된다(S13). 그리하여, 새로운 어플리케이션이 실행되는 경우에는, 'App_cpu.DB0' 파일을 콜(Call)하여, 어플리케이션의 평균 사용량을 확인하고, 새로운 어플리케이션 실행에 따른 CPU 사용량을 업데이트하며(S14), 이후 MSR 롸이팅을 수행하는바, 'Opti_SVID'를 기록하고, 칩셋에 SVID 변경을 알림으로써 그에 맞는 클럭 주파수 변경을 행하도록 한다(S15). 이후, 프로세스는, 상기 도 13의 S11 단계로 리턴하여 반복 수행하게 된다.

한편, 상기 S13 단계에서, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는, 이제 상기 드라이버(12)는 CPU 사용량이 X2 % 미만인지 여부를 판단하게 되는바(S21), 그렇지 않으면 S13 단계로 리턴하여 반복해서 수행하고, X2 % 미만인 것으로 판단되면, 역시 MSR 레지스터값을 롸이트(Write)하여 'New SVID' 값을 기록하고 칩셋(14)에 SVID 값의 변경을 알려주어 클럭 주파수 변경을 하도록 하며(S22), 계속해서, 상기 드라이버(12)는, 새로운 어플리케이션이 실행되는지 여부를 판단하게 되고(S23). 그리하여, 새로운 어플리케이션이 실행되는 경우에는, 'App_cpu.DB0' 파일을 콜(Call)하여, 어플리케이션의 평균 사용량을 확인하고, 새로운 어플리케이션 실행에 따른 CPU 사용량을 업데이트하며(S24), 이후 MSR 롸이팅을 수행하는바, ‘Opti_SVID’를 기록하고, 칩셋에 SVID 변경을 알림으로써 그에 맞는 클럭 주파수 변경을 행하도록 한다(S25). 이후, 프로세스는, 상기 도 13의 S11 단계로 리턴하여 반복 수행하게 된다. 일례로, 상기 'X2 %'는 '45 %'일 수 있다.

유사하게, 상기 S23 단계에서, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는, 상기 드라이버(12)는 CPU 사용량이 X3 % 미만인지 여부를 판단하게 되는바(S31), 그렇지 않으면 S23 단계로 리턴하여 반복해서 수행하고, X3 % 미만인 것으로 판단되면, 역시 MSR 레지스터값을 롸이트(Write)하여 'New SVID' 값을 기록하고 칩셋(14)에 SVID 값의 변경을 알려주어 클럭 주파수 변경을 하도록 하며(S32), 계속해서, 상기 드라이버(12)는, 새로운 어플리케이션이 실행되는지 여부를 판단하게 되고(S33). 그리하여, 새로운 어플리케이션이 실행되는 경우에는, 'App_cpu.DB0' 파일을 콜(Call)하여, 어플리케이션의 평균 사용량을 확인하고, 새로운 어플리케이션 실행에 따른 CPU 사용량을 업데이트하며(S34), 역시 MSR 롸이팅을 수행하는바, ‘Opti_SVID’를 기록하고, 칩셋에 SVID 변경을 알림으로써 그에 맞는 클럭 주파수 변경을 행하도록 한다(S35). 이후, 프로세스는, 상기 도 13의 S11 단계로 리턴하여 반복 수행하게 된다. 일례로, 상기 'X3 %'는 '40 %'일 수 있다.

역시 유사하게, 상기 S33 단계에서, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는, 상기 드라이버(12)는 CPU 사용량이 X4 % 미만인지 여부를 판단하게 되는바, 그렇지 않으면 S33 단계로 리턴하여 반복해서 수행하고, X3 % 미만인 것으로 판단되면, 역시 MSR 레지스터값을 롸이트(Write)하여 'New SVID' 값을 기록하고 칩셋(14)에 SVID 값의 변경을 알려주며, 계속해서, 상기 드라이버(12)는, 새로운 어플리케이션이 실행되는지 여부를 판단하게 되고, 그리하여, 새로운 어플리케이션이 실행되는 경우에는, 새로운 어플리케이션 실행에 따른 CPU 사용량을 업데이트하며, 칩셋에 SVID 변경을 알림으로써 그에 맞는 클럭 주파수 변경을 행하도록 한다. 이후, 프로세스는, 상기 도 13의 S11 단계로 리턴하여 반복 수행하게 된다. 일례로, 상기 'X4 %'는 '35 %'일 수 있다.

이와 같이, 'X5 %' 내지 'Xk %'에 대하여 세부적이고 단계적으로 시스템 전력 절감 서브루틴(S100)을 수행하며, 마지막 'Xk %'에 대하여 수행할 때까지도 새로운 어플리케이션 수행이 없는 경우에는, 비로소 상기 도 13의 S81 단계로 진행하여, 이제 CPU 프로세서 코어 슬립 상태로 진행하여 더욱 전력 절감을 수행하게 된다. 도 14에서는 상기 'k'를 '2'로 한 실시예만을 도시하였으나, 다른 일례로, 상기 'k'는 '7'일 수 있으며, 따라서 상기 'Xk %'는 '20 %'일 수 있으며, 'X4 %' = '35 %' 프로세스와 'Xk %' = '20 %' 프로세스 사이에, 'X5 %' = '30 %' 프로세스, 'X6 %' = '25 %' 프로세스를 추가로 가질 수 있다. 다만, 본 실시예의 변형예에 따라서는 상기 경계값의 수치를 달리하여 좀더 세부적으로 프로세서로의 공급되는 전압값 및 클럭 프리퀀시 값을 얼마든지 달리할 수 있다 (<표 2> 참조).

아울러, 상기 'X1 %' 역시 반드시 50%로 한정되는 것은 아니며, 30~70% 정도에서 얼마든지 변형 가능하고, 마찬가지로 상기 'Xm %' 및 'Xn %' 역시 반드시 15% 및 10%로 한정되는 것이 아니며, 각각 적합한 수치 범위 내에서 얼마든지 다르게 설정가능하다 할 것이다.

	실시예1 (도 13)	실시예2 (도 13, 도 14)	실시예2의 변형예
X1	50%	50%	50%
X2	-	40%	45%
X3	-	30%	40%
X4	-	-	35%
X5	-	-	30%
X6	-	-	25%
X7	-	-	20%
Xm	15%	15%	15%
Xn	10%	10%	10%

참고로, 도 15는, 상기 본 발명과 관련된 컴퓨터 시스템 동작 모드의 상태도이다. 좌측 상단의 'Normal' 상태가 S0 모드이고, 우측 상단의 'Sleep' 상태가 S3 모드이며, 우측 하단의 'Deep Sleep' 상태는 S4 모드, 그 좌측의 'Deeper Sleep' 상태는 S5 모드에 대응된다.

이와 같은 본 발명의 PWM 제어 IC를 통한 시스템 에너지 절감 방법에 의하면, i) 종래의 PWM 제어 IC를 통하여 CPU의 동작 상태를 용이하게 파악하고 거기에 걸맞는 프로세서 코어 동작 전압(Vcore) 및 프리퀀시 클럭을 제공함으로써, 시스템의 전력을 최적으로 절감할 수 있고, ii) 나아가 이를 PCI 보스를 통해 주변장치에도 적용함으로써 시스템 전체로서 더욱 전력 절감을 꾀할 수 있게 된다.

이상에서는 본 발명의 일 실시예에 따라 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 변경 및 변형한 것도 본 발명에 속함은 당연하다.

(종래기술)
10 : 메인보드
11 : CPU 12 : SIO (System IO)
13 : 파워 버튼 14 : 칩셋
15 : 리셋 버튼 16 : 제1 배터리
17 : 리쥼리셋 18 : LAN
19 : 수퍼IO (Super IO) 19a : PS_ON 회로
20 : 파워서플라이 (SMPS) 30 : 마이컴
40 : 제1 스위칭부 41 : 제2 스위칭부
50 : 케이스 파워 스위치 60 : 파워 커넥터
70 : V_DD 감지부
(본 발명)
10 : 메인보드 10a: 시스템 메모리
10a': 메모리 전원 공급 제어부
10c: OS 10c': 태스크 스케쥴러
11 : 프로세서 12 : 드라이버
13 : 커널 14 : 칩셋
15 : PCI 버스 17 : SPI 플래시 19 : SIO
20 : 파워서플라이 (SMPS) 21 : 5VSB 전원단
22 : 메인 컨버터
50 : 마이컴 51 : 스위칭 소자
52 : PMOS FET 53, 54 : 레귤레이터
90 : PWM 제어 IC 91~93 : MOS FET

Claims

삭제
삭제
프로세서(11), 드라이버(12)와 커널(13), 칩셋(14), PCI(15, 15'), SPI 플래시(17), SIO(19), 시스템 메모리(10a)와 메모리 파워 공급 컨트롤러(10a'), 및 OS(10c)와 태스크 스케쥴러(10c') 를 포함하는 메인 보드(10); 보조 커넥터(21) 및 메인 커넥터(22)를 통해 상기 메인 보드와 접속되는 SMPS(20); 상기 SMPS(20)와 상기 메인보드(10) 사이에 개재된 프로세서 파워 공급부와 대기전원 공급부; 그리고 각종 주변 장치들; 을 포함하는 컴퓨터 시스템의 에너지 절감 장치로서, 상기 프로세서 파워 공급부는, PWM 제어 IC(90)와 그와 관련된 스위칭 소자(91~93)들로 이루어짐으로써, 프로세서 상태에 따라 상이한 프로세서 전원(Vcore)을 공급하면서, 이에 응하여 상기 칩셋(14)은 그에 적합한 기 설정된 주파수의 클럭을 공급하며, 상기 대기전원 공급부는, 마이컴(50)과 전원 스위치(51)와 전원단 레귤레이터들(52~54)로 이루어짐으로써, 시스템의 전원 모드에 따라 상기 전원 스위치(51)를 온/오프하여 상기 전원단 레귤레이터들(52~54)로의 대기전원 공급을 제어하며, 상기 마이컴(50)은, 상기 PWM 제어 IC(90) 출력단의 스위칭 소자(91~93)들의 출력단으로부터 현재 CPU의 동작 상태(C0~C7 레벨)를 파악하여, 상기 PCI(15)를 제어함으로써, 대기전원 공급 및 비디오 카드 등의 각종 주변장치 버스를 제어하게 되는, 이상의 PWM 제어 IC를 통한 시스템 에너지 절감 장치를 이용한 PWM 제어 IC를 통한 시스템 에너지 절감 방법으로서,
(a) 파워 버튼이 턴온되어 전원 '온' 상태가 되면(S1), 상기 마이컴(50)은, '5VSB_EN' 신호가 'H'로 되도록 하여, 전원공급장치(20)로부터의 모든 대기전원이 공급되도록 하는 단계(S2);
(b) 상기 (a) 단계 후, 상기 드라이버(12)는, 'P_CNT Register' (프로세서 컨트롤 레지스터)를 콜하여, 현재 시스템의 전원 레벨을 확인하고, 'P_BLK 레지스터' 의 값을 '0'으로 ('C0' 레벨로) 초기화하며, 상기 마이컴(50)은, 'WAKE#' 신호 (WAKE UP 신호) 를 'H'로 하여 PCI (15)를 활성화함으로써 주변장치 버스를 활성화하게 되는 단계(S4);
(c) 상기 (b) 단계 후, 상기 드라이버(12)는, CPU 사용율에 따른 SVID 테이블을 로드하고, MSR 레지스터값을 판독하는 단계(S5);
(d) 상기 (c) 단계 후, CPU 사용량이 X1 % 미만인지 여부를 판단하는 단계(S11);
(e) 상기 (d) 단계에서의 판단 결과, X1 % 미만인 것으로 판단되면, 현재 MSR 레지스터 값인 'New SVID' 값을 기록하고 칩셋(14)에 SVID 값의 변경을 알려주어 클럭 주파수 변경을 하도록 하게 되는 단계(S12);
(f) 상기 (e) 단계 후, CPU 사용량이 상기 X1 보다 더 작은 Xk % 미만인지 여부에 따라 CPU 동작전원의 세부 조정을 행하는 단계(S100) (단, k는 2 이상의 자연수);
(g) 상기 (f) 단계 후, 상기 드라이버(12)는, CPU 사용량이 상기 Xk 보다 더 작은 Xm % 미만인지 여부를 판단하게 되는 단계(S81);
(h) 상기 (g) 단계에서의 판단 결과, Xm % 미만인 것으로 판단되면, 다시 'P_CNT Register'를 콜(call)하고, P_LVL=2 (CPU C3 state)로 하며, PME#=‘L’ (PCI EX. To Deep Sleep) 로 하여, CPU는 슬립 상태로, 주변장치 버스는 딥슬립 모드로 전환하게 되는 단계(S82);
(j) 상기 (h) 단계 후, 다시 상기 드라이버(12)는, CPU 사용량이 상기 Xm 보다 더 작은 Xn % 미만인지 여부를 판단하게 되는 단계(S91); 및
(k) 상기 (g) 단계에서의 판단 결과, Xn % 미만인 것으로 판단되면, 다시 'P_CNT Register'를 콜(call)하고, P_LVL=3 (CPU CPU C6 or C7 state)로 하여, CPU는 전원 오프 상태로 전환하게 되는 단계(S92);
를 포함하는 것을 특징으로 하는 PWM 제어 IC를 통한 시스템 에너지 절감 방법.
제 3 항에 있어서,
상기 (f) 단계는,
(f13) 상기 (e) 단계 후에, 상기 드라이버(12)는, 새로운 어플리케이션이 실행되는지 여부를 판단하게 되는 단계(S13);
(f14) 상기 (f13) 단계에서의 판단 결과, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는 다음 단계로 진행하고, 새로운 어플리케이션이 실행되는 경우에는, 'App_cpu.DB0' 파일을 콜(Call)하여, 어플리케이션의 평균 사용량을 확인하고, 새로운 어플리케이션 실행에 따른 CPU 사용량을 업데이트하는 단계(S14); 및
(f15) 상기 (f14) 단계 후에, 업데이트된 CPU 사용량에 적합하게 기 설정된 SVID(Opti_SVID)를 기록하고, 칩셋에 SVID 변경을 알림으로써 그에 맞는 클럭 주파수 변경을 행하도록 하며, 상기 (d) 단계로 진행하는 단계(S15);
를 포함하는 것을 특징으로 하는 PWM 제어 IC를 통한 시스템 에너지 절감 방법.
제 3 항에 있어서,
상기 (f) 단계는,
(f13) 상기 (e) 단계 후에, 상기 드라이버(12)는, 새로운 어플리케이션이 실행되는지 여부를 판단하게 되는 단계(S13);
(f14) 상기 (f13) 단계에서의 판단 결과, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는 다음 단계로 진행하고, 새로운 어플리케이션이 실행되는 경우에는, 'App_cpu.DB0' 파일을 콜(Call)하여, 어플리케이션의 평균 사용량을 확인하고, 새로운 어플리케이션 실행에 따른 CPU 사용량을 업데이트하는 단계(S14);
(f15) 상기 (f14) 단계 후에, 업데이트된 CPU 사용량에 적합하게 기 설정된 SVID(Opti_SVID)를 기록하고, 칩셋에 SVID 변경을 알림으로써 그에 맞는 클럭 주파수 변경을 행하도록 하며, 상기 (d) 단계로 는 진행하는 단계(S15);
(f21) 상기 (f13) 단계에서의 판단 결과, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는, 상기 드라이버(12)는 CPU 사용량이 상기 X1 보다 더 작은 X2 % 미만인지 여부를 판단하게 되는 단계(S21);
(f22) 상기 (f21) 단계에서의 판단 결과, X2 % 미만인 것으로 판단되면, 현재 MSR 레지스터 값인 'New SVID' 값을 기록하고 칩셋(14)에 SVID 값의 변경을 알려주어, 클럭 주파수 변경을 하도록 하는 단계(S22);
(f23) 상기 (f22) 단계 후에, 상기 드라이버(12)는, 새로운 어플리케이션이 실행되는지 여부를 판단하게 되는 단계(S23);
(f24) 상기 (f23) 단계에서의 판단 결과, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는 다음 단계로 진행하고, 새로운 어플리케이션이 실행되는 경우에는, 'App_cpu.DB0' 파일을 콜(Call)하여, 어플리케이션의 평균 사용량을 확인하고, 새로운 어플리케이션 실행에 따른 CPU 사용량을 업데이트하는 단계(S24); 및
(f25) 상기 (f24) 단계 후에, 업데이트된 CPU 사용량에 적합하게 기 설정된 SVID(Opti_SVID)를 기록하고, 칩셋에 SVID 변경을 알림으로써 그에 맞는 클럭 주파수 변경을 행하도록 하며, 상기 (d) 단계로 진행하는 단계(S25);
를 포함하는 것을 특징으로 하는 PWM 제어 IC를 통한 시스템 에너지 절감 방법.
제 5 항에 있어서,
상기 (f) 단계는,
(f31) 상기 (f23) 단계에서의 판단 결과, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는, 상기 드라이버(12)는 CPU 사용량이 상기 X2 보다 더 작은 X3 % 미만인지 여부를 판단하게 되는 단계(S31);
(f32) 상기 (f31) 단계에서의 판단 결과, X3 % 미만인 것으로 판단되면, 현재 MSR 레지스터 값인 'New SVID' 값을 기록하고 칩셋(14)에 SVID 값의 변경을 알려주어, 클럭 주파수 변경을 하도록 하는 단계(S32);
(f33) 상기 (f32) 단계 후에, 상기 드라이버(12)는, 새로운 어플리케이션이 실행되는지 여부를 판단하게 되는 단계(S33);
(f34) 상기 (f33) 단계에서의 판단 결과, 일정 시간 내에 새로운 어플리케이션 실행이 없는 경우에는 다음 단계로 진행하고, 새로운 어플리케이션이 실행되는 경우에는, 'App_cpu.DB0' 파일을 콜(Call)하여, 어플리케이션의 평균 사용량을 확인하고, 새로운 어플리케이션 실행에 따른 CPU 사용량을 업데이트하는 단계(S34); 및
(f35) 상기 (f34) 단계 후에, 업데이트된 CPU 사용량에 적합하게 기 설정된 SVID(Opti_SVID)를 기록하고, 칩셋에 SVID 변경을 알림으로써 그에 맞는 클럭 주파수 변경을 행하도록 하며, 상기 (d) 단계로 진행하는 단계(S35);
를 더 포함하는 것을 특징으로 하는 PWM 제어 IC를 통한 시스템 에너지 절감 방법.
제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
(m) 상기 (k) 단계 후, 외부 이벤트 발생 여부를 체크하는 단계(S93);
(n) 상기 (m) 단계에서의 판단 결과, 외부 이벤트 발생시에는 상기 (b) 단계로 리턴하여 처음부터 다시 시작하게 되고, 일정 시간 동안 외부 이벤트가 발생하지 않을 시에는, 시스템의 전원 상태가 슬립 모드 상태인지 여부를 체크하는 단계(S94);
(p) 상기 (n) 단계에서의 판단 결과, 시스템의 전원 상태가 S3 모드 (슬립 모드)이면, 통상적인 S3 슬립 모드 동작으로 이행하는 단계(S95);
(q) 상기 (p) 단계 후, 다시 웨이크업 상태 여부를 체크하는 단계(S96);
(r) 상기 (q) 단계에서의 판단 결과, 웨이크업 발생시에는 상기 (b) 단계로 리턴하여 처음부터 다시 시작하게 되고, 일정 시간 동안 웨이크업이 발생하지 않을 시에는, 시스템의 전원 모드 상태가 S4/S5 모드 (최대절전모드/오프 모드) 인지 여부를 체크하게 되는 단계(S97); 및
(s) 상기 (r) 단계에서의 판단 결과, 그렇지 않은 경우에는 상기 (q) 단계로 리턴하여 계속해서 반복 수행하고, S4/S5 모드라고 판단되면, PSON# 신호를 'H'로 하여 전체 파워를 오프시키며, '5VSB_EN' 신호도 'L'로 하여 대기전원도 오프시키는 단계(S98);
를 더 포함하는 것을 특징으로 하는 PWM 제어 IC를 통한 시스템 에너지 절감 방법.