DE202009011250U1 - Elektronisches Stromspargerät für Computer-Hauptplatinen (Motherboards) im "Standby-Speicher"-Zustand ("Suspend to Memory"-Status) - Google Patents

Elektronisches Stromspargerät für Computer-Hauptplatinen (Motherboards) im "Standby-Speicher"-Zustand ("Suspend to Memory"-Status) Download PDF

Info

Publication number
DE202009011250U1
DE202009011250U1 DE202009011250U DE202009011250U DE202009011250U1 DE 202009011250 U1 DE202009011250 U1 DE 202009011250U1 DE 202009011250 U DE202009011250 U DE 202009011250U DE 202009011250 U DE202009011250 U DE 202009011250U DE 202009011250 U1 DE202009011250 U1 DE 202009011250U1
Authority
DE
Germany
Prior art keywords
memory
computer motherboard
power
chip
suspend
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202009011250U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micro Star International Co Ltd
Original Assignee
CHAN CHUNG WEN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US12/422,118 priority Critical patent/US8132032B2/en
Priority to US12/422,118 priority
Application filed by CHAN CHUNG WEN filed Critical CHAN CHUNG WEN
Publication of DE202009011250U1 publication Critical patent/DE202009011250U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

Elektronisches Stromspargerät für Computer-Motherboards in einem ”Suspend to Memory”-Status, aufweisend:
ein erstes Gerät, das von einem zweiten Gerät gesteuert wird und so konfiguriert ist, dass es steuerbar feststellen kann, ob ein erster Standby-Strom mit einem South-Bridge-Chip oder einem SIO-Chip des Computer-Motherboards einen geschlossenen oder offenen Schaltkreis bildet, und
ein zweites Gerät, welches ermittelt, ob sich das Computer-Motherboard in einem ”Suspend to Memory”-Status befindet, so dass der erste Standby-Strom bei positiver Erkennung mit dem South-Bridge-Chip und dem SIO-Chip unter der Steuerung des ersten Geräts einen unterbrochenen Schaltkreis bildet, und ob sich das Computer-Motherboard in einem ”Suspend to Memory”-Status befindet, so dass ein zweiter Standby-Strom bei positiver Erkennung mit dem South-Bridge-Chip und dem SIO-Chip einen geschlossenen Schaltkreis bildet, ein von einem Stromschalter erzeugtes Stromschaltsignal erhält und bewirkt, dass der erste Standby-Strom mit dem South-Bridge-Chip und dem SIO-Chips unter der Steuerung des ersten Geräts bei Empfang des Stromschaltsignals einen geschlossenen Schaltkreis...

Description

  • Die vorliegende Erfindung betrifft ein Strom sparendes Computer-Motherboard, insbesondere ein Computer-Motherboard, bei dem bei einem ”Suspend to Memory”-Status die Stromversorgung zu einem Chip, das alle I/O Funktionen des Computers steuert (South-Bridge-Chip) und einem SIO-Chip (Super Input Output) in einem ”Suspend to Memory”-Status unterbrochen wird, um Strom zu sparen.
  • Nach dem Wechsel in den ACPI-Zustand (Advanced Configuration and Power Interface) S3, dem ”Suspend to Memory”-Status (nachfolgend ACPI S3 bezeichnet), arbeitet ein herkömmliches Computer-Motherboard im Standby-Modus, wobei einige Chips auf dem herkömmlichen Computer-Motherboard wie der Hauptspeicher, ein South-Bridge-Chip, ein North-Bridge-Chip, ein SIO-Chip (das ist ein Chip, das mit der CPU mit der FSB kommuniziert) (Super Input Output), ein Speichercontroller und auch die CPU weiterhin Strom verbrauchen, so dass nicht effizient Strom gespart wird. Um Strom zu sparen, muss der Stromverbrauch der Strom verbrauchenden Teile und Komponenten des herkömmlichen Computer-Motherboards nacheinander verringert werden, oder die Strom verbrauchenden Teile müssen programmgesteuert in einen Sleep-Modus versetzt werden. Da aber der South-Bridge-Chip vom ACPI gesteuert wird und der SIO-Chip für den Systemstart und den Ausschaltvorgang zuständig ist, können weder der South-Bridge-Chip noch der SIO-Chip im „Suspend to Memory”-Status ausgeschaltet werden. Der Aufbau von Computer-Motherboards hängt von den dafür zu verwendenden Chipsätzen ab. Ebenso werden Teile und Komponenten von Computer-Motherboards anders gesteuert. Daher ist die Entwicklung eines Computer-Motherboards, dessen Strom sparende Teile und Komponenten einzeln in einen Stromsparmodus oder in einen Schlafmodus (Sleep-Modus) versetzt werden, sehr arbeits- und zeitintensiv. Es muss nicht erwähnt werden, dass ein solches Motherboard auch kompliziert und teuer und nicht kompatibel mit Komponenten anderer Designs ist.
  • Das Patent US6.266.776 mit dem Titel ”ACPI Sleep Control” offenbart: Wenn sich der Status einer internen Batterie oder einer externen Stromversorgung ändert, wird diese Veränderung von einem eingebetteten Controller erkannt Das Betriebssystem wird über ein POWER_PME-Signal (Power Management Event Signal) und ein SCI-Interrupt darüber informiert. Entsprechend der Änderung des Stromversorgungsstatus durch die interne Batterie oder die externe Stromversorgung, wechselt der aktuelle Systemstatus in einen anderen Systemstatus. Das Patent US6.266.776 offenbart jedoch nicht die Möglichkeit, durch die Unterbrechung der Stromversorgung zu einem South-Bridge-Chip und einem SIO-Chip eines Computer-Motherboards in einen ACPI S3-Zustand Strom zu sparen.
  • Die erste Aufgabe der vorliegenden Erfindung ist die Schaffung eines elektronischen Stromspargeräts, mit dem der Stromverbrauch eines Computer-Motherboards in einem ”Suspend to Memory”-Status verringert wird.
  • Die zweite Aufgabe der vorliegenden Erfindung ist die Schaffung eines Computer-Motherboards, das in der Lage ist, in einem ”Suspend to Memory”-Status die Unterdrückung der Stromversorgung eines South-Bridge-Chips und eines SIO-Chips (Super Input Output) zu erzwingen, um auf diese Weise Strom zu sparen.
  • Um die erste Aufgabe der vorliegenden Erfindung zu erreichen, bietet die vorliegende Erfindung ein elektronisches Stromspargerät für ein Computer-Motherboard im ”Suspend to Memory”-Status. Das elektronische Stromspargerät besteht aus: einem ersten Gerät, das von einem zweiten Gerät gesteuert wird und so konfiguriert ist, dass es steuerbar feststellen kann, ob ein erster Standby-Strom einen geschlossenen oder einen unterbrochenen Stromkreis mit einem South-Bridge-Chip und einem S10-Chip (Super Input Output) des Computer-Motherboards bildet, und aus einem zweiten Gerät, welches feststellen kann, ob sich ein Computer-Motherboard im ”Suspend to Memory”-Status befindet. Wenn dann der erste Standby-Strom bei positiver Erkennung mit dem South-Bridge-Chip und dem SIO-Chip unter der Kontrolle des ersten Geräts eine unterbrochene Schaltung erzeugt, wird ein Speicherstrom-Steuersignal ausgegeben, worauf ein zweiter Standby-Strom mit einem Speicher-Controller und einem Hauptspeicher eines Computer-Motherboards einen geschlossenen Stromkreis bildet. Auf diese Weise wird der EIN-Status bei Einschalten durch einen Speicher-Controller erhalten, und das Computer-Motherboard kann in einen ”Suspend to Memory”-Status wechseln, welches ein von einem Stromschalter erzeugtes Stromschaltsignal erhalten kann, worauf der erste Standby-Strom mit dem South-Bridge-Chip und dem SIO-Chip unter der Steuerung des ersten Geräts bei Empfang des Stromschaltsignals einen geschlossenen Stromkreis bilden kann.
  • Um die zweite Aufgabe der vorliegenden Erfindung zu erfüllen, weist die vorliegende Erfindung ein Computer-Motherboard auf, aufweisend einen South-Bridge-Chip, der elektrisch mit einem ersten Gerät verbunden ist, einen SIO-Chip (Super Input Output), der elektrisch mit dem ersten Gerät verbunden ist, ein erstes Gerät, da von einem zweiten Gerät gesteuert wird und das so konfiguriert ist, dass es steuerbar feststellen kann, ob ein erster Standby-Strom mit dem South-Bridge-Chip und dem SIO-Chip einen geschlossenen oder einen offenen Stromkreis bildet, wobei das zweite Gerät feststellt, ob sich das Computer-Motherboard im ”Suspend to Memory”-Status befindet, so dass der erste Standby-Strom, der mit dem South-Bridge-Chip und dem SIO-Chip unter der Steuerung des ersten Geräts bei positiver Erkennung einen unterbrochenen Schaltkreis bildet, ein Speicherstrom-Steuersignal erzeugt, worauf ein zweiter Standby-Strom mit einem Speicher-Controller und einem Hauptspeicher des Computer-Motherboards einen geschlossenen Schaltkreis bildet, um beim Schalten durch den Speicherstrom-Controller einen EIN-Status zu erhalten und um zu ermöglichen, dass das Computer-Motherboard in einen ”Suspend to Memory”-Status wechselt. Wenn es ein durch einen Stromschalter erzeugtes Stromschaltsignal erhält, lässt es den ersten Standby-Strom mit dem South-Bridge-Chip und dem SIO-Chip unter der Steuerung des ersten Geräts bei Empfang des Stromschaltsignals einen geschlossenen Stromkreis bilden, und einem BIOS (Basic Input and Output System), aufweisend einen Code für die Verwendung zum: Speichern eines Kennzeichens in einer Speichereinheit, sobald sich das Computer-Motherboard im ”Suspend to Memory”-Status befindet, Prüfen des Kennzeichens und Feststellen, ob ein vorhergehender Zustand des Computer-Motherboards ein ”Suspend to Memory”-Status ist, sobald die Stromversorgung des South-Bridge-Chips und des S10-Chips fortgesetzt wird, und bei einer positiven Feststellung das Ausführen des Aufweckens aus dem ”Suspend to Memory”-Status und der Systemwiederherstellung.
  • Um einer fachkundigen Person einen Einblick in den Aufbau, die Funktionen und die Wirkungsweise der Verwendung der vorliegenden Erfindung deutlich zu machen, werden nachfolgend die bevorzugten Ausführungsformen ausführlich mit Bezug auf die entsprechenden Abbildungen beschrieben. Es zeigen:
  • 1 eine schematische Ansicht des Systemaufbaus eines elektronischen Stromspargeräts für Computer-Motherboards in einem ”Suspend to Memory”-Status entsprechend der vorliegenden Erfindung,
  • 2 eine schematische Ansicht einer bevorzugten Ausführungsform des elektronischen Stromspargeräts aus 1 entsprechend der vorliegenden Erfindung,
  • 3 ein Flussdiagramm für die Verarbeitung eines ”Suspend to Memory”-Status durch das Computer-Motherboard der vorliegenden Erfindung, und
  • 4 ein Flussdiagramm für die Verarbeitung eines Aufweckvorgangs aus dem ”Suspend to Memory”-Status und dem Wiederherstellen durch das Computer-Motherboard entsprechend der vorliegenden Erfindung.
  • Die Abbildungen 1 und 2 verdeutlichen die Beschreibung der vorliegenden Erfindung und geben fachkundigen Personen einen Einblick in die vorliegende Erfindung. Die Abbildungen 1 und 2 zeigen Komponenten eines Computer-Motherboard 20 der vorliegenden Erfindung in einem Zustand, bei dem die Komponenten direkten Bezug zur vorliegenden Erfindung haben. Mit anderen Worten, irrelevante Komponenten eines Computer-Motherboards 20 wurden bei den Abbildungen weggelassen. Ein elektronisches Stromspargerät 10 für Computer-Motherboards 20, das Strom spart, sobald das Computer-Motherboard 20 in einen ”Suspend to Memory”-Status wechselt. Das Computer-Motherboard 20 kann z. B. kompatibel mit ACPI (Advanced Configuration and Power Interface) sein und in den ACPI-Zustand S3 ”Suspend to RAM” wechseln (nachfolgend als ACPI S3 bezeichnet). Fachkundige Personen erkennen leicht, dass ein herkömmlicher Host-Computer beim Wechsel in den ACPI S3-Zustand nicht effizient Strom sparen kann, da einige Teile und Komponenten des herkömmlichen Host-Computers im ACPI S3-Zustand weiterhin Standby-Strom verbrauchen. So verbrauchen z. B. die SPI (Serial Peripheral Interface), der ROM-Speicher (Read-only Memory), der LAN-Chip, der Audio-Chip, der South-Bridge-Chip und der SIO-Chip im ACPI S3-Zustand weiterhin Strom. Im Gegensatz dazu unterbricht das elektronische Gerät 10 die Stromversorgung zu einem South-Bridge-Chip 205 und einem SIO-Chip 203, nachdem das Computer-Motherboard 20, das mit dem elektronischen Stromspargerät 10 ausgestattet ist, in den ACPI S3-gewechselt hat. In den Fällen, bei denen sich der South-Bridge-Chip 205, der SIO-Chip 203, ein SPI-ROM, ein LAN-Chip und ein Audio-Chip des Computer-Motherboards 20 eine Stromversorgung teilen, unterbricht das elektronische Stromspargerät 10 auch die Stromversorgung des SPI-ROM, des LAN-Chips und des Audio-Chips. Währenddessen ändert sich die Stromversorgung zum elektronischen Stromspargerät 10, einem Speicher-Controller 207 und einem Hauptspeicher 209 des Computer-Motherboards 20 nicht.
  • Der Unterschied im Standby-Stromverbrauch zwischen herkömmlichen Computer-Motherboards und dem Computer-Motherboard 20 entsprechend der vorliegenden Erfindung im ACPI S3-Zustand zeigt sich wie folgt:
    Elektronische Teile und Komponenten Verbraucht ein herkömmliches Computer-Motherboard Standby-Strom? Verbraucht das Computer-Motherboard der vorliegenden Erfindung Standby-Strom?
    Speicher-Controller ja ja
    Hauptspeicher ja ja
    South-Bridge-Chip ja nein
    SIO-Chip ja nein
    LAN-Chip ja nein
    Audio-Chip ja nein
    SPI-ROM ja nein
    elektronisches Stromspargerät 10 nein ja
  • Anhand der Vergleichstabelle ist zu erkennen, dass das mit dem elektronischen Stromspargerät 10 ausgestattete Computer-Motherboard 20 den Standby-Stromverbrauch stärker verringert als das herkömmliche Computer-Motherboard und sogar die Nachteile der herkömmlichen Ausführungsform beseitigt, nämlich dass ein herkömmlicher Host-Computer nicht in der Lage ist, den South-Bridge-Chip und SIO-Chip in einem S3-Status weiter mit Strom zu versorgen.
  • Das elektronische Stromspargerät 10 der vorliegenden Erfindung reduziert den vom Computer-Motherboard 20 verbrauchten Strom in einem ”Suspend to Memory”-Status vor der Aktivierung. Das elektronische Stromspargerät 10 eines Computer-Motherboards 20 im ACPI S3-Zustand, kann beispielsweise wie nachfolgend ausführlich beschrieben aus einem ersten Gerät 101 und einem zweiten Gerät 103 bestehen.
  • Um mit dem elektronischen Stromspargerät 10 arbeiten zu können, haben der Speicher-Controller 207 und der Hauptspeicher 209 des Computer-Motherboards 20 eine Stromquelle, die von einem Speicherstrom-Controller 211 auf einen zweiten Standby-Strom 30b oder einen Strom 30c geschaltet werden kann. Der Speicherstrom-Controller 211 wird vom zweiten Gerät 103 gesteuert. In einer Ausführungsform ist der Strom 30c ein Systemstrom 201 wie 5 V, 3 V, 5 VSB, 3 VSB oder 3,3 VSB. In einer Ausführungsform ist der zweite Standby-Strom 30b ein Standby-Strom von einem Netzteil 30, z. B. ein 5-V-Standby-Strom, ein 3-V-Standby-Strom oder ein 3,3-V-Standby-Strom. In einer Ausführungsform ist der Hauptspeicher 209 ein SIMM-Modul (Single In-line Memory Module) wie DDR, DDR2 oder DDR3.
  • Die Hauptaufgabe des ersten Geräts 101 ist die gesteuerte Ermittlung, ob ein erster Standby-Strom 30a mindestens mit einem South-Bridge-Chip 205 und einem SIO-Chip 203 (Super Input Output) des Computer-Motherboards 20 einen geschlossenen Stromkreis erzeugt. Das erste Gerät 101 ist ein Metall-Oxyd-Halbleiter-Feldeffekttransistor (MOSFET), z. B. ein N-MOSFET oder ein P-MOSFET. Das zweite Gerät 103 steuert das Gate des MOSFET, um steuerbar festzustellen, ob der erste Standby-Strom 30a mindestens mit einem South-Bridge-Chip 205 und einem SIO-Chip 203 einen geschlossenen Stromkreis erzeugt.
  • Das Netzteil 30 ist z. B. ein ATX-Netzteil. Der erste Standby-Strom 30a ist z. B. ein Standby-Strom des ATX-Netzteils, z. B. 5-V-Standby-Strom, 3-V-Standby-Strom oder 3,3-V-Standby-Strom. Z. B. kann sich das N-MOSFET dadurch auszeichnen, dass mehrere Signalausgangsenden des zweiten Geräts 103 an das Gate, das Drain an den ersten Standby-Strom 30a und die Quelle an mehrere Pins des South-Bridge-Chips 205 und des SIO-Chips 203 angeschlossen werden.
  • Die Quelle des N-MOSFET wird weiterhin an mehrere Pins des SPI-ROM, des LAN-Chips und des Audio-Chips angeschlossen.
  • Die Funktionen des zweiten Geräts 103 werden nachfolgend beschrieben. Die erste Funktion des zweiten Geräts 103: Empfangen eines von einem Stromschalter 105 erzeugten Stromschaltsignals 105a und bei Empfang des Stromschaltsignals 105a Aktivieren des ersten Geräts 101, um den ersten Standby-Strom 30a zu steuern, damit der erste Standby-Strom 30a in der Steuerung des ersten Geräts 101 mindestens mit dem South-Bridge-Chip 205 und dem SIO-Chip 203 einen geschlossenen Stromkreis bildet.
  • In einer Ausführungsform enthält das zweite Gerät 103 im Wesentlichen einen Mikro-Controller 1031. Beim Empfang des Stromschaltsignals 105a sendet der Mikro-Controller 1031 ein Leitungs-Steuerungssignal 103a an das Gate des N-MOSFET 101 sendet, um das N-MOSFET 101 in einen EIN-Status zu versetzen, worauf der erste Standby-Strom 30a mindestens mit dem South-Bridge-Chip 205 und dem SIO-Chip 203 einen geschlossenen Stromkreis bildet.
  • In der Zwischenzeit wird die Stromversorgung zum SPI-ROM, dem LAN-Chip und dem Audio-Chip wieder aufgenommen.
  • Die zweite Funktion des zweiten Geräts 103: Feststellen, ob sich das Computer-Motherboard 20 im ”Suspend to Memory”-Status befindet, worauf der erste Standby-Strom 30a unter der Steuerung des ersten Geräts 101 nach positiver Erkennung mindestens mit dem South-Bridge-Chip 205 und dem SIO-Chip 203 einen unterbrochenen Stromkreis bildet, Erzeugen eines Stromsteuersignals 103b und Senden des Stromsteuersignals 103b an den Speicherstrom-Controller 211, Aktivieren des Speicherstrom-Controllers 211, dass dieses den zweiten Standby-Strom 30b zum Speicher-Controller 207 und Hauptspeicher 209 schaltet, so dass die Stromversorgung des Speicher-Controllers 207 und des Hauptspeichers 209 aufrecht erhalten bleibt, anstatt unterbrochen zu werden.
  • Eine Ausführungsform der zweiten Funktion des zweiten Geräts 103 wird nachfolgend beschrieben. Der Mikro-Controller 1031 empfangt Signale wie SLP_S3 oder SLP_S5 vom South-Bridge-Chip 205, um festzustellen, ob sich das Computer-Motherboard 20 im ACPI-Zustand S3 befindet. Bei positiver Erkennung wird der N-MOSFET 101 in den Ruhezustand versetzt, so dass der erste Standby-Strom 30a mindestens mit dem South-Bridge-Chip 205 und dem SIO-Chip 203 einen unterbrochenen Stromkreis bildet.
  • In der Zwischenzeit stellt der Mikro-Controller 1031 fest, ob sich das Computer-Motherboard 20 im ACPI-Zustand S3 befindet. Bei positiver Erkennung sendet dieser das Speicherstrom-Steuersignal 103b an den Speicherstrom-Controller 211. Bei Empfang des Speicherstrom-Steuersignals 103b schaltet der Speicherstrom-Controller 211 und sorgt auf diese Weise dafür, dass der zweite Standby-Strom 30b mit dem Speicher-Controller 207 und dem Hauptspeicher 209 einen geschlossenen Stromkreis bildet. Daher wird die Stromversorgung zum Speicher-Controller 207 und dem Hauptspeicher 209 während des ACPI-Zustands S3 aufrecht erhalten und nicht unterbrochen.
  • Zusätzlich bilden der SPI-ROM, der LAN-Chip und der Audio-Chip mit dem ersten Standby-Strom 30a einen unterbrochenen Stromkreis.
  • Die dritte Funktion des zweiten Geräts 103 ist, dass das zweite Gerät 103 nach dem Empfang des Stromschaltsignals 105a das Stromschaltsignal 105a neu erzeugt und das neu erzeugte Stromschaltsignal 105a' an den SIO-Chip 203 des Computer-Motherboards 20 sendet.
  • Eine Ausführungsform der dritten Funktion des zweiten Geräts 103 wird nachfolgend beschrieben. Bei Empfang des Stromschaltsignals 105a durch den Mikro-Controller 1031 erzeugt ein eingebauter Stromschaltsignal-Reproduktionsschaltkreis (nicht abgebildet) im Mikro-Controller 1031 das Stromschaltsignal 105a neu und sendet das neu erzeugte Stromschaltsignal 105a' an den SIO-Chip 203 des Computer-Motherboards 20. Alternativ führt der Mikro-Controller 1031 bei Empfang des Stromschaltsignals 105a ein Programm zum Steuern der Spannungsstärke an einem Ausgangsanschluss des Mikro-Controllers 1031 aus, so dass das so neu erzeugte Stromschaltsignal 105a' über den Ausgangsanschluss an den SIO-Chip 203 des Computer-Motherboards 20 gesendet werden kann.
  • Das Computer-Motherboard 20, das Strom vom ersten Standby-Strom 30a erhält, erzeugt weiterhin das Signal RSMRST (das RSMRST Signal wird z. B. vom zweiten Gerät 103 oder dem SIO-Chip 203 erzeugt) und sendet das RSMRST Signal zum South-Bridge-Chip 205. Das zweite Gerät 103 wartet über einen zuvor festgelegten Zeitraum, nämlich die Zeit, die das zweite Gerät 103 dafür benötigt, um das RSMRST Signal durch das Computer-Motherboard 20 abzuschließen, etwa 100 ms.
  • Nachdem das N-MOSFET 101 in den EN-Status versetzt wurde, wartet der Mikro-Controller 1031 über einen zuvor festgelegten Zeitraum, nämlich 100 ms. Am Ende des zuvor festgelegten Zeitraums von 100 ms (wenn nämlich das Computer-Motherboard 20 das RSMRST Signal fertig erzeugt hat), erzeugt der Mikro-Controller 1031 das Stromschaltsignal 105a' und sendet das so erzeugte Stromschaltsignal 105a' an den SIO-Chip 203. Bei Empfang des Stromschaltsignals 105a' durch den SIO-Chip 203 führt das Computer-Motherboard 20, die Folgeprozedur des Aufwachens aus dem S3-Zustand und der Wiederherstellung von S0 aus.
  • Das im eingeschalteten Status befindliche N-MOSFET kann leicht überlastet werden und durchbrennen, wenn es einem plötzlichen Überstrom ausgesetzt wird. Um das zu vermeiden, offenbart die vorliegende Erfindung einen Softstart-Schaltkreis 1033. Der Softstart-Schaltkreis 1033 ist ein herkömmlicher Schaltkreis.
  • Um die Steuerspannung hinsichtlich der Verwendung eines preisgünstigen FET (Field-Effect Transistors) zu erhöhen, offenbart die vorliegende Erfindung einen Charge-Pump-Schaltkreis 1035. Der Charge-Pump-Schaltkreis 1035 ist ein herkömmlicher Schaltkreis.
  • Das zweite Gerät 103 der vorliegenden Erfindung ist ein anwendungsspezifischer Schaltkreis (Application-Specific integrated circuit (ASIC)).
  • Der South-Bridge-Chip 205, der SIO-Chip 203, der Speicher-Controller 207 und der Hauptspeicher 209 sind herkömmliche Komponenten.
  • Der Speicherstrom-Controller 211 ist ein herkömmlicher elektronischer Schalter oder ein herkömmlicher elektronischer Schaltkreis.
  • Das elektronische Stromspargerät 10 der vorliegenden Erfindung befindet sich auf dem Computer-Motherboard 20, alternativ kann das elektronische Stromspargerät 10 der vorliegenden Erfindung im SIO-Chip 203 des Computer-Motherboards 20 integriert sein.
  • In einer Ausführungsform ist der Systemstrom 201 eine Stromquelle einer ATX-Stromquellenschnittstelle (Anschluss) für das Computer-Motherboard 20, wobei die ATX-Stromquellenschnittstelle mit einem Stromkabel an das Netzteil 30 angeschlossen wird.
  • Ein eingebauter Speicher 1031a des Mikro-Controllers 1031 funktioniert als Firmware. Ein für die Ausführung der ersten, zweiten und dritten Funktion des zweiten Geräts 103 erforderlicher Code ist im eingebauten Speicher 1031a gespeichert. Der Mikro-Controller 1031 ist mit einem SM-Bus mit dem South-Bridge-Chip 205 verbunden, sodass die Firmware des Mikro-Controllers 1031 über den SM-Bus aktualisiert wird.
  • Damit das elektronische Stromspargerät 10 die Stromversorgung des South-Bridge-Chips 205 und des SIO-Chips 203 unterbricht, wird ein Code 40a zu einem BIOS 40 (Basic Input and Output System des Computer-Motherboards 20 der vorliegenden Erfindung hinzugefügt. Dieser Code 40a wird benötigt, um eine Kennzeichnung in einer Speichereinheit zu speichern, sobald sich das Computer-Motherboard 20 in einem ”Suspend to Memory”-Status befindet. Der Code 40a wird benötigt, um die Kennzeichnung jedes Mal dann zu prüfen, sobald die Stromversorgung des South-Bridge-Chips 205 und des SIO-Chips 203 wieder aufgenommen wird, um so festzustellen, ob ein vorhergehender Status des Computer-Motherboards 20 der ”Suspend to Memory”-Status war und bei positiver Erkennung den Aufwachvorgang aus dem ”Suspend to Memory”-Zustand und die Wiederherstellung ausführt.
  • Anhand 3 ist zu erkennen, dass ein Betriebssystem von Windows (z. B. WindowsTM of MicrosoftTM) bei einem ”Suspend to Memory”-Statusereignis (z. B. ACPI S3) auf dem Computer-Motherboard 20 die entsprechenden Daten in den Hauptspeicher 209 (S401) speichert. Dann wird die Kennzeichnung mit dem Code 40a im BIOS 40 (S402) der Speichereinheit 210 gespeichert. Danach informiert das Windows-Betriebssystem den South-Bridge-Chip 205 über das Auftreten eines ”Suspend to Memory”-Statusereignisses (S403). Als Reaktion auf die Benachrichtigung schaltet der South-Bridge-Chip 205 das Netzteil 30 mit einem Soft-Shut-Down aus, die Stromversorgung zum South-Bridge-Chip 205, dem SIO-Chip 203, dem SPI-ROM, dem LAN-Chip und dem Audio-Chip bleibt jedoch erhalten (S404). Dann führt das elektronische Stromspargerät 10 die oben beschriebene Stromsparfunktion aus, um die Stromversorgung zum South-Bridge-Chip 205, SIO-Chip 203, SPI-ROM, LAN-Chip und Audio-Chip zu unterbrechen. Der Speicherstrom-Controller 211 wechselt mit dem Speicherstrom-Steuersignal 103b zum zweiten Standby-Strom 30b, so dass die Stromversorgung des Speicher-Controllers 207 und des Hauptspeichers 209 aufrecht erhalten bleibt und nicht unterbrochen wird (S405).
  • Danach beendet das Computer-Motherboard 20 den S3-Status (S406).
  • Die in 3 abgebildeten Schritte S401, S403, S404 und S406 beziehen sich auf das bekannte Verfahren einer herkömmlichen Ausführungsform, mit einem S3-Ereignis umzugehen. Es ist zu beachten, dass die vorliegende Erfindung im Vergleich zur herkömmlichen Ausführungsform neue Schritte wie S402 und S405 umfasst, um die Stromsparfunktion des Computer-Motherboards 20 zu verbessern und das Auftretens eines S3-Ereignisses auf dem Computer-Motherboard 20 zu speichern.
  • 4 zeigt, dass bei Drücken des Benutzers auf den Stromschalter 105 für das Computer-Motherboard 20 ein Aufweckereignis aus einem ”Suspend to Memory”-Status und eine Wiederherstellung auftritt (z. B. tritt für das Computer-Motherboard 20 ein Ereignis ”Aufwachen aus ACPI S3 und Wiederherstellen S0” auf). Währenddessen führt das elektronische Stromspargerät 10 die oben beschriebene Strom-Wiederherstellungsfunktion aus, um die Stromversorgung zum South-Bridge-Chip 205, SIO-Chip 203, SPI-ROM, LAN-Chip und Audio-Chip (S501) wieder herzustellen. Bei S501 schaltet das elektronische Stromspargerät 10 den Speicherstrom-Controller 211 so, dass der Strom 30c mit dem Speicher-Controller 207 und dem Hauptspeicher 209 einen geschlossenen Stromkreis bildet. Dann wechselt der South-Bridge-Chip 205 in einen Power-on-Status (S502). Danach wird die Kennzeichnung vom Code 40a im BIOS 40 gelesen, um festzustellen, ob die Kennzeichnung gesetzt ist und ob bei einem TRUTH-Ergebnis (die Kennzeichnung ist gesetzt) der vorhergehende Status des Computer-Motherboard 20 der ”Suspend to Memory”-Status war. Dann sorgt der Code 40a dafür, dass der South-Bridge-Chip 205 ein Aufweckereignis aus dem ”Suspend to Memory”-Status (S503) ausführt. Bei S503 löscht der Code 40a weiterhin den Kennzeichnungswert. Danach liest das Betriebssystem Windows den Hauptspeicher 209 und stellt die entsprechenden Daten wieder her (S504). Zuletzt wacht das Computer-Motherboard 20 aus dem ”Suspend to Memory”-Status auf und stellt das System wieder her (S505).
  • Die in 4 dargestellten Schritte S502, S504 und S505 beziehen sich auf das bekannte Verfahren einer herkömmlichen Ausführungsform, das Computer-Motherboard aus einem ”Suspend to Memory”-Status aufzuwecken und das System wieder herzustellen. Es ist zu beachten, dass die vorliegende Erfindung im Vergleich zur herkömmlichen Ausführungsform neue Schritte wie S501 und S503 umfasst, um das Computer-Motherboard 20 aus einem ”Suspend to Memory”-Status aufzuwecken und das System wieder herzustellen, auch nachdem die Stromversorgung zum South-Bridge-Chip 205 und SIO-Chip 203 unterbrochen wurde.
  • Die Speichereinheit 210 ist ein eingebauter CMOS-Speicher auf dem Computer-Motherboard 20, ein eingebauter Embedded Controller (EC) eines Notebooks oder ein internes Register des zweiten Geräts 103.
  • Entsprechend der Offenbarung kann ein elektronisches Stromspargerät für Computer-Motherboards die Stromversorgung zu einem South-Bridge-Chip und einem SIO-Chip des Computer-Motherboards während eines ”Suspend to Memory”-Status unterbrechen, um Strom zu sparen, wobei das Computer-Motherboard in der Lage bleibt, aus dem S3-Zustand aufzuwachen und das System wieder herzustellen, welches die Vorteile und Eigenschaften der vorliegenden Erfindung sind.
  • Die obige Beschreibung dient dazu, die bevorzugten Ausführungsformen der vorliegenden Erfindung zu erläutern, wobei jedoch nicht der Umfang der Anwendung der vorliegenden Erfindung beschränkt werden soll. Fachlich versierte Personen sind in der Lage, offensichtliche Änderungen oder Modifikationen an der vorliegenden Erfindung auszuführen, ohne von der substantiellen Offenbarung der vorliegenden Erfindung abzuweichen.
  • 10
    Stromspargerät
    20
    Computer-Motherboard
    30
    Netzteil
    30a
    erster Standby-Strom
    30b
    zweiter Standby-Strom
    30c
    Strom
    40
    BIOS
    40a
    Code
    101
    erstes Gerät
    103
    zweites Gerät
    103a
    Leitungs-Steuerungssignal
    103b
    Stromsteuersignal
    1031
    Mikro-Controller
    1031a
    eingebauter Speicher
    1033
    Softstart-Schaltkreis
    1035
    Charge-Pump-Schaltkreis
    105
    Stromschalter
    105a
    Stromschaltsignal
    105a'
    Stromschaltsignal
    201
    Systemstrom
    203
    SIO-Chip
    205
    South-Bridge-Chip
    207
    Speicher-Controller
    209
    Hauptspeicher
    210
    Speichereinheit
    211
    Speicherstrom-Controller
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 6266776 [0003, 0003]

Claims (25)

  1. Elektronisches Stromspargerät für Computer-Motherboards in einem ”Suspend to Memory”-Status, aufweisend: ein erstes Gerät, das von einem zweiten Gerät gesteuert wird und so konfiguriert ist, dass es steuerbar feststellen kann, ob ein erster Standby-Strom mit einem South-Bridge-Chip oder einem SIO-Chip des Computer-Motherboards einen geschlossenen oder offenen Schaltkreis bildet, und ein zweites Gerät, welches ermittelt, ob sich das Computer-Motherboard in einem ”Suspend to Memory”-Status befindet, so dass der erste Standby-Strom bei positiver Erkennung mit dem South-Bridge-Chip und dem SIO-Chip unter der Steuerung des ersten Geräts einen unterbrochenen Schaltkreis bildet, und ob sich das Computer-Motherboard in einem ”Suspend to Memory”-Status befindet, so dass ein zweiter Standby-Strom bei positiver Erkennung mit dem South-Bridge-Chip und dem SIO-Chip einen geschlossenen Schaltkreis bildet, ein von einem Stromschalter erzeugtes Stromschaltsignal erhält und bewirkt, dass der erste Standby-Strom mit dem South-Bridge-Chip und dem SIO-Chips unter der Steuerung des ersten Geräts bei Empfang des Stromschaltsignals einen geschlossenen Schaltkreis bildet.
  2. Elektronisches Stromspargerät nach Anspruch 1, wobei der ”suspend to memory” state ein S3 state of Advanced Configuration and Power Interface (ACPI) ist.
  3. Elektronisches Stromspargerät nach Anspruch 1, das weiterhin einen Speicherstrom-Controller aufweist, um zur Stromquelle des Speicher-Controllers und Hauptspeichers zu schalten, wobei der Speicherstrom-Controller vom zweiten Gerät gesteuert wird und die Stromquelle des Speicher-Controllers und Hauptspeichers zum zweiten Standby-Strom schaltet, wenn sich das Computer-Motherboard im ”Suspend to Memory”-Status befindet.
  4. Elektronisches Stromspargerät nach Anspruch 1, wobei der erste Standby-Strom aus dem Standby-Strom aus einem Netzteil stammt.
  5. Elektronisches Stromspargerät nach Anspruch 1, wobei der zweite Standby-Strom aus dem Standby-Strom eines Netzteils stammt.
  6. Elektronisches Stromspargerät nach Anspruch 1, welches weiterhin einen Charge-Pump-Schaltkreis aufweist.
  7. Elektronisches Stromspargerät nach Anspruch 1, welches weiterhin einen Softstart-Schaltkreis aufweist.
  8. Elektronisches Stromspargerät nach Anspruch 1, wobei das elektronische Stromspargerät in den SIO-Chip (Super Input Output) integriert ist.
  9. Elektronisches Stromspargerät nach Anspruch 1, wobei das zweite Gerät ein Mikro-Controller oder ein ASIC (Application-Specific Integrated Circuit) ist.
  10. Elektronisches Stromspargerät nach Anspruch 1, wobei das zweite Gerät das Stromschaltsignal reproduziert und ein so reproduziertes Stromschaltsignal zum SIO-Chip sendet.
  11. Elektronisches Stromspargerät nach Anspruch 10, wobei das zweite Gerät das Stromschaltsignal reproduziert und ein so reproduziertes Stromschaltsignal zum SIO-Chip sendet, indem es einen Code zum Steuern einer Spannungsstufe an einem Ausgangsanschluss des zweiten Geräts ausführt.
  12. Computer-Motherboard, aufweisend: einen South-Bridge-Chip, der elektrisch mit einem ersten Gerät verbunden ist; einen SIO-Chip (Super Input Output), der elektrisch mit dem ersten Gerät verbunden ist; das erste Gerät, das von einem zweiten Gerät gesteuert wird und so konfiguriert ist, dass es steuerbar feststellen kann, ob ein erster Standby-Strom mit dem South-Bridge-Chip und dem SIO-Chip einen geschlossenen Schaltkreis bildet; das zweite Gerät, welches feststellt, ob sich das Computer-Motherboard im ”Suspend to Memory”-Status befindet, so dass der erste Standby-Strom mit dem South-Bridge-Chip und dem SIO-Chip unter der Steuerung des ersten Geräts bei positiver Erkennung einen unterbrochenen Schaltkreis bildet, und welches feststellt, ob sich das Computer-Motherboard in einem ”Suspend to Memory”-Status befindet, so dass ein zweiter Standby-Strom mit einem Speicher-Controller und einem Hauptspeicher des Computer-Motherboards bei einer positiven Erkennung einen geschlossenen Schaltkreis bildet, ein von einem Stromschalter erzeugtes Stromschaltsignal erhält und dafür sorgt, dass der erste Standby-Strom mit dem South-Bridge-Chip und dem SIO-Chip unter der Steuerung des ersten Geräts bei Empfang des Stromschaltsignals einen geschlossenen Stromkreis bildet; ein BIOS (Basic Input and Output System), aufweisend einen Code zum Speichern einer Kennzeichnung in einer Speichereinheit, sobald sich das Computer-Motherboard im ”Suspend to Memory”-Status befindet und zum Prüfen der Kennzeichnung, ob ein vorhergehender Status des Computer-Motherboards der ”Suspend to Memory”-Status war, sobald die Stromversorgung zum South-Bridge-Chip und SIO-Chip wieder hergestellt ist, und bei positiver Erkennung das Ausführen eines Aufweckvorgangs des Computer-Motherboards aus dem ”Suspend to Memory”-Status und der Systemwiederherstellung.
  13. Computer-Motherboard nach Anspruch 12, wobei der ”Suspend to Memory” der ACPI-Zustand S3 ist.
  14. Computer-Motherboard nach Anspruch 12, welches weiterhin einen Speicherstrom-Controller aufweist, um die Stromquelle des Speicher-Controllers und des Hauptspeichers zu schalten, wobei der Speicherstrom-Controller vom zweiten Gerät gesteuert wird und die Stromquelle des Speicher-Controllers und Hauptspeichers zum zweiten Standby-Strom schaltet, wenn sich das Computer-Motherboard im ”Suspend to Memory”-Status befindet.
  15. Computer-Motherboard nach Anspruch 12, welches weiterhin einen Charge-Pump-Schaltkreis besitzt.
  16. Computer-Motherboard nach Anspruch 12, welches weiterhin einen Softstart-Schaltkreis hat.
  17. Computer-Motherboard nach Anspruch 12, wobei das erste und das zweite Gerät im SIO-Chip (Super Input Output) integriert sind.
  18. Computer-Motherboard nach Anspruch 12, wobei das zweite Gerät ein Mikro-Controller oder ein ASIC (Application-specific Integrated Circuit) ist.
  19. Computer-Motherboard nach Anspruch 12, wobei das zweite Gerät das Stromschaltsignal reproduziert und das so erzeugte Stromschaltsignal zum SIO-Chip des Computer-Motherboard gesendet wird.
  20. Computer-Motherboard nach Anspruch 19, wobei das zweite Gerät den Code ausführt, um die Spannungsstufe an einem Ausgangsanschluss des zweiten Geräts zu steuern, so dass das zweite Gerät das Stromschaltsignal reproduziert und das so reproduzierte Stromschaltsignal zum SIO-Chip gesendet wird.
  21. Computer-Motherboard nach Anspruch 12, wobei die Speichereinheit ein eingebauter CMOS-Speicher des Computer-Motherboards, ein eingebauter Embedded-Controller (EC) eines Notebooks oder ein internes Register des zweiten Geräts ist.
  22. Computer-Motherboard, aufweisend: einen BIOS (Basic Input and Output System) mit einem Code zum Speichern einer Kennzeichnung in einer Speichereinheit, sobald sich das Computer-Motherboard in einem ”Suspend to Memory”-Status befindet, zum Feststellen, ob ein vorhergehender Status des Computer-Motherboards der ”Suspend to Memory”-Status ist, wenn die Stromversorgung zum South-Bridge-Chip und SIO-Chip wieder hergestellt wird, und zum Ausführen des Aufweckvorgangs aus dem ”Suspend to Memory”-Status und der Systemwiederherstellung.
  23. Computer-Motherboard nach Anspruch 22, wobei der ”Suspend to Memory” der ACPI-Zustand (Advanced Configuration and Power Interface) S3 ist.
  24. Computer-Motherboard nach Anspruch 22, wobei die Speichereinheit ein eingebauter CMOS-Speicher des Computer-Motherboards, ein eingebauter Embedded Controller (EC) eines Notebooks oder ein internes Register des zweiten Geräts ist.
  25. Computer-Motherboard nach Anspruch 22, weiterhin aufweisend einen Speicherstrom-Controller, mit dem die Stromquelle des Speicher-Controllers und des Hauptspeichers des Computer-Motherboards geschaltet wird, wobei der Speicherstrom-Controller die Stromquelle des Speicher-Controllers und des Hauptspeichers zu einem Standby-Strom schaltet, wenn sich das Computer-Motherboard in einem ”Suspend to Memory”-Status befindet, um die Stromversorgung zum Speicher-Controller und Hauptspeicher aufrecht zu erhalten.
DE202009011250U 2009-04-10 2009-08-18 Elektronisches Stromspargerät für Computer-Hauptplatinen (Motherboards) im "Standby-Speicher"-Zustand ("Suspend to Memory"-Status) Expired - Lifetime DE202009011250U1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/422,118 US8132032B2 (en) 2009-04-10 2009-04-10 Electronic device for reducing power consumption during sleep mode of computer motherboard and motherboard thereof
US12/422,118 2009-04-10

Publications (1)

Publication Number Publication Date
DE202009011250U1 true DE202009011250U1 (de) 2009-11-19

Family

ID=41335449

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202009011250U Expired - Lifetime DE202009011250U1 (de) 2009-04-10 2009-08-18 Elektronisches Stromspargerät für Computer-Hauptplatinen (Motherboards) im "Standby-Speicher"-Zustand ("Suspend to Memory"-Status)

Country Status (6)

Country Link
US (1) US8132032B2 (de)
EP (1) EP2239647B1 (de)
JP (1) JP5165652B2 (de)
CN (1) CN101859173B (de)
DE (1) DE202009011250U1 (de)
TW (2) TWI464571B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136791A (zh) * 2010-01-22 2011-07-27 环旭电子股份有限公司 电源控制电路
CN102314209A (zh) * 2010-07-06 2012-01-11 鸿富锦精密工业(深圳)有限公司 主机板电源控制电路
US20120042184A1 (en) * 2010-08-13 2012-02-16 Micro-Star International Corporation Limited Computer motherboard capable of reducing power consumption in suspend

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008054601A1 (de) * 2008-12-14 2010-06-24 Getac Technology Corp. Festplattentemperaturüberwachungseinrichtung und Festplattentemperaturüberwachungsverfahren
US20100332870A1 (en) * 2009-06-25 2010-12-30 Micro-Star International Co., Ltd. Electronic device for reducing power consumption of computer motherboard and motherboard thereof
CN201780549U (zh) * 2010-08-16 2011-03-30 鸿富锦精密工业(深圳)有限公司 多状态开关控制装置及系统
CN102375522A (zh) * 2010-08-27 2012-03-14 鸿富锦精密工业(深圳)有限公司 电子装置供电系统
CN102566656A (zh) * 2010-12-20 2012-07-11 鸿富锦精密工业(深圳)有限公司 计算机主板
WO2012126345A1 (zh) * 2011-03-23 2012-09-27 联想(北京)有限公司 计算机的启动方法、启动装置、状态转换方法和状态转换装置
CN102799252A (zh) * 2011-05-26 2012-11-28 华硕电脑股份有限公司 电脑装置及其电源产生器
CN102360244A (zh) * 2011-09-28 2012-02-22 深圳市卓怡恒通电脑科技有限公司 用于延长电脑待机时间的待机方法
TWI459289B (zh) * 2012-01-03 2014-11-01 Sk Hynix Inc Embedded memory card control system with no power sleep mode and its embedded memory card
CN103197750B (zh) * 2012-01-09 2015-10-28 爱思开海力士有限公司 内嵌式记忆卡控制系统及其内嵌式记忆卡
JP5975662B2 (ja) * 2012-02-06 2016-08-23 キヤノン株式会社 画像形成装置及び画像形成装置の制御方法
CN103455127B (zh) * 2012-05-29 2016-02-03 国基电子(上海)有限公司 电源监控装置、电子装置及其电源监控方法
CN103885861A (zh) * 2012-12-22 2014-06-25 鸿富锦精密工业(武汉)有限公司 用于电子装置启动测试的测试装置
US9268699B2 (en) * 2013-06-03 2016-02-23 Samsung Electronics Co., Ltd. Dynamic cache allocation in a solid state drive environment
CN104345850B (zh) * 2013-08-09 2018-05-08 瑞祺电通股份有限公司 智能型自动开机装置
US9891696B2 (en) 2014-10-03 2018-02-13 Google Llc Intelligent device wakeup
TWI547796B (zh) * 2014-11-13 2016-09-01 鴻海精密工業股份有限公司 主機板供電電路
CN105652995A (zh) * 2014-11-13 2016-06-08 鸿富锦精密工业(武汉)有限公司 主板供电电路
CN105700654B (zh) * 2014-11-28 2020-04-17 鸿富锦精密工业(武汉)有限公司 电子设备及防止带电操作主机板的电路
CN104539018B (zh) * 2014-12-26 2017-12-22 英华达(上海)科技有限公司 电子装置及省电方法
TWI563373B (en) * 2015-03-20 2016-12-21 Giga Byte Tech Co Ltd Motherboard with backup power
CN106155250B (zh) * 2015-04-17 2019-08-06 鸿富锦精密工业(武汉)有限公司 电脑回复电路
CN107807728B (zh) * 2016-09-09 2020-07-21 佛山市顺德区顺达电脑厂有限公司 关机放电系统
KR101972917B1 (ko) * 2018-12-26 2019-04-26 (주)엠텍정보 컴퓨터 유휴자원에 따라 자동으로 레지스트리 설정 값을 제어하는 에너지 절감 방법
CN110570644B (zh) * 2019-09-24 2020-09-22 广州华端科技有限公司 遥控装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266776B1 (en) 1997-11-28 2001-07-24 Kabushiki Kaisha Toshiba ACPI sleep control

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10149236A (ja) * 1996-11-15 1998-06-02 Nec Corp ハイバーネーションリカバリー方法
JP3943665B2 (ja) * 1997-09-01 2007-07-11 株式会社東芝 スリープ制御方法、およびイベント通知方法
US6308278B1 (en) * 1997-12-29 2001-10-23 Intel Corporation Supplying standby voltage to memory and wakeup circuitry to wake a computer from a low power mode
JP3851736B2 (ja) * 1999-01-12 2006-11-29 株式会社東芝 電子機器およびそのシステム起動方法
TW448352B (en) * 1999-09-06 2001-08-01 Via Tech Inc Power-saving device and method for suspend to RAM
JP2003196096A (ja) * 2001-12-07 2003-07-11 Internatl Business Mach Corp <Ibm> コンピュータシステム、その起動制御方法及びプログラム
JP3777136B2 (ja) * 2002-04-01 2006-05-24 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ装置、データのデッドコピー方法、プログラム、コンピュータ装置の稼動方法
TWI224728B (en) * 2002-10-03 2004-12-01 Via Tech Inc Method and related apparatus for maintaining stored data of a dynamic random access memory
US20050044449A1 (en) * 2003-08-19 2005-02-24 Dunstan Robert A. Power button and device wake event processing methods in the absence of AC power
US7089433B2 (en) * 2003-09-26 2006-08-08 Dell Products L.P. Method and system for operating system quiescent state
CN100397370C (zh) * 2004-11-22 2008-06-25 威盛电子股份有限公司 动态介面协定支援装置与方法
JP2007133564A (ja) * 2005-11-09 2007-05-31 Canon Inc 情報処理装置
TWI303763B (en) * 2006-01-25 2008-12-01 Via Tech Inc Device and method for controlling refresh rate of memory
JP2007249660A (ja) * 2006-03-16 2007-09-27 Toshiba Corp 情報処理装置およびシステムステート制御方法
JP4459946B2 (ja) * 2006-11-21 2010-04-28 レノボ・シンガポール・プライベート・リミテッド 携帯式コンピュータおよび動作モードの制御方法
TWI385507B (zh) * 2007-08-15 2013-02-11 Via Tech Inc 資料傳輸速率調整方法與裝置以及具有資料傳輸速率調整功能之電腦系統
US20090106573A1 (en) * 2007-10-18 2009-04-23 Inventec Corporation Power saving method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266776B1 (en) 1997-11-28 2001-07-24 Kabushiki Kaisha Toshiba ACPI sleep control

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136791A (zh) * 2010-01-22 2011-07-27 环旭电子股份有限公司 电源控制电路
CN102314209A (zh) * 2010-07-06 2012-01-11 鸿富锦精密工业(深圳)有限公司 主机板电源控制电路
CN102314209B (zh) * 2010-07-06 2014-08-27 南京亚士德科技有限公司 主机板电源控制电路
US20120042184A1 (en) * 2010-08-13 2012-02-16 Micro-Star International Corporation Limited Computer motherboard capable of reducing power consumption in suspend

Also Published As

Publication number Publication date
CN101859173A (zh) 2010-10-13
EP2239647A2 (de) 2010-10-13
EP2239647A3 (de) 2011-10-26
US8132032B2 (en) 2012-03-06
US20100262849A1 (en) 2010-10-14
JP2010250792A (ja) 2010-11-04
TWI464571B (zh) 2014-12-11
EP2239647B1 (de) 2014-11-26
CN101859173B (zh) 2013-06-26
TW201037504A (en) 2010-10-16
JP5165652B2 (ja) 2013-03-21
TW201003378A (en) 2010-01-16

Similar Documents

Publication Publication Date Title
DE202009011250U1 (de) Elektronisches Stromspargerät für Computer-Hauptplatinen (Motherboards) im &#34;Standby-Speicher&#34;-Zustand (&#34;Suspend to Memory&#34;-Status)
DE102012212441B4 (de) Verfahren zum Eintreten in und Verlassen eines Schlafmodus in einer Graphikverarbeitungseinheit
DE60315236T2 (de) Vorrichtung und Verfahren zur Erhaltung des Datenzustands eines Personal Computers im Standby-Modus im Fall einer Unterbrechung der Wechselstromversorgung
JP5707321B2 (ja) スリーププロセッサ
DE102010002636B4 (de) Reduktion des Stromverbrauchs in einem Mikrocontroller
DE60128396T9 (de) Computer-peripheriegerät, das betreibbar bleibt, wenn die operationen des zentralprozessors suspendiert werden
DE112007001987B4 (de) Überführen einer Rechenplattform in einen Systemzustand niedriger Leistung
DE102014003704B4 (de) Plattform-agnostisches Powermanagement
JP3150567U (ja) コンピューターマザーボードのシャットダウン時の電力消費を減少させる電子装置
EP2267575B1 (de) Elektronische Vorrichtung zur Verringerung des Energieverbrauchs einer Computerhauptplatine und Hauptplatine damit
DE112007003113B4 (de) Reduzieren von Leerlauf-Verlustleistung in einem integrierten Schaltkreis
DE112015006117B4 (de) Halbleiterlaufwerk mit selbstaktualisierungsenergiesparmodus
DE102010032758A1 (de) Computersystem, Verfahren zum Programmieren einer Echtzeituhr und Computerprogrammprodukt
US20120042184A1 (en) Computer motherboard capable of reducing power consumption in suspend
DE112011105700T5 (de) Schneller Ruhezustand- und schnelle Wiederinbetriebnahme für eine Plattform von Computersystem
EP2159667B1 (de) Computersystem und Verfahren zum Energie sparenden Betrieb eines Computersystems
CN101907914A (zh) 电脑电源开启信号控制电路
CN1971481A (zh) 电脑周边设备供电装置的驱动电路
DE102015202513A1 (de) Vorrichtung und Verfahren zur Datenspeicherung sowie Datenverarbeitungssystem damit
CN101625588B (zh) Pwm控制器供电电路
US10289492B2 (en) System for data retention and method of operating system
DE102004053159A1 (de) Mikrocontrollersystem
DE102013106699B3 (de) Computersystem mit einem Abwesenheitsmodus
US10564701B2 (en) System and method for operating a microcomputer in sleep-mode and awake mode with low power event processing
DE102008049584B4 (de) Verfahren und Anordnungen zur Durchführung von zusätzlicher Mail-Übertragung oder Verwaltung

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 20091224

R081 Change of applicant/patentee

Owner name: MICRO-STAR INTERNATIONAL CO., LTD., JUNG-HO CI, TW

Free format text: FORMER OWNER: CHEN, CHUNG-WEN, TAIPEI, TW

Effective date: 20091202

R081 Change of applicant/patentee

Owner name: MICRO-STAR INTERNATIONAL CO., LTD., JUNG-HO CI, TW

Free format text: FORMER OWNER: CHUNG-WEN CHEN,CHUN-TE YEH, , TW

Effective date: 20110217

Owner name: MICRO-STAR INTERNATIONAL CO., LTD., JUNG-HO CI, TW

Free format text: FORMER OWNERS: CHEN, CHUNG-WEN, TAIPEI, TW; YEH, CHUN-TE, TAIPEI, TW

Effective date: 20110217

R150 Utility model maintained after payment of first maintenance fee after three years
R150 Utility model maintained after payment of first maintenance fee after three years

Effective date: 20120522

R151 Utility model maintained after payment of second maintenance fee after six years
R152 Utility model maintained after payment of third maintenance fee after eight years
R071 Expiry of right