DE202011000745U1

DE202011000745U1 - Computer-Hauptplatine zur Reduzierung des Energieverbrauchs im Bereitschaftszustand

Info

Publication number: DE202011000745U1
Application number: DE202011000745U
Authority: DE
Original assignee: Micro Star International Co Ltd
Current assignee: Micro Star International Co Ltd
Priority date: 2010-08-13
Filing date: 2011-03-31
Publication date: 2011-09-05
Anticipated expiration: 2021-04-01
Also published as: JP3168471U; US20120042184A1; TWM412423U

Abstract

Computer-Hauptplatine, die geeignet ist, den Energieverbrauch in einem Bereitschaftszustand (S3) zu reduzieren, wobei die Computer-Hauptplatine (10) mit einem Netzteil (30) elektrisch verbunden ist und wenigstens aufweist: eine CPU-(Central Processing Unit)Buchse zum Anbringen einer CPU (101) darin, eine Speicher-Steuereinrichtung (102), einen PCH (Platform Controller Hub) (103), einen SIO-(Super Input Output)Chip (104), einen Kommunikations-Chip (105), eine Mehrzahl von Hauptspeicher-Buchsen zum Anschließen eines Hauptspeichers (106), der von dynamischen Arbeitsspeichern mit einer automatischen Selbstaktualisierungsfunktion gebildet wird, ein BIOS (Basic Input Output System) (107), ein Hauptspeicher-Energiezufuhrmodul (108), das geeignet ist, dem Hauptspeicher (106) in einem ASW-(Active Sleep Power Well)Modus kontinuierlich Energie zuzuführen, einem Teil von Bauteilen betreffend einen DSW-(Deep Sleep Power Well)Modus in dem PCH (103) im DSW-Modus kontinuierlich Energie zuzuführen, und den Hauptspeicher (106) im DSW-Modus abzuschalten, und eine Energiespar-Steuervorrichtung (21), die mit dem PCH (103) elektrisch verbunden ist, zum Befehlen einer Ein/Aus-Schaltvorrichtung (23), einen...

Description

Die Erfindung betrifft eine Computer-Hauptplatine, und insbesondere eine Computer-Hauptplatine zur größeren Energieeinsparung im Bereitschaftszustand.
Mit Bezug auf 1 verbraucht ein Teil der Chips einer herkömmlichen Computer-Hauptplatine 1 beim Eintritt in einen Bereitschaftszustand S3 einer ACPI (Advanced Configuration and Power Interface) noch kontinuierlich Strom, obwohl die Computer-Hauptplatine 1 in einen Energiesparmodus eingetreten ist. Zum Beispiel verbrauchen ein Hauptspeicher, ein PCH (Platform Controller Hub) oder Southbridge-Chip, ein SIO-(Super Input Output)Chip und eine Speichersteuereinrichtung Energie, und sogar eine CPU (Central Processing Unit) mit der darin eingebauten Speichersteuereinrichtung verbraucht Energie, so dass der Energieverbrauch nicht mehr wirksam reduziert werden kann. Um bei der herkömmlichen Computer-Hauptplatine 1 Energie zu sparen, werden Energiequellen von energieverbrauchenden Bauteilen durch individuelle Steuerung abgeschaltet, oder die energieverbrauchenden Bauteile werden auch lediglich durch Programmsteuerung in einen Ruhemodus gebracht, so dass der Energieverbrauch reduziert wird. Jedoch wird der PCH oder Southbridge-Chip zur Steuerung der ACPI verwendet, der SIO-Chip wird zur Steuerung des Ein- und Aus-Zustands des Computers verwendet, und sowohl der PCH als auch der SIO-Chip können in einem Bereitschaftszustand nicht abgeschaltet werden. Die Entwicklungsverfahren sind für Computer-Hauptplatinen mit unterschiedlichen Chipsätzen verschieden, wobei unterschiedliche Bauteile der Computer-Hauptplatine berücksichtigt und unterschiedliche Steuerungsverfahren entwickelt werden müssen, die kompliziert und kostenaufwendig sind und nicht bei anderen Gestaltungen verwendet werden können. Infolgedessen sind ein hoher Arbeitsaufwand und eine lange Zeit für den Entwicklungsprozess erforderlich, so dass die Herstellungskosten erhöht werden.
Gegenwärtig werden bei den neuesten Desktop- und Notebook-Computerplattformen von Intel^TM Corporation zwei Modi, d. h. ein ASW-(Active Sleep Power Well)Modus und ein DSW-(Deep Sleep Power Well)Modus als Energiemanagementmodi neu hinzugefügt. In dem ASW-Modus kann, wenn das Computersystem in den S3-Modus eintritt und ein Netzwerk-Chip von Intel^TM Corporation verwendet wird, das Computersystem auch mehrere Fernüberwachungs- und Managementfunktionen für Netzwerkmanager bereitstellen, allerdings verbrauchen zu dieser Zeit Bauteile betreffend einen ME (Management Engine), wie den Speicher, den Netzwerk-Chip und den SIO-Chip, kontinuierlich Energie. Jedoch kann in dem ASW-Modus, wenn beim Eintritt des Computersystems in den S3-Modus keine Funktionen eines LAN (Local Area Network) oder des ME von Intel^TM verwendet werden, eine Energiequelle des ME des PCH oder Southbrigde-Chips abgeschaltet werden. Allerdings verbrauchen noch der PCH oder Southbridge-Chip, der Hauptspeicher, der Netzwerk-Chip und der SIO-Chip kontinuierlich kontinuierlich Energie. In dem DSW-Modus kann, wenn das Computersystem in einen DeepS4- oder DeepS5-Modus eintritt, das Computersystem sämtliche unnötige Energie abschalten, wobei Energie lediglich in Bauteilen betreffend einen Reaktivierungsmechanismus (wake up) in dem PCH oder Southbridge-Chip verbleibt, was bedeutet, dass das Computersystem lediglich einen RTC-(Real Time Clock)Chip und einen Ein/Aus-Schalter hat, der zum Reaktivieren des Computersystems belassen wird, und andere Reaktivierungsverfahren werden nicht berücksichtigt. Daher sind, obwohl der Effekt der Reduzierung des Energieverbrauchs und der Einsparung von Energie weiter erzielt wird, keine schnelle Verbesserung und Energieeinsparung abzusehen.

Die folgende Tabelle zeigt den Energieverbrauch von elektronischen Bauteilen auf der herkömmlichen Computer-Hauptplatine gemäß der ACPI-Spezifikation von Intel^TM.

Bauteile, die in dem jeweiligen Zustand noch mit Energie versorgt werden	Bauteile, die mit Energie zu versorgen sind	G3	DeepSx	Sx/Moff	M3	S0/M0
EIN-Zustand	Alle Bauteile zum normalen Ausführen des S0-Zustands	Aus	Aus	Aus	Aus	Ein
ASW-Zustand	Alle Bauteile des ME-Subsystems, einschließlich SRAM, LAN MAC und I/O	Aus	Aus	Aus	Ein	Ein
Bereitschafts-Zustand	Herkömmliche Reaktivierungslogik und Kontext zur Fortsetzung aus dem Sx-Zustand	Aus	Aus	Ein	Ein	Ein
DSW-Zustand	Basisreaktivierungsquelle, wie Ein/Aus-Schalter und RTC-Alarm	Aus	Ein	Ein	Ein	Ein
AUS-Zustand	RTC-Uhr, CMOS, Basiskontext, der nach dem G3-Zustand zu verwenden ist	Ein	Ein	Ein	Ein	Ein

Die US 6,266,776 B1 mit dem Titel „ACPI Sleep Control” offenbart, dass eine Änderung des Zustands einer internen Batterie oder des Zustands einer externen Energiezufuhr von einer eingebauten Steuereinrichtung erfasst werden kann, das Betriebssystem mittels eines Energiemanagement-Ereignissignals POWER_PME und einer SCI-Unterbrechung von dieser Änderung informiert wird, und dementsprechend der momentane Zustand des Betriebssystems in einen anderen Zustand geändert wird. Jedoch werden zumindest der Southbridge-Chip und der SIO-Chip der Computer-Hauptplatine in dem S3-Zustand der ACPI nicht mehr mit Energie versorgt, um Energie zu sparen.
Mit der Erfindung wird eine verbesserte Computer-Hauptplatine geschaffen, bei welcher der Energieverbrauch in einem Bereitschaftszustand verringert wird.
Bei einer Computer-Hauptplatine gemäß der Erfindung wird in einem Bereitschaftszustand die Energiezufuhr lediglich zu einem Hauptspeicher, einem Teil von Bauteilen betreffend einen DSW-Modus in einem PCH, einer Energiespar-Steuervorrichtung und einer Ein/Aus-Schaltvorrichtung kontinuierlich aufrechterhalten, während alle anderen Bauteile abgeschaltet sein können, und die Computer-Hauptplatine gemäß der Erfindung hat noch die Fähigkeit des Reaktivierens und Fortsetzens aus einem S3-Zustand derart, dass mehr Energie eingespart wird.
Die Computer-Hauptplatine gemäß der Erfindung ist geeignet, den Energieverbrauch in einem Bereitschaftszustand zu reduzieren. Die Computer-Hauptplatine ist mit einem Netzteil elektrisch verbunden und weist wenigstens auf: eine CPU-Buchse zum Anbringen einer CPU darin, eine Speicher-Steuereinrichtung, einen PCH, einen SIO-Chip, einen Kommunikations-Chip, eine Mehrzahl von Hauptspeicher-Buchsen zum Anschließen eines Hauptspeichers, der von dynamischen Arbeitsspeichern mit einer automatischen Selbstaktualisierungsfunktion gebildet wird, ein Hauptspeicher-Energiezufuhrmodul, und ein BIOS (Basic Input Output System). Das Hauptspeicher-Energiezufuhrmodul ist geeignet, dem Hauptspeicher in einem ASW-Modus kontinuierlich Energie zuzuführen, einem Teil von Bauteilen betreffend einen DSW-Modus in dem PCH im DSW-Modus kontinuierlich Energie zuzuführen, und den Hauptspeicher im DSW-Modus abzuschalten. Die Computer-Hauptplatine weist ferner auf: eine Energiespar-Steuervorrichtung, die mit dem PCH elektrisch verbunden ist, zum Befehlen einer Ein/Aus-Schaltvorrichtung, einen offenen Stromkreis zu bilden, wenn bestimmt wird, dass die Computer-Hauptplatine in einem Zustand zwischen dem ASW-Modus und dem DSW-Modus ist, zum Empfangen eines Ein/Aus-Schaltsignals, das von einem Ein/Aus-Schalter erzeugt wird, und zum Befehlen der Ein/Aus-Schaltvorrichtung, nach dem Empfangen des Ein/Aus-Schaltsignals einen geschlossenen Stromkreis zu bilden, wobei die Ein/Aus-Schaltvorrichtung von der Energiespar-Steuervorrichtung gesteuert wird, wobei ein Eingang der Ein/Aus-Schaltvorrichtung mit dem Netzteil elektrisch verbunden ist, und ein Ausgang der Ein/Aus-Schaltvorrichtung wenigstens mit Stromanschlussstiften der CPU, der Speicher-Steuereinrichtung, des PCH, des SIO-Chips und des Kommunikations-Chips elektrisch verbunden ist. Dadurch sind, wenn die Ein/Aus-Schaltvorrichtung einen offenen Stromkreis bildet, die Stromanschlussstifte mit dem Ausgang der Ein/Aus-Schaltvorrichtung elektrisch verbunden und bilden auf diese Weise einen offenen Stromkreis mit dem Netzteil, und wenn die Ein/Aus-Schaltvorrichtung einen geschlossenen Stromkreis bildet, sind die Stromanschlussstifte mit dem Ausgang der Ein/Aus-Schaltvorrichtung elektrisch verbunden und bilden auf diese Weise einen geschlossenen Stromkreis mit dem Netzteil.
Die Erfindung wird mit Bezug auf die Zeichnung näher erläutert. In der Zeichnung zeigen:
1 eine schematische Strukturansicht einer herkömmlichen Comupter-Hauptplatine zur Reduzierung des Energieverbrauchs in einem Bereitschaftszustand;
2 eine schematische Ansicht der Beziehungen zwischen einem neu hinzugefügten DS3W-Energiesparmodus der Computer-Hauptplatine und den ursprünglichen Energiesparmodi gemäß der Erfindung;
3 eine schematische Strukturansicht einer Computer-Hauptplatine zur Reduzierung des Energieverbrauchs gemäß der Erfindung;
4 eine spezielle Ausführungsform der Computer-Hauptplatine aus 3;
5 ein Flussdiagramm der Verarbeitung eines DS3W-Ereignisses mittels einer Computer-Hauptplatine gemäß der Erfindung;
6 ein Flussdiagramm der Verarbeitung einer Reaktivierung und Fortsetzung aus einem DS3W-Zustand mittels der Computer-Hauptplatine gemäß der Erfindung;
7 ein Flussdiagramm des Eintritts in den DS3W-Zustand mittels der Computer-Hauptplatine gemäß der Erfindung; und
8 ein Flussdiagramm des Fortsetzens aus dem DS3W-Zustand mittels der Computer-Hauptplatine gemäß der Erfindung.
Aus der Tabelle des Energieverbrauchs von elektronischen Bauteilen auf einer herkömmlichen Computer-Hauptplatine gemäß der ACPI-Spezifikation von Intel^TM ist ersichtlich, dass, obwohl Intel^TM ASW- und DSW-Energiesparmodi bereitstellt, die beschriebenen Nachteile des Standes der Technik noch vorhanden sind. Daher wird mit der Erfindung ein neuer Energiesparmodus unter den ASW- und DSW-Energiesparmodi von Intel^TM bereitgestellt, mit dem das Computersystem in einer energiesparenderen Weise schneller reaktiviert werden kann. Mit Bezug auf die 2 und 3 weist eine Computer-Hauptplatine 10 gemäß der Erfindung einen neu hinzugefügten DS3W-Energiesparmodus 10a auf. Wenn die Computer-Hauptplatine 10 in den DS3W-Energiesparmodus gemäß der Erfindung eintritt, verbrauchen lediglich ein Hauptspeicher, eine Energiespar-Steuereinrichtung 21, eine Ein/Aus-Schaltvorrichtung 23 und ein Teil von Bauteilen betreffend einen DSW-Modus in einem PCH 103 (nachfolgend als PCH-interne Bauteile 103a, bezeichnet) kontinuierlich Energie, während alle anderen energieverbrauchenden Bauteile abgeschaltet sind, und zu dieser Zeit können nur ein RTC und ein Ein/Aus-Schalter das Computersystem reaktivieren. Die Computer-Hauptplatine 10 mit dem DS3W-Energiesparmodus 10a gemäß der Erfindung stellt eine Energiesparfunktion für den Benutzer zur Auswahl bereit, ohne auf die Funktion des Computersystems einzuwirken, d. h. es wird eine neue Wahlmöglichkeit der Energiesparfunktion unter den ASW- und DSW-Energiesparmodi hinzugefügt, wodurch eine weitere Energieeinsparung und Kohlenstoffreduktion erreicht wird.
Mit Bezug auf die 3 und 4 sind zur Vereinfachung der Beschreibung und des Verständnisses der Erfindung lediglich die Hardware-Bauteile der Computer-Hauptplatine 10 gezeigt, welche die Erfindung direkt betreffen, und die anderen nicht direkt auf die Erfindung bezogenen Bauteile sind weggelassen. Infolge der Gestaltung der Energiespar-Steuervorrichtung 21 und der Ein/Aus-Schaltvorrichtung 23 kann mit der Computer-Hauptplatine 10 gemäß der Erfindung mehr Energie als mit dem ASW-Modus eingespart werden. Gleichzeitig wird mit der Erfindung das bei dem herkömmlichen Computer auftretende Problem behoben, dass die Energiezufuhr an dem PCH 103 oder Southbridge-Chip und einem SIO-Chip 104 in dem ASW-Zustand nicht abgeschaltet werden kann. Andererseits wird mit der Computer-Hauptplatine 10 gemäß der Erfindung das Problem behoben, dass das Computersystem in dem DSW-Zustand nicht reaktiviert werden kann.
Die Energiespar-Steuervorrichtung 21 weist im Wesentlichen drei Steuersignalleitungen zum Ausgeben eines DSLP_S3#-Signals, eines GPIO-Signals und eines Steuersignals 211 auf. Das DSLP_S3#-Signal wird zum Aufrechterhalten einer Energiezufuhr des Hauptspeichers 106 in einem DS3W-Zustand verwendet. Das GPIO-Signal wird zum Rückstellen des Hauptspeichers 106 verwendet, und das Steuersignal 211 wird zum Bestimmen des Ein- und Aus-Zustands der Ein/Aus-Schaltvorrichtung 23 verwendet.
Bei der Computer-Hauptplatine 10 gemäß der Erfindung ist im Wesentlichen die Gestaltung der Energiespar-Steuervorrichtung 21 und der Ein/Aus-Schaltvorrichtung 23 hinzugefügt, und die Energie der Energiespar-Steuervorrichtung 21 und der Ein/Aus-Schaltvorrichtung 23 wird von einem Netzteil 30 zugeführt, welches nachfolgend beschrieben ist. Die Computer-Hauptplatine 10 gemäß der Erfindung weist ferner wenigstens auf: eine CPU-Buchse zum Anbringen einer CPU 101 darin, eine Speicher-Steuereinrichtung 102, einen PCH 103, einen SIO-Chip 104, einen Kommunikations-Chip 105, eine Mehrzahl von Hauptspeicher-Buchsen zum Anschließen eines Hauptspeichers 106, der von dynamischen Arbeitsspeichern mit einer automatischen Selbstaktualisierungsfunktion gebildet wird, ein Hauptspeicher-Energiezufuhrmodul 108, und ein BIOS (Basic Input Output System) 107. Der PCH 103 kann auch durch einen Southbridge-Chip ersetzt werden. Zum besseren Verständnis der Erfindung sind die CPU 101, die Speicher-Steuereinrichtung 102 und der PCH 103 oder Southbridge-Chip, die bei der Computer-Hauptplatine 10 gemäß der bevorzugten Ausführungsform der Erfindung verwendet werden, alles Produkte von Intel^TM Corporation. Der Kommunikations-Chip 105 kann direkt ein herkömmlicher relevanter Chip, wie ein herkömmlicher drahtgebundener Netzwerk-Chip oder ein herkömmlicher drahtloser Netwerk-Chip, sein. Der SIO-Chip 104 kann auch direkt ein herkömmlicher relevanter Chip sein. Der Hauptspeicher 106 verwendet z. B. mehr als ein Doppelreihen-Speichermodul (DIMM), das von einem DDR3-Speicher gebildet wird.
Die Ein/Aus-Schaltvorrichtung 23 wird von der Energiespar-Steuervorrichtung 21 gesteuert. Ein Steueranschluss 231 der Ein/Aus-Schaltvorrichtung 23 ist mit der Energiespar-Steuervorrichtung 21 verbunden, um ein Steuersignal 211 der Energiespar-Steuervorrichtung 21 zu empfangen. Ein Eingang 233 der Ein/Aus-Schaltvorrichtung 23 ist mit dem Netzteil 30 elektrisch verbunden, und ein Ausgang 235 der Ein/Aus-Schaltvorrichtung 23 ist wenigstens mit Stromanschlussstiften der CPU 101, der Speicher-Steuereinrichtung 102, des PCH 103, des SIO-Chips 104 und des Kommunikations-Chips 105 elektrisch verbunden.
Eine Funktion der Energiespar-Steuervorrichtung 21 ist es, ein Ein/Aus-Schaltsignal 40a zu empfangen, das von einem Ein/Aus-Schalter 40 erzeugt wird. Eine andere Funktion der Energiespar-Steuervorrichtung 21 ist es, ein Steuersignal 211 eines ersten Spannungspegels auszugeben, wenn bestimmt wird, dass die Computer-Hauptplatine 10 in dem DS3W-Zustand ist, so dass der Ein/Aus-Schaltvorrichtung 23 befohlen wird, einen offenen Stromkreis zu bilden. Noch eine andere Funktion der Energiespar-Steuervorrichtung 21 ist es, das Steuersignal 211 eines zweiten Spannungspegels auszugeben, wenn das Ein/Aus-Schaltsignal 40a empfangen wird, so dass der Ein/Aus-Schaltvorrichtung 23 befohlen wird, einen geschlossenen Stromkreis zu bilden. Der erste Spannungspegel und der zweite Spannungspegel sind unterschiedliche Spannungswerte.
Die Energiespar-Steuervorrichtung 21 ist mit dem PCH 103 oder Soutbridge-Chip elektrisch verbunden. Die Energiespar-Steuervorrichtung 21 bestimmt mittels eines SLP_S3#-Signals und eines SLP-S4#-Signals, die von dem PCH 103 oder Southbridge-Chip gesendet werden, ob das Computersystem in einen S3-Modus eintritt. Wenn das SLP-S3#-Signal auf einem niedrigen Pegel ist und das SLP-S3#-Signal auf einem hohen Pegel ist, bestimmt die Energiespar-Steuervorrichtung 21, dass das Computersystem in den S3-Modus eintritt. Durch Anwendung der BIOS-Einstellung kann die Energiespar-Steuervorrichtung 21 auch ihr DS3W-Register erstellen.
Wenn die Ein/Aus-Schaltvorrichtung 23 im Zustand eines offenen Stromkreises ist, sind die Stromanschlussstifte mit dem Ausgang 235 der Ein/Aus-Schaltvorrichtung 23 derart elektrisch verbunden, dass ein offener Stromkreis mit dem Netzteil 30 gebildet wird, d. h. die CPU 101, die Speichersteuereinrichtung 102, der PCH 103, der SIO-Chip 104 und der Kommunikations-Chip 105 sind alle abgeschaltet. Wenn die Ein/Aus-Schaltvorrichtung 23 im Zustand eines geschlossenen Stromkreises ist, sind die Stromanschlussstifte mit dem Ausgang 235 der Ein/Aus-Schaltvorrichtung 23 derart elektrisch verbunden, dass ein geschlossener Stromkreis mit dem Netzteil 30 gebildet wird, d. h. die Energiezufuhr zu der CPU 101, der Speicher-Steuereinrichtung 102, dem PCH 103, dem SIO-Chip 104 und dem Kommunikations-Chip 105 wird fortgesetzt.
Mit Bezug auf 4 ist die Energiespar-Steuervorrichtung 21 in den SIO-Chip 104 integriert. Die Ein/Aus-Schaltvorrichtung 23 ist in Reihe zwischen dem Netzteil 30 und einem Pulsweitenmodulationsschaltungs-(PWM SW)Energiezufuhrmodul 110 mit diesen verbunden. Die von dem PWM SW-Energiezufuhrmodul 110 gewandelte Spannung wird zumindest der CPU 101, der Speicher-Steuereinrichtung 102, dem PCH 103, dem SIO-Chip 104 und dem Kommunikations-Chip 105 zugeführt. Wenn ein Feldeffekttransistor (MOSFET) 232 in einem Aus-Zustand ist, bildet das PWM SW-Energiezufuhrmodul 110 einen offenen Stromkreis mit der Ein/Aus-Schaltvorrichtung 23. Wenn der Feldeffekttransistor (MOSFET) 232 in einem Ein-Zustand ist, bildet das PWM SW-Energiezufuhrmodul 110 einen geschlossenen Stromkreis mit der Ein/Aus-Schaltvorrichtung 23. Die Energiespar-Steuervorrichtung 21 gibt Steuersignale 211 von unterschiedlichen Spannungspegeln an einen Steueranschluss (Gate) des MOSFET 232 aus, so dass der MOSFET 232 zwischen einem Aus-Zustand und einem Ein-Zustand schalten kann.
In der CPU 101 in 4 ist die Speicher-Steuereinrichtung 102 eingebaut. Wenn die Computer-Hauptplatine 10 in dem DS3W-Zustand ist, wird lediglich die Energiezufuhr zu den DDR3 DIMMs 106, den internen Bauteilen 103a, der Energiespar-Steuervorrichtung 21 und der Ein/Aus-Schaltvorrichtung 23 aufrechterhalten, und alle anderen Bauteile sind abgeschaltet, so dass ein Energiesparmodus erzielt wird. Darüber hinaus ist, wenn die Energiequelle der CPU 101 abgeschaltet ist, die Energiequelle der eingebauten Speicher-Steuervorrichtung 102 ebenfalls abgeschaltet, so dass ein Rückstellsignal für den Speicher auf einen niedrigen Spannungspegel zurückgeht, was zu einem Datenverlust der DDR3 DIMMs 106 führt. Um diese Situation zu verhindern, wird gemäß der Erfindung eine Rückstellsignalhalteeinheit 25 hinzugefügt, um ein Rückstellsignal 251 an die DDR3 DIMMs 106 auszugeben, wenn die Computer-Hauptplatine 10 in dem DS3W-Zustand ist. Die Rückstellsignalhalteeinheit 25 kann das Rückstellsignal, das noch auf einem hohen Spannungspegel gehalten wird, unverändert halten, selbst nachdem die Speicher-Steuereinrichtung 102 abgeschaltet ist.
Hierin wird die Energiespar-Steuervorrichtung 21 ausführlich beschrieben. Die Energiespar-Steuervorrichtung 21 kann eine Mikrosteuereinrichtung für bestimmte Anwendungen verwenden. Wenn die Energiespar-Steuervorrichtung 21 mit dem SIO-Chip 104 in einen Chip integriert ist, kann die Energiespar-Steuervorrichtung 21 direkt die Mikrosteuereinrichtung in dem SIO-Chip 104 aufnehmen.
Nachdem die Energiespar-Steuervorrichtung 21 das Ein/Aus-Schaltsignal 40a empfangen hat, repliziert, wenn die Energiespar-Steuervorrichtung 21 die Gestaltung eines anderen Chips annimmt (d. h. wenn sie nicht in den SIO-Chip 104 integriert ist), die Energiespar-Steuervorrichtung 21 das Ein/Aus-Schaltsignal 40a und gibt das replizierte Ein/Aus-Schaltsignal 40a' an den SIO-Chip 104 der Computer-Hauptplatine 10 aus. Ferner befiehlt nach dem Empfangen des Ein/Aus-Schaltsignals 40a die Energiespar-Steuervorrichtung 21 der Ein/Aus-Schaltvorrichtung 23, einen geschlossenen Stromkreis zu bilden.
Die Energiespar-Steuervorrichtung 21 kann auch bei einer anwenderspezifisch-integrierten Schaltung (ASIC) verwendet werden.
Die Computer-Hauptplatine 10, welche die Energiezufuhr fortsetzt, erzeugt ein RSMRST-Signal (z. B. mittels einer zweiten Vorrichtung 103 oder des SIO-Chips 104 gebildet) und überträgt das RSMRST-Signal an den PCH 103 oder Southbridge-Chip. Als nächstes führt die Computer-Hauptplatine 10 automatisch einen Reaktivierungsvorgang durch.
Die Funktion des Hauptspeicher-Energiezufuhrmoduls 108 ist die Umwandlung der Energie des Netzteils 30 in Energie, die den DDR3 oder DDR2 DIMMs 106 zugeführt wird. Daher führt, wenn die Computer-Hauptplatine 10 in dem DS3W-Zustand ist, das Netzteil 30 dem Hauptspeicher-Energiezufuhrmodul 108 noch Energie zu. Eine spezielle Ausführungsform des Hauptspeicher-Energiezufuhrmoduls 108 ist z. B. ein DDR3 oder DDR2 PWM SW-Energiezufuhrmodul.
Die herkömmliche Computer-Hauptplatine mit dem ASW-Modus und dem DSW-Modus kann in dem ASW-Modus dem Hauptspeicher noch kontinuierlich Energie zuführen. Andererseits kann die herkömmliche Computer-Hauptplatine in dem DSW-Modus dem Teil der Bauteile betreffend den DSW-Modus in dem PCH noch kontinuierlich Energie zuführen, während der Hauptspeicher abgeschaltet ist. Die Computer-Hauptplatine 10 gemäß der Erfindung kann direkt eine relevante herkömmliche Schaltung als Bezug für den Energiezufuhrmodus der PCH-internen Bauteile 103a und der DDR3 oder DDR2 DIMMs 106 verwenden.
Bei einer mehrschichtigen Leiterplatte (PCB) der herkömmlichen Computer-Hauptplatine ist eine gemeinsame Energiequelle für die Speicher-Steuereinrichtung und den Hauptspeicher angeordnet, die vor allem deshalb nicht getrennt werden kann, da sich die Steuersignale auf eine Energiequelle des Hauptspeichers beziehen müssen. Zum Beispiel ist bei der herkömmlichen Computer-Hauptplatine mit einer vierschichtigen PCB die Energiequelle der Speicher-Steuereinrichtung zusammen mit dem Hauptspeicher an der vierten Schicht angeordnet. Damit die Energiequelle der Speicher-Steuereinrichtung 102 in dem DS3W-Modus abgeschaltet werden kann, sind die Energiequelle der Speicher-Steuereinrichtung und die Energiequelle des Speichers getrennt voneinander angeordnet, so dass die Energiequelle der Speicher-Steuereinrichtung 102 in dem DS3W-Modus abgeschaltet werden kann, ohne irgendeinen Einfluss auf die Energiequelle des Hauptspeichers 106 auszuüben.
Das Netzteil 30 kann speziell z. B. ein ATX-Netzteil oder ein Transformator sein oder durch eine aufladbare Batterie ersetzt werden.
Die Computer-Hauptplatine 10 gemäß der Erfindung kann eine Computer-Hauptplatine für einen Desktop-Computer, einen Notebook-Computer oder einen Flachcomputer sein.
Für den Zweck, dass die Energiespar-Steuervorrichtung 21 und die Ein/Aus-Schaltvorrichtung 23 die Energiezufuhr zu dem PCH 103 oder Southbridge-Chip und dem SIO-Chip unterbrechen, ist dem BIOS 107 der Computer-Hauptplatine 10 gemäß der Erfindung ein Programmcode 107a hinzugefügt. Der Programmcode 107a wird zum Speichern einer ersten Markierung in einer Speichereinheit 109a, wenn ein DS3W-Ereignis auf der Computer-Hauptplatine 10 eintritt, und zum überprüfen der ersten Markierung verwendet, um zu bestimmen, ob ein vorheriger Zustand der Computer-Hauptplatine 10 in den DS3W-Zustand eingetreten ist, wenn die Energiezufuhr zu dem PCH 103 oder Southbridge-Chip und dem SIO-Chip 104 fortgesetzt wird, und wenn ja, wird ein Reaktivierungsvorgang durchgeführt. Eine Speichereinheit 109b wird zum Speichern einer zweiten Markierung verwendet, und die Funktion der zweiten Markierung ist es, dass der Programmcode 107a bestimmen kann, ob der DS3W-Modus aktiviert ist. Die zweite Markierung kann mittels eines Menüs der BIOS-Einstellung als „Aktiviert” oder „Deaktiviert” gesetzt werden. Die Speichereinheit 109a, 109b kann durch zwei einzelne Register oder zwei unterschiedliche Bits innerhalb eines Registers realisiert werden.
Mit Bezug auf 5 speichert, wenn der DS3W-Modus als „Aktiviert” gesetzt ist und ein Bereitschaftsereignis (z. B. ein S3-Ereignis der ACPI) auf der Computer-Hauptplatine 10 eintritt, das Computersystem (z. B. Windows^TM von Microsoft^TM Corporation) die Daten in dem Hauptspeicher 106 (S401). Als nächstes speichert der Programmcode 107a des BIOS 107 die erste Markierung in der Speichereinheit 109a, aktiviert dann den DSW-Modus (DS4, DS5) des PCH 103, und hält die Energiezufuhr zu dem Hauptspeicher aufrecht (S402). Dann überträgt der Programmcode 107a des BIOS 107 das Ereignis an den PCH 103, so dass der PCH 103 in den DSW-Modus eintritt (S403). Danach schaltet der PCH 103 das Netzteil 30 weich ab, jedoch wird die Energie des Hauptspeichers 106, der PCH-internen Bauteile 103a und des SIO-Chips 104 nicht abgeschaltet (S404). Dann befiehlt die Energiespar-Steuervorrichtung 21 der Ein/Aus-Schaltvorrichtung 23, einen offenen Stromkreis zu bilden, jedoch wird die Energie des Hauptspeichers 106 und der PCH-internen Bauteile 103a noch aufrechterhalten (S405). Als nächstes tritt die Computer-Hauptplatine 10 in den DS3W-Zustand ein (S406).
Mit Bezug auf 6 tritt, wenn der Benutzer den Ein/Aus-Schalter 40 betätigt, ein Reaktivierungsereignis auf der Computer-Hauptplatine 10 ein. Zu dieser Zeit schaltet die Energiespar-Steuervorrichtung 21 das Netzteil 30 ein und befiehlt der Ein/Aus-Schaltvorrichtung 23, einen geschlossenen Stromkreis zu bilden, und dann setzt das Computersystem einen S0-Zustand aus dem DS5-Zustand fort (S501). Dann geht der PCH 103 von dem DSW-Modus in den S0-Zustand (S502). Danach überprüft der Programmcode 107a des BIOS 107 die erste Markierung und arbeitet einen S3-Energiefortsetzungspfad ab (S503). Darüber hinaus kann in S503 der Programmcode 107a den Wert der ersten Markierung weiter zurücksetzen. Als nächstes liest das Computersystem den Hauptspeicher 106 aus und stellt die Daten wieder her (S504). Dann wird die Computer-Hauptplatine 10 aus dem DS3W-Zustand reaktiviert und weiterbetrieben (S505).
Mit Bezug auf 7 wird die Computer-Hauptplatine 10 zum Aktivieren vorbereitet. Daher führt die Computer-Hauptplatine 10 nach deren Eintritt in den S3-Zustand die folgenden Schritte durch: Aktivieren der PCH 103 DSW-Funktion (S601), Setzen der DS3W-Markierung (S602), Ausgeben des DSLP-S3#-Signals, um die Energie des Hauptspeichers 106 aufrechtzuerhalten (S603), Verbieten eines RSREST-Signals, um die Daten des Hauptspeichers 106 zu bewahren (S604), Setzen des PCH 103 des Ruhetyps auf DSW (S605), und Aktivieren des PCH 103 in den Ruhezustand (S606).
Ferner ist mit Bezug auf 8 das System im DS3W-Zustand (S701), und der Ein/Aus-Schalter 40 ist betätigt (S702). Daher kehrt die Computer-Hauptplatine 10 aus dem DS3W-Modus zurück. Zuerst wird bestimmt, ob die Computer-Hauptplatine 10 aus dem DS3W-Modus zurückgekehrt ist (S703). Wenn ja, wird der PCH 103 des Ruhetyps auf S3 gesetzt (S704). Anderenfalls wird bestimmt, ob das System basierend auf dem Systemstartmodus aus DS3W gestartet ist (S705). Wenn das System aus DS3W gestartet ist, wird der PCH 103 des Ruhetyps auf S3 gesetzt (S706). Später wird bestimmt, ob das System basierend auf dem Startmodus des Speicher-Steuerungscodes (MRC) in Intel BIOS aus DS3W gestartet ist (S707). Wenn nicht, wird ein Kaltstart oder ein Warmstart durchgeführt (S708). Anderenfalls wird die DS3W-Markierung zurückgesetzt (S709), und das RSREST-Signal wird aktiviert (S710). Daher wird das DSLP_S3#-Signal zur Steuerung der Energie des Hauptspeichers 106 ausgegeben (S711), die Daten des Hauptspeichers 106 werden wiederhergestellt (S712), und das Betriebssystem wird fortgesetzt (S713).
Die Speichereinheiten 109a und 109b können die in der Computer-Hauptplatine 10 eingebauten CMOS/DSW-Speicher oder die internen Register der Energiespar-Steuervorrichtung 21 verwenden.
Die Computer-Hauptplatine gemäß der Erfindung weist den neu hinzugefügten DS3W-Modus auf, und mit der Gestaltung der Energiespar-Steuervorrichtung und der Ein/Aus-Schaltvorrichtung wird in dem DS3W-Zustand die Energiezufuhr lediglich zu dem Hauptspeicher, der Energiespar-Steuervorrichtung, der Ein/Aus-Schaltvorrichtung und dem Teil der Bauteile betreffend den DSW-Modus kontinuierlich aufrechterhalten, während alle anderen Bauteile abgeschaltet sein können, jedoch hat die Computer-Hauptplatine gemäß der Erfindung noch den Vorteil der Fähigkeit des Reaktivierens und Fortsetzens.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 6266776 B1 [0005]

Claims

Computer-Hauptplatine, die geeignet ist, den Energieverbrauch in einem Bereitschaftszustand (S3) zu reduzieren, wobei die Computer-Hauptplatine (10) mit einem Netzteil (30) elektrisch verbunden ist und wenigstens aufweist: eine CPU-(Central Processing Unit)Buchse zum Anbringen einer CPU (101) darin, eine Speicher-Steuereinrichtung (102), einen PCH (Platform Controller Hub) (103), einen SIO-(Super Input Output)Chip (104), einen Kommunikations-Chip (105), eine Mehrzahl von Hauptspeicher-Buchsen zum Anschließen eines Hauptspeichers (106), der von dynamischen Arbeitsspeichern mit einer automatischen Selbstaktualisierungsfunktion gebildet wird, ein BIOS (Basic Input Output System) (107), ein Hauptspeicher-Energiezufuhrmodul (108), das geeignet ist, dem Hauptspeicher (106) in einem ASW-(Active Sleep Power Well)Modus kontinuierlich Energie zuzuführen, einem Teil von Bauteilen betreffend einen DSW-(Deep Sleep Power Well)Modus in dem PCH (103) im DSW-Modus kontinuierlich Energie zuzuführen, und den Hauptspeicher (106) im DSW-Modus abzuschalten, und eine Energiespar-Steuervorrichtung (21), die mit dem PCH (103) elektrisch verbunden ist, zum Befehlen einer Ein/Aus-Schaltvorrichtung (23), einen offenen Stromkreis zu bilden, zum Befehlen des Hauptspeicher-Energiezufuhrmoduls (108), die Energiezufuhr zu dem Hauptspeicher (106) fortzusetzen, wenn bestimmt wird, dass die Computer-Hauptplatine (10) in einem Zustand zwischen dem ASW-Modus und dem DSW-Modus ist, zum Empfangen eines Ein/Aus-Schaltsignals (40a), das von einem Ein/Aus-Schalter (40) erzeugt wird, und zum Befehlen der Ein/Aus-Schaltvorrichtung (23), nach dem Empfangen des Ein/Aus-Schaltsignals (40a) einen geschlossenen Stromkreis zu bilden, wobei die Ein/Aus-Schaltvorrichtung (23) von der Energiespar-Steuervorrichtung (21) gesteuert wird, wobei ein Eingang (233) der Ein/Aus-Schaltvorrichtung (23) mit dem Netzteil (30) elektrisch verbunden ist, und ein Ausgang (235) der Ein/Aus-Schaltvorrichtung (23) wenigstens mit Stromanschlussstiften der CPU (101), der Speicher-Steuereinrichtung (102), des PCH (103), des SIO-Chips (104) und des Kommunikations-Chips (105) elektrisch verbunden ist, und wobei, wenn die Ein/Aus-Schaltvorrichtung (23) den offenen Stromkreis bildet, die Stromanschlussstifte mit dem Ausgang (235) der Ein/Aus-Schaltvorrichtung (23) elektrisch verbunden sind und auf diese Weise den offenen Stromkreis mit dem Netzteil (30) bilden, und wobei, wenn die Ein/Aus-Schaltvorrichtung 23 den geschlossenen Stromkreis bildet, die Stromanschlussstifte mit dem Ausgang (235) der Ein/Aus-Schaltvorrichtung (23) elektrisch verbunden sind und auf diese Weise den geschlossenen Stromkreis mit dem Netzteil (30) bilden.
Computer-Hauptplatine nach Anspruch 1, wobei, wenn die Computer-Hauptplatine (10) in dem Zustand zwischen dem ASW-Modus und dem DSW-Modus ist, die Energiespar-Steuervorrichtung (21) ein Steuersignal (211) derart ausgibt, dass das Hauptspeicher-Energiezufuhrmodul (108) dem Hauptspeicher (106) kontinuierlich Energie zuführt.
Computer-Hauptplatine nach Anspruch 1, wobei das Netzteil (30) ein ATX-Netzteil, ein Transformator, oder durch eine aufladbare Batterie ersetzbar ist.
Computer-Hauptplatine nach Anspruch 1, wobei der PCH (103) ein Southbrigde-Chip ist.
Computer-Hauptplatine nach Anspruch 4, wobei der Southbridge-Chip ein Produkt von Intel^TM Corporation ist.
Computer-Hauptplatine nach Anspruch 1, wobei die Computer-Hauptplatine (10) eine Computer-Hauptplatine für einen Desktop-Computer, einen Notebook-Computer oder einen Flachcomputer ist.
Computer-Hauptplatine nach Anspruch 1, wobei der Hauptspeicher (106) wenigstens mehr als einen DDR2-Speicher oder DDR3-Speicher aufweist.
Computer-Hauptplatine nach Anspruch 1, wobei die Energiespar-Steuervorrichtung (21) und die Ein/Aus-Schaltvorrichtung (23) von dem Netzteil (30) angetrieben werden.
Computer-Hauptplatine nach Anspruch 8, wobei die Energiespar-Steuervorrichtung (21) in den SIO-Chip (104) integriert ist oder eine Mikrosteuereinrichtung oder eine anwenderspezifisch-integrierte Schaltung (ASIC) ist.
Computer-Hauptplatine nach Anspruch 1, wobei die Energiespar-Steuervorrichtung (21) ferner zum Replizieren des Ein/Aus-Schaltsignals (40a) und Ausgeben des replizierten Ein/Aus-Schaltsignals (40a') an den SIO-Chip (104) verwendet wird.
Computer-Hauptplatine nach Anspruch 10, wobei die Energiespar-Steuervorrichtung (21) das Ein/Aus-Schaltsignal (40a) repliziert und das replizierte Ein/Aus-Schaltsignal (40a') an den SIO-Chip (104) ausgibt, indem sie einen Programmcode (107a) verwendet, um einen Spannungspegel eines Ausgangs der Energiespar-Steuervorrichtung (21) zu steuern.
Computer-Hauptplatine nach Anspruch 1, ferner aufweisend eine Rückstellsignalhalteeinheit (25) zum Ausgeben eines Rückstellsignals (251) an den Hauptspeicher (106), wenn die Computer-Hauptplatine (10) in dem Zustand zwischen dem ASW-Modus und dem DSW-Modus ist.
Computer-Hauptplatine nach Anspruch 1, wobei die CPU (101), die Speicher-Steuereinrichtung (102) und der PCH (103) der Computer-Hauptplatine (10) Produkte von Intel^TM Corporation sind.
Computer-Hauptplatine nach Anspruch 1, wobei der Kommunikations-Chip (105) ein drahtgebundener Netzwerk-Chip oder ein drahtloser Netzwerk-Chip ist.
Computer-Hauptplatine nach Anspruch 1, wobei die Ein/Aus-Schaltvorrichtung (23) in Reihe zwischen dem Netzteil (30) und einem Pulsweitenmodulationsschaltungs-(PWM SW)Energiezufuhrmodul (110) mit diesen verbunden ist, und das PWM SW-Energiezufuhrmodul (110) zum Umwandeln der Energie des Netzteils (30) in Energie verwendet wird, die der CPU (101), der Speicher-Steuereinrichtung (102), dem PCH (103), dem SIO-Chip (104) und dem Kommunikations-Chip (105) zugeführt wird.
Computer-Hauptplatine nach Anspruch 1, wobei das Hauptspeicher-Energiezufuhrmodul (108) zum Umwandeln der Energie des Netzteils (30) in Energie verwendet wird, die dem Hauptspeicher (106) zugeführt wird.
Computer-Hauptplatine nach Anspruch 1, ferner aufweisend wenigstens eine Speichereinheit (109a, 109b) zum jeweiligen Speichern eines Markierungswertes.
Computer-Hauptplatine nach Anspruch 1, wobei eine Energiequelle der Speicher-Steuereinrichtung (102) und eine Energiequelle des Hauptspeichers (106) getrennt voneinander angeordnet sind.
Computer-Hauptplatine, aufweisend: eine Energiespar-Steuervorrichtung (21), die mit einem PCH (Platform Controller Hub) (103) elektrisch verbunden ist, zum Befehlen einer Ein/Aus-Schaltvorrichtung (23), einen offenen Stromkreis zu bilden, wenn bestimmt wird, dass die Computer-Hauptplatine (10) in einem Zustand zwischen einem ASW-(Active Sleep Power Well)Modus und einem DSW-(Deep Sleep Power Well)Modus ist, zum Empfangen eines Ein/Aus-Schaltsignals (40a), das von einem Ein/Aus-Schalter (40) erzeugt wird, und zum Befehlen der Ein/Aus-Schaltvorrichtung (23), nach dem Empfangen des Ein/Aus-Schaltsignals (40a) einen geschlossenen Stromkreis zu bilden, wobei die Ein/Aus-Schaltvorrichtung (23) von der Energiespar-Steuervorrichtung (21) gesteuert wird, wobei ein Eingang (233) der Ein/Aus-Schaltvorrichtung (23) mit dem Netzteil (30) elektrisch verbunden ist, und ein Ausgang (235) der Ein/Aus-Schaltvorrichtung (23) wenigstens mit Stromanschlussstiften einer CPU (Central Processing Unit) (101), einer Speicher-Steuereinrichtung (102), des PCH (103), eines SIO-(Super Input Output)Chips (104) und eines Kommunikations-Chips (105) elektrisch verbunden ist, und wobei, wenn die Ein/Aus-Schaltvorrichtung (23) den offenen Stromkreis bildet, die Stromanschlussstifte mit dem Ausgang (235) der Ein/Aus-Schaltvorrichtung (23) elektrisch verbunden sind und auf diese Weise den offenen Stromkreis mit dem Netzteil (30) bilden, und wobei, wenn die Ein/Aus-Schaltvorrichtung 23 den geschlossenen Stromkreis bildet, die Stromanschlussstifte mit dem Ausgang (235) der Ein/Aus-Schaltvorrichtung (23) elektrisch verbunden sind und auf diese Weise den geschlossenen Stromkreis mit dem Netzteil (30) bilden, eine Mehrzahl von Hauptspeicher-Buchsen zum Anschließen eines Hauptspeichers (106), der von dynamischen Arbeitsspeichern mit einer automatischen Selbstaktualisierungsfunktion gebildet wird, ein Hauptspeicher-Energiezufuhrmodul (108) zum Fortsetzen der Energiezufuhr zu dem Hauptspeicher (106), wenn die Computer-Hauptplatine (10) in einem Zustand zwischen dem ASW-Modus und dem DSW-Modus ist, und einen Flash-Speicher zum Speichern wenigstens eines Programmcodes (107a) eines BIOS (Basic Input Output System) (107), wobei der Programmcode (107a) des BIOS (107) für die CPU (101) verwendet wird, die ein DS3W-Ereignis durchführt.
Computer-Hauptplatine nach Anspruch 19, ferner aufweisend wenigstens eine Speichereinheit (109a, 109b) zum jeweiligen Speichern einer Markierung, die dem DS3W-Ereignis zugeordnet ist.