-
Hintergrund
-
Dies bezieht sich im Allgemeinen auf Geräte mit Prozessoren, die Informationen übertragen, die über eine Bitübertragungsschicht-Schnittstelle auf einem Bildschirm angezeigt werden sollen.
-
Normalerweise erhalten Bildschirme die anzuzeigenden Informationen von einem Anzeige-Übertragungssystem, wie z. B. ein Prozessorgerät. Die Übertragung der Informationen erfolgt über die Bitübertragungsschicht-Schnittstelle. Die Bitübertragungsschicht-Schnittstelle kann Datenspuren und Steuerkanäle enthalten.
-
Eine Schnittstelle gemäß dem DisplayPort Standardversion 1.2 enthält eine Hauptverbindung mit vier Spuren und einen Seitenkanal, auch Zusatzkanal genannt, für die Verwaltung der Verbindungen und Geräte. Eine Hot-Plug-Erkennungsschnittstelle kann ebenso bereitgestellt werden.
-
Im Allgemeinen steuern Geräte, die den Stromverbrauch von Bitübertragungsschicht-Schnittstellen steuern möchten, wie z. B. die Bitübertragungsschicht DisplayPort, die Verbindung als ein Ganzes, und erlauben, dass Daten übertragen werden oder nicht. Auch kann der Strom zum Prozessorgerät abgestellt werden. Andererseits kann die PHY (= physikalische Schnittstelle) ausgeschaltet und in den zeitgesteuerten Betrieb versetzt werden, selbst wenn weiterhin bedeutende Mengen von Strom verbraucht werden, wodurch der Verbrauch vervielfältigt wird, je nachdem, wie lange das System in diesem Zustand verbleibt.
-
Die PHY kann nicht in einen Energiesparmodus versetzt werden, wie z. B. der stromgesteuerte Betrieb, da die PHY ein Analogkreislauf ist und eine lange Latenzzeit zum „Aufwachen” und die Vorbereitung auf die Datenübertragung erfordert. Da die lange Latenzzeit sich negativ auf das Nutzererlebnis auswirkt, wird es der PHY nicht erlaubt, aus dem stromgesteuerten Betrieb in einen Betrieb mit geringer Aufweck-Latenzzeit zu wechseln.
-
Kurzbeschreibung der Zeichnungen
-
Einige Ausführungsformen werden in Bezug auf die folgenden Figuren beschrieben:
-
1 ist gemäß einer Ausführungsform eine Darstellung einer Bitübertragungsschicht-Schnittstelle.
-
2 ist gemäß einer Ausführungsform eine detailliertere Darstellung der in 1 gezeigten ursprünglichen PHY;
-
3 ist gemäß einer Ausführungsform eine Kreislaufdarstellung eines Gleichtakthalters;
-
4 sind Plots der Signale von 2 in verschiedenen Betriebsarten des Stromverbrauchs;
-
5 ist gemäß einer Ausführungsform eine Tabelle, die die Energiesparbetriebsarten der PHY zeigt;
-
3 ist ein Ablaufdiagramm für eine Ausführungsform; und
-
3 ist ein Ablaufdiagramm für eine andere Ausführungsform.
-
Ausführliche Beschreibung
-
Durch Aufteilen der Quell-PHY einer Bitübertragungsschicht-Schnittstelle, wie z. B. einer DisplayPort-Schnittstelle zwischen verschiedenen Energiedomains, kann die dynamische Umschaltung zwischen mehreren Energiebetriebsarten mit schnellerer Eingangs- und Ausgangslatenzzeit in einigen Ausführungsformen erreicht werden. In einigen Ausführungsformen kann die Maßnahme durch Hardware eingeleitet werden und selbständig erfolgen. Ein Regler kann die PHY abhängig von den Verwendungsszenarien in und aus den verschiedenen Energiebetriebsarten versetzen.
-
In einigen Ausführungsformen werden zum Beispiel mehrere Leistungsinseln oder getrennte, isolierte Domains gebildet, die einen Spannungsregler oder Leistungsschalter verwenden, um eine präzisere Energieverwaltung anzubieten. Eine ausgesetzte Spannungsdomain betreibt wichtige Logik-Bausteine, die Informationen zum Status und der Kalibrierung der PHY speichern. Dann sind diese Informationen sofort verfügbar und die Ausgangslatenzzeit eines geringeren Stromstandards kann in einigen Ausführungsformen verbessert werden. Ebenso werden logische und analoge Kreisläufe zwischen den vielfachen Stromquellen aufgeteilt, um eine bessere Steuerung der Energieverwaltung und der reduzierten Latenzzeit zu gewährleisten.
-
Da die Anzeige einschließlich des Bildschirms hohen Stromverbrauch haben, ist die Anzeige-Energieverwaltung ein wichtiges Kriterium der gesamten Stromverbrauchs. Deshalb besteht der Wunsch, die Anzeige in einem Energiesparmodus zu halten. Um dieses Ziel zu erreichen, können mehrere Energiesparmodi mit verschiedenen Ausgangslatenzzeiten in den Energieumfang eingeführt werden. Ein Anzeigekern- und Energieverwaltungsregler kann die Anzeige-PHY aufgrund der geringen Aufweck-Latenzzeitanforderungen in einen Energiesparmodus versetzen.
-
Eine Anwendung, bei der die ursprüngliche PHY in einen Energiesparmodus versetzt wird, ist das Panel Self Refresh (PSR). Bei der Anzeige eines statischen Bildes wiederholt ein Feld in PSR das Bild mit einem lokalen Bildspeicher. Die Anzeigequelle kann teilweise herunterfahren. Während dem PSR kann die PHY-Übertragung ausgeschaltet werden oder weiterhin ein stillstehendes Binärmuster senden. Durch das fortgesetzte Abschalten der PHY-Übertragungen wird dynamischer Stromverbrauch für die PHY eingespart, allerdings sickert immer noch etwas durch, da die Spannungszufuhr zur PHY noch eingeschaltet ist.
-
Um schnellere Ausgangslatenzzeiten durch geringere Energieverbrauchsmodi zu unterstützen, können die Konfigurationsregister während der Energiesparbetriebsarten erhalten bleiben. Die Neuprogrammierung der Konfigurationsregister von Antrieb oder Basic Input/Output Systemen (BIOS) für die PHY erfordert mehr Zeit als Ausgangslatenzzeit-Anforderung für mehrere Nutzerfallszenarien.
-
Deshalb bleibt eine ausgesetzte Spannungsdomain während des Energiesparbetriebs eingeschaltet, um die wichtigen PHY-Konfigurationsregister zu erhalten. Auch Retentionszellen können Konfigurationswerte speichern, um den Reststromverbrauch im Energiesparbetrieb zu mindern.
-
In einer Ausführungsform können mindestens vier Energiebetriebsarten von einer Anzeige-PHY unterstützt werden. Ein dynamischer Energiesparbetrieb kann durch Ausschalten der Verbindung erreicht werden, wenn diese im PSR-Modus nicht erforderlich ist, sowie für die schnelle Einschaltung, ohne dass die programmierbaren Register neu konfiguriert werden müssen.
-
Die durch den Wechselstrom (AC) gekoppelten Sender zu übertragenden Daten werden normalerweise auf einer vorgeladenen Ebene von Pads p und n übereinander gelagert (3). Die Vorladeebene nennt sich Gleichtaktspannung. Im Energiesparbetrieb kann eine Gleichtaktspannung jedes Senders festgehalten werden. Falls die Gleichtaktspannung nicht beibehalten wird, dauert es zu lange, die Gleichtaktspannung des Treiberpads für die Ladung der großen AC gekoppelten externen Kondensatoren, die an das Pad gekoppelt sind, wieder herzustellen. Da die Spurenergieversorgung während des Energiesparbetriebs ausgeschaltet ist, arbeitet der Kreislauf der Gleichtaktspannung im ausgesetzten Spannungsdomain.
-
Somit gibt es, wie in 3 dargestellt, zwei Übertragungstreiberpads: padp und padn. Sie sind durch eine elektrostatische Entladungsdiodenmatrix (ESD) 70 und Einlassschleusenschalter 72 einen Widerstandsteiler 78 angeschlossen.
-
Der Gleichtakthalterkreislauf 78 enthält einen Widerstandsteiler, der reduzierte Spannung erzeugt. Ein Zwei-Bit-RegisterkontrollBit kann in einer Ausführungsform verwendet werden, um über die Leistung durch die Widerstandsleiter zu entscheiden. Wenn die Schalter 72 eingeschaltet sind, ist der Gleichtakthalterausgang mit padp und padn verbunden.
-
Zusätzlich zum Erhalt der Gleichtaktspannung der Pads im Energiesparbetrieb kann der Übertragungstreiber die Gleichtaktspannung mit Tristate erhalten; ansonsten würde die Gleichtaktspannung durch den Pmos-Transistor des Übertragungstreibers durchsickern. Auch können die Quelle des Pmos-Treibers (nicht gezeigt) und weitere Pmos-Geräte mit der ausgesetzten Spannungsdomain verbunden werden, so dass eine Diffusionsdiode 73 zwischen Pad und n Well nicht in die Durchlassrichtung gepolt wird, wenn die Übertragungshauptversorgung ausgeschaltet ist. Der Übertragungskreislauf wird tristated, wenn der Gleichtakthalter eingeschaltet ist.
-
In Bezug auf 1 enthält eine Bitübertragungsschicht-Schnittstelle 10 in einer Ausführungsform entsprechend dem DiplayPort-Standard Version 1.2 ein Quell-Anzeigegerät 12, wie z. B. ein System auf einem Chip (SOC), das über die Schnittstelle mit einem Sink-Anzeigegerät oder Feld 14 kommuniziert. Das Anzeigegerät 12 enthält das Anzeigesystem 16 und die Quell-Bitübertragungsschicht oder PHY 18. Die Verbindung zu dem Sink-Anzeigegerät erfolgt über eine Schnittstelle, die eine Hauptverbindung 24 mit vier isochronen Streams, einem Nebenkanal oder Zusatzkanal 26 für eine Verbindung und Geräteverwaltung und einen Hot Plug Detect/HPD) 28 enthält, die den Plug-Zustand und die Ausschaltmöglichkeiten enthält. Das Sink-Anzeigegerät oder Feld 14 enthält in einigen Ausführungsformen eine Sink-PHY 20 und die Feldelektronik und Pixelbildschirm 22.
-
In Bezug auf 2 erfolgt die Eingangsleistung Vcca_1p24 in einer niedrigen Dropout-Spannung (LDO) 30 oder Spannungsregler. Die LDO 30 steuert die Suspend-Leistungsdomain, die gemeinsame Spur eins der Hauptverbindung 24. Die gemeinsame Spur eins PLL LDO betreibt die Phasenregelkreise (PLLs) 50, den Zusatzkanal, die TAP-Netzwerklogik (DFX), Schnittstelle für Konfiguration Registrieren lesen/schreiben und die Analog-zu-Digital-Wandler 48. Ein Spannungsschutzwall 38 trennt die Suspend Supply Logic 42 von einer gesteuerten Supply Logic 46. Die Suspend-Spannungsdomain 42 enthält den endlichen Energiesparautomat (FSM), die Aufweck-Logik und den LDO-Ein- und Ausschalt-FSM. Sie enthält auch die Retentionsregister 39 und einen Sicherungsvorrang 41.
-
Die gesteuerte Logik empfängt ein anderes Signal von LDO 32. Deshalb werden die beiden Domains 42 und 46 vom Schutzwall (FW) 38 getrennt. Die geschützte Logik liefert die Systemstruktur und die gesamte Lese-/Schreibentscheidung, einschließlich der PLL, der Regler, dem Systemverwaltungs-Bus und dem dynamischen Suspend-Uhrregler. Eine Retention 52 hält die Ladung auf bestimmten Speichergeräten.
-
Der Energieregler 40 steuert den LDO 30 und die Stromzufuhr zur Logik 42, 46 und PLL 50. Ein weiteres Domain wird vom LDO 34 bereitgestellt, das Daten-Spline eins enthält. Ein Spline besteht aus zwei Spuren, die logisch und physikalisch in einer Hierarchie untergebracht sind. Es enthält eine erste Region 54, die Strom vom LDO 34 für PCS Suspend- und Supply Logik, einen Schutzwall 49, eine geschützte Logik 56 und eine Retentionsregion 58 enthält. Eine geschützte Logik 60 ist für einen ersten von vier Sendern und eine geschützte Logik 62 für eine zweiten von vier Sendern. Jeder Sender ist durch eine Retention 61 oder 64 mit einem Treiber 66 oder 68 verbunden. Eine entsprechende Struktur ist für Daten-Spline Null angezeigt.
-
Somit hat die Bitübertragungsschicht vier LDOs, die Steuerenergie an einen PHY-Block ausgeben. Drei davon werden dynamisch von der PHY-Logik gesteuert. Der Suspend-LDO 30 wird vollständig von der Energieverwaltungseinheit des Anzeigegeräts gesteuert. Der Suspend-LDO gibt nach dem Einschalten eine gleichmäßige Spannung aus, z. B. ein Volt, die in Bezug auf die PHY als immer eingeschaltet gilt. Die mit der immer eingeschalteten Energie verbundene Logik kann Konfigurationsdaten und Retentionsregister, Energiespar-Eingangs-/Ausgangslogik, Energieschaltregler und sonstige wichtige Logik enthalten, die für eine Bitübertragungsschicht-Schnittstelle, wie eine DisplayPort-Schnittstelle, üblich ist.
-
Ein Phasenregelkreis LDO 32 betreibt den Phasenregelkreis und sonstige wichtige übliche PHY-Komponenten, die in einer gemeinsamen Spur untergebracht sind. Der Phasenregelkreis LDO wird dynamisch von einer Phasenlogik im Energiesparbetrieb gesteuert. Der PLL LDO 32 und Suspend-LDO 30 sind innerhalb des Teilblocks der gemeinsamen Spur eingebettet.
-
Die Spline-LDO 34 und 26 (werden geschützt an eine Datenleitung geführt) enthalten zwei Sender und die entsprechende PCS und Übertragungslogik. Jeder Spline-LDO wird vollständig von der PHY gesteuert und kann unter Energiesparanweisungen, die vom Anzeigeregler ausgehen, dynamisch kontrolliert werden. Für eine DisplayPort-PHY, die vier Sender unterstützt, gibt es zwei Spline-LDO.
-
In der Anzeige-PHY befinden sich zwei Energiedomains. Vccasus_1p0 oder Suspend (sus) vcc sind in einer Ausführungsform ständig eingeschaltete Zufuhren bei 1.05BV. Diese Energie wir durch Zusage von pwrreq_1p0 für SUS LDO/PG vollständig gesteuert. Vccagated_1p0 oder geschützte vcc und Spannungsschienen können unter endlichen Energiespar-Zustandsautomaten in Anzeige-PHY dynamisch schalten. Vccasus_1p0 ist aktiv, damit diese Energie effektiv wird. Beide Energiezufuhren werden als Teil des Leistungsnetzes an die Anzeige-PHY verteilt, das über eine Energiemetallschicht vom Netzschalter-Teilblock angrenzt. Der Netzschalter kann ein grober Schutz-PMOS-Schalter oder ein ausgeklügelter LDO sein. Falls nur ein grober Schutz-PMOS-Schalter verfügbar ist, wird die Energie bereitgestellt, sobald die Steuerung sachgemäß eingeschaltet wurde. Im Falle von LDO wird die Energie bereitgestellt, sobald LDO mit den richtigen Eingabeeinstellungen aktiviert wurde. Auch die Kalibrierung wird vom LDO-Kern unterstützt, um die Ausgabespannung zu regulieren. Eine eigene 'o_pwrreq1p0'-Steuerung wird verwendet, um den gemeinsamen Spur- und Datenspur-Netzschalter zu steuern und es gibt einen für die gemeinsame Spur und den Daten-Spline für Vccagated_1p0. Für Vccasus_1p0 gibt es einen Netzschalter, der von außen gesteuert wird und als Gesamtnetzschalter für die Anzeige-PHY gilt.
-
Um den Panel Self Refresh-Betrieb zu verlassen, erhält PHY in einer Ausführungsform ein Abschalt-Umkehrsignal und die gesamte Anzeige-PHY kann in 3 us–120 us bei laufender Uhr und dem funktionsbereiten Sender in den aktiven Zustand gebracht werden. Nach einer kurzen Synchronisierung (in link training), die nur wenige Millisekunden beansprucht, kann die Anzeige neue Bilder (Frames) empfangen und das System arbeitet wie vor dem Panel Self Refresh-Betrieb. Ein Sekundärdatenpaket (SDP) eines Aufweckbefehls wird vom Regler ausgegeben, um den Bildschirm über das Verlassen des PSR zu informieren.
-
Dynamischer Eingang Energiespar-PSR-Betrieb
-
- • Der dynamische Energiesparbetrieb (PSR-Betrieb) wird vom Anzeigekern eingeleitet, indem i_powerdown von 0 -> 1 für alle aktiven Übertragungsspuren gefahren wird.
- • In einen aktiven Daten-Spline, wenn i_powerdown 1:0 '11' gefahren wird, wird der gesamte Spline vom endlichen PCS Suspend Zustandsautomat zeitgesteuert. Nach der Zeitsteuerung bedarf es keiner PLL-Uhr mehr. Diese Informationen werden durch den entsprechenden Daten-Spline an die gemeinsame Spur weitergegeben.
- • Wenn beide Daten-Spline zeitgesteuert sind, wertet die gemeinsame Spur-Suspend-Logik i_powermode 2:0 aus und ergreift entsprechend dem Wert eine Maßnahme. Zu den Maßnahmen in der gemeinsamen Spur zählen:
- – Ausschalten des/der PLL-Uhrpuffer(s)
- – Ausschalten von PLL
- – Energieansteuern der gemeinsamen Spur (es gibt ein Maskenbit zum Ausblenden der Energieansteuerung der gemeinsamen Spur).
- – Die Suspend-Logik der gemeinsamen Spur fährt auch zwei aneinandergrenzende Signale an alle Daten-Splines in Reaktion auf i_powermode-Bits herunter. Zu den Details zählen:
- – Daten-Splines in Energieansteuerungsbetrieb mit oder ohne Gleichtakthalter bringen.
- – Nur Gleichtakthalter auf Übertragungstreiber anwenden. Gleichtakthalter wird verwendet, um Übertragungspads auf VCC/2 zu ziehen, so dass Vorladezeit der TX-Pads (ca. 100 us) während des Verlassens des Energiesparbetriebs verhindert werden kann.
- – Einfach im zeitgeschützten Betrieb bleiben. In diesem Fall sind beide Sender in Datenspur zeitgeschützt.
-
Dynamisches Verlassen des Energiesparbetriebs:
-
Nachdem Daten-Spline in zeit-/stromgeschützten Betrieb ist, versetzt jede Änderung in i_powerdown von 1 -> 0 auf einer beliebigen Übertragungsspur PLL und die entsprechende Datenspur in den aktiven Zustand. Der endliche PCS Suspend (sus) Zustandsautomat im jeweiligen Spline sucht diese Übertragung.
-
-
-
-
-
-
-
Der Stromverbrauch kann durch Ausschalten der Anzeige-Links reduziert werden, die verschiedene DisplayPort 1.2-Energiesparbetriebe unterstützen. Schneller Neustart kann in einigen Ausführungsformen ohne Neukonfiguration der programmierbaren Register erreicht werden. In diesen Ausführungsformen besteht kein Bedarf des Neustarts für PHY, noch Bedarf, die Software bezüglich Aufwecken zu informieren, was bedeutet, dass die Aufweckzeit erheblich reduziert ist. Eventuell ist das Ausschalten der Anzeige-PHY unter dem Einfluss des Treibers einfach, wenn sie nicht mehr verwendet wird. Die Verwendung von Retentionsregistern zum Erhalt der Konfigurationsregister und Zustände im Energiesparbetrieb führt zur Minderung der Anforderung der Aufweckzeit. Wenn die PHY nicht in Betrieb sein muss, kann sie völlig stromgeschützt sein, um den Stromverbrauch durch Durchsickern zu mindern, indem alle drei Energiezugänge für einen Kanal ausgeschaltet werden.
-
Dynamischer Stromschutz kann mit einer endlichen Zustandsautomatik erreicht werden, indem Maßnahmen bezüglich der I_power_states [2:0]-Bits ergriffen werden. Zur Unterstützung des dynamischen Stromschutzes verfügt jeder Spline über einen eigenen Energiezugang, so dass jeder Spline einzeln ein- oder ausgeschaltet werden kann.
-
In vielen Ein-Chip-Systemen kann die Versorgungsschiene entfernt werden, um die Anzahl der Stromschienen auf der Plattform zu reduzieren und Kosten zu mindern. Die Stromversorgung wird von einer Stromschiene mit einem internen LDO erzeugt. Wenn die PHY in einem LDO integriert ist, wird der LDO als Energiezugang verwendet.
-
Die PHY wird durch das I_pwrreq1po_sus(4)-Signal in verschiedene Energiezustände versetzt, dieses steuert den Suspend-Energiezugang und agiert als PHY-Einschaltsignal. Der Anzeigenregler oder die Energieverwaltungseinheit bringt das Signal hervor, wenn die Anzeige eingeschaltet sein soll (PHY Aufwecken 100 in 4). Nachdem die Suspend-Energieversorgung vorhanden ist, ist der endliche PHY-Energieverwaltungs-Zustandsautomat aktiv und schaltet alle anderen Datenspur- und Phasenregelkreis-Energiedomains an. Nach der PHY-Initialisierung und der gesamten und lokalen Kompensierung schaltet die PHY den aktiven Betrieb 102 ein. Alle ungenutzten Datenspuren werden aufgrund der anwendbaren Ausschaltregeln ausgeschaltet. Wenn der Anzeigeregler oder die Energieverwaltungseinheit signalisiert, die PHY durch Änderung der I_power_mode [2:0]-Signale von <000> in <111> in den Energiesparbetrieb (104) zu versetzen, versetzt der endliche PHY-Zustandsautomat die PHY in den Energiesparbetrieb 104 und steuert den Energiezugang für jede Spur. Danach kann die PHY wieder zum aktiven Betrieb 106 oder Ausschalten 108 zurückkehren.
-
Das Panel Self Refresh schaltet den Video-Prozessor und den damit verbundenen Kreislauf aus, wenn ein Bild statisch ist, z. B. beim Lesen einer PDF-Datei. Die Anzeige hat einen Bildspeicher (z. B. einen Bildzwischenspeicher), um den Inhalt der letzten Bildschirmerneuerung zu speichern. Der Computer schaltet alle Bildkreise aus und die Anzeige wiederholt den Inhalt der letzten Aktualisierung, bis der Bildschirminhalt aktualisiert wird (z. B. nach dem Herunterscrollen des gelesenen Dokuments). Die Panel Self Refresh-Technik funktioniert mit einem DisplayPort-Befehl, der 'statisches Bild erfassen' genannt wird. Wenn dieser Befehl vom Bildsystem ausgegeben wird, erfasst die Anzeige das letzte gesendete Bild und speichert es in seinem RAM-Speicher (Bildzwischenspeicher). Nach Verwendung dieses Befehls werden die Hauptverbindung des DisplayPort und die PHY ausgeschaltet und der Panel Self Refresh-Betrieb wird aktiviert.
-
Die Anzeige-PHY unterstützt den PSR.Betrieb durch Ausschalten der Energie zur dynamisch schaltenden Datenpfadlogik und gleichzeitig werden die Konfigurationsregister und die wesentlichen Zustandsvariablen durch die immer eingeschaltete Suspend-Spannungsdomain erhalten. Das vollständige Energieabschalten wird im PSR-Betrieb durch den Anzeigenregler eingeleitet. Zudem wird dieses Merkmal zum Ausschalten aller ungenutzten Spline-Sender verwendet ohne die Funktionsfähigkeit zu beeinflussen, der besagte Spline hat Dualsender, die in einem Datensatz untergebracht sind.
-
Um den Panel Self Refresh-Betrieb zu verlassen, erhält PHY ein Abschalt-Umkehrsignal und die gesamte Anzeige-PHY wird bei laufenden Uhren und dem funktionsbereiten Sender in den aktiven Zustand gebracht. Nach einer kurzen Synchronisierung (in link training), die wenige Millisekunden beansprucht, kann die Anzeige neue Bilder (Frames) empfangen und das System arbeitet wie vor dem Panel Self Refresh-Betrieb. Ein Aufweckbefehl (Sekundärdatenpaket) wird vom Regler ausgegeben, um den Bildschirm über das Verlassen des PSR zu informieren. Dies kann in einigen Fällen zu einer schnelleren Abbruch-Latenzzeit vom PSR-Betrieb führen.
-
Die Anzeigedaten stammen von einem Bildbearbeitungssystem, das über ein Anzeigewiedergabemerkmal verfügt. Die bearbeiteten Daten werden über einen gesendeten Befehl an den Anzeigeregler gesandt, wobei die Bilddaten mit Kennsetzen für das Betriebsprotokoll verkapselt sind. 10-Bit-Paralleldaten werden an die Anzeige-PHY gesandt, wo die Daten serienmäßig an das Anzeige-Port-Panel übertragen werden, wobei das Pendeln und die Impedanz an den differentialen Übertragungsleitungen zusammenkommen.
-
Panel Self Refresh ist ein Befehlsmodus (PSR-Betrieb genannt), den das Bildbearbeitungssystem verwendet, um die Anzeigeleitung auszuschalten, wenn das übertragene Anzeigebild statisch ist. Tatsächlich erhält der Regler keine Daten mehr, wodurch eine ideale Situation für den Regler geschaffen wird und die PHY ausgeschaltet wird, bis der PSR-Betrieb aufgehoben wird. Die Anzeige-PHY erhält den PSR-Befehl über einen i_powerdown Eingabepin und schaltet dann die dynamisch schaltende Datenpfadlogik aus, um durchsickernde Energie zu sparen. Die mit der immer eingeschalteten Energieversorgung betriebene Logik kann Konfigurationsdaten in Retentionsregistern, Energiespar-Eingangs-/Ausgangslogik, Energieschaltregler und sonstige wichtige Logik enthalten, die für eine DisplayPort-Dualverbindung üblich ist. Die Anzeige-PHY wird mit der gemeinsamen Spur, die über PLL und Reglerlogik sowie Widerstandskompensierung, JTAG- und IOSF-Schnittstelle verfügt, angeordnet. Die Datenspuren sind so organisiert, dass zwei Sender und die zugehörige PCS-Logik (Front-End-Schnittstelle zum Regler) für eine einfachere Gestaltung in einer einzigen Hierarchie enthalten sind. Die Zwei-Protokollspur-Datenhierarchie, auch 'Spline' genannt, ist modular gestaltet, um in verschiedenen anderen Anzeigeprotokollen verwendet zu werden.
-
Aufgrund der obigen Tabelle können mindestens vier Energiebetriebe von der Anzeige-PHY unterstützt werden:
- 1. Energiesparen durch Ausschalten der Verbindung, wenn im PSR-Betrieb nicht erforderlich.
- 2. Schneller Neustart ohne Neukonfiguration der programmierbaren Register. Vollständige PHY-Neuinitialisierung ohne Erhalt der Konfigurationsregister mit Stolperfallen; z. B. um Treibersoftware über Aufwecken, Neuprogrammieren aller Register zu informieren, den Regler zur Energiezufuhr zu bringen und Reset zu entfernen, um PHY zu starten.
-
Mit einem Retentionsregister zum Erhalt der Konfigurationsregister und Zustände kann die Anforderung für die Aufweckzeit eventuell reduziert werden.
-
In der Anzeige-PHY befinden sich zwei Energiedomains:
- • Vccasus_1p0 aka sus vcc liefert immer. Diese Energie wir durch Zusage von pwrreq_1p0 für SUS LDO/PG vollständig von P-Unit gesteuert.
- • Vccagated_1p0 oder geschützte vcc und Spannungsschienen können unter Energiespar-FSM-Reglern in Anzeige-PHY dynamisch schalten.
-
Beide Energiezufuhren werden als Teil des Leistungsnetzes an die Anzeige-PHY verteilt, das über eine Energiemetallschicht vom Netzschalter-Teilblock angrenzt. Der Netzschalter kann ein grober Schutz-PMOS-Schalter oder ein ausgeklügelter LDO sein. Falls nur ein grober Schutz-PMOS-Schalter verfügbar ist, wird die Energie bereitgestellt, sobald die Steuerung sachgemäß eingeschaltet wurde. Im Falle von LDO wird die Energie bereitgestellt, sobald LDO mit den richtigen Eingabeeinstellungen aktiviert wurde. Auch die Kalibrierung wird vom LDO-Kern unterstützt, um die Ausgabespannung zu regulieren. Eine eigene 'o_pwrreq1p0'-Steuerung wird verwendet, um den gemeinsamen Spur- und Datenspur-Netzschalter zu steuern und es gibt einen für die gemeinsame Spur und den Daten-Spline für Vccagated_1p0. Für Vccasus_1p0 gibt es einen Netzschalter, der von außen gesteuert wird und als Gesamtnetzschalter für die Anzeige-PHY gilt.
-
Anzeige-PHY kann nach Eingang/Ausgang des 'panel self refresh' durch den Anzeigeregler informiert werden. Es gibt zwei Energiezustände für aktive Spur in Anzeige-PHY.
- • EIN-Zustand, in dem Anzeige-PHY aktiv und für die Übertragung von 10-Bit-Daten vom Regler zu Sendepuffer-Taktraten (TBC) bereit.
- • Panel self refresh-Zustand. Dies ist ein dynamischer Energiesparzustand, wobei 'vccagated_1p0'-Stromschiene abgesperrt ist.
-
Anzeige-PHY kann programmiert werden, um einen dynamischen Energiesparzustand folgendermaßen zu handhaben:
- 1. Vollständige 'vccagated_1p0'-Stromabsperrung für PLL und Datenspuren. Dadurch kann so viel Strom wie möglich gespart werden und die suspend_logic für Eingangs-/Ausgangssequenz während des Energiesparzustands verwenden werden. Nach dem Ausschalten der Energie und PHY in equilibrium, kann der externe Regler i_pwrreg1p0 für susvcc entfernen und PHY vollständig ausschalten.
- 2. 'vccagated_1p0' Versorgung EIN für PLL, aber PLL ist inaktiv.
- 3. 'vccagated_1p0'-Versorgung und PLL EIN, aber gesamte dynamische Logik zeitgesteuert in Taktpuffermodul und Sendepads in hohe Impedanz versetzt.
-
5 zeigt gemäß einer Ausführungsform verschiedene Energiesparzustände. Die verschiedenen Zustände für I_power down 1:0 für einen Spline sind 11, 0X und X0. Bei 11 kann I_power mode 2.0 entweder 001 für Energiesparbetrieb eins für selektiven Update-PSR-Betrieb, falls nur Änderungen gesendet werden, oder 111 für einen Energiesparbetrieb 2 sein, der ein tiefer PSR-Betrieb ist. Wenn i_powerdown [1:0] für ein Spline = 11, dann wird es in den PSR-Energiesparbetrieb versetzt, wie von i_powerdown [2:0] vorgegeben.
-
Falls I_power down [1:0] entweder 0X oder X0 ist, spielt es keine Rolle, was I_power mode [2:0] ist. Wenn bei Bits von I_power down 1:0 '00' für einen Spline sind, dann sind bei Sendespuren in diesem Spline aktiv. Jede Sendespur kann durch den Zustand Null in der jeweiligen i_powerdown-Eingabe in den aktiven Zustand versetzt werden. Wenn eine beliebige i_powerdown 1:0 in einem Spline = '0', ist der Stromschutz nicht möglich.
-
Die Eingabe des Signals 1_pwrreg1p0_sus kann durch den Anzeigekern gewährleistet werden, um die Leistungssequenz für eine PHY zu starten.
-
In der in 5 gezeigten Tabelle kann das PHY-aktivierte Bit (EN) für die Aktivierung der PHY oder Null zuständig sein, wenn alles ausgeschaltet ist. Der Energiebetrieb kann 000, 001 für Senden aus, 010 für Sendeenergiezufuhr aus, 100 für PLL aus, 101 für Sendezugang und PLL aus, 110 für Energiezugang aus und 111 für Gleichtakthalter aus sein. Die Überschriften SUSPG, PLLPG und Daten-PG zeugen alle an, ob der jeweilige Energiezugang ein- oder ausgeschaltet ist. Deshalb ist der Suspend_Energiezugang immer eingeschaltet, außer, alles ist ausgeschaltet, der PLL-Energiezugang ist an, außer in Energiebetrieben 110 und 111 und wenn alles ausgeschaltet ist und der Datenenergiezugang ist an, wenn das Event aktiv oder Sender aus ist, aus wenn der Sendeenergiezugang aus ist, ein, wenn der PLL-Energiezugang aus ist und ein, wenn der Sendezugang und PLL-Energiezugänge aus sind. Ansonsten ist er ausgeschaltet. Der PLL-Energiezugang ist bei aktiven, Sender aus und Sende-Energiezugang aus-Events immer an. Der Datumsantrieb ist normalerweise im aktiven Betrieb ein und die übrige Zeit aus und der Gleichtakthalter ist im aktiven Betrieb aus und in allen anderen Event-Situationen ein, ausgenommen alles aus und Gleichtakthalter aus.
-
Natürlich zeigt 5 nur eine Ausführungsform und andere Ausführungsformen werden sicherlich von Fachleuten in Erwägung gezogen.
-
6 ist ein Ablaufdiagramm für ein Niedrigenergiezustandssystem, das in einer Ausführungsform ein endlicher Zustandsautomat sein kann. Das Niedrigenergiesystem 30 kann in Software, Hardware oder Firmware implementiert sein. Bei Software- und Firmware-Ausführungsformen kann ein Logikablauf durch computerausführbare Befehle implementiert werden, die auf mindestens einem nicht flüchtigen computerlesbaren Medium, wie einem optischen, einem magnetischen Speicher oder einem Halbleiterspeicher gespeichert sind.
-
Die Sequenz 80 beginnt mit dem Empfang eines Energiezustands in Diamond 82. Wenn ein Energiezustand erhalten wird, werden der Energiezugang, PLL, Datentreiber und Gleichtakthalter gemäß 5 eingestellt, wie in Block 84 angezeigt und dann endet der Ablauf. Falls kein Energiezustand erhalten wird, wartet die Sequenz einfach, bis ein Energiezustand gewählt wird.
-
5 ist ein gemäß einer Ausführungsform eine Energiebetriebssequenz 90; Sie kann in Software, Hardware oder Firmware implementiert sein. Bei Software- und Firmware-Ausführungsformen kann sie durch computerausführbare Befehle implementiert werden, die auf mindestens einem nicht flüchtigen computerlesbaren Medium, wie einem optischen, einem magnetischen Speicher oder einem Halbleiterspeicher gespeichert sind.
-
Die Ausschaltsequenz 90 beginnt mit Erhalt eines Ausschaltsignals, wie in Block 92 angegeben. Dann wird das Signal für den Energiebetrieb erhalten, wie in Block 94 angezeigt. Zuletzt wird der Strom in Übereinstimmung mit den zuvor erhaltenen Signalen des Ausschaltens und Energiebetriebs gesteuert (Block 96).
-
Die folgenden Abschnitte bzw. Beispiele gehören zu weiteren Ausführungsformen:
Eine Beispiel-Ausführungsform kann ein Verfahren sein, das die Bereitstellung von mindestens zwei getrennten Stromdomains für eine Bit-Übertragungsschnittstelle von einer Quell-PHY auf eine Sink-PHY in einer Anzeige umfasst, eine erste Energiedomain ist immer eingeschaltet und liefert Logikblöcke, die Informationen zum Zustand und der Konfiguration speichern, die zum Einschalten der Quell-PHY erforderlich sind, und eine zweite Stromdomain mit höherer Spannung als die genannte erste Domain und die eine stromgeschützte Domain für eine gemeinsame Spur ist und einen Gleichtakt-Spannungshalter zum Halten der Gleichtaktspannung nach dem Ausschalten bietet, die genannte Spannung ist bei höherem Stromverbrauch erforderlich. Das Verfahren kann zudem den genannten Halter zum Halten der Gleichtaktspannung für die erste Stromdomain enthalten. Das Verfahren kann auch das Tri-State eines Sende-Antriebskreislaufs in der ersten Stromdomain beinhalten. Das Verfahren kann auch die Bereitstellung eines Paars Sende-Antriebspads enthalten, die an einen Spannungsteiler gekoppelt sind, um Strom für die genannten Pads zu liefern. Das Verfahren kann auch das Vorladen der genannten Pads beinhalten. Das Verfahren kann auch die Bereitstellung einer dritten, getrennten und geschützten Stromdomain für einen Daten-Spline beinhalten. Das Verfahren kann auch das Verkoppeln eines Senderpaars mit dem genannten Daten-Spline beinhalten. Das Verfahren kann auch die Implementierung des Panel Self Refresh mithilfe der genannten geschützten Stromdomains durch Ausschalten des Stroms zur Logik in der genannten zweiten Domain bei Erhalt der Konfigurationsregister in der besagten ersten Domain beinhalten. Das Verfahren kann auch das Ausschalten der ersten Domain vor der zweiten Domain beinhalten. Das Verfahren kann auch die Implementierung einer DisplayPort-Schnittstelle beinhalten.
-
In einer weiteren Beispiel-Ausführungsform kann ein oder mehrere nicht-flüchtige computerlesbare Media enthalten sein, der Anweisungen für die Durchführung einer Sequenz mit der Bereitstellung von mindestens zwei getrennten Stromdomains für eine Bit-Übertragungsschnittstelle von einer Quell-PHY auf eine Sink-PHY in einer Anzeige umfasst, eine erste Energiedomain ist immer eingeschaltet und liefert Logikblöcke, die Informationen zum Zustand und der Konfiguration speichern, die zum Einschalten der Quell-PHY erforderlich sind, und eine zweite Stromdomain mit höherer Spannung als die genannte erste Domain und die eine stromgeschützte Domain für eine gemeinsame Spur ist und einen Gleichtakt-Spannungshalter zum Halten der Gleichtaktspannung nach dem Ausschalten bietet, die genannte Spannung ist bei höherem Stromverbrauch erforderlich. Das Medium kann zudem den genannten Halter zum Halten der Gleichtaktspannung für die erste Stromdomain enthalten. Das Medium kann auch das Tri-State eines Sende-Antriebskreislaufs in der ersten Stromdomain beinhalten. Das Medium kann auch die Bereitstellung eines Paars Sende-Antriebspads enthalten, die an einen Spannungsteiler gekoppelt sind, um Strom für die genannten Pads zu liefern. Das Medium kann auch das Vorladen der genannten Pads beinhalten. Das Medium kann auch die Bereitstellung einer dritten, getrennten und geschützten Stromdomain für einen Daten-Spline beinhalten. Das Medium kann auch das Verkoppeln eines Senderpaars mit dem genannten Daten-Spline beinhalten. Das Medium kann auch die Implementierung des Panel Self Refresh mithilfe der genannten geschützten Stromdomains durch Ausschalten des Stroms zur Logik in der genannten zweiten Domain bei Erhalt der Konfigurationsregister in der besagten ersten Domain beinhalten. Das Medium kann auch das Ausschalten der ersten Domain vor der zweiten Domain beinhalten. Das Medium kann auch die Implementierung einer DisplayPort-Schnittstelle beinhalten.
-
Eine weitere Beispiel-Ausführungsform kann ein Quell-Anzeigegerät sein, das ein Anzeigesystem und eine mit dem genannten System verbundene Quell-PHY umfasst, mit mindestens zwei getrennten Stromdomains für eine Bit-Übertragungsschnittstelle von einer Quell-PHY auf eine Sink-PHY in einer Anzeige, eine erste Energiedomain ist immer eingeschaltet und liefert Logikblöcke, die Informationen zum Zustand und der Konfiguration speichern, die zum Einschalten der Quell-PHY erforderlich sind, und eine zweite Stromdomain mit höherer Spannung als die genannte erste Domain und die eine stromgeschützte Domain für eine gemeinsame Spur ist und einen Gleichtakt-Spannungshalter zum Halten der Gleichtaktspannung nach dem Ausschalten bietet, die genannte Spannung ist bei höherem Stromverbrauch erforderlich. Das Gerät kann zudem den genannten Halter zum Halten der Gleichtaktspannung für die erste Stromdomain enthalten. Das Gerät kann auch ein Paar Sende-Antriebspads enthalten, die an einen Spannungsteiler gekoppelt sind, um Strom für die genannten Pads zu liefern. Das Gerät kann auch eine dritte, getrennte und geschützte Stromdomain für einen Daten-Spline beinhalten. Das Gerät kann auch ein Paar Sender enthalten, die genannten Sender sind mit dem genannten Daten-Spline verkoppelt. Das Gerät kann auch beinhalten, dass die genannte Quell-PHY eine DisplayPort PHY ist.
-
Verweise in dieser Beschreibung auf „eine Ausführungsform” bedeuten, dass ein bestimmtes Merkmal, eine Struktur oder Charakteristik, die in Verbindung mit der Ausführungsform beschrieben wird, mindestens in einer innerhalb der vorliegenden Erfindung eingeschlossenen Implementierung enthalten ist. Somit beziehen sich Verwendungen des Ausdrucks „eine Ausführungsform” oder „in einer Ausführungsform” nicht notwendigerweise auf dieselbe Ausführungsform. Außerdem können die bestimmten Merkmale, Strukturen oder Charakteristika in anderen geeigneten Formen eingeführt werden, die sich von der bestimmten veranschaulichten Ausführungsform unterscheiden, und alle solchen Formen können innerhalb der Ansprüche der vorliegenden Anmeldung eingeschlossen sein.
-
Während die Anmeldung unter Verwendung einer begrenzten Anzahl von Ausführungsformen beschrieben wurde, sind sich fachkundige Personen bewusst, dass viele weitere Modifizierungen und Varianten möglich sind. Die beigefügten Ansprüche sollen alle solchen Modifikationen und Varianten abdecken, die dem Sinn und Schutzbereich der vorliegenden Erfindung entsprechen.
