KR20160033549A - 디스플레이 구동회로, 디스플레이 구동회로의 동작방법 및 시스템 온 칩 - Google Patents

Abstract

디스플레이 구동회로, 디스플레이 구동회로의 동작방법 및 시스템 온 칩이 개시된다. 본 발명의 일 실시예에 따른 디스플레이 구동회로는, 다수의 라인 데이터들을 저장하는 프레임 버퍼 및 데이터 패킷을 수신하고, 상기 데이터 패킷에 포함된 플래그 정보를 검출한 결과에 따라 상기 데이터 패킷에 포함된 라인 데이터 또는 상기 프레임 버퍼에 저장된 라인 데이터를 계조 데이터로서 출력하는 버퍼 콘트롤러를 구비하는 것을 특징으로 한다.

Description

디스플레이 구동회로, 디스플레이 구동회로의 동작방법 및 시스템 온 칩{Image Processing Device and Method including a plurality of image signal processors}

본 발명은 디스플레이 구동회로 및 시스템 온 칩에 관한 것으로서, 자세하게는 부분 패널 셀프 리프레쉬(Partial Panel Self Refresh) 모드를 지원하는 디스플레이 구동회로, 디스플레이 구동회로의 동작방법 및 시스템 온 칩에 관한 것이다.

이미지 해상도(Image resolution)가 증가함에 따라 어플리케이션 프로세서(Application Processor)나 시스템 온 칩(System on Chip) 등의 호스트와 디스플레이 구동회로 사이의 데이터 전송량이 증가하고 있다. 이와 같은 데이터 전송량 증가는 호스트와 디스플레이 구동회로 각각의 전력 사용량의 증가를 유발하게 된다.

스마트 폰, 태블릿 등의 각종 모바일 장치에서 저전력 요구는 끊임없이 증대되고 있다. 모바일 장치는 호스트로서 어플리케이션 프로세서와 디스플레이 구동을 위하여 디스플레이 구동회로를 포함할 수 있으며, 이미지 디스플레이 동작에 소요되는 전력은 상당한 비중을 차지할 수 있다. 이에 따라 이미지 디스플레이 등의 이미지 처리 동작이 효율적으로 수행될 필요가 있다.

본 발명의 기술적 사상은, 디스플레이 동작 특성을 향상함과 함께 전력 소모를 감소할 수 있는 디스플레이 구동회로, 디스플레이 구동회로의 동작방법 및 시스템 온 칩을 제공하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 디스플레이 구동회로는, 다수의 라인 데이터들을 저장하는 프레임 버퍼 및 데이터 패킷을 수신하고, 상기 데이터 패킷에 포함된 플래그 정보를 검출한 결과에 따라 상기 데이터 패킷에 포함된 라인 데이터 또는 상기 프레임 버퍼에 저장된 라인 데이터를 계조 데이터로서 출력하는 버퍼 콘트롤러를 구비하는 것을 특징으로 한다.

바람직하게는, 상기 프레임 버퍼는 제1 프레임의 다수의 라인들의 라인 데이터들을 저장하고, 상기 버퍼 콘트롤러는, 제2 프레임의 다수의 라인들에 대한 다수의 데이터 패킷들을 수신하고, 상기 데이터 패킷들에 포함된 플래그 정보를 검출한 결과에 따라, 상기 제2 프레임의 일부는 상기 프레임 버퍼에 저장된 라인 데이터를 이용하여 디스플레이 동작이 수행되고, 상기 제2 프레임의 다른 일부는 상기 데이터 패킷들에 포함된 라인 데이터를 이용하여 디스플레이 동작이 수행되도록 제어하는 것을 특징으로 한다.

또한 바람직하게는, 상기 버퍼 콘트롤러는, 상기 데이터 패킷에 포함된 플래그 정보를 검출하는 플래그 검출부 및 상기 플래그 정보를 검출한 따라, 상기 프레임 버퍼에 대한 억세스를 제어하는 억세스 제어부를 구비하는 것을 특징으로 한다.

또한 바람직하게는, 상기 억세스 제어부는, 상기 플래그 정보가 제1 값을 가질 때, 상기 프레임 버퍼에 저장된 라인 데이터를 독출하고 이를 상기 계조 데이터로서 제공하며, 상기 플래그 정보가 제2 값을 가질 때, 상기 데이터 패킷에 포함된 라인 데이터를 상기 계조 데이터로서 제공하는 것을 특징으로 한다.

또한 바람직하게는, 상기 억세스 제어부는, 상기 플래그 정보가 제2 값을 가질 때, 상기 데이터 패킷에 포함된 라인 데이터를 상기 프레임 버퍼에 기록하는 것을 특징으로 한다.

또한 바람직하게는, 상기 버퍼 콘트롤러는, 프레임의 제1 라인에 대한 제1 데이터 패킷에 포함된 플래그 정보가 제1 값을 가질 때, 상기 프레임 버퍼에 저장된 제1 라인에 대한 라인 데이터를 리프레쉬하고, 상기 제1 데이터 패킷에 포함된 플래그 정보가 제2 값을 가질 때, 상기 프레임 버퍼에 저장된 제1 라인에 대한 라인 데이터를 상기 제1 데이터 패킷에 포함된 라인 데이터로 업데이트하는 것을 특징으로 한다.

또한 바람직하게는, 상기 디스플레이 구동회로는, 상기 계조 데이터를 수신하고 이를 처리하여 디스플레이 패널로 제공되는 계조 전압을 생성하는 소스 드라이버를 더 구비하는 것을 특징으로 한다.

또한 바람직하게는, 상기 디스플레이 구동회로는, 상기 계조 데이터를 소스 드라이버로 제공하는 타이밍 콘트롤러인 것을 특징으로 한다.

또한 바람직하게는, 상기 데이터 패킷은, 이전의 프레임의 라인 데이터와 현재 프레임의 라인 데이터가 서로 동일할 때, 상기 현재 프레임의 라인 데이터가 포함되지 않도록 인코딩된 것을 특징으로 한다.

한편, 본 발명의 일 실시예에 따른 디스플레이 구동회로는, 다수의 라인 데이터들을 포함하는 프레임 데이터를 저장하는 프레임 버퍼 및 제1 모드에서, 외부와의 통신과 무관하게 상기 프레임 버퍼에 저장된 프레임 데이터를 이용한 디스플레이 동작이 수행되고, 제2 모드에서, 라인 단위로 상기 프레임 버퍼에 저장된 라인 데이터 또는 외부로부터 제공된 라인 데이터를 이용한 디스플레이 동작이 수행되도록 제어하는 버퍼 콘트롤러를 구비하는 것을 특징으로 한다.

한편, 본 발명의 일 실시예에 따른 시스템 온 칩은, 메모리 콘트롤 모듈 및 제1 프레임과 제2 프레임의 라인 데이터를 비교하고, 데이터가 서로 동일한 라인에 대해 상기 제2 프레임의 라인 데이터가 포함되지 않은 데이터 패킷을 전송하고, 데이터가 서로 다른 라인에 대해 상기 제2 프레임의 라인 데이터가 포함된 데이터 패킷을 전송하는 디스플레이 콘트롤 모듈을 구비하는 것을 특징으로 한다.

한편, 본 발명의 일 실시예에 따른 디스플레이 구동회로의 동작방법은, 현재 프레임의 다수의 라인들에 대한 데이터 패킷들을 수신하는 단계와, 상기 현재 프레임의 일부의 라인들에 대해, 상기 수신된 데이터 패킷들에 포함된 라인 데이터들을 이용하여 디스플레이를 수행하는 단계 및 상기 현재 프레임의 다른 일부의 라인들에 대해, 내부의 프레임 버퍼에 저장된 라인 데이터들을 이용하여 디스플레이를 수행하는 단계를 구비하는 것을 특징으로 한다.

본 발명의 실시예에 따른 디스플레이 구동회로, 디스플레이 구동회로의 동작방법 및 시스템 온 칩은, 호스트와 디스플레이 구동회로 사이에서의 데이터 전송에 의한 신호 토글링을 감소함으로써, EMI 특성을 향상할 수 있는 등 디스플레이 동작 특성을 향상할 수 있는 효과가 있다.

또한, 본 발명의 실시예에 따른 디스플레이 구동회로, 디스플레이 구동회로의 동작방법 및 시스템 온 칩은, 호스트와 디스플레이 구동회로 사이에서 전송되는 신호 양을 감소시킬 수 있으며, 또한 프레임 버퍼에 대한 억세스 회수를 감소할 수 있으므로 전력 소모를 감소할 수 있는 효과가 있다.

도 1은 본 발명의 실시예에 따른 디스플레이 구동회로를 포함하는 시스템의 일 예를 나타내는 블록도이다.
도 2는 본 발명의 실시예에 따른 시스템 온 칩(System on Chip, SoC)을 나타내는 블록도이다.
도 3은 도 2의 디스플레이 콘트롤 모듈의 일 구현예를 나타내는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 이미지 처리 시스템을 나타내는 블록도이다.
도 5는 디스플레이 구동회로로 제공되는 데이터 패킷의 일 예를 나타내는 도면이다.
도 6a,b는 디스플레이 구동회로의 보다 구체적인 구현 예를 나타내는 블록도이다.
도 7은 본 발명의 실시예에 따른 디스플레이 동작의 일 예를 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따른 시스템 온 칩의 동작방법을 나타내는 플로우차트이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 구동회로의 동작방법을 나타내는 플로우차트이다.
도 10 내지 도 12는 본 발명의 실시예에 따른 디스플레이 구동회로를 포함하는 디스플레이 시스템을 나타내는 블록도이다.
도 13은 본 발명의 다른 실시예에 따른 이미지 처리 시스템을 나타내는 블록도이다.
도 14a,b,c는 프레임 버퍼의 기록 및 독출 동작의 일 예를 나타내는 도면이다.
도 15a,b는 프레임 버퍼의 기록 및 독출 동작의 다른 예를 나타내는 도면이다.
도 16은 본 발명의 다른 실시예에 따른 디스플레이 구동회로의 동작방법을 나타내는 플로우차트이다.
도 17은 본 발명의 또 다른 실시예에 따른 이미지 처리 시스템을 나타내는 블록도이다.
도 18은 본 발명의 다른 실시예에 따른 시스템 온 칩(System on Chip, SoC)을 나타내는 블록도이다.
도 19는 본 발명의 실시예에 따른 시스템 온 칩 및 디스플레이 구동회로가 장착된 이동 단말기의 일 예를 나타내는 도면이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 실시예에 따른 디스플레이 구동회로를 포함하는 시스템의 일 예를 나타내는 블록도이다. 도 1의 시스템은 디스플레이 구동회로를 포함하는 각종 시스템에 해당할 수 있으며, 예컨대 디지털 카메라, 휴대용 캠코더, 스마트 폰 등 각종 모바일 장치가 도 1의 시스템에 해당할 수 있다. 이하에서는, 도 1의 시스템은 모바일 장치(10)인 것으로 가정한다.

도 1에 도시된 바와 같이, 모바일 장치(10)는 중앙 처리 장치(11), 디스플레이 콘트롤 모듈(12), 코덱 모듈(13), 메모리(14), 디스플레이 구동회로(15) 및 디스플레이 패널(16)을 포함할 수 있다. 상기 모바일 장치(10)에 구비되는 각종 기능 블록들은 서로 신호를 송수신할 수 있다. 도 1에서는 설명의 편의상 각종 기능 블록들이 버스를 공유하는 것으로 도시되었으나, 본 발명의 실시예는 이에 국한될 필요는 없으며, 일부의 기능 블록들은 별도의 신호 전송 라인을 통해 신호를 서로 송수신하여도 무방하다.

도 1에 도시되지는 않았으나 모바일 장치(10)는 이외에도 다른 기능들을 수행하기 위한 각종 기능 블록들을 포함할 수 있으며, 예컨대 모바일 장치(10)가 통신 기능을 수행하는 경우 통신 모듈이 모바일 장치(10)에 더 구비되어도 무방하다. 또는, 전원 관리 모듈(power management module)이나 클럭 모듈, 그래픽 프로세서(GPU) 등이 모바일 장치(10)에 더 구비될 수 있다.

본 발명의 실시예에 따른 디스플레이 구동회로(15)는, 모바일 장치(10) 내부 또는 외부로부터의 이미지 신호를 수신하고 이에 대한 처리 동작을 수행함으로써, 디스플레이 패널(16)에 실제 디스플레이될 신호(예컨대, 계조 전압)를 출력할 수 있다. 예컨대, 디스플레이 구동회로(15)는 디스플레이 패널(16)의 로우(row)들을 구동하기 위한 게이트 드라이버와 디스플레이 패널(16)의 칼럼(column)들을 구동하기 위한 소스 드라이버 등을 포함할 수 있으며, 또한 디스플레이 동작을 제어하기 위한 각종 타이밍 정보를 생성하는 타이밍 콘트롤러를 포함할 수 있다.

중앙 처리 장치(11)는 모바일 장치(10)의 전체의 동작을 제어하며, 예컨대 중앙 처리 장치(11) 내부에 임베디드되는 메모리나 외부에 배치되는 메모리(14)에 저장된 프로그램들 및/또는 데이터를 실행할 수 있다. 중앙 처리 장치(11)는 멀티-코어 프로세서(multi-core processor)를 포함할 수 있으며, 멀티-코어 프로세서는 두 개 이상의 독립적이고 실질적인 프로세서들을 갖는 하나의 컴퓨팅 컴포넌트일 수 있다. 상기 멀티-코어 프로세서는 다수의 가속기를 동시에 구동할 수 있으므로, 상기 멀티-코어 프로세서를 포함하는 모바일 장치(10)는 멀티-가속(multi-acceleration)을 수행할 수 있다.

디스플레이 콘트롤 모듈(12)은 디스플레이 동작에 관련된 각종 동작을 수행할 수 있다. 예컨대, 디스플레이 콘트롤 모듈(12)은 하나 이상의 프레임 데이터를 수신하고 이에 대한 처리 동작을 수행하며, 이로부터 데이터 패킷을 생성하여 출력할 수 있다. 디스플레이 구동회로(15)는 디스플레이 콘트롤 모듈(12)에서 출력되는 데이터 패킷에 따라 디스플레이 패널(16)을 구동할 수 있다.

코덱 모듈(13)은 모바일 장치(10) 내에서 생성된 각종 이미지 신호나 외부로부터 제공된 각종 이미지 신호에 대한 인코딩 및 디코딩 처리를 수행할 수 있다. 일 예로서, 이미지 신호에 대해 인코딩 처리를 수행함으로써 인코딩된 이미지 신호가 외부로 제공될 수 있으며, 또한 외부로부터 인코딩된 이미지 신호가 수신된 경우 이에 대해 디코딩 처리를 수행함으로써 디스플레이 패널(16)을 통해 이미지가 출력되도록 할 수 있다.

메모리(14)는 모바일 장치(10)의 구동에 관련된 OS(Operating System) 및 각종 프로그램들을 저장할 수 있으며, 또한 디스플레이 패널(16)에 출력될 이미지 신호를 저장할 수 있다. 일 예로서, 메모리(14)는 하나 이상의 프레임에 포함된 이미지 데이터를 저장할 수 있는 저장 공간을 포함할 수 있으며, 모바일 장치(10)에 구비되는 각종 기능 블록의 데이터 억세스 요청에 응답하여 메모리(14)에 이미지 데이터가 저장되거나 메모리(14)로부터 이미지 데이터가 독출될 수 있다.

도 1에서는 모바일 장치(10)의 각종 기능들을 수행하기 위한 기능 블록들이 서로 구분되는 구성인 것으로 도시되었으나, 본 발명의 실시예는 이에 국한될 필요가 없다. 도 1에 도시된 하나 이상의 기능 블록들은 이미지 신호를 처리할 수 있는 점에서 도 1의 하나 이상의 기능 블록들이 이미지 처리 장치(또는 이미지 처리 시스템)으로 지칭될 수 있다. 또는, 중앙 처리 장치(11), 디스플레이 콘트롤 모듈(12) 및 코덱 모듈(13)과 도 1에 도시된 기타 다른 기능 블록들, 그리고 도 1에 도시되지 않은 또 다른 기능 블록들이 시스템 온 칩(System on Chip, SoC)으로 구현되어 하나의 반도체 칩에 집적될 수 있다. 또는, 본 발명의 실시예에 따른 디스플레이 구동회로(15)는 시스템 온 칩에 구비될 수 있다. 또는, 본 발명의 실시예에 따른 이미지 데이터 처리 동작을 수행하는 시스템 온 칩은 모바일 장치(10)의 전반적인 기능을 제어하는 어플리케이션 프로세서(Application Processor)에 해당할 수 있다.

디스플레이 콘트롤 모듈(12)은 그 내부의 임베디드 메모리 및/또는 메모리(14)에 저장된 프레임 데이터를 수신할 수 있으며, 적어도 두 개의 프레임에 해당하는 프레임 데이터들을 수신할 수 있다. 또한, 디스플레이 콘트롤 모듈(12)은 수신된 적어도 두 개의 프레임 데이터에 대해 비교 동작을 수행할 수 있으며, 비교 결과에 따라 데이터의 출력 동작을 제어할 수 있다. 하나의 프레임은 다수의 라인들을 포함할 수 있으며, 하나의 프레임에 포함되는 전체의 데이터를 프레임 데이터로 정의하고, 각각의 라인에 포함되는 데이터를 라인 데이터로 정의할 수 있다.

본 발명의 실시예에 따르면, 현재 프레임의 디스플레이 동작을 수행함에 있어서, 이전 프레임(예컨대, 제1 프레임)과 현재 프레임(예컨대, 제2 프레임)이 라인 데이터 단위로 서로 비교되고, 비교 결과에 따라 라인 데이터 출력 동작이 제어될 수 있다. 예컨대, 제2 프레임의 제1 라인 데이터와 제1 프레임의 제1 라인 데이터의 비교 결과에 따라, 라인 데이터가 서로 동일한 경우 제2 프레임의 제1 라인 데이터가 디스플레이 구동회로(15)로 제공되지 않으며, 디스플레이 구동회로(15)는 내부의 저장 수단(예컨대, 프레임 버퍼)에 저장된 제1 프레임의 제1 라인 데이터를 이용하여 디스플레이를 수행할 수 있다. 반면에, 비교 결과에 따라 라인 데이터의 적어도 하나의 데이터가 서로 다른 경우에는 제2 프레임의 제1 라인 데이터가 디스플레이 구동회로(15)로 제공될 수 있다.

이와 동일 또는 유사하게, 제2 프레임의 전체 라인들의 데이터에 대한 비교 동작이 수행될 수 있다. 예컨대, 하나의 프레임이 M 개의 라인들을 포함하는 경우, 제2 프레임의 M 개의 라인 데이터들에 대해 제1 프레임의 라인 데이터들과의 비교 동작이 수행될 수 있다. 비교 결과에 따라, 제2 프레임의 일부의 라인 데이터들은 디스플레이 구동회로(15)로의 제공이 차단될 수 있으며, 제2 프레임이 나머지 일부의 라인 데이터들은 디스플레이 구동회로(15)로 제공될 수 있다.

디스플레이 콘트롤 모듈(12)과 디스플레이 구동회로(15)는 소정의 프로토콜에 따라 데이터를 통신할 수 있다. 예컨대, 디스플레이 콘트롤 모듈(12)과 디스플레이 구동회로(15)는 eDP 표준(Embedded DisplayPort Standard)에 따라 통신을 수행할 수 있으며, 또는 MIPI 등 다른 표준에 따라 통신을 수행하여도 무방하다. 디스플레이 콘트롤 모듈(12)은 라인 데이터에 대해 소정의 프로토콜에 따른 인코딩 동작을 수행하여 데이터 패킷을 생성할 수 있다. 상기 데이터 패킷은 라인 데이터와 적어도 하나의 플래그 정보를 포함할 수 있다. 또한, 상기 적어도 하나의 플래그 정보는 해당 데이터 패킷에 라인 데이터가 포함되었는지 여부를 나타내는 제1 플래그를 포함할 수 있다.

한편 본 발명의 실시예에 따르면, 디스플레이 구동회로(15)는 현재 프레임(예컨대, 제2 프레임)을 디스플레이하기 위하여, 디스플레이 콘트롤 모듈(12)로부터 데이터 패킷을 수신하고 이에 대한 데이터 처리를 통해 계조 전압을 디스플레이 패널(16)로 제공할 수 있다. 디스플레이 구동회로(15)는 수신된 데이터 패킷에 라인 데이터가 포함되지 않은 경우에는 프레임 버퍼에 저장된 라인 데이터를 이용하여 디스플레이 패널(16)의 해당 라인을 구동할 수 있다. 반면에, 디스플레이 구동회로(15)는 수신된 데이터 패킷에 라인 데이터가 포함된 경우에는 상기 데이터 패킷에 포함된 라인 데이터를 이용하여 디스플레이 패널(16)의 해당 라인을 구동할 수 있다.

상기와 같은 본 발명의 실시예에 따르면, 하나의 프레임에 대하여 일부의 라인 데이터들만이 디스플레이 콘트롤 모듈(12)과 디스플레이 구동회로(15) 사이에서 통신되므로, 전송되는 데이터 양이 감소됨과 함께 데이터 통신에 따른 전력 소모가 감소될 수 있다. 또한, 디스플레이 구동회로(15)는 현재 프레임에 해당하는 다수의 라인들에 대한 라인 데이터들을 프레임 버퍼에 저장할 필요가 있는데, 본 발명의 실시예에 따르면 프레임 버퍼에 대한 기록 동작의 횟수가 감소되며, 이에 따라 프레임 버퍼의 억세스에 필요한 전력 소모가 감소될 수 있다.

또한, 스마트 폰 등 모바일 장치(10)에서 정지 영상(still image)을 디스플레이하는 빈도가 상대적으로 높으며, 또한 디스플레이 영상이 변동됨에 있어서 실제로 일부의 영역의 영상만이 변동되는 빈도가 상대적으로 높다. 본 발명의 실시에에 따르면, 프레임 데이터에서 일부만 변경되는 경우 디스플레이 콘트롤 모듈(12)은 전체 프레임 데이터를 전송할 필요가 없이 변경이 발생된 일부의 라인 데이터들만 전송하므로 데이터 처리 효율성을 향상할 수 있다.

상기와 같이 구성될 수 있는 본 발명의 실시예에 따른 이미지 처리 시스템의 구체적인 동작을 설명하면 다음과 같다.

도 2는 본 발명의 실시예에 따른 시스템 온 칩(System on Chip, SoC)을 나타내는 블록도이다. 일 예로서, 도 2의 시스템 온 칩은 어플리케이션 프로세서(Application Processor, AP)에 해당할 수 있다.

시스템 온 칩(100)은 다수의 IP(Intellectual Property)들을 포함할 수 있다. 다수의 IP들 각각은 시스템 온 칩(100) 내에 구현되어 각각의 특정 기능을 수행한다. 또한, 시스템 온 칩(100)은 시스템 버스를 포함하며, 시스템 버스를 통해 시스템 온 칩(100)에 구비되는 IP들 사이에서 각종 신호들이 송수신될 수 있다.

시스템 버스는 소정의 표준 버스 규격을 갖는 프로토콜이 적용된 버스로 구현될 수 있다. 예컨대, 표준 버스 규격으로서, ARM(Advanced RISC Machine) 사의 AMBA(Advanced Microcontroller Bus Architecture) 프로토콜이 적용될 수 있다. AMBA 프로토콜의 버스 타입에는 AHB(Advanced High-Performance Bus), APB(Advanced Peripheral Bus), AXI(Advanced eXtensible Interface), AXI4, ACE(AXI Coherency Extensions) 등이 포함될 수 있다. 전술한 버스 타입들 중 AXI는 IP들 사이의 인터페이스 프로토콜로서, 다중 아웃스탠딩 어드레스(multiple outstanding address) 기능과 데이터 인터리빙(data interleaving) 기능 등을 제공한다. 이외에도, 소닉사(SONICs Inc.)의 uNetwork 이나 IBM의 CoreConnect, OCP-IP의 오픈 코어 프로토콜(Open Core Protocol) 등 다른 타입의 프로토콜이 시스템 버스에 적용되어도 무방하다.

도 2에 도시된 바와 같이, 시스템 온 칩(100)은 어플리케이션 프로세서 역할을 수행하기 위한 다양한 IP들을 포함하며, 예컨대 중앙 처리 장치(110), 코덱 모듈(120), 메모리 콘트롤 모듈(130), 디스플레이 콘트롤 모듈(140), 임베디드 메모리(150) 및 입출력 모듈(160)을 포함할 수 있다. 상기와 같은 구성요소들은 시스템 온 칩 내부의 시스템 버스를 통해 연결될 수 있다. 본 발명의 실시예에 따른 시스템 온 칩(100)은 도 2에 도시된 기능 블록들 중 일부를 포함하지 아니하여도 무방하며, 또는 도 2에 도시되지 않은 다른 기능 블록들을 포함할 수도 있다.

임베디드 메모리(150)는 시스템 온 칩(100) 내에 내장되는 메모리로서, 도 1의 메모리(외부 메모리)와 유사하게 각종 프로그램들, 명령들(instructions) 및 데이터를 저장할 수 있다. 또한, 임베디드 메모리(150)는 디스플레이될 하나 이상의 프레임 데이터를 저장할 수 있다. 임베디드 메모리(150)는 휘발성 메모리 및/또는 비휘발성 메모리로 구현될 수 있다.

메모리 콘트롤 모듈(130)은 외부 메모리(EM)와 인터페이스를 수행하며, 예컨대 본 발명의 실시예에 따른 데이터 비교 동작을 위하여 두 개 이상의 프레임 데이터를 억세스하고 시스템 버스를 통해 다른 기능 블록으로 제공할 수 있다.

디스플레이 콘트롤 모듈(140)은 외부 디스플레이 장치(미도시)의 동작을 제어할 수 있으며, 예컨대 디스플레이 콘트롤 모듈(140)은 두 개 이상의 프레임 데이터를 수신하고 전술한 실시예에 따른 비교 및 출력 동작을 수행할 수 있다. 예컨대, 디스플레이 콘트롤 모듈(140)은 이전 프레임(예컨대, 제1 프레임)의 데이터와 현재 프레임(예컨대, 제2 프레임)의 데이터를 라인 단위로 비교하고, 그 비교 결과에 따라 데이터의 변동이 발생된 제2 프레임의 일부의 라인 데이터들만을 선택적으로 출력할 수 있다. 또한, 전술한 실시예에서와 같이 디스플레이 콘트롤 모듈(140)은 라인 데이터를 선택적으로 포함하는 데이터 패킷을 생성할 수 있으며, 상기 데이터 패킷에는 해당 패킷에 라인 데이터가 포함되어 있는지를 나타내는 플래그 정보가 포함될 수 있다. 생성된 데이터 패킷은 입출력 모듈(160)을 통해 외부의 장치(예컨대, 디스플레이 장치)로 제공될 수 있다.

도 3은 도 2의 디스플레이 콘트롤 모듈(140)의 일 구현예를 나타내는 블록도이다.

도 3에 도시된 바와 같이, 디스플레이 콘트롤 모듈(140)은 비교부(141), 패킷 생성부(142) 및 패널 셀프 리프레쉬(Panel Self Refresh, PSR) 관리부(143)를 포함할 수 있다. 비교부(141)는 제1 프레임 데이터(Data_F1)와 제2 프레임 데이터(Data_F2)를 수신하고 이에 대한 비교 동작을 수행한다. 제1 프레임 데이터(Data_F1)는 다수의 라인 데이터들을 포함할 수 있으며, 또한 제2 프레임 데이터(Data_F2)는 다수의 라인 데이터들을 포함할 수 있다.

비교부(141)는 제1 프레임 데이터(Data_F1)와 제2 프레임 데이터(Data_F2)에 대해 라인 단위로 비교 동작을 수행하고 그 비교 결과를 출력한다. 패킷 생성부(142)는 비교부(141)로부터의 비교 결과에 기반하여 데이터 패킷 생성 동작을 수행한다. 예컨대, 패킷 생성부(142)는 제2 프레임 데이터(Data_F2)을 수신하고, 비교부(141)로부터의 비교 결과에 기반하여 라인 데이터가 포함된 데이터 패킷(Data_P) 또는 라인 데이터가 포함되지 않은 데이터 패킷(Data_P)을 생성한다. 패킷 생성부(142)는 제2 프레임 데이터(Data_F2)의 다수의 라인 데이터들에 대응하는 다수의 데이터 패킷들(Data_P)을 생성한다. 예컨대, 제1 프레임 데이터(Data_F1)와 제2 프레임 데이터(Data_F2)의 제1 라인 데이터가 서로 동일한 경우, 패킷 생성부(142)는 제1 값을 갖는 플래그 정보를 포함하는 제1 데이터 패킷을 생성할 수 있다. 반면에, 제1 프레임 데이터(Data_F1)와 제2 프레임 데이터(Data_F2)의 제2 라인 데이터가 서로 상이한 경우, 패킷 생성부(142)는 제2 값을 갖는 플래그 정보 및 제2 프레임 데이터(Data_F2)의 제2 라인 데이터를 포함하는 제2 데이터 패킷을 생성할 수 있다.

PSR 관리부(143)는 비교부(141)로부터의 비교 결과에 기반하여 패널 셀프리프레쉬 모드를 지시하는 신호(예컨대, PSR 인에이블 신호, PSR_en)를 활성화할 수 있다. 연속되는 프레임이 서로 동일한 이미지에 해당하는 경우 패널 셀프리프레쉬 모드로 진입될 수 있으며, PSR 관리부(143)는 패널 셀프리프레쉬 모드를 인에이블시키기 위한 PSR 인에이블 신호(PSR_en)를 활성화하여 외부 장치(예컨대, 디스플레이 구동회로)로 제공할 수 있다. 디스플레이 구동회로는, 상기 패널 셀프리프레쉬 모드에서 외부로부터 프레임 데이터를 수신할 필요 없이 내부의 프레임 버퍼에 저장된 프레임 데이터를 이용하여 디스플레이 동작을 수행할 수 있다. 이 때, 패널 셀프리프레쉬 모드에서, 디스플레이 구동회로 내에 호스트(예컨대, 어플리케이션 프로세서 등)와 통신하기 위한 인터페이스 수단은 비활성화될 수 있다.

패킷 생성부(142)는 상기 PSR 인에이블 신호(PSR_en)에 기반하여 데이터 패킷 생성 동작을 선택적으로 수행할 수 있다. 예컨대, 패널 셀프리프레쉬 모드로 진입되는 경우, 디스플레이 구동회로로 데이터 패킷이 제공될 필요가 없으며, 이에 따라 패킷 생성부(142)는 상기 PSR 인에이블 신호(PSR_en)에 따라 데이터 패킷 생성 동작을 수행하지 않을 수 있다.

도 4는 본 발명의 일 실시예에 따른 이미지 처리 시스템을 나타내는 블록도이며, 도 5는 디스플레이 구동회로로 제공되는 데이터 패킷의 일 예를 나타내는 도면이다. 도 4에 도시된 바와 같이, 이미지 처리 시스템(200)은 메모리(210), 어플리케이션 프로세서(220), 디스플레이 구동회로(230) 및 디스플레이 패널(240)을 포함할 수 있다. 또한, 디스플레이 구동회로(230)는 버퍼 콘트롤러(231) 및 프레임 버퍼(232)를 포함할 수 있다. 상기 디스플레이 구동회로(230)와 디스플레이 패널(240)은 디스플레이 장치를 구성할 수 있다. 또한, 도 5에 도시된 바와 같이, 각각의 데이터 패킷은 상태 정보(CFG)와 라인 데이터(line data)를 포함할 수 있다. 상태 정보(CFG)는 전술한 플래그 정보 이외에도 디스플레이 동작에 관련된 각종 정보를 포함할 수 있으며, 예컨대 라인 데이터의 전송을 나타내는 라인 시작 신호(SOL)나 전송 대기 시간을 나타내는 대기 신호(HBP) 등의 정보를 포함할 수 있다.

어플리케이션 프로세서(220)는 메모리(210)에 저장된 프레임 데이터를 억세스할 수 있다. 메모리(210)는 적어도 두 개의 프레임에 해당하는 프레임 데이터들을 저장할 수 있으며, 전술한 실시예에서와 같이 어플리케이션 프로세서(220)는 라인 단위의 데이터 비교 동작에 기반하여 라인 데이터가 포함된 데이터 패킷 또는 라인 데이터가 포함되지 않은 데이터 패킷을 디스플레이 구동회로(230)로 제공할 수 있다.

프레임 버퍼(232)는 현재 디스플레이하고자 하는 프레임 이전의 프레임 데이터를 저장할 수 있다. 하나의 프레임이 M 개의 라인들을 포함하고, 프레임 버퍼(232)가 하나의 프레임의 데이터를 저장하는 경우, 프레임 버퍼(232)는 M 개의 라인 데이터들을 저장할 수 있다. 프레임 버퍼(232)에 저장되는 프레임 데이터는 현재 디스플레이하고자 하는 프레임의 직전의 프레임의 데이터일 수 있으며, 또는 2 개 또는 그 이상의 이전의 프레임의 데이터일 수 있다. 버퍼 콘트롤러(231)는 외부로부터 제공된 패킷 데이터를 처리하고, 메모리(210)에 라인 데이터를 기록하거나 메모리(210)로부터 라인 데이터를 독출하는 동작을 수행할 수 있다.

버퍼 콘트롤러(231)는 현재 프레임의 다수의 라인들을 디스플레이하기 위하여 외부로부터 수신된 패킷 데이터의 플래그 정보를 검출하고, 그 검출 결과에 따라 프레임 버퍼(232)의 억세스 동작을 제어한다. 예컨대, 현재 프레임의 라인 데이터(예컨대, 제1 라인 데이터)와 이전 프레임의 제1 라인 데이터가 서로 동일한 경우, 버퍼 콘트롤러(231)는 제1 값을 갖는 플래그 정보를 검출하고, 프레임 버퍼(232)에 저장된 제1 라인 데이터를 독출하여 이를 디스플레이 패널(240)로 제공한다. 반면에, 현재 프레임의 제1 라인 데이터와 이전 프레임의 제1 라인 데이터가 상이한 경우, 데이터 패킷에는 현재 프레임의 제1 라인 데이터가 포함될 것이며, 버퍼 콘트롤러(231)는 제2 값을 갖는 플래그 정보를 검출하고, 데이터 패킷에 포함된 현재 프레임의 제1 라인 데이터를 디스플레이 패널(240)로 제공한다. 도 4에는 도시되지 않았으나, 프레임 버퍼(232)로부터 독출된 라인 데이터 또는 데이터 패킷에 포함된 라인 데이터에 대해 추가의 데이터 처리(예컨대, 계조 전압 생성 처리)가 수행되고, 생성된 계조 전압이 디스플레이 패널(240)로 제공될 수 있다.

일 실시예로서, 현재 프레임의 제1 라인 데이터와 이전 프레임의 제1 라인 데이터가 상이함에 따라 데이터 패킷에 현재 프레임의 제1 라인 데이터가 포함된 경우, 버퍼 콘트롤러(231)는 데이터 패킷에 포함된 제1 라인 데이터를 프레임 버퍼(232)에 기록함에 의해 제1 라인 데이터를 업데이트하고, 업데이트된 현재 프레임의 제1 라인 데이터를 다시 독출하여 디스플레이 패널(240)로 제공할 수 있다.

또한 일 실시예로서, 현재 프레임의 제1 라인 데이터가 이전 프레임의 제1 라인 데이터와 동일한 경우, 버퍼 콘트롤러(231)는 프레임 버퍼(232)에 대한 별도의 기록 동작 없이 프레임 버퍼(232)에 저장된 이전 프레임의 제1 라인 데이터를 독출하여 디스플레이 패널(240)로 제공할 수 있다. 다른 실시예로서, 현재 프레임의 제1 라인 데이터가 이전 프레임의 제1 라인 데이터와 동일한 경우, 버퍼 콘트롤러(231)는 프레임 버퍼(232)에 저장된 제1 라인 데이터에 대한 리프레쉬 동작을 수행하고, 이후 프레임 버퍼(232)에 저장된 제1 라인 데이터를 독출하여 디스플레이 패널(240)로 제공할 수 있다. 또는 다른 실시예로서, 현재 프레임의 제1 라인 데이터가 이전 프레임의 제1 라인 데이터와 동일한 경우, 버퍼 콘트롤러(231)는 프레임 버퍼(232)에 저장된 제1 라인 데이터를 독출하여 디스플레이 패널(240)로 제공하고, 이후 프레임 버퍼(232)에 저장된 제1 라인 데이터에 대한 리프레쉬 동작을 수행할 수 있다. 상기와 같은 리프레쉬 동작에 따라, 프레임 버퍼(232)가 DRAM 등의 휘발성 메모리로 구현되는 경우에도, 특정 라인 데이터가 일정 기간 업데이트되지 않아 데이터가 소실되는 문제가 방지될 수 있다.

도 6a,b는 디스플레이 구동회로의 보다 구체적인 구현 예를 나타내는 블록도이다.

도 6a에 도시된 바와 같이, 디스플레이 구동회로(230A)는 수신부(233), 전송부(234) 및 프레임 버퍼(232)를 포함할 수 있다. 또한, 디스플레이 구동회로(230A)는 도 4의 버퍼 콘트롤러(231)의 구성으로서, 플래그 검출부(231_1A) 및 억세스 제어부(231_2A)를 더 포함할 수 있다.

플래그 검출부(231_1A)는 수신된 데이터 패킷(Data_P)에 포함된 플래그 정보를 검출하고 그 검출 결과를 출력한다. 억세스 제어부(231_2A)는 플래그 검출부(231_1A)로부터의 검출 결과에 따라 프레임 버퍼(232)에 대한 억세스 동작을 수행한다. 전술한 실시예에서와 같이, 이전 프레임의 라인 데이터와 현재 프레임의 라인 데이터가 동일함을 나타내는 제1 값의 플래그 정보가 검출되는 경우, 억세스 제어부(231_2A)는 프레임 버퍼(232)로부터 라인 데이터를 독출하고, 독출된 라인 데이터를 전송부(234)로 출력한다. 반면에, 이전 프레임의 라인 데이터와 현재 프레임의 라인 데이터가 상이함을 나타내는 제2 값의 플래그 정보가 검출되는 경우, 억세스 제어부(231_2A)는 데이터 패킷에 포함된 라인 데이터를 프레임 버퍼(232)의 대응하는 영역에 업데이트하고, 업데이트된 라인 데이터를 전송부(234)로 출력할 수 있다.

도 6b는 디스플레이 구동회로(230B)가 선택 수단을 더 구비하는 예가 도시된다. 도 6b에 도시된 바와 같이, 디스플레이 구동회로(230B)는 수신부(233), 전송부(234), 프레임 버퍼(232), 플래그 검출부(231_1B), 억세스 제어부(231_2B) 및 선택부(231_3B)를 포함할 수 있다.

플래그 검출부(231_1B)는 수신된 데이터 패킷(Data_P)에 포함된 플래그 정보를 검출하고 그 검출 결과를 억세스 제어부(231_2B) 및 선택부(231_3B)로 제공할 수 있다. 전술한 실시예에 따라, 억세스 제어부(231_2B)는 검출 결과에 따라 프레임 버퍼(232)에 대한 억세스 동작을 수행하고, 프레임 버퍼(232)로부터 독출된 라인 데이터를 선택부(231_3B)로 제공할 수 있다. 예컨대, 억세스 제어부(231_2B)는 플래그 정보가 제1 값을 가질 때 프레임 버퍼(232)로부터 라인 데이터를 선택적으로 독출할 수 있다.

선택부(231_3B)는 수신부(233)를 통해 수신된 데이터 패킷(Data_P)에 포함된 라인 데이터 및 프레임 버퍼(232)로부터 독출된 라인 데이터를 수신할 수 있다. 또한, 선택부(231_3B)는 플래그 정보를 검출한 결과에 기반하여 어느 하나의 라인 데이터를 선택적으로 출력할 수 있다. 이에 따라, 현재 프레임을 디스플레이함에 있어서, 현재 프레임의 일부의 라인들은 프레임 버퍼(232)에 저장된 이전 프레임의 라인 데이터들을 이용하여 디스플레이될 수 있으며, 반면에 나머지 라인들은 외부로부터 수신된 데이터 패킷(Data_P)에 포함된 현재 프레임의 라인 데이터들을 이용하여 디스플레이될 수 있다.

도 6a,b에는 도시되지 않았으나, 억세스 제어부(231_2A, 231_2B)로부터의 라인 데이터에 대해 추가의 데이터 처리 동작이 수행되며, 디스플레이 패널의 칼럼 라인들을 구동하기 위한 계조 전압(vol_gray)이 전송부(234)를 통해 디스플레이 패널로 제공될 수 있다.

도 7은 본 발명의 실시예에 따른 디스플레이 동작의 일 예를 나타내는 도면이다. 도 7에서는 전술한 PSR 모드가 적용되는 경우의 디스플레이 동작의 예가 설명된다.

도 7에 도시된 바와 같이, 첫 번째 프레임(1-frame)을 디스플레이하기 위하여, 첫 번째 프레임(1-frame)에 포함된 전체 라인 데이터들(예컨대, M 개의 라인 데이터들)이 수신되고, 수신된 M 개의 라인 데이터들이 프레임 버퍼에 저장된다.

이후, 두 번째 프레임(2-frame)에 대한 디스플레이 동작에 있어서, 첫 번째 프레임(1-frame)과 두 번째 프레임(2-frame)의 모든 라인들의 데이터가 서로 동일할 수 있다. 디스플레이 구동회로와 통신하는 어플리케이션 프로세서 등의 호스트에서 프레임들 사이의 데이터 비교 동작이 수행될 수 있으며, 예컨대 라인 단위로 데이터 비교 동작이 수행될 수 있다. 첫 번째 프레임(1-frame)과 두 번째 프레임(2-frame)의 모든 라인들의 데이터가 서로 동일함에 따라, 디스플레이 구동회로는 호스트로부터의 PSR 인에이블 신호에 따라 PSR 모드로 진입할 수 있다.

PSR 모드에서, 디스플레이 구동회로는 호스트와 통신하기 위한 인터페이스 수단이 디스에이블될 수 있으며, 두 번째 프레임(2-frame)은 디스플레이 구동회로내의 프레임 버퍼에 저장된 라인 데이터들을 이용하여 디스플레이될 수 있다. 즉, PSR 모드에서 디스플레이 구동회로는 호스트로부터 데이터나 정보 등을 수신함이 없이 디스플레이 동작을 수행할 수 있다.

한편, 세 번째 프레임(3-frame)에 대한 디스플레이 동작에 있어서, 두 번째 프레임(2-frame)과 세 번째 프레임(3-frame)의 일부의 라인들의 데이터만이 서로 상이할 수 있다. 이에 따라, 서로 데이터가 동일한 라인에 대해서는 라인 데이터가 디스플레이 구동회로로 제공되지 않으며, 프레임 버퍼에 저장된 라인 데이터를 디스플레이할 것을 나타내는 플래그 정보만이 제공될 수 있다. 이 때, 호스트와 디스플레이 구동회로 사이의 전송 채널에서, 라인 데이터가 전송되는 구간 동안 실질적으로 데이터가 전달되지 않으므로 신호 토글링이 발생되지 않는다.

반면에, 적어도 하나의 데이터가 상이한 라인에 대해서는 이를 나타내는 플래그 정보와 함께 라인 데이터가 디스플레이 구동회로로 제공된다. 이에 따라, 하나의 프레임 내에서 실제 화면이 변동되는 부분의 라인 데이터만이 전송되므로 호스트와 디스플레이 구동회로 사이의 인터페이스에 소요되는 전력이 감소될 수 있다.

도 8은 본 발명의 일 실시예에 따른 시스템 온 칩의 동작방법을 나타내는 플로우차트이다.

도 8에 도시된 바와 같이, 시스템 온 칩의 내부 또는 외부의 메모리를 억세스함으로써 이전 프레임과 현재 프레임의 데이터를 수신한다(S11). 수신된 프레임 데이터에 대해 라인 단위로 라인 데이터를 비교하며(S12), 예컨대 이전 프레임의 라인 데이터와 현재 프레임의 라인 데이터의 동일성 여부를 비교한 결과에 따라 데이터가 서로 동일한 지를 판단할 수 있다(S13).

비교 결과, 현재 프레임의 라인 데이터의 적어도 하나의 데이터가 이전 프레임의 라인 데이터와 상이한 경우에는, 현재 프레임의 라인 데이터에 의해 디스플레이 동작이 수행될 필요가 있으며, 이에 따라 플래그 정보를 데이터 패킷 내에 포함된 라인 데이터를 이용하여 디스플레이를 수행할 것을 나타내는 제2 값으로 설정한다(S14). 또한, 상기 플래그 정보와 라인 데이터를 포함하는 데이터 패킷을 생성하고(S15), 생성된 데이터 패킷을 디스플레이 구동회로로 전송할 수 있다(S18).

반면에, 현재 프레임의 라인 데이터가 이전 프레임의 라인 데이터와 서로 동일한 경우에는, 현재 프레임의 해당 라인은 디스플레이 구동회로 내에 저장된 이전 프레임의 라인 데이터를 이용하여 디스플레이가 수행되어도 무방하며, 이에 따라 플래그 정보를 디스플레이 구동회로 내부의 프레임 버퍼에 저장된 라인 데이터를 이용하여 디스플레이를 수행할 것을 나타내는 제1 값으로 설정한다(S16). 또한, 라인 데이터가 포함되지 않은 데이터 패킷을 생성하고(S17), 생성된 데이터 패킷을 디스플레이 구동회로로 전송할 수 있다(S18).

도 9는 본 발명의 일 실시예에 따른 디스플레이 구동회로의 동작방법을 나타내는 플로우차트이다.

도 9에 도시된 바와 같이, 디스플레이 구동회로는 호스트로부터 데이터 패킷을 수신하며(S21), 수신된 데이터 패킷 내에 포함된 플래그 정보를 검출한다(S22). 플래그 정보를 검출한 결과에 따라 플래그 정보가 제1 값에 해당하는지가 판단될 수 있다(S23).

판단 결과, 플래그 정보가 제2 값에 해당하는 경우, 이는 현재 프레임의 라인 데이터가 이전 프레임의 라인 데이터와 상이함을 나타내는 것으로서, 디스플레이 구동회로는 데이터 패킷에 포함된 라인 데이터를 프레임 버퍼의 대응하는 영역에 저장할 수 있다. 이는 상기 프레임 버퍼의 대응하는 영역에 저장된 이전 프레임의 라인 데이터를 현재 프레임의 라인 데이터로 업데이트하는 동작에 해당할 수 있다. 또한, 데이터 패킷에 포함된 라인 데이터를 이용하여 디스플레이 동작을 수행한다(S25). 상기 데이터 패킷에서 라인 데이터를 추출하고 이를 이용할 수도 있으며, 또는 프레임 버퍼에 업데이트된 라인 데이터를 이용하여 디스플레이 동작을 수행하여도 무방하다.

한편, 판단 결과, 플래그 값이 제1 값에 해당하는 경우, 이는 현재 프레임의 라인 데이터가 이전 프레임의 라인 데이터와 동일함을 나타내는 것으로서, 디스플레이 구동회로는 현재 프레임의 해당 라인을 이전 프레임의 라인 데이터를 이용하여 디스플레이할 수 있다. 이에 따라, 디스플레이 구동회로는 프레임 버퍼의 대응하는 영역에 저장될 라인 데이터를 독출하고(S26), 독출된 라인 데이터를 이용하여 디스풀레이 동작을 수행한다(S27).

도 10 내지 도 12는 본 발명의 실시예에 따른 디스플레이 구동회로를 포함하는 디스플레이 시스템을 나타내는 블록도이다. 도 10에서는 타이밍 콘트롤러와 소스 드라이버가 별도의 칩으로 구현되는 예가 도시되며, 도 11 및 도 12에서는 타이밍 콘트롤러와 소스 드라이버가 동일한 칩으로 구현되는 예가 도시된다. 본 발명의 실시예에 따른 디스플레이 구동회로는, 디스플레이 패널의 구동에 관련된 하나 또는 그 이상의 기능 블록을 포함하는 개념으로 정의될 수 있다.

도 10에 도시된 바와 같이, 디스플레이 시스템(300)은 어플리케이션 프로세서(310), 타이밍 콘트롤러(320), 하나 이상의 소스 드라이버(330), 디스플레이 패널(350) 및 패널 내에 또는 패널에 인접하게 배치되는 하나 이상의 게이트(340)를 포함할 수 있다. 또한, 타이밍 콘트롤러(320)는 하나 이상의 프레임 데이터를 저장하는 프레임 버퍼를 포함할 수 있으며, 일 예로서 프레임 버퍼가 DRAM으로 구현되는 예가 도시된다. 도 10의 예에서, 본 발명의 실시예에 따른 디스플레이 구동회로는 타이밍 콘트롤러(320)에 해당할 수 있다.

어플리케이션 프로세서(310)는 그 내부 또는 외부에 배치되는 메모리(미도시)를 억세스하여 두 개 이상의 프레임의 데이터를 수신하고, 전술한 실시예에 따른 라인 단위의 데이터 비교 동작을 수행할 수 있다. 또한, 어플리케이션 프로세서(310)는 비교 결과에 따라 플래그 정보를 포함하는 데이터 패킷을 생성할 수 있으며, 비교 결과에 따라 상기 데이터 패킷에는 라인 데이터가 포함되거나 포함되지 않을 수도 있다.

타이밍 콘트롤러(320)는 디스플레이 동작을 제어하기 위한 각종 타이밍 정보를 발생함과 함께, 하나 이상의 소스 드라이버(330)로 계조 데이터를 출력할 수 있다. 소스 드라이버(330)는 수신된 계조 데이터에 따른 아날로그 계조 전압을 발생하고 이를 디스플레이 패널(350)로 제공할 수 있다. 또한, 전술한 실시예에 따라, 타이밍 콘트롤러(320)는 어플리케이션 프로세서(310)로부터 수신된 데이터 패킷에 포함된 플래그 정보를 검출할 수 있으며, 검출 결과에 따라 데이터 패킷에 포함된 현재 프레임의 라인 데이터를 계조 데이터로서 출력하거나, 또는 타이밍 콘트롤러(320) 내부에 구비되는 프레임 버퍼에 저장된 라인 데이터를 독출하여 이를 계조 데이터로서 출력할 수 있다.

한편, 도 11에 도시된 바와 같이, 디스플레이 시스템(400)은 어플리케이션 프로세서(410), 디스플레이 구동회로(420), 디스플레이 패널(440) 및 패널 내에 또는 패널에 인접하게 배치되는 하나 이상의 게이트(430)를 포함할 수 있다. 또한, 디스플레이 구동회로(420)는 타이밍 콘트롤러(421), 프레임 버퍼(422), 게이트 드라이버(423) 및 소스 드라이버(424)를 포함할 수 있으며, 일 예로서 프레임 버퍼(422)가 DRAM으로 구현되는 예가 도시된다. 즉, 도 11의 예에서, 본 발명의 실시예에 따른 디스플레이 구동회로는 타이밍 콘트롤러(421)과 함께 디스플레이 구동된 각종 회로로서 게이트 드라이버(423) 및 소스 드라이버(424)를 포함하는 개념으로 정의될 수 있다. 또한 도 11의 예에서는 프레임 버퍼(422)가 타이밍 콘트롤러(421)의 외부에 배치되는 예가 도시된다.

어플리케이션 프로세서(410)는 디스플레이 구동회로(420) 내의 타이밍 콘트롤러(421)와 통신할 수 있으며, 이에 따라 본 발명의 실시예가 적용된 데이터 패킷은 어플리케이션 프로세서(410)와 디스플레이 구동회로(420) 사이에서 전송될 수 있다.

한편, 도 12에 도시된 바와 같이 디스플레이 시스템(500)은 어플리케이션 프로세서(310), 하나 이상의 디스플레이 구동회로(520), 디스플레이 패널(540) 및 패널 내에 또는 패널에 인접하게 배치되는 하나 이상의 게이트(530)를 포함할 수 있다. 또한, 디스플레이 구동회로(520)는 타이밍 콘트롤러(521)와 소스 드라이버(522)를 포함할 수 있다. 도 12에는 도시되지 않았으나, 각각의 디스플레이 구동회로(520)는 프레임 버퍼를 포함할 수 있으며, 일 예로서 프레임 버퍼는 타이밍 콘트롤러(521) 내에 구비될 수 있으며, 또는 타이밍 콘트롤러(521) 외부에 배치되어도 무방하다. 도 12의 실시예에 따르면, 다수의 디스플레이 구동회로들(520)이 배치됨에 따라 각각의 디스플레이 구동회로(520)는 디스플레이 패널(540)의 일부의 영역의 디스플레이 동작을 제어할 수 있다. 또한, 디스플레이 구동회로(520) 각각에 구비되는 프레임 버퍼는 하나의 화면 중 일부에 해당하는 영역의 데이터만을 저장할 수 있다.

도 10 내지 도 12의 실시예에 따르면, 어플리케이션 프로세서와 디스플레이 구동회로 사이의 인터페이스에 소모되는 파워와 프레임 버퍼에 데이터를 기록하는데 소모되는 파워를 절감할 수 있으며, 또한 데이터 전송시 데이터 천이(transition)를 최소화할 수 있으므로 EMI 특성을 향상할 수 있다.

한편, 도 10 내지 도 12에서는 프레임 버퍼로서 DRAM이 예시되었으나, 본 발명의 실시예는 이에 국한될 필요가 없다. 예컨대, 프레임 버퍼는 다른 종류의 휘발성 메모리로서 SRAM을 포함하여도 무방하며, 또는 비휘발성 메모리로서 플래시, 저항성 메모리 등 각종 메모리를 포함하여도 무방하다. 또한, 전술한 실시예에서와 같이 이전 프레임의 라인 데이터와 현재 프레임의 라인 데이터가 서로 동일하여 프레임 버퍼에 라인 데이터를 업데이트할 필요가 없는 경우에도, 프레임 버퍼의 대응하는 영역에 대한 리프레쉬 동작이 수행되도록 제어함으로써 프레임 버퍼에 저장된 데이터의 안정성이 유지되도록 한다.

도 13은 본 발명의 다른 실시예에 따른 이미지 처리 시스템을 나타내는 블록도이다. 도 13에 도시된 바와 같이, 이미지 처리 시스템(600)은 어플리케이션 프로세서(610) 및 디스플레이 구동회로(620)를 포함할 수 있다. 또한 디스플레이 구동회로(620)는 제1 인터페이스부(621), PSR 모드 설정부(622), 버퍼 콘트롤러(623), 프레임 버퍼(624) 및 제2 인터페이스부(625)를 포함할 수 있다.

어플리케이션 프로세서(610)는 전술한 실시예들 중 어느 하나에 따라 라인 데이터를 포함하거나 포함하지 않는 데이터 패킷(Data_P)을 생성하고 이를 디스플레이 구동회로(620)로 제공한다. 또한, 디스플레이될 현재 프레임의 데이터가 이전 프레임의 데이터와 동일할 때, 어플리케이션 프로세서(610)는 PSR 인에이블 신호(PSR_en)를 활성화하여 디스플레이 구동회로(620)로 제공할 수 있다.

디스플레이 구동회로(620)는 제1 인터페이스부(621)를 통해 데이터 패킷(Data_P)을 수신하고 이에 대한 처리 동작을 수행한다. 만약, PSR 인에이블 신호(PSR_en)가 활성화되는 경우, 이에 응답하여 제1 인터페이스부(621)가 디스에이블되고, PSR 모드 설정부(622)는 PSR 모드의 진입을 나타내는 신호를 버퍼 콘트롤러(623)로 제공할 수 있으며, 버퍼 콘트롤러(623)는 외부와의 통신과 무관하게 프레임 버퍼(624)에 저장된 다수의 라인 데이터들을 이용하여 디스플레이 동작을 수행할 수 있다.

한편, PSR 모드가 종료되는 경우, 디스플레이 구동회로(620)는 어플리케이션 프로세서(610)로부터 제공되는 데이터 패킷(Data_P)에 따라 디스플레이 동작을 수행한다. 전술한 실시예에서와 같이, 데이터 패킷(Data_P)에 포함된 플래그 정보를 검출하고, 그 검출 결과에 따라 데이터 패킷(Data_P)에 포함된 라인 데이터 또는 프레임 버퍼(624)에 저장된 라인 데이터를 계조 데이터로 이용하여 디스플레이 동작이 수행될 수 있다. 상기 계조 데이터에 대한 추가의 데이터 처리에 의해 계조 전압(vol_gray)이 생성되고, 생성된 계조 전압(vol_gray)은 제2 인터페이스부(625)를 통하여 디스플레이 패널로 제공될 수 있다.

도 14a,b,c는 프레임 버퍼의 기록 및 독출 동작의 일 예를 나타내는 도면이다.

도 14a에 도시된 바와 같이, 현재 프레임의 어느 하나의 라인(예컨대 제1 라인, LINE_1)을 구동하기 위해 데이터 패킷(Data_P)이 디스플레이 구동회로로 제공되며, 디스플레이 구동회로는 수신된 데이터 패킷(Data_P)에 대응하여 현재 프레임의 제1 라인에 대한 디스플레이 동작을 수행할 수 있다. 이전 프레임의 M 개의 라인들(LINE_1 ~ LINE_M)의 라인 데이터들이 프레임 버퍼에 저장될 수 있다.

버퍼 콘트롤러는 데이터 패킷(Data_P)에 포함된 플래그 정보를 검출하고, 플래그 정보가 제1 값을 갖는 경우 프레임 버퍼에 저장된 제1 라인 데이터를 제1 라인에 대한 계조 데이터(Data_gray)로서 출력할 수 있다. 반면에, 플래그 정보가 제2 값을 갖는 경우, 버퍼 콘트롤러는 수신된 데이터 패킷(Data_P)에 포함된 제1 라인 데이터를 프레임 버퍼에 저장하고, 또한 데이터 패킷(Data_P)에 포함된 제1 라인 데이터를 계조 데이터(Data_gray)로서 출력할 수 있다. 즉, 디스플레이 구동회로는 현재 프레임의 라인에 관련된 데이터 패킷(Data_P)의 수신 동작과 상기 라인에 대한 디스플레이 동작을 일련하게 수행할 수 있다.

한편, 도 14b에 도시된 바와 같이, 프레임 버퍼에 대한 기록 및 독출 동작은 영역 단위로 수행될 수 있다. 예컨대, 프레임은 다수 개의 영역들(Region_1 ~ Region_N)로 구분되고, 각각의 영역은 다수의 라인 데이터들을 저장할 수 있다.

이전 프레임의 M 개의 라인 데이터들(LINE_1 ~ LINE_M)이 프레임 버퍼에 저장될 수 있으며, 현재 프레임을 디스플레이 하기 위한 라인 데이터들이 데이터 패킷(Data_P)으로서 버퍼 콘트롤러로 제공될 수 있다. 버퍼 콘트롤러는, 전술한 실시예에 따라 각각의 데이터 패킷에 포함된 플래그 정보를 검출하고, 검출 결과에 따라 데이터 패킷에 포함된 라인 데이터를 선택적으로 프레임 버퍼에 기록할 수 있다.

현재 프레임의 일부의 영역에 대한 데이터 패킷들이 수신되고 난 후, 상기 현재 프레임에 대한 디스플레이 동작이 시작될 수 있다. 예컨대, 프레임 버퍼의 제1 영역(Region_1)에 대한 데이터 패킷(Data_P)이 수신되어 프레임 버퍼의 제1 영역(Region_1)의 적어도 일부의 라인 데이터들이 업데이트될 수 있으며, 프레임 버퍼의 다른 영역(예컨대 제2 영역, Region_2)의 라인 데이터들이 업데이트되는 동안 프레임 버퍼의 제1 영역(Region_1)에 저장된 라인 데이터들을 이용하여 디스플레이 동작이 수행될 수 있다. 도 14b에 도시된 바와 같이, 버퍼 콘트롤러는 프레임 버퍼의 제2 영역(Region_2)에 대한 데이터 패킷(Data_P)을 수신하여 라인 데이터들을 업데이트할 수 있으며, 이와 함께 제1 영역(Region_1)에 저장된 라인 데이터들을 순차적으로 독출하여 이를 계조 데이터(Data_gray)로서 출력할 수 있다.

한편, 도 14c에 도시된 바와 같이, 현재 프레임에 대한 다수의 데이터 패킷들(Data_P)이 모두 수신되고, 다수의 데이터 패킷들(Data_P)의 플래그 정보에 따라 선택적으로 라인 데이터들이 업데이트되고 난 후 프레임 버퍼에 저장된 라인 데이터들을 이용한 디스플레이 동작이 수행될 수 있다. 현재 프레임(예컨대 제2 프레임, Frame_2)에 대한 다수의 데이터 패킷들(Data_P)이 수신되고 본 발명의 실시예에 따라 일부의 라인 데이터들이 업데이트되고 난 후, 버퍼 콘트롤러는 다음의 프레임(예컨대 제3 프레임, Frame_3)에 대한 데이터 패킷(Data_P)을 수신할 수 있다. 버퍼 콘트롤러는 다음의 프레임(Frame_3)에 대한 데이터 패킷(Data_P)을 처리함과 함께, 프레임 버퍼에 저장된 현재 프레임(Frame_2)의 라인 데이터들을 독출하여 계조 데이터(Data_gray)로서 출력할 수 있다.

도 15a,b는 프레임 버퍼의 기록 및 독출 동작의 다른 예를 나타내는 도면이다. 도 15a는 프레임 버퍼가 DRAM 등의 휘발성 메모리로 구현되는 예를 나타내며, 도 15b는 프레임 버퍼가 저항성 메모리 등의 비휘발성 메모리로 구현되는 예를 나타낸다.

전술한 바와 같이, 버퍼 콘트롤러는 데이터 패킷(Data_P)에 포함된 플래그 정보를 검출하고, 검출 결과에 따라 프레임 버퍼에 대한 억세스 동작을 제어할 수 있다. 도 15a에 도시된 바와 같이, 이전 프레임의 라인 데이터들이 프레임 버퍼에 저장되고, 현재 프레임의 라인 데이터를 포함하거나 포함하지 않는 데이터 패킷(Data_P)이 버퍼 콘트롤러로 제공될 수 있다.

이전 프레임의 제1 라인(LINE_1)과 현재 프레임의 제1 라인(LINE_1)의 데이터가 동일함에 따라 플래그 정보가 제1 값을 갖는 경우, 버퍼 콘트롤러는 프레임 버퍼에 대한 별도의 기록 동작 없이 프레임 버퍼의 해당 라인(예컨대, 제1 라인)을 리프레쉬(Refresh) 할 수 있다. 또한, 버퍼 콘트롤러는 제1 라인 데이터를 독출(Read)하고, 독출된 제1 라인 데이터를 계조 데이터(Data_gray)로서 출력할 수 있다. 반면에, 이전 프레임의 제1 라인(LINE_1)과 현재 프레임의 제1 라인(LINE_1)의 데이터가 상이함에 따라 플래그 정보가 제2 값을 갖는 경우, 버퍼 콘트롤러는 데이터 패킷(Data_P)에 포함된 제1 라인 데이터를 프레임 버퍼에 기록(write)하고, 상기 기록된 제1 라인 데이터를 독출(Read)하여 이를 계조 데이터(Data_gray)로서 출력할 수 있다.

한편, 도 15b에 도시된 바와 같이, 프레임 버퍼를 구성하는 메모리에 따라 리프레쉬 동작이 수행될 필요가 없으며, 이 때 이전 프레임의 제1 라인(LINE_1)과 현재 프레임의 제1 라인(LINE_1)의 데이터가 동일함에 따라 플래그 정보가 제1 값을 갖는 경우, 별도의 기록 및 리프레쉬 동작 없이 버퍼 콘트롤러는 제1 라인 데이터를 독출(Read)하고, 독출된 제1 라인 데이터를 계조 데이터(Data_gray)로서 출력할 수 있다. 반면에, 이전 프레임의 제1 라인(LINE_1)과 현재 프레임의 제1 라인(LINE_1)의 데이터가 상이함에 따라 플래그 정보가 제2 값을 갖는 경우, 버퍼 콘트롤러는 데이터 패킷(Data_P)에 포함된 제1 라인 데이터를 프레임 버퍼에 기록(write)하고, 상기 기록된 제1 라인 데이터를 독출(Read)하여 이를 계조 데이터(Data_gray)로서 출력할 수 있다.

도 16은 본 발명의 다른 실시예에 따른 디스플레이 구동회로의 동작방법을 나타내는 플로우차트이다.

도 16에 도시된 바와 같이, 디스플레이 구동회로는 외부 호스트(예컨대, 어플리케이션 프로세서 등)로부터 PSR 인에이블 신호를 수신할 수 있으며, 상기 PSR 인에이블 신호가 활성화되었는지를 확인할 수 있다(S31). 확인 결과에 따라, 디스플레이 구동회로는 PSR 모드로 진입할 지 여부를 판단할 수 있다(S32).

PSR 모드로 진입됨에 따라, 디스플레이 구동회로 내의 호스트와 인터페이스하기 위한 적어도 일부의 구성이 비활성화될 수 있다(S33). 일 예로서, 디스플레이 구동회로 내의 구성들 중 호스트와 통신하는 회로를 셧 다운(shut down) 시킴으로써, 호스트와의 통신에 따른 전력 소모가 감소될 수 있다. 이에 따라, 디스플레이 구동회로로는 현재 프레임에 대한 데이터 패킷들이 제공되지 않으며, 디스플레이 구동회로 내의 프레임 버퍼에 저장된 이전 프레임의 라인 데이터들을 이용한 디스플레이 동작이 수행된다(S34).

한편, PSR 모드로 진입하지 않거나 또는 PSR 모드가 종료된 경우에는, 전술한 실시예에 따라 플래그 정보를 검출한 결과에 따른 디스플레이 동작이 수행될 수 있다. 상기와 같은 본 발명의 실시예에 따른 동작이 수행되는 모드는 PPSR (Partial Panel Self Refresh) 모드로 정의될 수 있다. 상기 PPSR 모드의 수행 여부를 나타내는 정보는 기 설정되어 호스트나 디스플레이 콘트롤러 내에 저장될 수 있다.

PPSR 모드의 진입 여부를 판단하고(S35), PPSR 모드로 진입되지 않는 경우에는 노멀 디스플레이 방식에 따라 디스플레이 동작이 수행될 수 있다. 즉, PSR 모드가 종료된 경우에는 이전 프레임과 현재 프레임의 일부의 영역의 라인 데이터만 변동되더라도, 디스플레이 구동회로는 현재 프레임의 모든 라인 데이터들을 외부로부터 수신하고 이를 이용한 디스플레이 동작을 수행할 수 있다(S36). 이와 함께, 디스플레이 구동회로 내의 프레임 버퍼의 모든 라인들은 현재 프레임의 라인 데이터들로 업데이트될 수 있다.

반면에, PPSR 모드로 진입한 경우에는, 전술한 실시예에 따라 데이터 패킷 내에 포함된 플래그 정보를 검출하고(S37), 검출 결과에 따라 외부로부터 제공된 라인 데이터를 이용한 디스플레이 동작을 수행하거나, 프레임 버퍼에 저장된 라인 데이터를 이용하여 디스플레이 동작을 수행할 수 있다(S38).

도 17은 본 발명의 또 다른 실시예에 따른 이미지 처리 시스템을 나타내는 블록도이다.

도 17에 도시된 바와 같이, 이미지 처리 시스템(700)은 어플리케이션 프로세서(710), 디스플레이 구동회로(720) 및 패널부를 포함할 수 있다. 패널부는 화면을 출력하는 디스플레이 패널(731) 및 터치 스크린 패널(732)을 포함할 수 있다. 또한, 디스플레이 구동회로(720)는 디스플레이 구동회로부(721) 및 터치 스크린 콘트롤부(722)를 포함할 수 있다. 또한, 디스플레이 구동회로부(721)는 전술한 실시예에 따른 플래그 정보에 대한 검출 동작 및 프레임 버퍼에 대한 억세스 동작을 수행할 수 있으며, 이에 따라 디스플레이 구동회로부(721)는 버퍼 콘트롤러 및 프레임 버퍼를 포함할 수 있다.

디스플레이 구동회로(720)는 하나의 반도체 칩으로 구현될 수 있으며, 이에 따라 디스플레이 구동 기능과 터치 스크린 콘트롤 기능이 하나의 반도체 칩에 집적될 수 있다. 도 17에는 도시되지 않았으나, 디스플레이 구동을 위하여 디스플레이 구동회로부(721)는 타이밍 콘트롤러, 게이트 드라이버 및 소스 드라이버 등을 포함할 수 있다. 또한, 터치 스크린 콘트롤 기능을 위하여 터치 스크린 콘트롤부(722)는 터치 스크린 패널(732)에 포함되는 센싱 유닛의 커패시턴스 성분을 검출하는 검출부, 상기 검출 결과에 따른 터치 데이터를 발생하는 터치 데이터 발생부를 포함할 수 있다. 또한, 디스플레이 구동회로부(721)와 터치 스크린 콘트롤부(722)는 적어도 하나의 신호를 서로 송수신할 수 있으며, 예컨대 터치 스크린 콘트롤부(722)는 디스플레이 구동회로부(721)로부터의 신호를 이용하여 터치 스크린 콘트롤 동작을 수행할 수 있다. 일 예로서, 디스플레이 구동회로부(721)는 디스플레이 구동에 관련된 적어도 하나의 타이밍 정보를 발생할 수 있으며, 터치 스크린 콘트롤부(722)는 타이밍 정보에 기반하여 터치 스크린 콘트롤 동작을 수행할 수 있다.

도 18은 본 발명의 다른 실시예에 따른 시스템 온 칩(System on Chip, SoC)을 나타내는 블록도이다. 일 예로서, 도 18의 시스템 온 칩은 어플리케이션 프로세서에 해당할 수 있다.

도 18에 도시된 바와 같이, 시스템 온 칩(800)은 어플리케이션 프로세서 역할을 수행하기 위한 다양한 IP들을 포함하며, 예컨대 중앙 처리 장치(810), 코덱 모듈(820), 메모리 콘트롤 모듈(830), 디스플레이 모듈(840), 임베디드 메모리(850) 및 입출력 모듈(860)을 포함할 수 있다. 또한, 디스플레이 동작을 위한 디스플레이 구동회로의 기능이 시스템 온 칩(800) 내에 구비될 수 있으며, 이에 따라 디스플레이 모듈(840)은 디스플레이 콘트롤부(841) 및 디스플레이 구동회로부(842)를 포함할 수 있다. 상기와 같은 구성요소들은 시스템 온 칩 내부의 시스템 버스를 통해 연결될 수 있다. 도 18에 도시된 구성요소들 중 앞서 도 2와 동일한 구성요소는 그 동작 또한 동일 또는 유사하므로 이에 대한 자세한 설명은 생략한다.

디스플레이 콘트롤부(841)는 전술한 실시예에 따라 적어도 두 개의 프레임에 대해 라인 단위의 데이터 비교 동작을 수행하고, 비교 결과에 따라 라인 데이터의 출력 동작을 제어할 수 있다. 예컨대, 이전 프레임의 라인 데이터와 현재 프레임의 라인 데이터가 동일한 경우에는 이를 나타내는 정보를 디스플레이 구동회로부(842)로 제공할 수 있다. 디스플레이 구동회로부(842)는 상기 정보에 따라 그 내부에 포함된 프레임 버퍼에 저장된 라인 데이터를 독출하고, 독출된 라인 데이터에 따른 계조 전압을 발생하여 외부의 디스플레이 패널로 제공할 수 있다.

반면에, 이전 프레임의 라인 데이터와 현재 프레임의 라인 데이터의 적어도 하나의 데이터가 상이한 경우에는 이를 나타내는 정보와 함께 현재 프레임의 라인 데이터를 디스플레이 구동회로부(842)로 제공할 수 있다. 디스플레이 구동회로부(842)는 수신된 라인 데이터를 내부의 프레임 버퍼에 업데이트할 수 있으며, 또한 수신된 라인 데이터에 따른 계조 전압을 발생하여 외부의 디스플레이 패널로 제공할 수 있다.

도 19는 본 발명의 실시예에 따른 시스템 온 칩 및 디스플레이 구동회로가 장착된 이동 단말기의 일 예를 나타내는 도면이다. 이동 단말기(900)에는 시스템 온 칩으로 구현되는 어플리케이션 프로세서가 장착될 수 있다. 이동 단말기(900)는 기능이 제한되어 있지 않고 응용 프로그램을 통해 상당 부분의 기능을 변경하거나 확장할 수 있는 태블릿 또는 스마트폰일 수 있다. 이동 단말기(900)는 내장 안테나(910)을 포함하고, 카메라(930)에 의해 촬영된 영상들 또는 안테나(910)에 의해 수신된 영상들을 디스플레이하기 위한 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diodes) 등의 디스플레이 장치(920)를 포함한다. 디스플레이 장치(920)는 디스플레이 패널 및 디스플레이 구동회로를 포함할 수 있다. 본 발명의 실시예에 따라, 디스플레이 장치(920)는 어플리케이션 프로세서로부터 제공되는 데이터 패킷을 수신하고, 수신된 데이터 패킷에 포함된 플래그 정보를 검출한 결과에 따른 디스플레이 동작을 수행할 수 있다.

또한, 이동 단말기(900)는 제어버튼, 터치 패널을 포함하는 동작 패널(940)를 포함할 수 있다. 또한, 이동 단말기(900)는 음성, 음향을 출력하기 위한 스피커(980) 또는 다른 형태의 음향 출력부와, 음성, 음향이 입력되는 마이크로폰(950) 또는 다른 형태의 음향 입력부를 포함한다. 이동 단말기(900)는 비디오 및 정지영상을 촬영하기 위한 CCD나 CIS와 같은 카메라(930)를 더 포함한다. 또한, 이동 단말기(900)는 카메라(930)에 의해 촬영되거나 이메일(E-mail)로 수신되거나 다른 형태로 획득된 비디오나 정지영상들과 같이, 인코딩되거나 디코딩된 데이터를 저장하기 위한 저장매체(970), 그리고 저장매체(970)를 이동 단말기(900)에 장착하기 위한 슬롯(960)을 포함할 수 있다. 저장매체(970)는 SD카드 또는 플라스틱 케이스에 내장된 EEPROM(electrically erasable and programmable read only memory)와 같은 다른 형태의 플래쉬 메모리일 수 있다.

상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.

Claims (20)

1. 다수의 라인 데이터들을 저장하는 프레임 버퍼; 및
   데이터 패킷을 수신하고, 상기 데이터 패킷에 포함된 플래그 정보를 검출한 결과에 따라 상기 데이터 패킷에 포함된 라인 데이터 또는 상기 프레임 버퍼에 저장된 라인 데이터를 계조 데이터로서 출력하는 버퍼 콘트롤러를 구비하는 것을 특징으로 하는 디스플레이 구동회로.
2. 제1항에 있어서,
   상기 프레임 버퍼는 제1 프레임의 다수의 라인들의 라인 데이터들을 저장하고,
   상기 버퍼 콘트롤러는, 제2 프레임의 다수의 라인들에 대한 다수의 데이터 패킷들을 수신하고, 상기 데이터 패킷들에 포함된 플래그 정보를 검출한 결과에 따라, 상기 제2 프레임의 일부는 상기 프레임 버퍼에 저장된 라인 데이터를 이용하여 디스플레이 동작이 수행되고, 상기 제2 프레임의 다른 일부는 상기 데이터 패킷들에 포함된 라인 데이터를 이용하여 디스플레이 동작이 수행되도록 제어하는 것을 특징으로 하는 디스플레이 구동회로.
3. 제1항에 있어서, 상기 버퍼 콘트롤러는,
   상기 데이터 패킷에 포함된 플래그 정보를 검출하는 플래그 검출부; 및
   상기 플래그 정보를 검출한 따라, 상기 프레임 버퍼에 대한 억세스를 제어하는 억세스 제어부를 구비하는 것을 특징으로 하는 디스플레이 구동회로.
4. 제3항에 있어서, 상기 억세스 제어부는,
   상기 플래그 정보가 제1 값을 가질 때, 상기 프레임 버퍼에 저장된 라인 데이터를 독출하고 이를 상기 계조 데이터로서 제공하며,
   상기 플래그 정보가 제2 값을 가질 때, 상기 데이터 패킷에 포함된 라인 데이터를 상기 계조 데이터로서 제공하는 것을 특징으로 하는 디스플레이 구동회로.
5. 제4항에 있어서, 상기 억세스 제어부는,
   상기 플래그 정보가 제2 값을 가질 때, 상기 데이터 패킷에 포함된 라인 데이터를 상기 프레임 버퍼에 기록하는 것을 특징으로 하는 디스플레이 구동회로.
6. 제1항에 있어서, 상기 버퍼 콘트롤러는,
   프레임의 제1 라인에 대한 제1 데이터 패킷에 포함된 플래그 정보가 제1 값을 가질 때, 상기 프레임 버퍼에 저장된 제1 라인에 대한 라인 데이터를 리프레쉬하고,
   상기 제1 데이터 패킷에 포함된 플래그 정보가 제2 값을 가질 때, 상기 프레임 버퍼에 저장된 제1 라인에 대한 라인 데이터를 상기 제1 데이터 패킷에 포함된 라인 데이터로 업데이트하는 것을 특징으로 하는 디스플레이 구동회로.
7. 제1항에 있어서,
   상기 계조 데이터를 수신하고 이를 처리하여 디스플레이 패널로 제공되는 계조 전압을 생성하는 소스 드라이버를 더 구비하는 것을 특징으로 하는 디스플레이 구동회로.
8. 제1항에 있어서,
   상기 디스플레이 구동회로는, 상기 계조 데이터를 소스 드라이버로 제공하는 타이밍 콘트롤러인 것을 특징으로 하는 디스플레이 구동회로.
9. 제1항에 있어서, 상기 데이터 패킷은,
   이전의 프레임의 라인 데이터와 현재 프레임의 라인 데이터가 서로 동일할 때, 상기 현재 프레임의 라인 데이터가 포함되지 않도록 인코딩된 것을 특징으로 하는 디스플레이 구동회로.
10. 다수의 라인 데이터들을 포함하는 프레임 데이터를 저장하는 프레임 버퍼; 및
    제1 모드에서, 외부와의 통신과 무관하게 상기 프레임 버퍼에 저장된 프레임 데이터를 이용한 디스플레이 동작이 수행되고, 제2 모드에서, 라인 단위로 상기 프레임 버퍼에 저장된 라인 데이터 또는 외부로부터 제공된 라인 데이터를 이용한 디스플레이 동작이 수행되도록 제어하는 버퍼 콘트롤러를 구비하는 것을 특징으로 하는 디스플레이 구동회로.
11. 제10항에 있어서,
    상기 제1 모드는, 어플리케이션 프로세서와의 데이터 통신이 디스에이블되는 PSR 모드인 것을 특징으로 하는 디스플레이 구동회로.
12. 제10항에 있어서, 상기 버퍼 콘트롤러는,
    상기 제2 모드에서, 현재 프레임의 다수의 라인들에 대한 데이터 패킷들을 수신하고,
    상기 데이터 패킷들 중 적어도 일부는 라인 데이터가 포함되지 않는 것을 특징으로 하는 디스플레이 구동회로.
13. 메모리 콘트롤 모듈; 및
    제1 프레임과 제2 프레임의 라인 데이터를 비교하고, 데이터가 서로 동일한 라인에 대해 상기 제2 프레임의 라인 데이터가 포함되지 않은 데이터 패킷을 전송하고, 데이터가 서로 다른 라인에 대해 상기 제2 프레임의 라인 데이터가 포함된 데이터 패킷을 전송하는 디스플레이 콘트롤 모듈을 구비하는 것을 특징으로 하는 시스템 온 칩.
14. 제13항에 있어서,
    상기 데이터 패킷은, 상기 비교 결과에 따른 값을 갖는 플래그 정보를 포함하는 것을 특징으로 하는 시스템 온 칩.
15. 제13항에 있어서, 상기 디스플레이 콘트롤 모듈은,
    현재 프레임에 해당하는 상기 제2 프레임의 라인 데이터를 이전 프레임에 해당하는 상기 제1 프레임의 라인 데이터와 비교하는 비교부; 및
    상기 제1 프레임의 라인 데이터와 상기 제2 프레임의 라인 데이터가 서로 동일할 때, 제1 값을 갖는 플래그 정보를 포함하고 상기 제2 프레임의 라인 데이터가 포함되지 않는 데이터 패킷을 생성하는 패킷 생성부를 포함하는 것을 특징으로 하는 시스템 온 칩.
16. 제15항에 있어서, 상기 디스플레이 콘트롤 모듈은,
    상기 제1 프레임의 라인 데이터들과 상기 제2 프레임의 라인 데이터들이 모두 동일할 때, 상기 데이터 패킷의 출력이 차단되도록 제어하는 PSR 관리부를 더 구비하는 것을 특징으로 하는 시스템 온 칩.
17. 제13항에 있어서, 상기 메모리 콘트롤 모듈은,
    내부 또는 외부 메모리를 억세스하여 상기 제1 프레임의 라인 데이터들 및상기 제2 프레임의 라인 데이터들을 상기 디스플레이 콘트롤 모듈로 제공하는 것을 특징으로 하는 시스템 온 칩.
18. 현재 프레임의 다수의 라인들에 대한 데이터 패킷들을 수신하는 단계;
    상기 현재 프레임의 일부의 라인들에 대해, 상기 수신된 데이터 패킷들에 포함된 라인 데이터들을 이용하여 디스플레이를 수행하는 단계; 및
    상기 현재 프레임의 다른 일부의 라인들에 대해, 내부의 프레임 버퍼에 저장된 라인 데이터들을 이용하여 디스플레이를 수행하는 단계를 구비하는 것을 특징으로 하는 디스플레이 구동회로의 동작방법.
19. 제18항에 있어서,
    상기 데이터 패킷들 각각에 포함된 플래그 정보를 검출하는 단계를 더 구비하고,
    상기 검출 결과에 따라, 제1 값을 갖는 플래그 정보를 포함하는 데이터 패킷이 수신된 경우, 상기 프레임 버퍼에 저장된 라인 데이터를 이용하여 해당 라인을 디스플레이하고,
    상기 검출 결과에 따라, 제2 값을 갖는 플래그 정보를 포함하는 데이터 패킷이 수신된 경우, 상기 데이터 패킷에 포함된 라인 데이터를 이용하여 해당 라인을 디스플레이하는 것을 특징으로 하는 디스플레이 구동회로의 동작방법.
20. 제18항에 있어서,
    상기 프레임 버퍼에는 이전 프레임의 다수의 라인 데이터들이 저장되고,
    현재 프레임의 라인 데이터와 이전 프레임의 라인 데이터가 서로 다를 때, 상기 현재 프레임의 라인 데이터를 상기 프레임 버퍼에 기록하는 단계를 더 구비하는 것을 특징으로 하는 디스플레이 구동회로의 동작방법.

Images