CN113675183B - 显示驱动电路的系统级静电放电保护电路与方法 - Google Patents

显示驱动电路的系统级静电放电保护电路与方法 Download PDF

Info

Publication number
CN113675183B
CN113675183B CN202010412638.1A CN202010412638A CN113675183B CN 113675183 B CN113675183 B CN 113675183B CN 202010412638 A CN202010412638 A CN 202010412638A CN 113675183 B CN113675183 B CN 113675183B
Authority
CN
China
Prior art keywords
logic
circuit
signal
latch
electrostatic discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010412638.1A
Other languages
English (en)
Other versions
CN113675183A (zh
Inventor
潘亨霖
吴至弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FocalTech Systems Ltd
Original Assignee
FocalTech Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FocalTech Systems Ltd filed Critical FocalTech Systems Ltd
Priority to CN202010412638.1A priority Critical patent/CN113675183B/zh
Publication of CN113675183A publication Critical patent/CN113675183A/zh
Application granted granted Critical
Publication of CN113675183B publication Critical patent/CN113675183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明关于一种显示驱动电路的系统级静电放电保护电路与方法，上述显示驱动电路包括一自动绕线布局区块以及一模拟区块，其中，显示驱动电路的系统级静电放电保护电路包括一静电放电低感度锁存电路以及一锁存启动电路。静电放电低感度锁存电路配置于模拟区块，其中，该静电放电低感度锁存电路分别对应地接收自动绕线布局区块电路中的多个电源致能讯号，其中，当每一电源致能讯号致能时，静电放电低感度锁存电路将电源致能讯号锁定在致能的状态。锁存启动电路配置于自动绕线布局区块，耦接静电放电低感度锁存电路。当每一电源致能讯号全数致能时，锁存启动电路启动静电放电低感度锁存电路。

Description

显示驱动电路的系统级静电放电保护电路与方法
技术领域
本发明是关于一种显示驱动电路的技术，更进一步来说，本发明是关于一种显示驱动电路的系统级静电放电保护电路与方法。
背景技术
一般的触控显示面板针对静电放电测试产生异常情况，通常会去定时检测内部暂存器的数值。图1为现有技术的触控显示面板的静电放电检测重置的流程图。请参考图1，利用定时的侦测IC内部暂存器的状态，当每一个暂存器的值皆正确时，则每一段时间持续监控。当任一暂存器的值并非默认值时，则进行触控显示面板的初始化。初始化则是将显示触控面板进入睡眠模式(sleep in)，在睡眠模式时重置暂存器的值，之后恢复正常显示(sleep out)。
另一个方法则是如图2所示，图2为现有技术的触控显示面板的静电放电检测重置的流程图。请参考图2，在此实施例中，利用触控感测的微处理器，定时的侦测内部暂存器的状态。在此实施例中，检测触控面板的原始资料(RAW DATA)。当整个触控面板的原始资料出现异常，则关闭显示，进行暂存器重置，之后点亮触控显示面板恢复正常显示。
以上这两种方法都是属于利用读取显示驱动集成电路内部的暂存器的值，检查其值是否因为静电放电(ESD)造成的电压扰动而发生错误，当发生错误时便会对面板重新进行上下电重新显示，不过此方法并不能有效的覆盖各种静电放电测试时发生的异常状况。且一般厂商也较为不希望常常发生关屏再开的情形。故需要一种能够无须复位且能直接保护静电放电，使屏幕能运作正常的机制。
发明内容
有鉴于此，本发明的目的在于提供一种显示驱动电路的系统级静电放电保护电路与方法，通过在模拟区块设置对静电放电抗性较强的锁存电路，保护电源致能讯号免除静电放电的影响。
本发明提供一种显示驱动电路的系统级静电放电保护电路，其中，该显示驱动电路包括一自动绕线布局区块以及一模拟区块。该显示驱动电路的系统级静电放电保护电路包括一静电放电低感度锁存电路以及一锁存启动电路。静电放电低感度锁存电路配置于模拟区块，静电放电低感度锁存电路分别对应地接收自动绕线布局区块的电路中的多个电源致能讯号，当每一电源致能讯号致能时，静电放电低感度锁存电路将每一电源致能讯号锁定在致能的状态。锁存启动电路配置于自动绕线布局区块，耦接静电放电低感度锁存电路。当每一电源致能讯号全数致能时，锁存启动电路启动静电放电低感度锁存电路。
本发明另外提供一种显示驱动电路的系统级静电放电保护方法，其中，该显示驱动电路包括一自动绕线布局区块以及一模拟区块。该显示驱动电路的系统级静电放电保护方法包括下列步骤：在模拟区块配置一静电放电低感度锁存电路，静电放电低感度锁存电路分别对应地接收自动绕线布局区块的电路中的多个电源致能讯号；检测上述多个电源致能讯号是否全数致能；以及当每一电源致能讯号致能时，包括下列步骤：启动静电放电低感度锁存电路；以及利用静电放电低感度锁存电路，将每一电源致能讯号锁定在致能的状态。
依照本发明较佳实施例所述的显示驱动电路的系统级静电放电保护电路，上述静电放电低感度锁存电路包括一可关闭第一逻辑输出电路、一电压位准移位器以及多个逻辑闸。电压位准移位器配置于模拟区块，耦接锁存启动电路，接收来自锁存启动电路的一启动讯号，并将启动讯号的电压位准转换为模拟区块的电压位准的一强驱动启动讯号。可关闭第一逻辑输出电路配置于模拟区块，耦接电压位准移位器，接收上述强驱动启动讯号，并输出一强驱动第一逻辑讯号。每一逻辑闸包括一第一输入端、一第二输入端以及一输出端。每一逻辑闸的第一输入端接收上述强驱动第一逻辑讯号，每一逻辑闸的第二输入端分别接收上述多个电源致能讯号，上述多个逻辑闸的输出端分别输出多个强化电源致能讯号。其中，该多个逻辑闸依照上述强驱动第一逻辑讯号，维持该多个强化致能讯号的致能状态。
依照本发明较佳实施例所述的显示驱动电路的系统级静电放电保护电路，上述强驱动第一逻辑讯号以及上述多个电源致能讯号为逻辑高电位，且上述多个逻辑闸是逻辑或门。在另一较佳实施例中，上述强驱动第一逻辑讯号以及上述多个电源致能讯号为逻辑低电位，且上述多个逻辑闸是逻辑与门。
依照本发明较佳实施例所述的显示驱动电路的系统级静电放电保护电路，上述显示驱动电路的系统级静电放电保护电路更包括一逻辑与门以及一判断重置电路。逻辑与门包括多个输入端以及一输出端，上述逻辑与门的多个输入端分别接收该多个电源致能讯号。判断重置电路耦接逻辑与门的输出端。在画面被点亮时，若逻辑与门的输出端输出逻辑低电压时，判断重置电路将面板画面关闭，并重新开始电源启动程序，以重置每一电源致能讯号。
依照本发明较佳实施例所述的显示驱动电路的系统级静电放电保护电路，上述显示驱动电路的系统级静电放电保护电路更包括一逻辑或门以及一判断重置电路。逻辑或门包括多个输入端以及一输出端，上述逻辑或门的多个输入端分别接收该多个电源致能讯号。判断重置电路耦接逻辑或门的输出端。在画面关闭时，若上述逻辑或门的输出端输出逻辑高电压时，判断重置电路控制显示驱动电路，重新开始电源启动程序，以重置每一电源致能讯号。
本发明的精神在于利用驱动电路内部的模拟区块，设置一静电放电低感度锁存电路，用以将电路内部的电源致能讯号给锁住。由于模拟区块的电压较高，且有较强的驱动力道，因此不容易受到静电放电的影响。因此，显示面板不容易因为静电放电测试产生花屏的现象，也因此不需要对面板重新进行上下电进行重新显示(sleep out)。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1为现有技术的触控显示面板的静电放电检测重置的流程图。
图2为现有技术的触控显示面板的静电放电检测重置的流程图。
图3为本发明一较佳实施例的显示驱动电路的系统级静电放电保护电路的示意图。
图4为本发明一较佳实施例的显示驱动电路的系统级静电放电保护电路的静电放电低感度锁存电路的示意图。
图5为本发明一较佳实施例的显示驱动电路的系统级静电放电保护电路的示意图。
图6为本发明一较佳实施例的显示驱动电路的系统级静电放电保护方法的流程图。
图7为本发明一较佳实施例的显示驱动电路的系统级静电放电保护方法的流程图。
符号说明：
30：自动绕线布局区块
31：模拟区块。
311：静电放电低感度锁存电路
301：锁存启动电路
401：可关闭第一逻辑输出电路
402：电压位准移位器
403：逻辑或门
501：逻辑与门
502：逻辑或门
503：判断重置电路
esd_strong_en：启动讯号
LV_HIGH：强驱动第一逻辑讯号
Power1_en、Power2_en、Power3_en、Powerx_en：电源致能讯号：
strong_Power1_en、strong_Power2_en、strong_Power3_en、strong_Powerx_en：强化电源致能讯号；
S601～S605、S701～S707：本发明一较佳实施例的显示驱动电路的系统级静电放电保护方法的各步骤
具体实施方式
图3为本发明一较佳实施例的显示驱动电路的系统级静电放电保护电路的示意图。请参考图3，此显示驱动电路包括一自动绕线布局(Auto Place and Route，APR)区块30以及一模拟(Analog)区块31。此显示驱动电路的系统级静电放电保护电路包括一静电放电低感度锁存电路311以及一锁存启动电路301。锁存启动电路301配置于自动绕线布局区块30，并耦接至静电放电低感度锁存电路311，其中，当上述电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)全数致能时(一般来说，是在电源启动程序完成后)，锁存启动电路301将致能一启动讯号(esd_strong_en)，以启动静电放电低感度锁存电路311。
静电放电低感度锁存电路311配置于模拟区块31，其中，静电放电低感度锁存电路311分别对应地接收自动绕线布局区块30中的多个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)，其中，当每一电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)致能时，静电放电低感度锁存电路311用以将上述电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)锁定在致能的状态。
以一般的电路架构来说，模拟区块31的电源电压VDD可以到达约8V。因此，当静电放电ESD测试时，对于较高的电源电压VDD的讯号影响较为轻微。由于本实施例将静电放电低感度锁存电路311设计配置于模拟区块31，且模拟区块31的电源电压VDD相对于数字区块(自动绕线布局区块30)的电源电压要高。因此，上述这些电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)一旦被锁定后，便难以受到静电的干扰而改变。因此，即便原始的电源致能讯号因静电放电脉冲(ESD pulse)影响而暂时发生错误操作，被锁定的电源致能讯号也不会因为静电放电脉冲而改变。
图4为本发明一较佳实施例的显示驱动电路的系统级静电放电保护电路的静电放电低感度锁存电路311的示意图。请参考图4，此静电放电低感度锁存电路311包括一可关闭第一逻辑输出电路401、一电压位准移位器(Level Shifter)402以及多个逻辑或门(ORgate)403。在此实施例中，可关闭第一逻辑输出电路401例如使用D-型正反器(D FlipFlop，D-FF)实施。另外，可关闭第一逻辑输出电路401是被配置于模拟区块31，耦接锁存启动电路301，接收由锁存启动电路301的启动讯号(esd_strong_en)，并输出一强驱动第一逻辑讯号(LV_HIGH)。
电压位准移位器402配置于模拟区块31，耦接可关闭第一逻辑输出电路401，接收由锁存启动电路301的启动讯号(esd_strong_en)，并将该启动讯号(esd_strong_en)的电压位准转换为模拟区块31的电压位准的一强驱动启动讯号，以启动上述可关闭第一逻辑输出电路401，使可关闭第一逻辑输出电路401输出一强驱动第一逻辑讯号(LV_HIGH)。举例来说，设置于模拟区块31的第一逻辑输出电路401所输出的第一逻辑讯号(LV_HIGH)的电压位准例如约为8V，而电压位准移位器402例如将1.2V的电压转换为自动绕线布局区块30的逻辑电压位准8V。由于电压位准移位器402为模拟电路，此强驱动第一逻辑讯号(LV_HIGH)相对于自动绕线布局区块30中的逻辑高电压讯号具有更强的电流驱动能力，因此，此强驱动第一逻辑讯号(LV_HIGH)不容易受到外在因素的干扰，特别是静电放电的影响。
每一逻辑或门403的第一输入端接收上述第一逻辑讯号(LV_HIGH)，上述每一逻辑或门403的第二输入端分别接收上述电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)，上述逻辑或门403的输出端分别输出多个强化电源致能讯号(strong_Power1_en、strong_Power2_en、strong_Power3_en…strong_Powerx_en)。在此实施例中，假设电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)致能时皆为逻辑高电压，由于逻辑或门403只要有一端为逻辑高电压，其输出便为逻辑高电压，因此，即便电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)暂时因为静电放电脉冲(ESD pulse)发生逻辑准位改变，也不影响逻辑或门403的输出，因此，可以达到静电放电保护的效果。
上述实施例是以电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)致能为逻辑高电压的举例。本领域的普通技术人员通过上述实施例的启发后，若电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)被致能时为逻辑低电压时，只要将上述逻辑或门403换成逻辑与门(AND gate)便可以运作。故本发明不以上述实施例为限。
另外，由上述图3与图4可以推知，多个逻辑或门403例如是配置于模拟区块31中。然而，在上述实施例中，虽然第一逻辑讯号(LV_HIGH)的电压位准举例为8V，本领域的普通技术人员亦可以采用另一个电压位准移位器，使其电压值适用于自动绕线布局区块30的电压位准。故，本领域的普通技术人员通过上述实施例地说明可以推知，在实际的电路布局中，逻辑或门403也可以配置于自动绕线布局区块30内。因此，本发明不限定逻辑或门403的配置区域。
图5为本发明一较佳实施例的显示驱动电路的系统级静电放电保护电路的示意图。请参考图5，在上述图4的实施例中，虽然已经强化了电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)，然而，强化电源致能讯号仍有一定的机率被静电放电干扰而发生错误。故，在此较佳实施例中，额外增加了一逻辑与门501、一逻辑或门502以及一判断重置电路503。上述逻辑与门501以及上述逻辑或门502皆被配置在模拟区块31，上述判断重置电路503则是被配置在自动绕线布局区块30。逻辑与门501的多个输入端接收上述电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)。逻辑或门502的多个输入端同样地接收上述电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)。逻辑与门501输出ESD_ANA_AND讯号，逻辑或门502输出ESD_ANA_OR讯号。
一般来说，触控显示面板具有两种状态，第一种是画面关闭(Sleep In)状态，此状态时，屏幕是暗的，且每一个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)必须维持逻辑低电压。第二种是正常显示(Sleep Out)状态，此状态时，屏幕是亮的，且每一个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)必须维持逻辑高电压。在画面被点亮时，也就是正常显示(Sleep Out)状态，上述逻辑与门501的输出端输出逻辑高电压时，表示上述每一个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)皆为逻辑高电压，表示此时为正常状态。然而，在画面被点亮时(处于Sleep out状态)，若上述逻辑与门501的输出端输出逻辑低电压时，表示此时必定有至少一个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)操作异常，上述判断重置电路503将面板画面关闭，短暂进入Sleep In状态，并重新开始电源启动程序，以重置每一个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)。
同样的道理，在画面关闭时(Sleep In状态)，逻辑或门502的输出端输出逻辑低电压，表示上述每一个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)皆为逻辑低电压状态，表示此时为正常状态。然而，在画面关闭(处于Sleep In状态)时，逻辑或门502的输出端输出逻辑高电压时，表示至少一个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)操作异常，判断重置电路503控制显示驱动电路，重新开始电源启动程序，以重置上述每一个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)。
图6为本发明一较佳实施例的显示驱动电路的系统级静电放电保护方法的流程图。请参考图6，此显示驱动电路的系统级静电放电保护方法包括下列步骤：
步骤S601：开始。
步骤S602：配置一静电放电低感度锁存电路311，其中，静电放电低感度锁存电路311的一部分配置在模拟区块31，其中，静电放电低感度锁存电路311分别对应地接收自动绕线布局区块30电路中的多个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)。
步骤S603：检测上述电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)是否全数致能。当检测出上述多个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)皆已全数致能时，进行步骤S604，反之，则回到步骤S603。
步骤S604：启动静电放电低感度锁存电路311。
步骤S605：利用静电放电低感度锁存电路311，将多个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)锁定在致能的状态。
依照上述图4的实施例，本发明可以归纳另一方法流程图，如图7所示。图7为本发明一较佳实施例的显示驱动电路的系统级静电放电保护方法的流程图。请参考图7，此显示驱动电路的系统级静电放电保护方法包括下列步骤：
步骤S701：开始。
步骤S702：提供一可关闭第一逻辑输出电路401、一电压位准移位器402以及多个逻辑闸。其中，可关闭第一逻辑输出电路401与电压位准移位器402例如配置于模拟区块31。
步骤S703：检测多个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)是否全数致能。当检测出上述多个电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)皆已全数致能时，进行步骤S704，反之，则回到步骤S703。
步骤S704：通过锁存启动电路301，输出一启动讯号(esd_strong_en)。
步骤S705：利用电压位准移位器402，转换启动讯号(esd_strong_en)的电压位准，以输出一强驱动启动讯号。
步骤S706：通过可关闭第一逻辑输出电路401，输出一强驱动第一逻辑讯号(LV_HIGH)。
步骤S707：利用多个逻辑闸，分别输出多个强化电源致能讯号(strong_Power1_en、strong_Power2_en、strong_Power3_en…strong_Powerx_en)，依照强驱动第一逻辑讯号(LV_HIGH)，维持致能状态。其中，每一个逻辑闸的第一输入端，接收强驱动第一逻辑讯号
(LV_HIGH)，每一个逻辑闸的第二输入端，分别接收对应的电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)。每一个逻辑闸的输出端，分别输出对应的强化电源致能讯号(strong_Power1_en、strong_Power2_en、strong_Power3_en…strong_Powerx_en)。
综上所述，本发明的精神在于利用驱动电路内部的模拟区块31，设置一静电放电低感度锁存电路311，用以将电路内部的电源致能讯号(Power1_en、Power2_en、Power3_en…Powerx_en)给锁住。由于模拟区块31的电压较高，且有较强的驱动力道，因此不容易受到静电放电的影响。因此，显示面板不容易因为静电放电测试产生花屏的现象，也因此不需要对面板重新进行上下电进行重新显示。
在较佳实施例的详细说明中所提出的具体实施例仅用以方便说明本发明的技术内容，而非将本发明狭义地限制于上述实施例，在不超出本发明的精神及以下权利要求的情况，所做的种种变化实施，皆属于本发明的范围。因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (10)

1.一种显示驱动电路的系统级静电放电保护电路，其中，该显示驱动电路包括一自动绕线布局区块以及一模拟区块，其特征在于，该显示驱动电路的系统级静电放电保护电路包括：
一静电放电低感度锁存电路，配置于该模拟区块，该静电放电低感度锁存电路分别对应地接收该自动绕线布局区块的电路中的多个电源致能讯号，当每一电源致能讯号致能时，该静电放电低感度锁存电路将每一电源致能讯号锁定在致能的状态；以及
一锁存启动电路，配置于该自动绕线布局区块，耦接该静电放电低感度锁存电路，当每一电源致能讯号全数致能时，锁存启动电路启动该静电放电低感度锁存电路。
2.如权利要求1所述的显示驱动电路的系统级静电放电保护电路，其特征在于，该静电放电低感度锁存电路包括：
一电压位准移位器，配置于该模拟区块，耦接该锁存启动电路，接收来自该锁存启动电路的一启动讯号，并将该启动讯号的电压位准转换为该模拟区块的电压位准的一强驱动启动讯号；
一可关闭第一逻辑输出电路，配置于该模拟区块，耦接该电压位准移位器，接收该强驱动启动讯号，并输出一强驱动第一逻辑讯号；以及
多个逻辑闸，每一逻辑闸包括一第一输入端、一第二输入端以及一输出端，每一逻辑闸的第一输入端接收该强驱动第一逻辑讯号，每一逻辑闸的第二输入端分别接收该多个电源致能讯号，该多个逻辑闸的输出端分别输出多个强化电源致能讯号；
其中，该多个逻辑闸依照该强驱动第一逻辑讯号，维持所述多个强化电源致能讯号的致能状态。
3.如权利要求2所述的显示驱动电路的系统级静电放电保护电路，其特征在于，该强驱动第一逻辑讯号以及该多个电源致能讯号为逻辑高电位，且该多个逻辑闸是逻辑或门。
4.如权利要求2所述的显示驱动电路的系统级静电放电保护电路，其特征在于，该强驱动第一逻辑讯号以及该多个电源致能讯号为逻辑低电位，且该多个逻辑闸是逻辑与门。
5.如权利要求1所述的显示驱动电路的系统级静电放电保护电路，更包括：
一逻辑与门，包括多个输入端以及一输出端，该逻辑与门的多个输入端分别接收该多个电源致能讯号；以及
一判断重置电路，耦接该逻辑与门的输出端；
其中，在画面被点亮时，该逻辑与门的输出端输出逻辑低电压时，该判断重置电路将面板画面关闭，并重新开始电源启动程序，以重置每一电源致能讯号。
6.如权利要求1所述的显示驱动电路的系统级静电放电保护电路，更包括：
一逻辑或门，包括多个输入端以及一输出端，其中，该逻辑或门的每一输入端分别接收该多个电源致能讯号；以及
一判断重置电路，耦接该逻辑或门的输出端；
其中，在画面关闭时，该逻辑或门的输出端输出逻辑高电压时，该判断重置电路控制该显示驱动电路，重新开始电源启动程序，以重置每一电源致能讯号。
7.一种显示驱动电路的系统级静电放电保护方法，其中，该显示驱动电路包括一自动绕线布局区块以及一模拟区块，其特征在于，该显示驱动电路的系统级静电放电保护方法包括：
配置一静电放电低感度锁存电路，该静电放电低感度锁存电路配置在该模拟区块，该静电放电低感度锁存电路分别对应地接收该自动绕线布局区块的电路中的多个电源致能讯号；
检测该多个电源致能讯号是否全数致能；以及
当每一电源致能讯号致能时，包括：
启动该静电放电低感度锁存电路；以及
利用该静电放电低感度锁存电路，将每一电源致能讯号锁定在致能的状态。
8.如权利要求7所述的显示驱动电路的系统级静电放电保护方法，更包括：
提供一电压位准移位器，耦接一锁存启动电路，其中，该电压位准移位器配置于该模拟区块；
提供一可关闭第一逻辑输出电路，耦接该电压位准移位器，其中，该可关闭第一逻辑输出电路配置于该模拟区块；
提供多个逻辑闸，每一逻辑闸包括一第一输入端、一第二输入端以及一输出端，每一逻辑闸的第一输入端耦接该可关闭第一逻辑输出电路；以及
当该锁存启动电路输出一启动讯号时，包括以下步骤：
通过该电压位准移位器，将该启动讯号的电压位准转换为该模拟区块的电压位准的一强驱动启动讯号；
通过该可关闭第一逻辑输出电路，输出一强驱动第一逻辑讯号；以及
通过每一逻辑闸的第一输入端，接收该强驱动第一逻辑讯号，通过每一逻辑闸的第二输入端，分别接收该多个电源致能讯号，通过该多个逻辑闸的输出端，分别输出多个强化电源致能讯号；
其中，该多个逻辑闸依照该强驱动第一逻辑讯号维持致能状态。
9.如权利要求8所述的显示驱动电路的系统级静电放电保护方法，其特征在于，该强驱动第一逻辑讯号以及该多个电源致能讯号为逻辑高电位，且该多个逻辑闸是逻辑或门。
10.如权利要求8所述的显示驱动电路的系统级静电放电保护方法，其特征在于，该强驱动第一逻辑讯号以及该多个电源致能讯号为逻辑低电位，且该多个逻辑闸是逻辑与门。
CN202010412638.1A 2020-05-15 2020-05-15 显示驱动电路的系统级静电放电保护电路与方法 Active CN113675183B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010412638.1A CN113675183B (zh) 2020-05-15 2020-05-15 显示驱动电路的系统级静电放电保护电路与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010412638.1A CN113675183B (zh) 2020-05-15 2020-05-15 显示驱动电路的系统级静电放电保护电路与方法

Publications (2)

Publication Number Publication Date
CN113675183A CN113675183A (zh) 2021-11-19
CN113675183B true CN113675183B (zh) 2024-01-30

Family

ID=78537601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010412638.1A Active CN113675183B (zh) 2020-05-15 2020-05-15 显示驱动电路的系统级静电放电保护电路与方法

Country Status (1)

Country Link
CN (1) CN113675183B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165438A (ja) * 1991-10-17 1993-07-02 Sharp Corp 表示装置の駆動回路
TW594187B (en) * 2003-10-21 2004-06-21 Au Optronics Corp Mechanism for preventing ESD damages and LCD panel applying the same
TW200622993A (en) * 2004-12-17 2006-07-01 Novatek Microelectronics Corp Gate driver device with current overdrive protection
TW200907912A (en) * 2007-08-14 2009-02-16 Himax Technologies Co Ltd Apparatus for driving panel in display system
TW200919960A (en) * 2007-08-13 2009-05-01 Advanced Risc Mach Ltd Power control circuitry and method
CN102768825A (zh) * 2011-05-03 2012-11-07 瑞鼎科技股份有限公司 显示驱动器及画面闪烁抑制装置
KR20130017367A (ko) * 2011-08-10 2013-02-20 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
JP2013171938A (ja) * 2012-02-20 2013-09-02 Sharp Corp 参照電圧発生回路、ｄ／ａ変換回路、及び、これらを用いた表示パネル駆動用半導体装置、半導体装置、並びに、電子機器
CN103680378A (zh) * 2012-08-31 2014-03-26 瑞鼎科技股份有限公司 时序控制器、显示装置及其驱动方法
CN103794171A (zh) * 2012-10-30 2014-05-14 乐金显示有限公司 显示装置及其驱动方法
CN103972874A (zh) * 2013-02-05 2014-08-06 飞思卡尔半导体公司 静电放电电路
CN104242275A (zh) * 2013-06-06 2014-12-24 普诚科技股份有限公司 可承受过度电性应力及避免闩锁的静电放电防护电路
US9071194B1 (en) * 2013-06-04 2015-06-30 Pmc-Sierra Us, Inc. Electro-mechanical oscillator and method for generating a signal
KR20160011295A (ko) * 2014-07-21 2016-02-01 삼성디스플레이 주식회사 표시 장치
CN108694895A (zh) * 2017-04-06 2018-10-23 敦泰电子股份有限公司 闸极线驱动电路及包含该闸极线驱动电路的显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060119998A1 (en) * 2004-05-07 2006-06-08 Sheng-Chieh Yang Electrostatic discharge protection circuit, display panel, and electronic system utilizing the same
EP2064741A2 (en) * 2006-08-30 2009-06-03 Nxp B.V. Esd protection
KR101464123B1 (ko) * 2008-05-30 2014-11-21 삼성디스플레이 주식회사 액정 패널용 모기판 및 이의 제조방법
KR101373861B1 (ko) * 2008-11-19 2014-03-13 엘지디스플레이 주식회사 액정표시장치
WO2010091497A1 (en) * 2009-02-12 2010-08-19 Mosaid Technologies Incorporated Termination circuit for on-die termination
US8970460B2 (en) * 2009-04-01 2015-03-03 Rohm Co., Ltd. Liquid crystal driving apparatus
KR20120130355A (ko) * 2011-05-23 2012-12-03 삼성전자주식회사 타이밍 컨트롤러 및 이를 포함하는 표시 장치
US8654491B2 (en) * 2012-04-02 2014-02-18 Intel Mobile Communications GmbH Low voltage ESD clamping using high voltage devices
US9612647B2 (en) * 2013-11-08 2017-04-04 Intel Corporation Power management for a physical layer interface connecting a display panel to a display transmit engine
CN103871341A (zh) * 2014-03-19 2014-06-18 深圳市华星光电技术有限公司 一种测试电路及显示面板
US9882376B2 (en) * 2014-12-19 2018-01-30 International Business Machines Corporation Electrostatic discharge power clamp with fail-safe design

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165438A (ja) * 1991-10-17 1993-07-02 Sharp Corp 表示装置の駆動回路
TW594187B (en) * 2003-10-21 2004-06-21 Au Optronics Corp Mechanism for preventing ESD damages and LCD panel applying the same
TW200622993A (en) * 2004-12-17 2006-07-01 Novatek Microelectronics Corp Gate driver device with current overdrive protection
TW200919960A (en) * 2007-08-13 2009-05-01 Advanced Risc Mach Ltd Power control circuitry and method
TW200907912A (en) * 2007-08-14 2009-02-16 Himax Technologies Co Ltd Apparatus for driving panel in display system
CN102768825A (zh) * 2011-05-03 2012-11-07 瑞鼎科技股份有限公司 显示驱动器及画面闪烁抑制装置
KR20130017367A (ko) * 2011-08-10 2013-02-20 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
JP2013171938A (ja) * 2012-02-20 2013-09-02 Sharp Corp 参照電圧発生回路、ｄ／ａ変換回路、及び、これらを用いた表示パネル駆動用半導体装置、半導体装置、並びに、電子機器
CN103680378A (zh) * 2012-08-31 2014-03-26 瑞鼎科技股份有限公司 时序控制器、显示装置及其驱动方法
CN103794171A (zh) * 2012-10-30 2014-05-14 乐金显示有限公司 显示装置及其驱动方法
CN103972874A (zh) * 2013-02-05 2014-08-06 飞思卡尔半导体公司 静电放电电路
US9071194B1 (en) * 2013-06-04 2015-06-30 Pmc-Sierra Us, Inc. Electro-mechanical oscillator and method for generating a signal
CN104242275A (zh) * 2013-06-06 2014-12-24 普诚科技股份有限公司 可承受过度电性应力及避免闩锁的静电放电防护电路
KR20160011295A (ko) * 2014-07-21 2016-02-01 삼성디스플레이 주식회사 표시 장치
CN108694895A (zh) * 2017-04-06 2018-10-23 敦泰电子股份有限公司 闸极线驱动电路及包含该闸极线驱动电路的显示装置

Also Published As

Publication number Publication date
CN113675183A (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
US7142400B1 (en) Method and apparatus for recovery from power supply transient stress conditions
WO2006138077A1 (en) System and method for monitoring a power supply level
US7849234B2 (en) System for detecting a peripheral device
WO2007032795A2 (en) Circuit and method for monitoring the integrity of a power supply
KR20070054673A (ko) 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치
EP3432119B1 (en) Devices and methods for power sequence detection
US20050149794A1 (en) Memory circuit having a controllable output drive
US8391091B2 (en) Anti-fuse circuit and method for anti-fuse programming and test thereof
KR20040084840A (ko) 오기입 방지 회로 및 오기입 방지 회로를 포함하는 반도체장치
US20020190742A1 (en) Semiconductor integrated circuit device capable of self-testing internal power supply currents provided to internal circuits integrated on chip
US5610573A (en) Method and apparatus for detecting assertion of multiple signals
CN113675183B (zh) 显示驱动电路的系统级静电放电保护电路与方法
EP3595174A2 (en) Comparator circuit with feedback and method of operation
EP1355315B1 (en) Voltage detection circuit and method for semiconductor memory devices
CN116243137B (zh) 一种测试模式保护电路及芯片
TWI748454B (zh) 顯示驅動電路的系統級靜電放電保護電路與方法
US20100164559A1 (en) Power-on circuit
CN113626274B (zh) 实现硬件调试的接口、微控制器实现调试的方法
US5539689A (en) Nonvolatile semiconductor storage device and semiconductor device
US20100327964A1 (en) Semiconductor device and method of removing semiconductor device noise
US20090031163A1 (en) Speedpath repair in an integrated circuit
US8513979B2 (en) Integrated circuit and related controlling method
US7982499B2 (en) Capacitive node isolation for electrostatic discharge circuit
US11700003B2 (en) Microcontroller, operation system and control method thereof
EP0190427B1 (en) Random logic error detecting system for differential logic networks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant