KR20070054673A - 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치 - Google Patents
에러 동작으로부터 집적 회로를 보호하는 방법 및 장치 Download PDFInfo
- Publication number
- KR20070054673A KR20070054673A KR1020077006541A KR20077006541A KR20070054673A KR 20070054673 A KR20070054673 A KR 20070054673A KR 1020077006541 A KR1020077006541 A KR 1020077006541A KR 20077006541 A KR20077006541 A KR 20077006541A KR 20070054673 A KR20070054673 A KR 20070054673A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- voltage
- signal
- charge pump
- enable signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Abstract
Description
Claims (10)
- 집적 회로로서,명령을 실행시키는 처리부;상기 처리부의 제어 신호의 수신에 응답하여 제1 사전결정된 동작을 구현하는, 상기 처리부에 접속된, 회로; 및상기 집적 회로에 제공되는 전원 전압이 사전결정된 전압 레벨 이하인지의 여부를 판정하는 로우 전압 검출(low voltage detection) 회로를 포함하고,상기 회로에서 수행되는 상기 제1 사전결정된 동작에 응답하여, 전압 검출 인에이블(voltage detection enable) 신호가 상기 로우 전압 검출 회로의 동작을 인에이블시키기 위해 제공되고, 상기 전원 전압이 상기 사전결정된 전압 레벨 이하이면, 상기 로우 전압 검출 회로가 제2 사전결정된 동작이 상기 집적 회로에서 시작되도록 하는 집적 회로.
- 제1항에 있어서, 상기 회로는 비휘발성 메모리이고, 상기 제1 사전결정된 동작은 상기 비휘발성 메모리의 프로그램 동작 또는 삭제 동작 중의 하나이고, 상기 제2 사전결정된 동작은 상기 제1 사전결정된 동작이 중지되도록 하는 집적 회로.
- 제2항에 있어서, 상기 비휘발성 메모리에 접속된 차지 펌프(charge pump)를 더 포함하고, 상기 제2 사전결정된 동작은 상기 차지 펌프가 디세이블(disable)되 도록 하는 집적 회로.
- 제1항에 있어서, 상기 로우 전압 검출 회로는,프로그램과 삭제 신호에 응답하는 제1 검출 인에이블 신호를 제공하는 제1 논리 회로;전원 단자에서 전압이 사전결정된 레벨 이상이면, 상기 검출 인에이블 신호에 응답하여 유효 전압 신호를 어설트(assert)하는 상기 전원 단자에 접속되는 전압 검출 회로;상기 유효 전압 신호에 응답하여 차지 펌프 인에이블 신호를 발생시키는 제2 논리 회로; 및어설트되지 않은 상기 차지 펌프 인에이블 신호에 응답하여 방전되는 차지 펌프를 포함하는 집적 회로.
- 제4항에 있어서, 상기 전압 검출 회로는 로우 전압 금지(low voltage inhibit) 회로의 일 부분인 집적 회로.
- 제5항에 있어서, 상기 로우 전압 금지 회로는,제2 검출 인에이블 신호를 제공하는 출력을 갖는 제어 레지스터 비트;상기 제1 검출 인에이블 신호와 상기 제2 검출 인에이블 신호와 상기 전압 검출 회로에 접속된 출력을 수신하는 제3 논리 회로 - 상기 전압 검출 회로는 상기 제3 논리 회로에 접속됨 -; 및로우 전압 인터럽트 신호를 제공하는, 상기 전압 검출 회로에 접속된 제4 논리 회로를 포함하는 집적 회로.
- 차지 펌프를 디세이블시키는 방법으로서,프로그램 신호와 삭제 신호 중의 하나에 응답하는 제1 검출 인에이블 신호를 제공하는 단계;상기 전원 단자의 전압이 사전결정된 레벨 이상이면, 상기 제1 검출 인에이블 신호에 응답하여 유효 전압 신호를 제공하는 단계; 및어설트되지 않는 상기 유효 전압 신호에 응답하여 상기 차지 펌프를 디세이블시키는 단계를 포함하는 방법.
- 제7항에 있어서, 상기 디세이블시키는 단계는, 상기 하이(high) 전압 인에이블 신호가 어설트되지 않을 때, 하이 전압 인에이블 신호에 응답하여 상기 차지 펌프를 디세이블시키는 방법.
- 제8항에 있어서, 상기 하이 전압 인에이블 신호가, 어설트되는 블럭 보호 신 호와, 프로그램 또는 삭제 제어 시퀀스 에러의 발생과, 어설트된 리세트 신호와, 어설트되지 않은 상기 유효 전압 신호 중의 하나 이상에 응답하여, 어설트되지 않는 방법.
- 제7항에 있어서, 상기 사전결정된 전압 이하에 있는 상기 전원 단자에서의 상기 전압에 응답하여 로우 전압 신호를 발생시키는 단계와, 발생되는 상기 로우 전압 신호에 응답하여 로우 레벨 인터럽트 신호를 발생시키는 단계를 더 포함하는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/946,951 US7187600B2 (en) | 2004-09-22 | 2004-09-22 | Method and apparatus for protecting an integrated circuit from erroneous operation |
US10/946,951 | 2004-09-22 | ||
PCT/US2005/031031 WO2006036443A2 (en) | 2004-09-22 | 2005-08-30 | Method and apparatus for protecting an integrated circuit from erroneous operation |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070054673A true KR20070054673A (ko) | 2007-05-29 |
KR101110994B1 KR101110994B1 (ko) | 2012-02-17 |
Family
ID=36073798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077006541A KR101110994B1 (ko) | 2004-09-22 | 2005-08-30 | 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7187600B2 (ko) |
JP (1) | JP5101286B2 (ko) |
KR (1) | KR101110994B1 (ko) |
CN (1) | CN100594551C (ko) |
WO (1) | WO2006036443A2 (ko) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007066037A (ja) * | 2005-08-31 | 2007-03-15 | Renesas Technology Corp | 半導体集積回路 |
US7724603B2 (en) * | 2007-08-03 | 2010-05-25 | Freescale Semiconductor, Inc. | Method and circuit for preventing high voltage memory disturb |
US8051467B2 (en) * | 2008-08-26 | 2011-11-01 | Atmel Corporation | Secure information processing |
US7969803B2 (en) | 2008-12-16 | 2011-06-28 | Macronix International Co., Ltd. | Method and apparatus for protection of non-volatile memory in presence of out-of-specification operating voltage |
JP5348541B2 (ja) * | 2009-05-20 | 2013-11-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5328525B2 (ja) | 2009-07-02 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN102034523B (zh) * | 2009-09-27 | 2013-09-18 | 上海宏力半导体制造有限公司 | 半导体存储装置和减少半导体存储装置芯片面积的方法 |
US8330502B2 (en) * | 2009-11-25 | 2012-12-11 | Freescale Semiconductor, Inc. | Systems and methods for detecting interference in an integrated circuit |
JP5385220B2 (ja) * | 2010-06-30 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 不揮発性メモリ、データ処理装置、及びマイクロコンピュータ応用システム |
JP5085744B2 (ja) | 2011-01-05 | 2012-11-28 | 株式会社東芝 | 半導体記憶装置 |
TWI473099B (zh) * | 2011-12-23 | 2015-02-11 | Phison Electronics Corp | 記憶體儲存裝置、記憶體控制器與控制方法 |
US8634267B2 (en) * | 2012-05-14 | 2014-01-21 | Sandisk Technologies Inc. | Flash memory chip power management for data reliability and methods thereof |
US8760923B2 (en) * | 2012-08-28 | 2014-06-24 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) that uses soft programming |
KR102081923B1 (ko) * | 2013-02-04 | 2020-02-26 | 삼성전자주식회사 | 메모리 시스템 및 메모리 컨트롤러의 동작 방법 |
TWI482161B (zh) * | 2013-08-09 | 2015-04-21 | Silicon Motion Inc | 資料儲存裝置及其電壓偵測及資料保護方法 |
CN109767803A (zh) | 2013-08-09 | 2019-05-17 | 慧荣科技股份有限公司 | 数据储存装置及其电压保护方法 |
FR3041466B1 (fr) * | 2015-09-21 | 2017-09-08 | Stmicroelectronics Rousset | Procede de controle du fonctionnement d'un dispositif de memoire de type eeprom, et dispositif correspondant |
KR20180101760A (ko) * | 2017-03-06 | 2018-09-14 | 에스케이하이닉스 주식회사 | 저장 장치, 데이터 처리 시스템 및 이의 동작 방법 |
US10747282B2 (en) * | 2018-10-17 | 2020-08-18 | Stmicroelectronics International N.V. | Test circuit for electronic device permitting interface control between two supply stacks in a production test of the electronic device |
TWI682397B (zh) * | 2018-12-12 | 2020-01-11 | 新唐科技股份有限公司 | 資料處理系統與資料處理方法 |
US10586600B1 (en) * | 2019-01-28 | 2020-03-10 | Micron Technology, Inc. | High-voltage shifter with reduced transistor degradation |
DE112019007425T5 (de) * | 2019-05-31 | 2022-02-24 | Micron Technology, Inc. | Intelligente Ladungspumpenarchitektur für Flash-Arrays |
US10877541B1 (en) | 2019-12-30 | 2020-12-29 | Micron Technology, Inc. | Power delivery timing for memory |
KR20220148551A (ko) | 2021-04-29 | 2022-11-07 | 삼성전자주식회사 | 스토리지 장치 및 메모리 시스템 |
US11641160B1 (en) * | 2022-05-11 | 2023-05-02 | Nanya Technology Corporation | Power providing circuit and power providing method thereof |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS648599A (en) * | 1987-06-30 | 1989-01-12 | Sharp Kk | Erroneous write preventing method for eeprom or lsi with built-in eeprom |
JP2568442B2 (ja) * | 1989-07-14 | 1997-01-08 | セイコー電子工業株式会社 | 半導体集積回路装置 |
JPH0525536U (ja) * | 1991-05-31 | 1993-04-02 | 株式会社東芝 | 不揮発性メモリ制御回路 |
JPH05109291A (ja) * | 1991-10-14 | 1993-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
CA2103683C (en) * | 1992-08-17 | 1998-06-16 | George Weeks | Methods of controlling dust and compositions produced thereby |
JPH0721790A (ja) * | 1993-07-05 | 1995-01-24 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH07273781A (ja) * | 1994-04-04 | 1995-10-20 | Furukawa Electric Co Ltd:The | 多重伝送装置 |
JPH08272625A (ja) * | 1995-03-29 | 1996-10-18 | Toshiba Corp | マルチプログラム実行制御装置及び方法 |
JPH08279739A (ja) * | 1995-04-06 | 1996-10-22 | Fuji Electric Co Ltd | 電子回路用動作指令の制御回路 |
US5890191A (en) * | 1996-05-10 | 1999-03-30 | Motorola, Inc. | Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory |
US5894423A (en) | 1996-12-26 | 1999-04-13 | Motorola Inc. | Data processing system having an auto-ranging low voltage detection circuit |
US5801987A (en) * | 1997-03-17 | 1998-09-01 | Motorola, Inc. | Automatic transition charge pump for nonvolatile memories |
EP1059578A3 (en) * | 1999-06-07 | 2003-02-05 | Hewlett-Packard Company, A Delaware Corporation | Secure backdoor access for a computer |
JP2002133878A (ja) * | 2000-10-23 | 2002-05-10 | Hitachi Ltd | 不揮発性記憶回路および半導体集積回路 |
NO316580B1 (no) * | 2000-11-27 | 2004-02-23 | Thin Film Electronics Asa | Fremgangsmåte til ikke-destruktiv utlesing og apparat til bruk ved fremgangsmåten |
JP2002182984A (ja) * | 2000-12-15 | 2002-06-28 | Toshiba Corp | データ処理装置 |
US6466498B2 (en) * | 2001-01-10 | 2002-10-15 | Hewlett-Packard Company | Discontinuity-based memory cell sensing |
JP2002245787A (ja) * | 2001-02-14 | 2002-08-30 | Sharp Corp | 半導体記憶装置 |
JP2002373495A (ja) | 2001-06-14 | 2002-12-26 | Hitachi Ltd | 半導体チップ、半導体集積回路装置及び半導体集積回路装置の製造方法 |
JP2003044457A (ja) * | 2001-07-27 | 2003-02-14 | Hitachi Ltd | データプロセッサ |
US7023745B2 (en) * | 2003-12-29 | 2006-04-04 | Intel Corporation | Voltage detect mechanism |
-
2004
- 2004-09-22 US US10/946,951 patent/US7187600B2/en active Active
-
2005
- 2005-08-30 WO PCT/US2005/031031 patent/WO2006036443A2/en active Application Filing
- 2005-08-30 CN CN200580031462A patent/CN100594551C/zh active Active
- 2005-08-30 JP JP2007532356A patent/JP5101286B2/ja not_active Expired - Fee Related
- 2005-08-30 KR KR1020077006541A patent/KR101110994B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
WO2006036443A2 (en) | 2006-04-06 |
JP5101286B2 (ja) | 2012-12-19 |
US20060062070A1 (en) | 2006-03-23 |
WO2006036443A3 (en) | 2006-10-12 |
KR101110994B1 (ko) | 2012-02-17 |
JP2008513925A (ja) | 2008-05-01 |
CN100594551C (zh) | 2010-03-17 |
US7187600B2 (en) | 2007-03-06 |
CN101023491A (zh) | 2007-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101110994B1 (ko) | 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치 | |
JP5535547B2 (ja) | セキュアメモリインターフェース | |
US7778074B2 (en) | System and method to control one time programmable memory | |
US5175840A (en) | Microcomputer having a PROM including data security and test circuitry | |
US5329491A (en) | Nonvolatile memory card with automatic power supply configuration | |
US5414825A (en) | Method of programming a semiconductor memory device within a microcomputer address space | |
US5890191A (en) | Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory | |
US4962484A (en) | Non-volatile memory device | |
US20020129195A1 (en) | Microcomputer with built-in programmable nonvolatile memory | |
US9817601B1 (en) | Method and apparatus for determining feasibility of memory operating condition change using different back bias voltages | |
JP2003198361A (ja) | プログラマブル論理デバイス | |
US8621643B2 (en) | Semiconductor device | |
US7398554B1 (en) | Secure lock mechanism based on a lock word | |
JP4822620B2 (ja) | 半導体集積回路 | |
US5606531A (en) | Method and circuit for detecting a fault in a clock signal for microprocessor electronic devices including memory elements | |
US6842371B2 (en) | Permanent master block lock in a memory device | |
US20060268625A1 (en) | Semiconductor integrated circuit and microcomputer | |
US5497462A (en) | Method and circuit for protecting circuit configurations having an electrically programmable non-volatile memory | |
JP3197865B2 (ja) | マイクロコンピュータ | |
KR20010071231A (ko) | 쓰기 인에이블 비트를 갖는 마이크로 컨트롤러 | |
CN109684239B (zh) | 防止系统芯片的非易失性存储器被复制的方法 | |
JP2006277012A (ja) | 半導体集積回路 | |
EP0814407A1 (en) | Method and control circuit for protecting an input of an electronic circuit | |
JPH0535890A (ja) | マイクロコンピユータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150107 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160111 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180110 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 9 |