JP2002245787A

JP2002245787A - 半導体記憶装置

Info

Publication number: JP2002245787A
Application number: JP2001037756A
Authority: JP
Inventors: Yasuaki Yamagishi; 康朗山岸
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-02-14
Filing date: 2001-02-14
Publication date: 2002-08-30

Abstract

(57)【要約】【課題】高電圧発生回路における消費電力を低減する。【解決手段】レジスタＡに書換え禁止機能を持たせた場
合で、アドレス比較器４４において、外部からの入力ア
ドレスと、レジスタＤからの書換え禁止アドレスとが一
致した場合であって、書換え回数比較器４３において、
レジスタＢからの実際の書換え回数値と、レジスタＣか
らの最大書換え制限回数値とが一致またはそれを超えた
場合に、書換え電圧発生回路３による書換え電圧発生動
作を停止する。また、データの書き込み動作の実行中を
示す内部信号ｉＷＲと、データの消去動作の実行中を示
す内部信号ｉＥＲとが共にアクティブではない場合
（「Ｌ」レベル）、書換え電圧発生回路３による書換え
電圧発生動作を停止するようにしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体記憶装置に
関し、特に書換え可能な不揮発性半導体記憶装置に関す
る。

【０００２】

【従来の技術】近年、単一動作電源だけでデータ書換え
可能な不揮発性半導体記憶装置が製造されている。この
ような不揮発性半導体記憶装置には、データの書換え動
作に必要な電圧を生成する書換え電圧発生回路が内蔵さ
れていることが多い。また、データの書換えが可能な不
揮発性半導体記憶装置には、誤った使用による書込みを
防止するためや、悪意を持ったユーザによる不正なデー
タ書込みを防止するためなど、セキュリティ保護のため
に、一部のメモリセルヘのデータの書換えを禁止するよ
うな機能を有するものもある。

【０００３】このようなデータ書換え用の高電圧を発生
する機能と、データの書換えを禁止する機能とを有する
不揮発性半導体記憶装置（ＥＥＰＲＯＭ；Electrically
Erasable and Programable ROM）として、特開平４−
１０２９８０号公報「ＥＥＰＲＯＭ内臓のマイクロコン
ピュータ」に示す技術が提案されている。

【０００４】この特開平４−１０２９８０号公報「ＥＥ
ＰＲＯＭ内臓のマイクロコンピュータ」に記載されたＥ
ＥＰＲＯＭとその制御回路を図３に示す。図３におい
て、ＥＥＰＲＯＭ１００は、ＥＥＰＲＯＭセルアレイ１
０１と、アドレスデコーダ１０２と、入出力バッファ１
０３とで構成されている。

【０００５】その制御回路１１０は、アドレスバス１１
１、データバス１１２、セレクト信号線１１３、リード
信号線１１４およびライト信号線１１５を通して、ＥＥ
ＰＲＯＭ１００全体のメモリ制御を行っている。制御回
路１１０からセレクト信号線１１３に出力されるセレク
ト信号はＥＥＰＲＯＭセルアレイ１０１に対してアクセ
スするときにアクティブになる信号であり、制御回路１
１０からリード信号線１１４に出力されるリード信号は
データの読出し時にアクティブになる信号であり、制御
回路１１０からライト信号線１１５に出力されるライト
信号はデータの書込み時にアクティブになる信号であ
る。

【０００６】書込みアドレスラッチ１１６は書込み時の
アドレスをラッチし、読出しアドレスラッチ１１７は読
み出し時のアドレスをラッチし、これらの書込みアドレ
スラッチ１１６および読出しアドレスラッチ１１７はア
クセスすべきアドレスをアドレスデコーダ１０２に供給
するものである。

【０００７】制御レジスタ１１８は、アドレスバス１１
１、データバス１１２およびライト信号線１１５が接続
された制御回路１１０から、それらを通してデータを書
き込み可能とするレジスタであり、制御回路１１０から
の情報によりＥＥＰＲＯＭセルアレイ１０１へのデータ
書込みの許可／禁止制御を行うものである。

【０００８】書換え電圧発生回路としての高電圧発生回
路１１９は、制御レジスタ１１８の内容が書込み許可状
態を示している場合に、ＥＥＰＲＯＭセルアレイ１０１
への書き込み要求が発生すると、高電圧をＥＥＰＲＯＭ
セルアレイ１０１に供給するものである。また、高電圧
発生回路１１９は、制御レジスタ１１８の内容が書込み
禁止状態を示している場合に、ＥＥＰＲＯＭセルアレイ
１０１への書き込み要求が発生すると、書き込み動作を
禁止するべく高電圧をＥＥＰＲＯＭセルアレイ１０１に
供給しないように制御が為されるものである。

【０００９】

【発明が解決しようとする課題】上述したデータ書換え
可能な不揮発性半導体記憶装置の場合、制御レジスタ１
１８の内容が書込み禁止状態を示している場合に、デー
タの書き込み要求が発生すると、データの書き込みに必
要な高電庄をＥＥＰＲＯＭセルアレイ１０１に供給しな
いように電源経路を遮断するようにしているが、高電圧
発生回路１１９自体は常時動作しているため、高電圧発
生回路１１９に動作電流が流れ、無駄な電力消費が生じ
ていた。

【００１０】本発明は、上記事情に鑑みて為されたもの
で、書換え電圧発生回路における消費電力を低減するこ
とができる書換え可能な半導体記憶装置を提供すること
を目的とする。

【００１１】

【課題を解決するための手段】本発明の半導体記憶装置
は、データの書換え電圧を発生する書換え電圧発生手段
を内蔵したデータ書換え可能な半導体記憶装置におい
て、データ書換え動作を行っていない期間には、該書換
え電圧発生手段による書換え電圧発生動作を停止する書
換え禁止制御手段を有したものであり、そのことにより
上記目的が達成される。

【００１２】この構成により、データ書換え動作を行っ
ていない期間には、書換え禁止制御手段が、書換え電圧
発生手段による書換え電圧発生動作を停止するようにし
たので、書換え電圧発生回路である書換え電圧発生手段
における消費電力が低減される。

【００１３】また、好ましくは、本発明の装置における
書換え禁止制御手段は、データの書換え動作が禁止され
ているアドレスが入力された場合に、書換え電圧発生手
段による書換え電圧発生動作を停止させる。

【００１４】この構成により、データ書換え禁止アドレ
スが外部から入力された場合、書換え電圧発生動作を停
止させるので、書換え電圧発生手段で電力消費していた
分だけ、消費電力を低減することができ、書き換え禁止
領域が広いほどこの消費電力低減効果も大きくなる。ま
た、書換え禁止アドレスが外部から入力された場合、書
換え電圧発生回路を停止させるので、書換えできない読
み出し専用のメモリ領域への誤書き込みや不正な書換え
を防止することも可能となる。これによって、コストと
いう面からも本発明の半導体記憶装置は、書換え可能な
メモリ領域と、書換えできない読み出し専用のメモリ領
域とを１チップ内に実現できるので、実装面積を削減す
ることが可能となり、コスト低減も図ることが可能とな
る。

【００１５】さらに、好ましくは、本発明の半導体記憶
装置における書換え禁止制御手段は、データの書換え動
作を禁止するアドレス領域を記憶する第１記憶手段と、
この第１記憶手段に記憶されたアドレスと外部からの入
力アドレスを比較するアドレス比較手段とを備え、アド
レス比較手段による比較結果が一致した場合に、書換え
電圧発生手段による書換え電圧発生動作を停止させる。

【００１６】この構成により、書換え禁止アドレスが外
部から入力された場合に、書換え電圧発生動作を停止さ
せる構成をより簡単な構成とすることが可能となる。

【００１７】さらに、好ましくは、本発明の半導体記憶
装置における書換え禁止制御手段は、書換え回数をカウ
ントする計数手段と、この計数手段がカウントした書換
え回数値を記憶する第２記憶手段と、最大書換え制限回
数を記憶する第３記憶手段と、第２記憶手段と第３記憶
手段の各データを比較する書換え回数比較手段とを備え
該書換え回数比較手段による比較結果に応じて、書換え
電圧発生手段による書換え電圧発生動作を停止させる。

【００１８】この構成により、データ書換え回数の最大
値制限値を第３記憶手段に設定し、実際のデータ書換え
回数がこの値になるかまたはこの値を超えた場合に、デ
ータの書換えを禁止するので、データ書換え回数に限界
がある不揮発性半導体記憶装置においては、記憶データ
の信頼性を向上させることが可能となる。また、この機
能を利用して、例えばゲームなどのようなプログラムの
試用回数を制限することについても、記憶データの信頼
性向上の観点から大いに利用することが可能となる。

【００１９】さらに、好ましくは、本発明の半導体記憶
装置における第１〜第３記憶手段の少なくとも何れかが
レジスタで構成され、このレジスタが不揮発性半導体記
憶素子からなる。

【００２０】この構成により、第１〜第３記憶手段の少
なくとも何れかがレジスタで構成され、このレジスタが
不揮発性の記憶素子からなるので、電源供給を遮断して
も記憶内容を保持できて、電源を入れた後、再度、書き
込む必要が無くなる。また、これらのレジスタはデータ
書換えが可能な記憶素子を用いるので、例えば外部から
入力するコマンドにより各レジスタの内容が書換えられ
るようにすることにより、データの書換えを禁止するア
ドレスの領域を任意に設定することも可能となる。

【００２１】さらに、好ましくは、本発明の半導体記憶
装置における書換え電圧発生手段は、少なくともクロッ
ク信号を発振する発振手段と、この発振手段からのクロ
ック信号に同期して順次電荷を蓄積することにより書換
え電圧（データ書替えには高電圧出力だけではなく負電
圧出力も使用可能）を生成するチャージポンプ手段と、
書換え禁止制御手段からの書換え禁止信号を受けて発振
手段からのクロック信号を出力停止する信号出力停止手
段とを有する。

【００２２】この構成により、信号出力停止手段が書換
え禁止制御手段からの書換え禁止信号を受けて発振手段
からのクロック信号を出力停止するので、書換え電圧発
生手段の全体の駆動を停止させることが可能となって、
大幅な消費電力の低減を図ることが可能となる。

【００２３】

【発明の実施の形態】以下、本発明の半導体記憶装置を
不揮発性半導体記憶装置に適用した場合について図面を
参照しながら説明する。

【００２４】図１は、本発明の一実施形態における不揮
発性半導体記憶装置のデータ書換え回路の要部構成を示
すブロック図である。図１において、不揮発性半導体記
憶装置１は、メモリセルアレイ２と、書換え電圧発生手
段としての書換え電圧発生回路３と、第１書換え禁止制
御回路４と、第２書換え禁止制御回路５と、出力合成手
段６とを有している。これらの第１書換え禁止制御回路
４、第２書換え禁止制御回路５および出力合成手段６に
より書換え禁止制御手段が構成されている。

【００２５】メモリセルアレイ２は、複数のメモリセ
ル、ワード線、ビット線およびソース線から構成され、
電源電圧を供給しなくてもそれぞれのメモリセルにデー
タが保持されるようになっている。これらのメモリセル
の例としては、ＥＥＰＲＯＭセルやフラッシュメモリセ
ルなどがある。

【００２６】書換え電圧発生回路３は高電圧発生回路ま
たは負電圧発生回路であり、図２に示すように、発振手
段としての発振器３１と、チャージポンプ手段としての
ポンプ回路３２と、基準電圧発生回路３３と、電圧比較
器３４とを有し、ポンプ回路３２からメモリセルアレイ
２に対して書換え電圧を供給するものである。この書換
え電圧には、データ消去時またはデータ書込み時に、メ
モリセルアレイ２内のワード線、ビット線およびソース
線のそれぞれに与えられる電圧である。書換え電圧発生
回路３は、書換え禁止信号Ｅ／ＷＩＮＨが入力される
が、例えば、この書換え禁止信号Ｅ／ＷＩＮＨが
「Ｌ」レベルのときは、書換え電圧発生回路３はメモリ
セルアレイ２に供給する書換え電圧を発生し、書換え禁
止信号Ｅ／ＷＩＮＨが「Ｈ」レベルのときは、書換え電
圧を発生しないように制御が為される。

【００２７】発振器３１は所定周波数のクロック信号を
発生するものである。

【００２８】ポンプ回路３２には発振器３１からのクロ
ック信号（発振信号）が入力され、クロック信号に同期
して内蔵するキャパシタに電荷を順次蓄積して行くこと
により、所望の書換え電圧を発生するものである。

【００２９】基準電圧発生回路３３は、所定の基準電圧
を出力するものである。基準電圧発生回路３３自体も電
圧発生回路から構成されることがあるが、この基準圧発
生回路３３は、入力インピーダンスの高い電圧比較器３
４の入力端にしか接続されないので、その能力は小さい
もので良く、駆動すべき負荷も変動しないので、安定し
た基準電圧を発生することができる。

【００３０】電圧比較器３４は、通常、ポンプ回路３２
からの電圧出力としての書換え電圧を一定値（出力電圧
が複数種類ある）に保つために、その書換え電圧出力
を、基準電圧発生回路３３からの基準電圧値と比較し
て、書換え電圧出力値が基準電圧値を上回れば、発振器
３１の駆動を停止させるディセーブル信号を発振器３１
に出力し、書換え電圧出力が基準電圧よりも低ければ、
発振器３１を作動させるイネーブル信号を発振器３１に
出力する帰還制御を行うものである。以上の基準電圧発
生回路３３および電圧比較器３４により信号出力停止手
段が構成され、ＯＲゲート６１からの書換え禁止信号Ｅ
／ＷＩＮＨを受けて発振器３１からのクロック信号を
出力停止するようになっている。

【００３１】第１書換え禁止制御回路４は、不揮発性半
導体記憶装置１の全体の動作を制御する制御回路の一部
の構成となっており、不揮発性レジスタ群４１と、計数
手段としてのカウンタ４２と、書換え回数比較手段とし
ての書換え回数比較器４３と、アドレス比較手段として
のアドレス比較器４４と、論理積手段としてのＡＮＤゲ
ート４５とを有している。

【００３２】不揮発性レジスタ群４１はレジスタＡ〜レ
ジスタＤの４つの書換え可能な不揮発性レジスタを有し
ている。この不揮発性レジスタを構成する記憶素子とし
てはＥＥＰＲＯＭまたはＦＲＡＭ（強電体メモリ）メ
モリセルが適している。レジスタＡは、データの書換え
禁止機能を持たせる場合にセット状態（「１」か「０」
か何れが初期状態か不確定であるため、書換え可能な状
態を初期状態とする）を記憶し、データの書換え禁止機
能を持たせない場合にはリセット状態を記憶する１ビッ
トの不揮発性レジスタである。レジスタＢは第２記憶手
段であり、書き換えた回数を記憶する複数ビットからな
る不揮発性レジスタである。レジスタＣは第３記憶手段
であり、この値を超えたらデータを書換え禁止にする最
大書換え制限回数（書換え禁止基準回数）を記憶する複
数ビットからなる不揮発性レジスタである。レジスタＤ
は第１記憶手段であり、データを書換え禁止にするアド
レス領域を記憶する複数ビットからなる不揮発性レジス
タである。

【００３３】以上のように、各レジスタＡ〜Ｄを不揮発
性の記憶素子から構成することによって、電源供給を遮
断しても記憶内容を保持できるため、再度、電源を入れ
た後、書き込む必要が無くなるという利点がある。ま
た、これらの各レジスタＡ〜Ｄは書換えが可能な記憶素
子を用いるので、例えば外部から入力するコマンドによ
り各レジスタＡ〜Ｄの内容を書換えられるようにするこ
とにより、書換えを禁止するアドレスの領域を任意に設
定することもできる。

【００３４】カウンタ４２は、データが書き換えられた
回数をカウントし、そのカウント値をレジスタＢに出力
して記憶させるものである。

【００３５】書換え回数比較器４３は、レジスタＢに記
憶された実際の書換え回数値と、レジスタＣに設定され
た最大書換え制限回数値とを比較して、実際に書換えら
れた書換え回数値が書換え禁止回数値に至って一致する
か、それ以上になれば、「Ｈ」レベルの信号を出力する
ようになっている。

【００３６】アドレス比較器４４は、外部から入力され
る消去アドレスまたは書込みアドレスの外部入力アドレ
スと、レジスタＤに記憶された書換え禁止アドレス領域
とを比較して、それらが一致すれば、「Ｈ」レベルを出
力するものである。

【００３７】ＡＮＤゲート４５は、レジスタＡ、書換え
回数比較器４３およびアドレス比較器４４の各出力が入
力端に入力され、全ての入力信号が「Ｈ」レベルのとき
に、その出力端から「Ｈ」レベルの信号が出力されるよ
うになっている。

【００３８】第２書換え禁止制御回路５は、ＡＮＤ機能
を持つ論理積手段としてのゲート５１で構成され、デー
タの書き込み動作の実行中を示す内部信号ｉＷＲと、デ
ータ消去動作の実行中を示す内部信号ｉＥＲとがゲート
５１の両入力端に入力され、データ書換え動作を行って
いない期間は内部信号ｉＷＲ，ｉＥＲが共に「Ｌ」レベ
ルであり、このとき、ゲート５１の出力端から「Ｈ」レ
ベルの信号が出力されるようになっている。

【００３９】出力合成手段６は、論理和手段としてのＯ
Ｒゲート６１で構成され、ＡＮＤゲート４５およびゲー
ト５１からの各出力信号が両入力信号としてその入力端
に入力され、その出力端からは両入力信号の論理和とし
ての書換え禁止信号Ｅ／ＷＩＮＨが書換え電圧発生回路
３に出力されるようになっている。

【００４０】上記構成により、以下、その動作を説明す
る。

【００４１】本発明の不揮発性半導体記憶装置１におい
ては、データの書換え電圧を必要としない動作を行って
いる間は、書換え電圧発生回路３は書換え電圧を発生し
ない。データの書換え電圧を必要としない動作とは、デ
ータ書き込み動作およびデータ消去動作以外の全動作
（例えばデータの読出し動作など）である。

【００４２】まず、データの書き込み動作の実行中を示
す内部信号ｉＷＲと、データの消去動作の実行中を示す
内部信号ｉＥＲとが共にアクティブではないとき
（「Ｌ」レベルのとき）、ゲート５１からは「Ｈ」レベ
ルの出力信号が出力される。この出力信号は、書換え禁
止制御回路４からの出力信号と共にＯＲゲート６１に入
力され、ＯＲゲート６１からの出力信号が書換え禁止信
号Ｅ／ＷＩＮＨとなって書換え電圧発生回路３に入力
される。このように、データの書き込み動作でもデータ
の消去動作でもない時は、ゲート５１からの出力信号は
「Ｈ」レベルとなり、ＯＲゲート６１を介して書換え禁
止信号Ｅ／ＷＩＮＨが「Ｈ」レベルとなって、書換え
電圧発生回路３の全ての動作が停止される。

【００４３】また、外部からデータ書換え禁止のアドレ
スがアドレス比較器４４に入力された場合、アドレス比
較器４４においてレジスタＤに記憶された書換え禁止ア
ドレスと比較され、一致が検出されると、アドレス比較
器４４から「Ｈ」レベルの信号が出力される。また、書
換え回数を保存したレジスタＢの値が、レジスタＣに設
定された書換え禁止回数の値と一致するかまたはそれを
超えた場合に、書換え回数比較器４３から「Ｈ」レベル
の信号が出力される。さらに、レジスタＡからは、書換
え禁止機能を持たせる場合に「Ｈ」レベルの信号が出力
される。レジスタＡと上記内部信号ｉＷＲ，ｉＥＲとの
関係は、図４に示す通りである。レジスタＡは、書換え
禁止制御回路４を有効にするか無効にするかのスイッチ
手段として作用するものである。なお、図４において、
書込みでも消去でもない場合（読み出し）はレジスタＡ
に依存せず「禁止」である。

【００４４】このように、書換え禁止機能を持たせた場
合（レジスタＡからの出力が「Ｈ」レベル）に、外部か
ら書換え禁止のアドレス（レジスタＤの書換え禁止アド
レスと一致するアドレス）が入力され、そのとき、書換
え回数がレジスタＢに設定された書換え禁止回数の値と
一致するかまたはそれを超えた場合に、ＡＮＤゲート４
５への３つの入力信号が全て「Ｈ」レベルとなって、Ａ
ＮＤゲート４５からの出力信号が「Ｈ」レベルとなる。

【００４５】これによって、ＯＲゲート６１から書換え
電圧発生回路３に書換え禁止信号Ｅ／ＷＩＮＨが出力
され、書換え電圧発生回路３の全ての動作は停止する。
したがって、書換え電圧発生回路３からは、メモリセル
アレイ２に供給される書換え電圧が発生しなくなり、デ
ータ消去時およびデータ書込み時に、ワード線、ビット
線およびソース線に与えられる各電圧が供給されないた
め、あるアドレス領域に対して、外部からデータ消去命
令やデータ書込み命令が入力されても、データ消去また
はデータ書込みされることはない。

【００４６】ここで、書換え禁止信号Ｅ／ＷＩＮＨに
よる書換え電圧発生回路３の駆動停止動作について、以
下、詳細に説明する。まず、書換え禁止信号Ｅ／ＷＩ
ＮＨによって、基準電圧発生回路３３からの基準電圧の
発生を停止させると共に、電圧比較器３４の出力信号を
ディセーブルにして発振器３１からのクロック信号出力
も停止させる。発振器３１からのクロック信号が停止さ
れることにより、ポンプ回路３２の電荷蓄積機能も全く
動作しなくなり、書換え電圧発生回路３を構成する基準
電圧発生回路３３、電圧比較器３４、発振器３１および
ポンプ回路３２の全てで消費する電力が削減される。

【００４７】以上により、本実施形態によれば、レジス
タＡに書換え禁止機能を持たせた場合で、アドレス比較
器４４において、外部からの入力アドレスと、レジスタ
Ｄからの書換え禁止アドレスとが一致した場合であっ
て、書換え回数比較器４３において、レジスタＢからの
実際の書換え回数値と、レジスタＣからの最大書換え制
限回数値とが一致またはそれを超えた場合に、書換え電
圧発生回路３による書換え電圧発生動作を停止する。ま
た、データの書き込み動作の実行中を示す内部信号ｉＷ
Ｒと、データの消去動作の実行中を示す内部信号ｉＥＲ
とが共にアクティブではない場合（「Ｌ」レベル）、書
換え電圧発生回路３による書換え電圧発生動作を停止す
るようにしている。このため、書換え電圧発生回３で電
力を消費した分、消費電力を低減でき、書換え禁止領域
が広いほどこの効果は大きい。

【００４８】また、書換え禁止信号Ｅ／ＷＩＮＨによ
って、書換え電圧発生回路３を停止させるので、データ
が書換えできない読み出し専用のメモリ領域への誤書き
込みやデータの不正な書換えを防止することができる。

【００４９】さらに、書換え回数の最大制限値を内部レ
ジスタに設定し、この値を超えた場合、データの書換え
を禁止するため、書換え回数に限界のある不揮発性半導
体記憶装置１において、記憶データの信頼性を向上させ
ることができる。また、この機能を利用して、例えばゲ
ームなどのようなプログラムの試用回数を制限すること
についても利用することができる。

【００５０】さらに、コストという面からも本発明の不
揮発性半導体記憶装置１は、書換え可能なメモリ領域
と、データが書換えできない読み出し専用のメモリ領域
とを１チップ内に実現できるため、実装面積を削減する
ことができ、コスト低減をも図ることができる。

【００５１】なお、本実施形態では、レジスタＡに書換
え禁止機能を持たせ、アドレス比較器４４において、外
部からの入力アドレスと、レジスタＤからの書換え禁止
アドレスとが一致した場合であって、書換え回数比較器
４３において、レジスタＢからの実際の書換え回数値
と、レジスタＣからの最大書換え制限回数値とが一致ま
たはそれを超えた場合に、書換え電圧発生回路３による
書換え電圧発生動作を停止するようにしているが、これ
に限らず、上記アドレス比較処理および書換え回数比較
処理の少なくとも何れかの処理だけで、書換え電圧発生
回路３による書換え電圧発生動作を停止するように構成
してもよい。

【００５２】

【発明の効果】以上により、本発明によれば、データ書
換え動作を行っていない期間には、書換え禁止制御手段
を、書換え電圧発生手段による書換え電圧発生動作を停
止させるため、書換え電圧発生手段における消費電力を
低減することができる。

【００５３】また、書換え禁止アドレスが外部から入力
された場合に、書換え電圧発生動作を停止させるため、
書換え電圧発生手段で電力消費していた分だけ、消費電
力を低減することができて、書き換え禁止領域が広いほ
どこの消費電力低減効果を大きくすることができ、ま
た、この場合、書換えできない読み出し専用のメモリ領
域への誤書き込みや不正な書換えを防止することができ
る。これによって、コストという面からも本発明の半導
体記憶装置は、データ書換え可能なメモリ領域と、書換
えできない読み出し専用のメモリ領域とを１チップ内に
実現できるため、実装面積を削減することができて、コ
スト低減も図ることができる。

【００５４】さらに、書換え禁止アドレスが外部から入
力された場合に、書換え電圧発生動作を停止させる構成
をより簡単なものにすることができる。

【００５５】さらに、データ書換え回数の最大値制限値
を内部レジスタに設定し、実際のデータ書換え回数がこ
の値を超えた場合に、データの書換えを禁止するため、
書換え回数に限界のある半導体記憶装置においては、記
憶データの信頼性を向上させることができる。また、こ
の機能を利用して、例えばゲームなどのようなプログラ
ムの試用回数を制限することについても、記憶データの
信頼性向上の観点から大いに利用することができる。

【００５６】さらに、第１〜第３記憶手段の少なくとも
何れかがレジスタで構成され、このレジスタが不揮発性
記憶素子からなるので、電源供給を遮断しても記憶内容
を保持でき、電源を入れた後、再度、データを書き込む
必要が無くなる。また、これらのレジスタは書換えが可
能な記憶素子であるので、例えば外部から入力するコマ
ンドにより各レジスタの内容を書換えられるようにする
ことにより、書換えを禁止するアドレスの領域を任意に
設定することもできる。

【００５７】さらに、信号出力停止手段が書換え禁止制
御手段からの書換え禁止信号を受けて発振手段からのク
ロック信号を出力停止するため、書換え電圧発生手段の
全体の駆動を停止させることができて、大幅なる消費電
力の低減を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態における不揮発性半導体記
憶装置の書換え回路の要部構成を示すブロック図であ
る。

【図２】図１の書換え電圧発生回路の具体的構成を示す
ブロック図である。

【図３】従来のＥＥＰＲＯＭとその制御回路の構成を示
すブロック図である。

【図４】図１のレジスタＡと内部信号ｉＷＲ，ｉＥＲと
の関係を示す図である。

【符号の説明】

１不揮発性半導体記憶装置（ＥＥＰＲＯＭ）２メモリセルアレイ３書換え電圧発生回路３１発振器３２ポンプ回路３３基準電圧発生回路３４電圧比較器４書換え禁止制御回路４１不揮発性レジスタ群４２カウンタ４３書換え回数比較器４４アドレス比較器４５ＡＮＤゲート

Claims

【特許請求の範囲】

【請求項１】データの書換え電圧を発生する書換え電
圧発生手段を内蔵したデータ書換え可能な半導体記憶装
置において、データ書換え動作を行っていない期間に
は、該書換え電圧発生手段による書換え電圧発生動作を
停止させる書換え禁止制御手段を有した半導体記憶装
置。
【請求項２】前記書換え禁止制御手段は、データの書
換え動作が禁止されているアドレスが入力された場合
に、前記書換え電圧発生手段による書換え電圧発生動作
を停止させる請求項１記載の半導体記憶装置。
【請求項３】前記書換え禁止制御手段は、データの書
換え動作を禁止するアドレス領域を記憶する第１記憶手
段と、該第１記憶手段に記憶されたアドレスと外部から
の入力アドレスを比較するアドレス比較手段とを備え、
該アドレス比較手段による比較結果が一致した場合に、
前記書換え電圧発生手段による書換え電圧発生動作を停
止させる請求項２記載の半導体記憶装置。
【請求項４】前記書換え禁止制御手段は、書換え回数
をカウントする計数手段と、該計数手段がカウントした
書換え回数値を記憶する第２記憶手段と、最大書換え制
限回数を記憶する第３記憶手段と、該第２記憶手段と第
３記憶手段の各データを比較する書換え回数比較手段と
を備え、該書換え回数比較手段による比較結果に応じ
て、前記書換え電圧発生手段による書換え電圧発生動作
を停止させる請求項１〜３の何れかに記載の半導体記憶
装置。
【請求項５】前記第１〜第３記憶手段の少なくとも何
れかがレジスタで構成され、該レジスタが不揮発性半導
体記憶素子からなる請求項３または４記載の半導体記憶
装置。
【請求項６】前記書換え電圧発生手段は、少なくとも
クロック信号を発振する発振手段と、該発振手段からの
クロック信号に同期して順次電荷を蓄積することにより
書換え電圧を生成するチャージポンプ手段と、前記書換
え禁止制御手段からの書換え禁止信号を受けて該発振手
段からのクロック信号を出力停止する信号出力停止手段
とを有した請求項１〜４の何れかに記載の半導体記憶装
置。