CN102034523B

CN102034523B - 半导体存储装置和减少半导体存储装置芯片面积的方法

Info

Publication number: CN102034523B
Application number: CN 200910196866
Authority: CN
Inventors: 杨光军
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2009-09-27
Filing date: 2009-09-27
Publication date: 2013-09-18
Anticipated expiration: 2029-09-27
Also published as: CN102034523A

Abstract

本发明提供一种半导体存储装置和减少半导体存储装置芯片面积的方法，所述半导体存储装置包括：电荷泵模块和切换模块，所述电荷泵模块的电容通过切换模块连接至VDD，其中，所述电荷泵模块，用于在写操作时为半导体存储装置提供抬举电容，并且在读操作时为电源提供去耦电容；所述切换模块，用于切换所述电荷泵模块的电容在写操作和读操作的工作状态。所述的半导体存储装置可大大减少原有去耦电容的容量，因此使得芯片面积大大减少，而且对于正常的读和写操作来说，均没有性能上的损失。

Description

半导体存储装置和减少半导体存储装置芯片面积的方法

技术领域

本发明涉及半导体存储技术领域，特别涉及一种半导体存储装置和减少半导体存储装置芯片面积的方法。

背景技术

近年来，在半导体存储器迅速发展的过程中，由于DRAM、EEPROM、FLASH等先进存储器具有高密度、低功耗和低价格的优点，已经成为了计算机、移动通信终端中普遍采用存储装置。

通常，存储器芯片中，去耦电容用来减少电源的噪声，尤其对于读操作时宽总线配置引起的并发开关噪声(simultaneously switching outputs，SSO)而言，能够起到很好的效果。然而，在电路中增加去耦电容，意味着存储器芯片的面积也会增加，不满足器件特征尺寸越来越小、集成度越来也高的技术发展趋势。所以，传统技术中去耦电容的选择总是在存储器芯片的性能和面积间进行权衡，既保证可靠、优良的存储性能的同时，又尽量不增加芯片的面积。

例如，专利号为CN95120907.8的中国专利公开了一种半导体装置，该装置由升压电路、存储单元阵列MCA1、MCA2、读出放大器电路S/A、传送门电路、均衡电路构成，并具有在存储单元阵列MCA1、MCA2中的任何一个存储单元都未被选择时给MOS晶体管的栅极加以升压电位Vpp的控制电路。采用所述半导体装置的技术方案，可以把接到升压电路输出端的去耦电容的容量设定得很小，从而对削减芯片面积做出贡献。

然而问题在于，去耦电容的作用是消除或减少电源的SSO噪声，事实上不可能无限度的减小去耦电容的容量，因此上述半导体装置对减小芯片面积的贡献已经不能满足技术发展要求。

发明内容

本发明解决的问题是提供一种半导体存储装置和减少半导体存储装置芯片面积的方法，能够减少去耦电容所占电路面积，使得芯片面积大大减小。

为解决上述问题，本发明提供一种半导体存储装置，包括：电荷泵模块和切换模块，所述电荷泵模块的电容通过切换模块连接至VDD，其中，

所述电荷泵模块，用于在写操作时为半导体存储装置提供抬举电容，并且在读操作时为电源提供去耦电容；

所述切换模块，用于切换所述电荷泵模块的电容在写操作和读操作的工作状态。

还包括：抬举模块，用于对所述切换模块提供开关使能信号。

所述电荷泵模块包括：第一MOS管、第二MOS管、第一电容和第二电容，所述切换模块包括：所述第三MOS管和第四MOS管，其中，

所述第一电容的一端连接第一MOS管的源极和第三MOS管的源极，另一端接地；

所述第二电容的一端连接第二MOS管的源极和第四MOS管的源极，另一端接地；

所述第三MOS管和第四MOS管的漏极均连接VDD，第一MOS管和第二MOS管的栅极均连接VDD，漏极连接电荷泵模块的输出端。

第二MOS管的漏极通过所述第一MOS管连接电荷泵模块的输出端。

所述第三MOS管和第四MOS管的栅极均连接所述抬举模块。

所述第三MOS管和/或第四MOS管为高压NMOS管。

还包括存储模块，与所述电荷泵模块的输出端相连，用于进行所述读操作和写操作。

所述电荷泵模块的输出端连接有泻放MOS管。

所述电荷泵模块为四相位电荷泵。

相应的，本发明还提供一种减少半导体存储装置芯片面积的方法，包括以下步骤：

电荷泵模块的电容连接至电源电压；

在写操作时电荷泵模块的电容为半导体存储装置提供抬举电容，在读操作时将电荷泵模块的电容切换为电源的去耦电容，或者，在读操作时电荷泵模块的电容为电源提供去耦电容，在写操作时将电荷泵模块的电容切换为半导体存储装置的抬举电容。

与现有技术相比，上述技术方案具有以下优点：

所述的半导体存储装置中，电荷泵模块的电容与电源连接，通过切换模块的控制，电荷泵模块的电容可以兼做写抬举电容和去耦电容，也即是说，电源的去耦电容可以和电荷泵模块的抬举电容共享。这样一来，相对于传统技术，减少了原有的去耦电容，因此使得芯片面积大大减少。而且对于正常的读和写操作来说，均没有性能上的损失。

采用所述方法电源电压的去耦电容可以和电荷泵模块的抬举电容共享，使得芯片面积大大减少。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为一种半导体存储装置的示意图；

图2为图1中电荷泵模块的电路示意图；

图3为本发明实施例中半导体存储装置的示意图；

图4和图5为本发明实施例中半导体存储装置的电路示意图；

图6为本发明实施例中半导体存储装置的信号时序示意图；

图7为本发明另一实施例中半导体存储装置的示意图；

图8为本发明实施例中减少半导体存储装置芯片面积的方法流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示装置结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如本发明背景技术中所述，在半导体存储器芯片中，去耦电容是用来减少电源的噪声，尤其对于读操作时宽总线配置引起的并发开关噪声效果明显。然而，增加电容，意味着芯片的面积也会增加，所以，去耦电容的选择总是在芯片的性能和面积间进行权衡。传统技术中提出了多种方案在保证芯片性能的同时减小去耦电容的容量，但是，不可能无限度的减小去耦电容的容量，因此为满足小尺寸、高集成度的技术发展趋势，需要提出关于减小去耦电容所占面积的新技术方案。

半导体存储器芯片中，电荷泵是提供高压的器件，存储系统利用所述高压把数据写进存储模块中。为了满足电压和电流驱动要求，需要很大的抬举电容来驱动电荷泵，因此，电荷泵中通常具有容量较大的抬举电容。

图1为一种半导体存储装置的示意图，多个电荷泵模块100依次连接，输出电压分别为V₁、V₂......V_OUT，逐级累加后输出到存储模块(图中未示出)，从而利用高压V_OUT将数据写入。图2为电荷泵模块100的示意图，如图所示，具有四相位CK1、CK2、CK3和CK4的电荷泵模块100，通过CK2和CK4控制电容102、104把电荷送进电荷泵模块100，通过CK1和CK3控制MOS晶体管101、103则把电荷传到输出端。其中，电容102、104即为抬举电容。

发明人经过研究发现，电荷泵模块中较大容量的抬举电容使芯片增加了不少面积，但是到目前为止，电荷泵模块的抬举电容除了存储装置的写状态下提供电荷之外其他时间都处于闲置状态。而另一方面，电源电压V_DD则在读状态时需要更多的电容作为去耦电容。

基于上述发现，本发明的技术方案创造性的提出了电容共享的方法，让电荷泵模块和电源共享同样的电容，也就是说，在写状态下，把图2中的电容102、104用作抬举电容，而在读状态下，用电容102、104来对电源电压进行去耦，作为去耦电容。这样不仅可以同时实现去耦和抬举电压的作用，而且，两种电容合并为一个，能够大大减小芯片面积。

下面结合附图详细说明本发明所述半导体存储装置的一个具体实施例。

图3为本发明实施例中所述半导体存储装置的示意图。

如图所示，半导体存储装置200包括：电荷泵模块201、切换模块202和存储模块203，以及电源(图中未示出)。其中，所述电荷泵模块201中的电容(图中未示出)通过切换模块202连接至V_DD。

所述电荷泵模块201用于在写操作时为所述存储模块203提供抬举电容，并且在读操作时为电源提供去耦电容。换言之，电荷泵模块201中的电容在操作时作为抬举电容，为所述存储模块203提供高电压以写入数据，并且在读操作时作为电源的去耦电容以消除SSO等噪声。

所述切换模块202，用于切换所述电荷泵模块201的电容在写操作和读操作的工作状态。也即，电荷泵模块201中的电容在切换模块202的控制下实现去耦电容和抬举电容的转换。

所述存储模块203与所述电荷泵模块201的输出端相连，用于进行所述读操作和写操作。

图4和图5为本发明实施例中所述半导体存储装置的电路示意图，其中，图4为多个电荷泵模块的示意图，图5为图4中一个电荷泵模块的示意图。下面以图中所示的电路图为例说明。

在所述半导体存储装置200中，具有多级电荷泵模块201，前级输出作为后级的输入，逐级累加为存储模块(图中未示出)提供写入数据所需的高电压。本实施例中的电荷泵模块201为四相位。

具体的，所述电荷泵模块201包括：第一MOS管201a、第二MOS管201b、第一电容201c和第二电容201d，所述切换模块202包括：第三MOS管202a和第四MOS管202b。

其中：所述第一电容201c的一端连接所述第一MOS管201a的源极和第三MOS管202a的源极，所述第一电容201c的另一端接地。

所述第二电容201d的一端连接第二MOS管201b的源极和第四MOS管202b的源极，所述第二电容201d的另一端接地。

所述第三MOS管202a和第四MOS管202b的漏极均连接V_DD。而所述第一MOS管201a和第二MOS管201b的栅极均连接V_DD，它们的漏极连接电荷泵模块201的输出端。本实施例中，第二MOS管201b的漏极通过所述第一MOS管201a连接到电荷泵模块201的输出端。

如图所示，在每个电荷泵模块201中用两个MOS管(所述第三MOS管202a和第四MOS管202b)来实现电容的切换，开关使能信号EN控制两个MOS管的开关状态。

在写操作时，所述第三MOS管202a和第四MOS管202b关闭，第一电容201c和第二电容201d作为正常的抬举电容，CK2和CK4通过该抬举电容把电荷送进电荷泵模块201，CK1和CK3则把电荷传到电荷泵模块201的输出端。

当写操作结束时，所述第三MOS管202a和第四MOS管202b导通，电荷泵模块201中的电荷一方面通过电荷泵模块201的输出端泻放(见图4中的箭头A所示)，输出端具有泻放MOS管204(如图4所示)，其栅极被DISC控制。

另一方面通过所述切换模块202中的第三MOS管202a和第四MOS管202b分别泻放到V_DD(见图5中的箭头B1和B2所示)，最终电荷泵模块201的内部电压稳定在V_DD上，而所述第一电容201c和第二电容201d的另一端(受CK2和CK4控制)则均停留在地电位。于是，在进入读操作时，第一电容201c和第二电容201d起到去耦电容的作用，对电源进行去耦。

图6为本实施例中所述半导体存储装置的信号时序示意图，如图6所示，WR信号用来表示写操作在进行，经电平移位(至VPWL)后，产生所述开关使能信号EN用来控制所述切换模块201的第三MOS管202a和第四MOS管202b(这两个晶体管又可以称为切换管)。因为写操作结束后有很长的恢复时间的空歇，所以从所述开关使能信号EN开始有效到读操作的时间间隔，对于实现抬举电容和去耦电容之间的切换过程是足够的。

反之，当读操作结束时，在所述切换模块202的控制下，即第三MOS管202a和第四MOS管202b关闭，由C2和C4控制给第一电容201c和第二电容201d充电，使它们在写操作时起到去耦电容的作用。

本实施例所述的半导体存储装置中，电荷泵模块的电容与电源连接，通过切换模块的控制，电荷泵模块的电容可以兼做写抬举电容和去耦电容，也即是说，电源的去耦电容可以和电荷泵模块的抬举电容共享。这样一来，相对于传统技术，减少了原有的去耦电容，因此使得芯片面积大大减少。而且对于正常的读和写操作来说，均没有性能上的损失。

优选的，所述第三MOS管和/或第四MOS管为高压NMOS管，开关使能信号EN是用一个高压VPWL来实现，这样可以减少去耦电容的反应延时。

本发明的另一实施例中，所述半导体存储装置还包括抬举模块(standbyboost)，所述开关使能信号EN用该抬举模块产生的高压VPWL来实现。图7为本发明另一实施例所述半导体存储装置的示意图。

如图所示，与前一实施例相比区别在于：还包括抬举模块305，用于对切换模块302提供开关使能信号EN。例如，所述抬举模块305由连接电源电压的晶体管组成(VDD+VT)，电荷泵模块301的第三MOS管和第四MOS管的栅极均连接所述抬举模块305。而电路的其他组成部分和连接关系均与前一实施例类似，在此不再一一赘述。

本发明的实施例还提供一种减少半导体存储装置芯片面积的方法，参照图8所示该方法的流程图，具体包括以下步骤：

步骤S1：将电荷泵模块的电容连接至电源电压；接下来进行步骤S2或者步骤S2’。

步骤S2：在写操作时电荷泵模块的电容为半导体存储装置提供抬举电容，在读操作时将电荷泵模块的电容切换为电源的去耦电容。

步骤S2’：在读操作时电荷泵模块的电容为电源提供去耦电容，在写操作时将电荷泵模块的电容切换为半导体存储装置的抬举电容。

采用本实施例提供的方法电源电压的去耦电容可以和电荷泵模块的抬举电容共享，使得芯片面积大大减少。而且对于正常的读和写操作，没有性能上的损失。该方法能够通过本文前述的实施例提供的半导体装置来实现。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。所述电荷泵模块不限于四相位电荷泵，也可以为其他形式的电荷泵。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种半导体存储装置，其特征在于，包括：电荷泵模块、切换模块和抬举模块，所述电荷泵模块的电容通过切换模块连接至VDD，其中，

所述切换模块，用于切换所述电荷泵模块的电容在写操作和读操作的工作状态；

所述抬举模块，用于对所述切换模块提供开关使能信号；

所述电荷泵模块包括：第一MOS管、第二MOS管、第一电容和第二电容，所述切换模块包括：第三MOS管和第四MOS管，其中，

2.根据权利要求1所述的半导体存储装置，其特征在于，第二MOS管的漏极通过所述第一MOS管连接电荷泵模块的输出端。

3.根据权利要求1所述的半导体存储装置，其特征在于．所述第三MOS管和第四MOS管的栅极均连接所述抬举模块。

4.根据权利要求1-3任一项所述的半导体存储装置，其特征在于，所述第三MOS管和／或第四MOS管为高压NMOS管。

5.根据权利要求l所述的半导体存储装置，其特征在于，还包括存储模块，与所述电荷泵模块的输出端相连，用于进行所述读操作和写操作。

6.根据权利要求1所述的半导体存储装置，其特征在于，所述电荷泵模块的输出端连接有泻放MOS管。

7.根据权利要求1所述的半导体存储装置，其特征在于，所述电荷泵模块为四相位电荷泵。