CN1885433A - 一种能量恢复结构的只读存储器存储单元电路 - Google Patents

Abstract

本发明属于存储器技术领域，具体为一种能量恢复结构的只读存储器(ROM)存储单元电路结构。该电路结构包括：第一，能量恢复结构的预充电电路；第二，存储单元；第三，提供周期性变化电源的功率时钟(PC)。该结构采用绝热电路的原理在功率时钟(周期性变化的电源PC)的控制下以极低的功耗对存储单元电路进行充/放电，实现存储单元数据信息的读取。

Description

一种能量恢复结构的只读存储器存储单元电路

技术领域

本发明属于存储器技术领域，具体涉及一种能量恢复结构的只读存储器的存储单元电路结构。

背景技术

在传统的只读存储器(ROM)中，电路的动态功耗是电路整体功耗的重要组成部分，有时甚至会成为整体功耗的主要部分。而在动态功耗中，电路节点的翻转引起的功耗是最主要的。传统的ROM存储单元电路采用的是直流电压源供电，图1给出了一个由方波时钟信号CLOCK控制充电节拍的传统ROM。图2具体描述了一个4×4的MOS NOR ROM的电路结构，从直流电源V_DD流出的能量为

$\mathrm{Es}=C_L{V}_{\mathrm{DD}}^2---(1-1)$

其中一半的能量存储于负载电容C_L中

$\mathrm{Ec}=(1/2)C_L{V}_{\mathrm{DD}}^2---(1-2)$

而另一半能量在消耗在电源向电容充电时的MOS管的等效电阻R_on上

$\mathrm{Er}=(1/2)C_L{V}_{\mathrm{DD}}^2---(1-3)$

整个ROM存储单元电路的动态功耗：

$P=\mathrm{\Σ}{C}_i{\·V}_i^2{\·f}_i---(1-4)$

绝热电路技术(Adiabatic Circuit Technique)也叫能量恢复技术(Energy RecoveryTechnique)是近十几年来兴起的一种全新低功耗技术，由于采用这种技术设计出的电路的功耗能显著降低(理论上说可以降为零)，现在已成为低功耗研究的一个热点，是低功耗集成电路技术领域的一个重要研究方向。其主要特点是：它是一种电路级的降低电路功耗的技术；采用周期性变化电源的功率时钟为电路供电，可以显著降低电源向电路充/放电时消耗在MOS管导通电阻上的功耗，绝热损耗的计算公式为

                        Eα＝C_L·V²·(R·C_L/T)(1-5)当T＞＞RC时则Ea几乎降为零；此外，它还可以将负载电容C_L上的电荷回收给电源存储起来(理论上说可以全部回收给电源)，实现电荷的循环使用。而传统的ROM存储单元电路则是直接将这部分电荷泄放到地，这不仅引起电路功耗而且产生大量的热量。

由于绝热电路这种潜在的巨大实用价值，近年来国际上对绝热电路的研究十分活跃，不仅有不少新型的绝热电路结构涌现，绝热电路的运用也开始从组合逻辑电路拓展到了时序逻辑电路，甚至推广到SRAM(静态随机存取存储器)，但是具有很大应用潜力的ROM还基本采用传统电路的设计——采用直流电源进行充电，电荷从电源经过节点到地，一次性被消耗；尤其是对于大规模的ROM存储阵列，其功耗问题更显得尤为严重。因此，急需采用有效的低功耗技术解决这一迫切问题。

发明内容

本发明的目的在于提出一种能量恢复结构的只读存储器(ROM)存储单元电路，通过对每个存储单元节点以绝热的方式的缓慢地充电，以及对每个充电节点的电荷回收重复使用，从而较大程度地降低ROM的功耗。

本发明提出的能量恢复结构的只读存储器(ROM)存储单元电路，包括：

(一)一个能量恢复结构的预充电电路，其电源电压为功率时钟，通过一组单向导通器件对存储单元阵列的各条位线(BL)进行充电；其中单向导通器件的正极接功率时钟(PC)，负极接存储单元阵列的各条位线(BL)；

(二)一个存储单元阵列，通过字线(WL)和位线(BL)之间是否存在NMOS管来表示该单元所存储的数据信息；其中NMOS管的栅极(G端)与字线(WL)相连，漏极(D端)与位线(BL)相连，源级(S端)与功率时钟(PC)相连；

(三)提供周期性变化电源的功率时钟(PC)，该信号既提供电源电压，又控制电路的工作节拍。

其中所述的单向导通器件可以是二极管，也可以是二极管连接方式的PMOS管或NMOS管。其中，PMOS管的源极(S端)作单向导通器件的正极，漏极(D端)与栅极(G端)相连作单项导通器件的负极；NMOS管的漏极(D端)与栅极(G端)相连作单向导通器件的正极，源极(S端)作单项导通器件的负极。

其中所述的功率时钟(PC)可以是三角波、正弦波或梯形波信号。

以上述所有PMOS管的衬底与源极(S端)相连，以上所述所有的NMOS管的衬底均接地。

附图说明

图1为传统的MOS NOR ROM的存储单元电路。

图2为一个传统的4×4的MOS NOR ROM存储单元电路。

图3为本发明提出一种能量恢复结构的只读存储器(ROM)存储单元。

图4为本发明所提出一个能量恢复结构的4×4的MOS NOR ROM存储单元电路结构。

图5为本发明所提出的能量恢复结构的4×4的MOS NOR ROM存储单元电路的工作波形图。

具体实施方式

请参照图4所示，本发明是一种基于功率时钟(周期性交变电源电压PC)的能量恢复电路结构的只读存储器存储单元电路。其中包括：

(一)能量恢复结构的预充电电路。其电源电压为功率时钟(周期性变化的电源)，通过二极管连接的PMOS管分别对存储单元阵列的各条位线进行充电。其中PMOS管源极(S端)接功率时钟(PC)，漏极(D端)与栅极(G端)相连接存储单元阵列的位线(BL)，衬底与源极(S端)相连。

(二)存储单元阵列，通过字线(WL)和位线(BL)之间是否存在NMOS管表示该单元所存储的数据信息；其中NMOS管的栅极(G端)与字线(WL)相连，漏极(D端)与位线相连，源级(S端)与功率时钟(PC)相连。

(三)提供周期性变化电源的功率时钟(PC)，该信号既提供电源电压，又控制电路的工作节拍，其中PC信号是周期性交变的三角波信号。

具体工作方式如下：功率时钟(PC)一方面提供电源对存储阵列中的信息存储节点充电，另一方面控制控制充电工作的节拍，同时充当传统预充电存储电路中电源电压和时钟控制信号的作用。

如图5所示，在读取ROM存储单元信息的过程中，假设在时间周期T1～T4里字线WL0～WL3依次被选中(变为高电平)，那么在PC为低电平时位线BL0～BL3上的电平情况反映了相应存储单元的存储所存储的数据信息。

例如，在T1时段，当PC上升时，由于二极管连接的PMOS的作用，所有位线(BL)的电平都会随PC的上升而上升。PC下降时，MN0管受WL0高电平控制而导通，使得位线BL1上的电平随PC下降而下降，在PC为低电平时表现为低电平；而其余位线(BL0，BL2，BL3)上的电压则保持高电平不变，在PC为低电平时表现为高电平。因此，可以从存储单元阵列中读到存储单元(WL0，BL0)、(WL0，BL1)、(WL0，BL2)、(WL0，BL3)依次存放着的数据信息：逻辑1、逻辑0、逻辑1、逻辑1。

同理，在T2时段，WL1为高电平，PC为低电平时BL线上的电平情况可以读出存储单元(WL1，BL0)、(WL1，BL1)、(WL1，BL2)、(WL1，BL3)依次存放着的数据信息：逻辑0，逻辑1，逻辑0，逻辑1。在T3时段，WL2为高电平，PC为低电平时通过BL线上的电平情况可以读出存储单元(WL2，BL0)、(WL2，BL1)、(WL2，BL2)、(WL2，BL3)依次存放着数据信息：逻辑0，逻辑1，逻辑1，逻辑0。在T4时段，WL3为高电平，PC为低电平时BL线上的电平情况可以读出存储单元(WL3，BL0)、(WL3，BL1)、(WL3，BL2)、(WL3，BL3)依次存放着的数据信息：逻辑1，逻辑0，逻辑1，逻辑0。

当存储单元电路的位线(BL)上的信号经过列译码电路输出时，就可以根据相应的字线(WL)和位线(BL)读出对应的位置的数据信息。如果在功率时钟PC的低电平阶段检测到低电平，就意味着读到一个逻辑“0”；反之，如果检测到高电平，则意味着读到一个逻辑“1”。

功率时钟(PC)是周期性交变信号，其上升、下降过程相对比较缓慢。在PC上升过程中，当二极管连接方式PMOS的导通时，存储单元电路节点将随PC的上升而缓慢上升，实现PC对该位线(BL)节点近似绝热的充电，将电荷存储在位线(BL)节点的负载电容CL上。在PC下降过程中，控制NMOS管栅极的字线(WL)为高电平，使NMOS管源、漏两端保持极低的电压降(工作在导通电阻非常小的线性区)随PC的下降而下降，以绝热的方式完成对存储单元电路节点上电荷的回收。

通过该例分析可得，本发明能量恢复电路结构的ROM存储单元电路，是在传统的由直流电源电压提供能量，由传统的方波提供充电时钟节拍的ROM单元存储电路的基础上实现的。它继承了传统的动态ROM的工作方式，采用功率时钟(PC)驱动的能量恢复电路结构的ROM存储单元电路，利用功率时钟(PC)的周期性变化控制电路的工作节拍，以极低的功耗和简单的结构，实现了传统预充电动态ROM的存储单元电路的功能。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (3)

1、一种能量恢复结构的只读存储器存储单元电路，其特征在于组成包括：

(一)一个能量恢复结构的预充电电路，其电源电压为功率时钟，通过一组单向导通器件对存储单元阵列的各条位线(BL)进行充电；其中单向导通器件的正极接功率时钟(PC)，负极接存储单元阵列的各条位线(BL)；

(二)一个存储单元阵列，通过字线(WL)和位线(BL)之间是否存在NMOS管来表示该单元所存储的数据信息；其中NMOS管的栅极(G端)与字线(WL)相连，漏极(D端)与位线相连，源级(S端)与功率时钟(PC)相连；

(三)提供周期性变化电源的功率时钟(PC)，该信号既提供电源电压，又控制电路的工作节拍；

以上所述的所有PMOS管的衬底与源极(S端)相连，所有的NMOS管的衬底均接地。

2、根据权利要求1所述的能量恢复结构的只读存储器存储单元电路，其特征在于所述的单向导通器件是二极管或者是二极管连接方式的PMOS管或NMOS管，其中，PMOS管的源极(S端)作单向导通器件的正极，漏极(D端)与栅极(G端)相连作单项导通器件的负极；NMOS管的漏极(D端)与栅极(G端)相连作单向导通器件的正极，源极(S端)作单项导通器件的负极。

3、根据权利要求1所述的能量恢复结构的只读存储器存储单元电路，其特征在于所述的功率时钟(PC)是三角波、正弦波或梯形波信号。

Images