CN101667446B - 存储器及其读取方法 - Google Patents

存储器及其读取方法 Download PDF

Info

Publication number
CN101667446B
CN101667446B CN200910003490XA CN200910003490A CN101667446B CN 101667446 B CN101667446 B CN 101667446B CN 200910003490X A CN200910003490X A CN 200910003490XA CN 200910003490 A CN200910003490 A CN 200910003490A CN 101667446 B CN101667446 B CN 101667446B
Authority
CN
China
Prior art keywords
body pipe
seed body
voltage
bit line
orientated seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910003490XA
Other languages
English (en)
Other versions
CN101667446A (zh
Inventor
何文乔
张钦鸿
张坤龙
洪俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101667446A publication Critical patent/CN101667446A/zh
Application granted granted Critical
Publication of CN101667446B publication Critical patent/CN101667446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种存储器及其读取方法。该存储器包括多个存储器区，每一个存储器区包括一目标存储单元、一源极线、一位线以及一读取控制电路。源极线耦接至目标存储单元的第一端。位线耦接至目标存储单元的第二端。读取控制电路用以选择性地施加一工作电压至源极线。

Description

存储器及其读取方法
技术领域
本发明是有关于一种存储器及其读取方法，且特别是有关于一种可以增进读取效率的存储器及其读取方法。
背景技术
NAND型式存储器被广泛地应用于各种数据储存的用途。请参照图1，其绘示传统NAND型式存储器的部份电路图。NAND型式存储器100包括多行存储单元，于图1中仅以三行存储单元为例做说明，但不限于此。此些行存储单元的一端分别耦接至相对应的位线BL1～BL3，此些行存储单元的另一端则一起耦接至源极线SL。若每一行存储单元包括32个存储单元，则此32个存储单元分别耦接至相对应的字线WL0～WL32。
在传统的存储器读取方法中，源极线SL实质上是耦接至地电压GND，且源极线SL实质上具有电阻R1、R2及R3。下面举存储单元110为例做说明。若存储单元110于存储单元120及130仍为低阈值电压状态时被编程，存储单元120及130的大电流I2及I3会在编程验证期间对源极线电阻R1及R2充电，使得节点A的电压被充电。因为电流大小与字线及源极线间的电压差成比例，故节点A较高的电压会抑制存储单元110的电流I1。亦即，电流I1可能会太小，使得存储单元110非因阈值电压被编程至够高，但却因为源极端的电压被其它存储单元120及130影响而太高，故通过编程验证。若存储单元120及130于之后被编程，当存储单元120及130通过编程验证后，电流I2及I3会变小。如此一来，当存储单元110被读取时，电流I1却不够小而使得存储单元110不会被当做已被编程至高阈值电压。因为存储单元110于先前编程过程中够高的阈值电压是假像。存储单元110实际上并未被编程至高阈值电压。
此外，当存储单元110结束编程操作，其电流的大小视编程型样(program-patter)而可能为大电流或小电流。然而，若与存储单元110同一行的其它存储单元，例如为存储单元140及150，于之后被编程，则因为存储单元140及150会被视为一个大的串联电阻，存储单元110的电流I1会变小。
发明内容
有鉴于此，本发明的主要目的在于提供一种存储器及其读取方法，通过施加工作电压至源极线，以减少源极线的电压电平的变动，增进存储器的读取效率。
根据本发明的第一方面，提出一种存储器，包括多个存储器区，每一个存储器区至少包括一目标存储单元、一源极线、一位线以及一读取控制电路。源极线耦接至目标存储单元的第一端。位线耦接至目标存储单元的第二端。读取控制电路用以选择性地施加一工作电压至源极线。
根据本发明的第二方面，提出一种存储器读取方法，存储器包括多个存储器区，每一个存储器区一目标存储单元、一源极线以及一位线，源极线耦接至目标存储单元的第一端，位线耦接至目标存储单元的第二端及一感测节点。存储器读取方法包括下列步骤。放电位线。充电感测节点。施加一工作电压于源极线。感测感测节点。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示传统NAND型式存储器的部份电路图。
图2绘示依照本发明较佳实施例的存储器的部份电路图。
图3绘示依照本发明较佳实施例的存储器读取方法的一例的时序图。
图4绘示依照本发明较佳实施例的存储器读取方法的另一例的时序图。
图5绘示依照本发明较佳实施例的存储器读取方法的流程图。
【主要元件符号说明】
100：NAND型式存储器
110、120、130、140、150：存储单元
200：存储器
210：存储器区
220：锁存器
222：第一反相器
224：第二反相器
230：读取控制电路
具体实施方式
本发明是提供一种存储器及其读取方法，通过施加工作电压至源极线，以减少源极线的电压电平的变动(fluctuation)，并将源极线视为目标存储单元的漏极以读取目标存储单元，增进存储器的读取效率。
本发明接下来所揭露的存储器是以NAND型式存储器为例做说明，但不限于此。请参照图2，其绘示依照本发明较佳实施例的存储器的部份电路图。存储器200包括多个存储器区(region)210，每一个存储器区210至少包括一行存储单元MC0～MC31、一源极线SL、一位线BL、一定位(clamp)晶体管S1、一锁存器220以及一读取控制电路230。此行存储单元MC0～MC31包括一目标存储单元。源极线SL耦接至存储单元MC0～MC31的一端，位线BL耦接至存储单元MC0～MC31的另一端。定位晶体管S1的第一端耦接至位线BL。锁存器220耦接至定位晶体管S1的第二端。读取控制电路230耦接至源极线SL，用选择性地施加一工作电压至源极线SL。
每一个存储器区210更包括一选择晶体管S2、一预充电晶体管S3、一选择开关Q1以及一复位开关Q2。选择晶体管S2的第一端耦接至位线BL，用以选择位线BL，选择晶体管S2的第二端耦接至定位晶体管S1的第一端。预充电晶体管S3的第一端接收工作电压VDD，预充电晶体管S3的第二端耦接至定位晶体管S1的第二端，亦即感测节点C。选择开关Q1的第一端耦接至定位晶体管S1的第二端，选择开关Q1的第二端耦接至锁存器220。
复位开关Q2的第一端耦接至定位晶体管S1的第二端，亦即感测节点C，复位开关Q2的第二端接收地电压GND。锁存器220包括一第一反相器222及一第二反相器224。第一反相器222的输出端耦接至选择开关Q1的第二端及第二反相器224的输入端，亦即节点D，第一反相器222的输入端耦接至第二反相器224的输出端。
接下来举存储单元MC0为目标存储单元为例做说明。请参照图3，其绘示依照本发明较佳实施例的存储器读取方法的一例的时序图。首先，于一放电(discharge)期间P1，位线BL被放电至地电压GND。于此放电期间P1，复位开关Q2被复位信号RST导通，且控制信号BLCLAMP使得预充电晶体管S3被截止，故定位晶体管S1的第二端的电压电平为地电压GND，亦即感测节点C的电压电平为地电压GND。
接着，于一预充电(pre-charge)期间P2，复位开关Q2被截止，及预充电晶体管S3被控制信号BLPRE导通，使得定位晶体管S1的第二端的电压电平转变为工作电压VDD，亦即，感测节点C的电压电平转变为工作电压VDD，例如为3伏特。此时，控制信号BLCLAMP转变为定位晶体管S1的阈值电压Vt。因为位线BL的电压电平为地电压GND，故定位晶体管S1被导通，位线BL被微幅地充电至与阈值电压Vt相关的一低电压，约为0～50毫伏特。
然后，于一信号产生(signal developing)期间P3，控制信号BLCLAMP使得定位晶体管S1被截止，且源极线SL被读取控制电路230施加工作电压VDD。此时，源极线SL是被视为目标存储单元MC0的漏极，以读取目标存储单元MC0。若目标存储单元MC0是被擦除(erased)，则位线BL会被充电至约为200～300毫伏特。若目标存储单元MC0是被编程(programmed)，则位线BL维持于低电压(虚线部份)，约为0～50毫伏特。
再来，于一感测(sensing)期间P4，定位晶体管S1的第二端(感测节点C)的电压电平依据位线BL的电压电平被决定。于感测期间P4，控制信号BLCLAMP转变为定位晶体管S1的阈值电压Vt及一特定电压(例如为0.1伏特)之和，且源极线SL被施加地电压GND。于此期间，若在前一期间P3中，不同的存储单元状态已使得位线BL侧产生电压差，则可施加地电压GND于源极线SL及控制信号SELS以隔开源极线SL与存储单元串，以节省功率。若目标存储单元MC0是被擦除，位线BL于信号产生期间P3被充电，则定位晶体管S1不会被导通，定位晶体管S1的第二端(感测节点C)的电压电平维持于工作电压VDD(虚线部份)。若目标存储单元MC0是被编程，位线BL于信号产生期间P3维持于低电压，则定位晶体管S1被导通，定位晶体管S1的第二端(感测节点C)的电压电平被拉低，约为0.3伏特。
之后，于一锁存(latching)期间P5，选择开关Q1导通，节点D的电压电平会趋近于感测节点C的电压电平，锁存器220依据节点D的电压电平读取目标存储单元MC0的状态并输出。
上述的存储器读取方法中，考虑到存储器区210中的多行存储单元所相对应的多个定位晶体管S1的阈值电压可能有所差异，故于预充电期间P2将控制信号BLCLAMP转变为阈值电压Vt，并于感测期间P4将控制信号BLCLAMP转变为阈值电压Vt及特定电压之和，以确保所有相对应于被编程的目标存储单元的定位晶体管S1于感测期间P4被导通。若假定存储器区210中的多行存储单元所相对应的多个定位晶体管S1的阈值电压，则上述的存储器读取方法可以再简化。
请参照图4，其绘示依照本发明较佳实施例的存储器读取方法的另一例的时序图。相较于图3，图4中的存储器读取方法节省了预充电期间P2，而直接进入信号产生期间P3。于信号产生期间P3中，复位开关Q2被截止及预充电晶体管S3被导通，使得定位晶体管S1的第二端(感测节点C)的电压电平为工作电压VDD。同时，控制信号BLCLAMP使得定位晶体管S1被截止，源极线SL被施加工作电压VDD。若目标存储单元MC0是被擦除，则位线BL会被充电至约为200～300毫伏特。若目标存储单元MC0是被编程，则位线BL维持于地电压(虚线部份)。
此外，于感测期间P4，控制信号BLCLAMP施加定位晶体管S1的阈值电压Vt于定位晶体管S1，且源极线SL被施加地电压GND。若位线BL于信号产生期间P3被充电，则定位晶体管S1不会被导通，定位晶体管S1的第二端(感测节点C)的电压电平维持于工作电压VDD(虚线部份)。若位线BL于信号产生期间P3维持于地电压GND，则定位晶体管S1被导通，定位晶体管S1的第二端(感测节点C)的电压电平转换为地电压GND。之后，于锁存期间P5，选择开关Q1导通，节点D的电压电平会趋近于感测节点C的电压电平，锁存器220依据节点D的电压电平读取目标存储单元MC0的状态并输出。
此外，本发明更提供一种存储器读取方法，存储器包括多个存储器区，每一个存储器区一目标存储单元、一源极线以及一位线，源极线耦接至目标存储单元的第一端，位线耦接至目标存储单元的第二端及一感测节点。请参照图5，其绘示依照本发明较佳实施例的存储器读取方法的流程图。于步骤S500中，放电位线。于步骤S510中，充电感测节点。于步骤S520中，施加一工作电压于源极线。于步骤S530中，感测感测节点。上述存储器读取方法，其操作原理已详述于存储器200中，故于此不再重述。
本发明上述实施例所揭露的存储器及其读取方法，通过于感测期间之前施加工作电压至源极线，将源极线视为目标存储单元的漏极以读取目标存储单元。如此一来，即可以减少源极线的电压电平的变动，可有效改善传统诸如源极线电阻效应或编程型样噪声效应的影响，增进存储器的读取效率，使得读取存储器具有强健性(robustness)，并确保存储器具有足够的读取区间(read window)。此外，本发明上述实施例所揭露的存储器及其读取方法，更具有不需增加额外的电路元件即可达成的优点。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求所界定的范围为准。

Claims (16)

1.一种存储器，其特征在于，包括：
多个存储器区，每一个存储器区至少包括：
一目标存储单元；
一源极线，耦接至该目标存储单元的第一端；
一位线，耦接至该目标存储单元的第二端；
一读取控制电路，用以选择性地施加一工作电压至该源极线；
一定位晶体管，该定位晶体管的第一端耦接至该位线；
一锁存器，耦接至该定位晶体管的第二端；
一选择晶体管，用以选择该位线，该选择晶体管的第二端耦接至该定位晶体管的第一端；
一预充电晶体管，该预充电晶体管的第一端接收该工作电压，该预充电晶体管的第二端耦接至该定位晶体管的第二端；
一选择开关，该选择开关的第一端耦接至该定位晶体管的第二端，该选择开关的第二端耦接至该锁存器；以及
一复位开关，该复位开关的第一端耦接至该定位晶体管的第二端，该复位开关的第二端接收一地电压。
2.根据权利要求1所述的存储器，其特征在于：
于一信号产生期间，该定位晶体管被截止，且该源极线被施加该工作电压，使得该位线依据该目标存储单元被充电或维持电压电平不变；
于一感测期间，该定位晶体管的第二端的电压电平依据该位线的电压电平被决定，使得该锁存器于一锁存期间依据该定位晶体管的第二端的电压电平读取该目标存储单元。
3.根据权利要求1所述的存储器，其特征在于，于一放电期间，该位线被放电至该地电压，且该复位开关被导通，使得该定位晶体管的第二端的电压电平为该地电压。
4.根据权利要求3所述的存储器，其特征在于，于一预充电期间，该复位开关被截止及该预充电晶体管被导通，使得该定位晶体管的第二端的电压电平为该工作电压，且该定位晶体管导通，使得该位线具有一低电压。
5.根据权利要求2所述的存储器，其特征在于，于该信号产生期间，该定位晶体管被截止，且该源极线被施加该工作电压，若该目标存储单元是被擦除，则该位线被充电，若该目标存储单元是被编程，则该位线维持于该低电压。
6.根据权利要求5所述的存储器，其特征在于，于该感测期间，该定位晶体管被施加本身的阈值电压及一特定电压之和，且该源极线被施加该地电压，若该位线被充电，该定位晶体管被截止，该定位晶体管的第二端的电压电平维持于该工作电压，若该位线维持于该低电压，该定位晶体管被导通，该定位晶体管的第二端的电压电平被拉低。
7.根据权利要求2所述的存储器，其特征在于，于该信号产生期间，该复位开关被截止及该预充电晶体管被导通，使得该定位晶体管的第二端的电压电平为该工作电压，且该定位晶体管被截止，该源极线被施加该工作电压，若该目标存储单元是被擦除，则该位线被充电，若该目标存储单元是被编程，则该位线维持于该地电压。
8.根据权利要求7所述的存储器，其特征在于，于该感测期间，该定位晶体管被施加本身的阈值电压，且该源极线被施加该地电压，若该位线被充电，该定位晶体管被截止，该定位晶体管的第二端的电压电平维持于该工作电压，若该位线维持于该地电压，该定位晶体管被导通，该定位晶体管的第二端的电压电平转变为该地电压。
9.根据权利要求1所述的存储器，其特征在于，该锁存器包括一第一反相器及一第二反相器，该第一反相器的输出端耦接至选择开关的第二端及该第二反相器的输入端，该第一反相器的输入端耦接至该第二反相器的输出端。
10.一种存储器读取方法，该存储器包括多个存储器区，每一个存储器区包括一目标存储单元、一源极线、一位线、一定位晶体管、一锁存器、一选择晶体管、一预充电晶体管、一选择开关以及一复位开关，该源极线耦接至该目标存储单元的第一端，该位线耦接至该目标存储单元的第二端及一感测节点，该定位晶体管的第一端耦接至该位线，该锁存器耦接至该定位晶体管的第二端，该选择晶体管用以选择该位线且其第二端耦接至该定位晶体管的第一端，该预充电晶体管的第一端接收一工作电压，该预充电晶体管的第二端耦接至该定位晶体管的第二端，该选择开关的第一端耦接至该定位晶体管的第二端，该选择开关的第二端耦接至该锁存器，该复位开关的第一端耦接至该定位晶体管的第二端，该复位开关的第二端接收一地电压，其特征在于，该存储器读取方法包括：
放电该位线至该地电压，且导通该复位开关，使得该定位晶体管的第二端的电压电平为该地电压；
充电该感测节点；
施加一工作电压于该源极线；以及
感测该感测节点。
11.根据权利要求10所述的存储器读取方法，其特征在于，该存储器读取方法更包括：
于一信号产生期间，截止该定位晶体管，且施加该工作电压于该源极线，以依据该目标存储单元充电该位线或维持该位线的电压电平不变；
于一感测期间，依据该位线的电压电平决定该定位晶体管的第二端的电压电平；以及
于一锁存期间，利用该锁存器依据该定位晶体管的第二端的电压电平读取该目标存储单元。
12.根据权利要求10所述的存储器读取方法，其特征在于，更包括：
于一预充电期间，截止该复位开关及导通该预充电晶体管，使得该定位晶体管的第二端的电压电平为该工作电压，且该定位晶体管导通，使得该位线具有一低电压。
13.根据权利要求11所述的存储器读取方法，其特征在于，于该信号产生期间，该定位晶体管被截止，且该源极线被施加该工作电压，若该目标存储单元是被擦除，则该位线被充电，若该目标存储单元是被编程，则该位线维持于该低电压。
14.根据权利要求13所述的存储器读取方法，其特征在于，于该感测期间，该定位晶体管被施加本身的阈值电压及一特定电压之和，且该源极线被施加该地电压，若该位线被充电，该定位晶体管被截止，该定位晶体管的第二端的电压电平维持于该工作电压，若该位线维持于该低电压，该定位晶体管被导通，该定位晶体管的第二端的电压电平被拉低。
15.根据权利要求11所述的存储器读取方法，其特征在于，更包括：
于该信号产生期间，截止该复位开关及导通该预充电晶体管，使得该定位晶体管的第二端的电压电平为该工作电压；以及
于该信号产生期间，截止该定位晶体管，并施加该工作电压于该源极线，若该目标存储单元是被擦除，则该位线被充电，若该目标存储单元是被编程，则该位线维持于该地电压。
16.根据权利要求15所述的存储器读取方法，其特征在于，于该感测期间，该定位晶体管被施加本身的阈值电压，且该源极线被施加该地电压，若该位线被充电，该定位晶体管被截止，该定位晶体管的第二端的电压电平维持于该工作电压，若该位线维持于该地电压，该定位晶体管被导通，该定位晶体管的第二端的电压电平转变为该地电压。
CN200910003490XA 2008-09-04 2009-01-15 存储器及其读取方法 Active CN101667446B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/204,009 US7889572B2 (en) 2008-09-04 2008-09-04 Memory with high reading performance and reading method thereof
US12/204,009 2008-09-04

Publications (2)

Publication Number Publication Date
CN101667446A CN101667446A (zh) 2010-03-10
CN101667446B true CN101667446B (zh) 2013-01-02

Family

ID=41725258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910003490XA Active CN101667446B (zh) 2008-09-04 2009-01-15 存储器及其读取方法

Country Status (3)

Country Link
US (1) US7889572B2 (zh)
CN (1) CN101667446B (zh)
TW (1) TWI384480B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU737149B3 (en) * 1999-11-22 2001-08-09 Cardinal Health 303, Inc. Medical device interface system
US8498158B2 (en) 2010-10-18 2013-07-30 Macronix International Co., Ltd. System and method for controlling voltage ramping for an output operation in a semiconductor memory device
TWI451432B (zh) * 2010-11-18 2014-09-01 Macronix Int Co Ltd 半導體裝置中控制輸出電壓斜度之系統及方法
KR20140018517A (ko) * 2012-08-02 2014-02-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
CN105913875B (zh) * 2016-03-31 2019-11-26 清华大学 控制电路、存储装置及操作方法
JP6164713B1 (ja) * 2016-08-24 2017-07-19 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
TWI707364B (zh) * 2017-05-24 2020-10-11 華邦電子股份有限公司 記憶體儲存裝置及其操作方法
CN108962324B (zh) 2017-05-24 2020-12-15 华邦电子股份有限公司 存储器存储装置
TWI644317B (zh) * 2017-08-15 2018-12-11 華邦電子股份有限公司 快閃記憶體儲存裝置及其讀取方法
CN109411001B (zh) * 2017-08-15 2021-07-06 华邦电子股份有限公司 快闪存储器存储装置及其读取方法
US10885986B2 (en) 2019-02-15 2021-01-05 Macronix International Co., Ltd. Low noise bit line circuits
US12087397B1 (en) 2020-04-06 2024-09-10 Crossbar, Inc. Dynamic host allocation of physical unclonable feature operation for resistive switching memory
US11823739B2 (en) 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
CN115273932A (zh) * 2020-04-06 2022-11-01 昕原半导体(上海)有限公司 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1371101A (zh) * 2001-02-22 2002-09-25 三星电子株式会社 用于编程非易失性存储器的位线设置和放电电路
CN1677569A (zh) * 2004-04-01 2005-10-05 海力士半导体有限公司 Nand快闪存储器件及其读取方法
US7333371B2 (en) * 2003-10-09 2008-02-19 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3576763B2 (ja) * 1997-08-21 2004-10-13 株式会社東芝 半導体記憶装置
JP3983969B2 (ja) * 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
JP3850791B2 (ja) * 2001-12-20 2006-11-29 株式会社東芝 不揮発性半導体記憶装置
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP4256305B2 (ja) * 2004-06-09 2009-04-22 株式会社東芝 半導体記憶装置
JP4288376B2 (ja) * 2007-04-24 2009-07-01 スパンション エルエルシー 不揮発性記憶装置およびその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1371101A (zh) * 2001-02-22 2002-09-25 三星电子株式会社 用于编程非易失性存储器的位线设置和放电电路
US7333371B2 (en) * 2003-10-09 2008-02-19 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
CN1677569A (zh) * 2004-04-01 2005-10-05 海力士半导体有限公司 Nand快闪存储器件及其读取方法

Also Published As

Publication number Publication date
US20100054045A1 (en) 2010-03-04
TW201011753A (en) 2010-03-16
TWI384480B (zh) 2013-02-01
CN101667446A (zh) 2010-03-10
US7889572B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
CN101667446B (zh) 存储器及其读取方法
CN101937714B (zh) 操作非易失存储器器件的方法
TWI314737B (zh)
US8248858B2 (en) Flash memory device and systems and reading methods thereof
US8000149B2 (en) Non-volatile memory device
US6519184B2 (en) Non-volatile memory device with plurality of threshold voltage distributions
CN102422362B (zh) 存储器装置中的多电平编程检验
KR101196936B1 (ko) 불휘발성 반도체 기억 장치
US8804432B2 (en) Sensing for all bit line architecture in a memory device
CN102890965B (zh) 半导体器件及其操作方法
JP2001067884A (ja) 不揮発性半導体記憶装置
JP2013512534A (ja) 少ない検証動作回数での不揮発性メモリのプログラミング
US8248851B1 (en) System, apparatus, and reading method for NAND memories
CN108172250A (zh) 高速和低功率读出放大器
CN102044286B (zh) 源极端感测的渗入电流系统
CN101488367A (zh) 用于验证非易失性存储装置的编程的方法
CN101243520B (zh) 非易失性存储单元的编程
US6501682B2 (en) Nonvolatile semiconductor memory device
CN102930899A (zh) 一种非易失存储器的擦除方法及装置
US9196366B2 (en) Semiconductor memory apparatus and method for erasing the same
JP2014032715A (ja) 不揮発性半導体記憶装置とその読み出し方法
CN105741877A (zh) 感测电路、存储装置以及操作存储装置的方法
KR100845530B1 (ko) 플래시 메모리 장치 및 그것의 동작 방법
CN101783177A (zh) 对非易失性存储设备进行编程的方法
JP2008103065A (ja) メモリセル

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant