CN108962324B - 存储器存储装置 - Google Patents

存储器存储装置 Download PDF

Info

Publication number
CN108962324B
CN108962324B CN201710372748.8A CN201710372748A CN108962324B CN 108962324 B CN108962324 B CN 108962324B CN 201710372748 A CN201710372748 A CN 201710372748A CN 108962324 B CN108962324 B CN 108962324B
Authority
CN
China
Prior art keywords
lines
bit lines
storage device
memory controller
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710372748.8A
Other languages
English (en)
Other versions
CN108962324A (zh
Inventor
何文乔
柳弼相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710372748.8A priority Critical patent/CN108962324B/zh
Priority to US15/869,092 priority patent/US10410695B2/en
Priority to JP2018050865A priority patent/JP6731965B2/ja
Publication of CN108962324A publication Critical patent/CN108962324A/zh
Application granted granted Critical
Publication of CN108962324B publication Critical patent/CN108962324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

本发明提供一种存储器存储装置，包括多条字元线以及多条位元线、存储器晶胞阵列以及存储器控制器。存储器晶胞阵列包括多个存储器晶胞。存储器晶胞用以存储数据。各存储器晶胞耦接至对应的字元线以及位元线。存储器控制器用以对存储器晶胞阵列进行读取操作。在存储器控制器致能字元线的同时，存储器控制器对位元线的一部分或全部进行预充电操作。

Description

存储器存储装置
技术领域
本发明涉及一种电子装置，尤其涉及一种存储器存储装置。
背景技术
存储器存储装置，例如非挥发性存储器，其与存储器控制器之间的信号传输介面主要是以时脉为基础(clock-based)来进行信号传递的操作。因此，利用时脉的依赖性(clock dependency)存储器存储装置可与存储器控制器之间信号传递操作更加协调。并且，为了降低成本，晶片封装的脚位数较少(less pin count)，存储器存储装置也需要以时脉为基础与控制器进行信号传递操作。
随着存储器存储装置的发展与使用者需求，时脉速度(clock rate)也愈来愈快。然而，存储器存储装置的读取速度若无法相对地提升，将会使得时脉速度的发展遭遇瓶颈。在现有技术中，为了完成读取操作必须花费较多的时间来对位元线进行预充电操作，因此，读取速度无法提升，从而限制了时脉速度。
发明内容
本发明提供一种存储器存储装置以及存储器存储装置的操作方法，其读取速度快，可操作在较高的时脉速度。
本发明的存储器存储装置包括多条字元线、多条位元线、存储器晶胞阵列(cellarray)以及存储器控制器。存储器晶胞阵列包括多个存储器晶胞。存储器晶胞用以存储数据。各存储器晶胞耦接至对应的字元线以及位元线。存储器控制器用以对存储器晶胞阵列进行读取操作。在存储器控制器致能字元线的同时，存储器控制器对位元线的一部分或全部的位元线进行预充电操作。
本发明的存储器存储装置的操作方法包括：接收并解码区段信号，以对存储器晶胞阵列当中的区段进行读取操作；以及致能字元线，并且在致能字元线的同时，对位元线的一部分或全部的位元线进行预充电操作。
基于上述，在本发明的示范实施例中，在存储器控制器致能字元线的同时，存储器控制器对一部分或全部的位元线进行预充电操作，以加快存储器存储装置的读取速度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1示出本发明一实施例的存储器存储装置的概要示意图。
图2示出图1实施例的位元线与通道闸门晶体管的组合的概要电路图。
图3示出本发明一实施例的存储器存储装置在进行读取操作时各信号的时序示意图。
图4示出本发明另一实施例的存储器存储装置在进行读取操作时各信号的时序示意图。
图5示出本发明另一实施例的存储器存储装置在进行读取操作时各信号的时序示意图。
图6示出本发明另一实施例的存储器存储装置在进行读取操作时各信号的时序示意图。
图7示出本发明一实施例的预充电电路的概要示意图。
图8示出本发明一实施例的存储器存储装置的操作方法的步骤流程图。
附图标记说明
100：存储器存储装置
110：存储器晶胞阵列
120：存储器控制器
130：字元线解码器
140：位元线解码器
200：通道闸门晶体管
700：预充电电路
710_1、710_2、710_N：通道闸门晶体管电路
720_1、720_2、720_N：感测放大器电路
730：预充电晶体管电路
731、732：晶体管
WL：字元线
BL：位元线
LBL：区域位元线
GBL：全域位元线
LDL：区域数据线
GDL：全域数据线
S：区段信号
YSA、YSA<3：0>、YSA[0]、YSA[1]、YSA[2]、YSA[3]、YSB、YSB<3：0>、YSB[0]、YSB[1]、YSB[2]、YSB[3]、YSC、YSC<3：0>、YSC[0]：位元线地址信号
CLK：时脉信号
DI：输入信号
DO：输出信号
D0、D1、D2：输出数据
Vb：电压信号
Vpre：预充电信号
Vref：参考电压
VCC：系统电压
Aa、Ab：区段地址
Ac、Ad：字元线地址
Ae、Af：位元线地址
Ag：感测器地址
t_Y-Line：起始时点
T1、T2、T3、T4、T5：解码期间
tPRE_1：第一预充电期间
tPRE_2：第二预充电期间
tPRE_3：第三预充电期间
tPRE_4：第四预充电期间
S100、S110：方法步骤
具体实施方式
以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本申请说明书全文(包括申请专利范围)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、电磁波或任何其他一或多个信号。
图1示出本发明一实施例的存储器存储装置的概要示意图。图2示出图1实施例的位元线与通道闸门晶体管的组合的概要电路图，其包括多个预充电路径。请参考图1及图2，本实施例的存储器存储装置100包括多条字元线WL、多条位元线BL、存储器晶胞阵列110、存储器控制器120、字元线解码器130以及位元线解码器140。在本实施例中，存储器晶胞阵列110包括多个存储器晶胞112。存储器晶胞112用以存储数据。各存储器晶胞112耦接至对应的字元线WL以及位元线BL。存储器控制器120用以对存储器晶胞阵列110进行读取操作。在本实施例中，存储器控制器120接收并解码区段信号S，以据此选取存储器晶胞阵列110中的目标区段(sector)，以进行读取操作。
在本实施例中，存储器存储装置100可包括其他用来协同控制数据存取的适合的电路，例如区段解码器以及感测放大器电路等。在本实施例中，存储器存储装置100当中的各种电路可分别由所属技术领域的任一种适合的电路结构来加以实施，本发明并不加以限制，其电路结构及操作方法可以由所属技术领域的通常知识获致足够的教示、建议与实施说明。
一般而言，在存储器控制器120对存储器晶胞阵列110进行读取操作时，通常可以区分成多个阶段，例如包括指令输入、字元线地址输入以及位元线地址输入等阶段。在存储器控制器120对存储器晶胞阵列110进行读取操作之后，存储在存储器晶胞112中的数据可依序被读出。位元线地址输入的阶段通常包括预充电操作、感测操作以及数据输出操作。
请参考图2，在本实施例中，在存储器控制器120对存储器晶胞阵列110进行预充电操作时，存储器控制器120控制位元线解码器140对位元线地址信号YSC<3：0>、YSB<3：0>及YSA<3：0>进行解码，以选取目标位元线进行预充电操作。在本实施例中，位元线包括多条区域(local)位元线LBL以及多条全域(global)位元线GBL。数据线包括多条区域数据线LDL以及多条全域数据线GDL。在各位元线及数据线上设置有通道闸门晶体管200。在本实施例中，存储器控制器120例如是以分层(hierarchical)的方式来选择导通或不导通通道闸门晶体管200，以选择要预充电的目标位元线。举例而言，在本实施例中，位元线地址信号YSC<3：0>、YSB<3：0>及YSA<3：0>例如依序被解码。因此，受控于位元线地址信号YSC<3：0>的通道闸门晶体管(例如位元线地址信号YSC[0]控制的晶体管)可能导通或不导通。接着，受控于位元线地址信号YSB<3：0>的通道闸门晶体管(例如位元线地址信号YSB[0]、YSB[1]、YSB[2]、YSB[3]控制的晶体管)可能导通或不导通。继之，受控于位元线地址信号YSA<3：0>的通道闸门晶体管(例如位元线地址信号YSA[0]、YSA[1]、YSA[2]、YSA[3]控制的晶体管)可能导通或不导通。因此，藉由上述解码次序，对应的通道闸门晶体管会被导通，从而包括全域数据线GDL、区域数据线LDL、全域位元线GBL以及区域位元线LBL的预充电路径可被建立，并且要预充电的目标位元线可被选取。目标位元线例如是区域位元线LBL当中的任一个。在一实施例中，另一种分层方式例如是位元线地址信号YSA<3：0>、YSB<3：0>及YSC<3：0>依序被解码。因此，通道闸门晶体管200从区域位元线LBL、全域位元线GBL以及区域数据线LDL依序被导通，从而建立预充电路径。在预充电路径建立后，目标位元线被充电。因此，在进行数据读取时，晶胞电流可在感测放大器电路(未示出)的输入端建立预设的电压，以与参考电压进行比较，从而感测放大器电路可判断出晶胞所存储的数据是位元0或位元1。
在图1及图2中，字元线、位元线、数据线、存储器晶胞以及通道闸门晶体管的数量及其设置方式仅用以例示说明并不用以限定本发明。
一般而言，无论采用哪一种分层方式，在对位元线地址信号进行解码时，预充电操作都会占用相当多的时间，从而限制了存储器存储装置100的读取速度。因此，在本实施例中，在存储器控制器120致能字元线WL之同时，或者在存储器控制器120对区段信号进行解码的同时，存储器控制器120对位元线的一部分或全部的位元线先进行预充电操作，以减少在对位元线地址信号进行解码时位元线的预充电时间，从而提高存储器存储装置100的读取速度。以下将举多个示范实施例来说明本发明的存储器存储装置的操作方法。
图3示出本发明一实施例的存储器存储装置在进行读取操作时各信号的时序示意图。请参考图1至图3，图3示出的信号包括时脉信号CLK、输入信号DI以及输出信号DO。在本实施例中，存储器控制器120接收到读取指令以对存储器晶胞阵列110进行读取操作。
在本实施例中，在解码期间T1，存储器控制器120对区段信号S(例如包括区段地址Aa、Ab)进行解码以取得目标区段的地址，从而选取存储器晶胞阵列110中要进行读取操作的目标区段。在解码期间T2，存储器控制器120控制字元线解码器130对字元线地址Ac、Ad进行解码以选取目标字元线。解码期间T3包括解码期间T4、T5。在解码期间T4，存储器控制器120控制位元线解码器140对位元线地址Ae、Af进行解码以选取目标位元线。在解码期间T5，存储器控制器120对感测器地址Ag进行解码以选取目标感测器来感测晶胞电流，以判断晶胞所存储的数据位元状态。
在本实施例中，存储器控制器120在起始时点t_Y-Line开始对全部的位元线进行预充电操作，并且在解码期间T2结束之时，完成预充电操作，因此第一预充电期间tPRE_1包括解码期间T1、T2。换句话说，在本实施例中，存储器控制器120在对区段信号S进行解码的同时以及在致能字元线WL的同时，同时对区域位元线LBL、全域位元线GBL、区域数据线LDL以及全域数据线GDL进行预充电操作。接着，在第二预充电期间tPRE_2，依据位元线地址Ae、Af的解码结果，未被选择的位元线及数据线被放电，并且选择的位元线(例如目标区域位元线)的电压在感测期间之前被保持且被驱动。因此，在解码期间T1、T2先对全部的位元线进行预充电操作，相较现有技术，可减少第二预充电期间tPRE_2的时间长度，加快读取速度。
在本实施例中，存储器控制器120在对区段信号S进行解码的同时以及在致能字元线WL的同时，是同时对全部的位元线进行预充电操作，惟本发明并不限于此。在一实施例中，在第一预充电期间tPRE_1，存储器控制器120例如对一部份的位元线进行预充电操作。举例而言，存储器控制器120在对区段信号S进行解码的同时以及在致能字元线WL的同时，同时对全域位元线GBL、区域数据线LDL以及全域数据线GDL进行预充电。也就是说，除了区域位元线LBL之外，全域位元线GBL、区域数据线LDL以及全域数据线GDL在第一预充电期间tPRE_1都被预充电。因此，在解码期间T1、T2先对除了区域位元线LBL之外的一部份的位元线进行预充电操作，相较现有技术，可减少第二预充电期间tPRE_2的时间长度，加快读取速度。
图4示出本发明另一实施例的存储器存储装置在进行读取操作时各信号的时序示意图。请参考图1、图2及图4，本实施例的预充电操作方法类似于图3实施例的预充电操作方法，惟两者之间主要的差异例如在于，存储器控制器120在致能字元线WL的同时对全部的位元线进行预充电操作。
具体而言，在本实施例中，存储器控制器120在起始时点t_Y-Line开始对全部的位元线进行预充电操作，并且在解码期间T2结束时，完成预充电操作，因此第一预充电期间tPRE_1包括解码期间T2。换句话说，在本实施例中，存储器控制器120在致能字元线WL的同时，同时对区域位元线LBL、全域位元线GBL、区域数据线LDL以及全域数据线GDL进行预充电操作。接着，在第二预充电期间tPRE_2，依据位元线地址Ae、Af的解码结果，未被选择的位元线及数据线被放电，并且选择的位元线(例如目标区域位元线)的电压在感测期间之前被保持且被驱动。因此，在致能字元线WL的同时(解码期间T2)先对全部的位元线进行预充电操作，相较现有技术，可减少第二预充电期间tPRE_2的时间长度，加快读取速度。
在本实施例中，存储器控制器120在致能字元线WL的同时，是同时对全部的位元线进行预充电操作，惟本发明并不限于此。在一实施例中，在第一预充电期间tPRE_1，存储器控制器120例如对一部份的位元线进行预充电操作。举例而言，存储器控制器120在致能字元线WL的同时，同时对全域位元线GBL、区域数据线LDL以及全域数据线GDL进行预充电。也就是说，除了区域位元线LBL之外，全域位元线GBL、区域数据线LDL以及全域数据线GDL在第一预充电期间tPRE_1都被预充电。因此，在致能字元线WL的同时(解码期间T2)先对除了区域位元线LBL之外的一部份的位元线进行预充电操作，相较现有技术，可减少第二预充电期间tPRE_2的时间长度，加快读取速度。
图5示出本发明另一实施例的存储器存储装置在进行读取操作时各信号的时序示意图。请参考图1、图2及图5，在本实施例中，除了区域位元线LBL之外，全域位元线GBL、区域数据线LDL以及全域数据线GDL在解码期间T1、T2都被预充电。并且，在解码期间T2，区域位元线LBL被隔离。举例而言，在本实施例中，在致能字元线WL的同时(解码期间T2)，受控于位元线地址信号YSA<3：0>的通道闸门晶体管例如不导通，以将区域位元线LBL与全域位元线GBL等信号线隔离。接着，在第三预充电期间tPRE_3，未被选择的位元线及数据线被放电，并且在第四预充电期间tPRE_4，选择的位元线(例如目标区域位元线)被预充电。
因此，在本实施例中，在解码期间T1、T2先对除了区域位元线LBL之外的一部份的位元线进行预充电操作，相较现有技术，可减少第三预充电期间tPRE_3与第四预充电期间tPRE_4的时间长度的总和，加快读取速度。
图6示出本发明另一实施例的存储器存储装置在进行读取操作时各信号的时序示意图。请参考图1、图2及图6，本实施例的预充电操作方法类似于图5实施例的预充电操作方法，惟两者之间主要的差异例如在于，存储器控制器120在第一预充电期间tPRE_1对一部份的位元线进行预充电操作。并且，在本实施例中，第一预充电期间tPRE_1包括解码期间T1及与其邻接的一部分的解码期间T2。
具体而言，在本实施例中，除了区域位元线LBL之外，全域位元线GBL、区域数据线LDL以及全域数据线GDL在第一预充电期间tPRE_1都被预充电。并且，在第二预充电期间tPRE_2，区域位元线LBL被隔离。其中，第二预充电期间tPRE_2包括另一部分的解码期间T2。举例而言，在本实施例中，在致能字元线WL的同时(第二预充电期间tPRE_2)，受控于位元线地址信号YSA<3：0>的通道闸门晶体管例如不导通，以将区域位元线LBL与全域位元线GBL等信号线隔离。接着，在第三预充电期间tPRE_3，未被选择的位元线及数据线被放电，并且在第四预充电期间tPRE_4，选择的位元线(例如目标区域位元线)被预充电。
因此，在本实施例中，在第一预充电期间tPRE_1先对除了区域位元线LBL之外的一部份的位元线进行预充电操作，相较现有技术，可减少第三预充电期间tPRE_3与第四预充电期间tPRE_4的时间长度的总和，加快读取速度。
图7示出本发明一实施例的预充电电路的概要示意图。请参考图2及图7，在本实施例中，预充电电路700包括多个通道闸门晶体管电路710_1、710_2至710_N、多个感测放大器电路720_1、720_2至720_N以及预充电晶体管电路730，其中N为大于2的正整数。在本实施例中，每一通道闸门晶体管电路受控于地址信号YSA、YSB、YSC，并且包括多个通道闸门晶体管200。当通道闸门晶体管电路中的晶体管被导通时，可建立预充电路径，因此，晶胞电流可从预充电路径流至对应的区域位元线。
在本实施例中，预充电晶体管电路730包括第一晶体管731以及第二晶体管732。第一晶体管731的第一端耦接至系统电压VCC。第一晶体管731的第二端耦接至第二晶体管732的第二端。第一晶体管731的控制端耦接至预充电信号Vpre。第二晶体管732的第二端耦接至对应的通道闸门晶体管电路。第二晶体管732的控制端耦接至电压信号。在本实施例中，在解码期间T3，预充电信号Vpre用来截止(cut off)预充电路径。电压信号Vb为一特定的电压用来将第二晶体管732的源极端限制到位元线的充电电位。在一实施例中，预充电晶体管电路730也可实施在感测放大器电路当中，本发明并不加以限制。
图8示出本发明一实施例的存储器存储装置的操作方法的步骤流程图。请参考图1、图2及图8，本实施例的存储器存储装置的操作方法至少适用于图1、图2的存储器存储装置100，惟本发明并不加以限制。以图1、图2的存储器存储装置100为例，在步骤S100中，存储器存储装置100接收并解码区段信号S，以对存储器晶胞阵列110当中的目标区段进行读取操作。在步骤S110中，存储器存储装置100致能字元线WL，并且在致能字元线WL的同时，对一部分或全部的位元线进行预充电操作。另外，本发明的实施例的存储器存储装置的操作方法可以由图1至图7实施例的叙述中获致足够的教示、建议与实施说明，因此不再赘述。
综上所述，在本发明的示范实施例中，存储器控制器在致能字元线的同时和/或在解码区段信号的同时，会同时对一部分或全部的位元线、数据线进行预充电操作，以加快存储器存储装置的读取速度。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种存储器存储装置，其特征在于，包括：
多个字元线以及多个位元线；
存储器晶胞阵列，包括多个存储器晶胞，用以存储数据，其中各所述存储器晶胞耦接至对应的字元线以及位元线；
存储器控制器，用以对所述存储器晶胞阵列进行读取操作，其中在所述存储器控制器致能所述多个字元线的同时，所述存储器控制器对所述多个位元线的一部分或全部的位元线进行预充电操作；以及
多个数据线，耦接至所述多个位元线，其中所述多个位元线包括多个区域位元线以及多个全域位元线，以及所述多个数据线包括多个区域数据线以及多个全域数据线，并且在所述存储器控制器对所述多个位元线的一部分位元线进行所述预充电操作时，所述多个全域位元线、所述多个区域数据线以及所述多个全域数据线被预充电。
2.根据权利要求1所述的存储器存储装置，其特征在于，其中所述存储器控制器接收并解码区段信号，以及在所述存储器控制器对所述区段信号进行解码的同时，所述存储器控制器对所述多个位元线的一部分或全部的位元线进行所述预充电操作。
3.根据权利要求1所述的存储器存储装置，其特征在于，在所述存储器控制器对所述多个位元线的全部位元线进行所述预充电操作时，所述多个区域位元线、所述多个全域位元线、所述多个区域数据线以及所述多个全域数据线被预充电。
4.根据权利要求1所述的存储器存储装置，其特征在于，其中在所述存储器控制器致能所述多个字元线之后，所述多个位元线当中未被选择的位元线被放电。
5.根据权利要求1所述的存储器存储装置，其特征在于，其中在所述存储器控制器致能所述多个字元线之后，所述多个位元线当中被选择的位元线的电压在一感测期间之前被保持。
6.根据权利要求1所述的存储器存储装置，其特征在于，其中在所述存储器控制器致能所述多个字元线之后，所述多个位元线当中被选择的位元线被预充电。
7.根据权利要求1所述的存储器存储装置，其特征在于，其中在所述存储器控制器致能所述多个字元线的同时，所述多个区域位元线被隔离。
8.根据权利要求1所述的存储器存储装置，其特征在于，其中在第一解码期间，所述存储器控制器致能所述多个字元线，在一第二解码期间，在所述存储器控制器对区段信号进行解码，以及在所述第一解码期间以及在一部份的所述第二解码期间，所述存储器控制器对所述多个位元线的一部分位元线进行所述预充电操作。
9.根据权利要求1所述的存储器存储装置，其特征在于，其中所述存储器存储装置还包括：
预充电电路，用以对所述多个位元线的一部分或全部的位元线进行所述预充电操作，其中所述预充电电路包括多个通道闸门晶体管电路、多个感测放大器电路以及预充电晶体管电路，
其中各所述通道闸门晶体管电路耦接在对应的所述位元线及对应的所述感测放大器电路之间，并且受控于地址信号，以及在所述地址信号导通对应的所述通道闸门晶体管电路时，所述预充电晶体管电路建立预充电路径，并且晶胞电流从所述预充电路径流至对应的所述位元线。
10.根据权利要求9所述的存储器存储装置，其特征在于，其中所述预充电晶体管电路包括：
第一晶体管，具有第一端、第二端以及一控制端，其中所述第一晶体管的所述第一端耦接至系统电压，以及所述第一晶体管的所述控制端耦接至预充电信号；以及
第二晶体管，具有第一端、第二端以及控制端，其中所述第二晶体管的所述第一端耦接至所述第一晶体管的所述第二端，所述第二晶体管的所述第二端耦接至对应的所述通道闸门晶体管电路，以及所述第二晶体管的所述控制端耦接至电压信号，
其中在第三解码期间，所述预充电信号截止所述预充电路径。
CN201710372748.8A 2017-05-24 2017-05-24 存储器存储装置 Active CN108962324B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710372748.8A CN108962324B (zh) 2017-05-24 2017-05-24 存储器存储装置
US15/869,092 US10410695B2 (en) 2017-05-24 2018-01-12 Memory storage apparatus and operating method thereof
JP2018050865A JP6731965B2 (ja) 2017-05-24 2018-03-19 メモリ保存装置及びその動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710372748.8A CN108962324B (zh) 2017-05-24 2017-05-24 存储器存储装置

Publications (2)

Publication Number Publication Date
CN108962324A CN108962324A (zh) 2018-12-07
CN108962324B true CN108962324B (zh) 2020-12-15

Family

ID=64401797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710372748.8A Active CN108962324B (zh) 2017-05-24 2017-05-24 存储器存储装置

Country Status (3)

Country Link
US (1) US10410695B2 (zh)
JP (1) JP6731965B2 (zh)
CN (1) CN108962324B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034884A (en) * 1998-08-07 2000-03-07 Samsung Electronics Co., Ltd. Nonvolatile dynamic random access memory with ferroelectric capacitors
CN101866694A (zh) * 2009-04-14 2010-10-20 海力士半导体有限公司 用于对非易失性存储设备执行读取操作的方法
CN103106924A (zh) * 2011-09-29 2013-05-15 三星电子株式会社 读取存储单元的方法和使用该方法的非易失性存储器件
CN103514956A (zh) * 2012-06-15 2014-01-15 晶豪科技股份有限公司 半导体存储器元件及其测试方法
KR20160067239A (ko) * 2014-12-03 2016-06-14 (주)에이디테크놀로지 저전력 고속 처리가 가능한 셀을 구비한 메모리 장치
CN105845168A (zh) * 2015-02-04 2016-08-10 阿尔特拉公司 用于通过控制预充电持续时间降低存储器电路中的功耗的方法和装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760598B2 (ja) 1985-12-18 1995-06-28 株式会社日立製作所 半導体記憶装置
JPS63266689A (ja) 1987-04-24 1988-11-02 Hitachi Ltd 半導体メモリ
KR910002034B1 (ko) 1988-07-21 1991-03-30 삼성전자 주식회사 다분할형 메모리 어레이의 충전등화회로
JP3153447B2 (ja) 1995-09-08 2001-04-09 シャープ株式会社 半導体記憶装置
JPH09265780A (ja) 1996-03-29 1997-10-07 Sanyo Electric Co Ltd 半導体メモリ装置
JPH09265781A (ja) 1996-03-29 1997-10-07 Sanyo Electric Co Ltd 半導体メモリ装置
JP3981179B2 (ja) 1997-03-28 2007-09-26 松下電器産業株式会社 不揮発性半導体記憶装置
JP4287235B2 (ja) 2003-10-09 2009-07-01 株式会社東芝 不揮発性半導体記憶装置
KR100675517B1 (ko) 2005-09-09 2007-01-30 주식회사 엑셀반도체 시리얼 플래쉬 메모리 장치 및 프리차아지 방법
WO2008083221A2 (en) 2006-12-29 2008-07-10 Sandisk Corporation Programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages
US7889572B2 (en) 2008-09-04 2011-02-15 Macronix International Co., Ltd. Memory with high reading performance and reading method thereof
JP2012160218A (ja) * 2011-01-28 2012-08-23 Toshiba Corp 半導体記憶装置
US8848419B2 (en) * 2012-08-09 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Sensing memory element logic states from bit line discharge rate that varies with resistance
CN103811073B (zh) 2014-02-28 2016-06-08 北京航空航天大学 一种非挥发存储器的高可靠性读取电路
KR102264207B1 (ko) 2014-08-27 2021-06-14 삼성전자주식회사 프리차지 제어 신호 발생기 및 그를 구비한 반도체 메모리 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034884A (en) * 1998-08-07 2000-03-07 Samsung Electronics Co., Ltd. Nonvolatile dynamic random access memory with ferroelectric capacitors
CN101866694A (zh) * 2009-04-14 2010-10-20 海力士半导体有限公司 用于对非易失性存储设备执行读取操作的方法
CN103106924A (zh) * 2011-09-29 2013-05-15 三星电子株式会社 读取存储单元的方法和使用该方法的非易失性存储器件
CN103514956A (zh) * 2012-06-15 2014-01-15 晶豪科技股份有限公司 半导体存储器元件及其测试方法
KR20160067239A (ko) * 2014-12-03 2016-06-14 (주)에이디테크놀로지 저전력 고속 처리가 가능한 셀을 구비한 메모리 장치
CN105845168A (zh) * 2015-02-04 2016-08-10 阿尔特拉公司 用于通过控制预充电持续时间降低存储器电路中的功耗的方法和装置

Also Published As

Publication number Publication date
US10410695B2 (en) 2019-09-10
CN108962324A (zh) 2018-12-07
JP2018198106A (ja) 2018-12-13
JP6731965B2 (ja) 2020-07-29
US20180342272A1 (en) 2018-11-29

Similar Documents

Publication Publication Date Title
US7082069B2 (en) Memory array with fast bit line precharge
CN105280223B (zh) 半导体集成电路
CN210052530U (zh) 一种感测结构和非易失性存储器
US7564728B2 (en) Semiconductor memory device and its driving method
US7082061B2 (en) Memory array with low power bit line precharge
JP5193701B2 (ja) 半導体記憶装置
KR20070042543A (ko) 메모리 비트 라인 세그먼트 아이솔레이션
KR20110120468A (ko) 반도체 메모리 장치의 프로그램 방법
KR20100114086A (ko) 다중-페이지 병렬 프로그램 플래시 메모리
US9514810B1 (en) Resistive non-volatile memory cell and method for programming same
US20190057747A1 (en) Flash memory storage apparatus and reading method thereof
US6580653B2 (en) Current saving semiconductor memory and method
US8693260B2 (en) Memory array with two-phase bit line precharge
US9589610B1 (en) Memory circuit including pre-charging unit, sensing unit, and sink unit and method for operating same
WO2005106892A1 (en) Sense amplifier for a non-volatile memory device
JP5319572B2 (ja) メモリ装置
US7173856B2 (en) Sense amplifier for a non-volatile memory device
CN111489779A (zh) 双分离栅闪存电路及存储装置、读取方法
CN108962324B (zh) 存储器存储装置
KR100295119B1 (ko) 선택되지 않은 비트라인에 대한 풀다운 기능을 갖는 반도체 메모리소자
TWI707364B (zh) 記憶體儲存裝置及其操作方法
US9412425B2 (en) Device and method for improving reading speed of memory
JP2007035163A (ja) 不揮発性半導体記憶装置及び信号処理システム
US8174898B2 (en) Sense amplifier and data sensing method thereof
US6115308A (en) Sense amplifier and method of using the same with pipelined read, restore and write operations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant