CN103811073B

CN103811073B - 一种非挥发存储器的高可靠性读取电路

Info

Publication number: CN103811073B
Application number: CN201410072181.9A
Authority: CN
Inventors: 康旺; 郭玮; 赵巍胜; 张有光
Original assignee: Beihang University
Current assignee: Qingdao Haicun Microelectronics Co ltd
Priority date: 2014-02-28
Filing date: 2014-02-28
Publication date: 2016-06-08
Anticipated expiration: 2034-02-28
Also published as: CN103811073A

Abstract

一种非挥发存储器的高可靠性读取电路，该电路由一个负载电路、一个NMOS钳位晶体管、一个电荷转移电压放大器和一个动态锁存电压比较器组成；NMOS钳位晶体管的源极经位线选择开关MUX连接待读取的非挥发存储器数据单元与参考单元阵列，NMOS钳位晶体管的栅极由V_{G_clamp}信号进行控制，其漏极同时连接负载电路与电荷转移电压放大器的输入端，负载电路的另一端接供电电压源Vdd，电荷转移电压放大器的输出端接动态锁存电压比较器的输入端，最终动态锁存电压比较器的输出端输出读取的二进制数据信号。本发明能够极大地减小制造工艺参数波动对读取性能的影响，特别适用于深亚微米大规模非挥发存储器。

Description

一种非挥发存储器的高可靠性读取电路

技术领域

本发明涉及一种非挥发存储器的高可靠性读取电路，解决非挥发存储器在深亚微米工艺下由于工艺参数波动所带来的读取可靠性问题，属于非挥发性存储器技术领域。

背景技术

近年来新型非挥发存储器技术，如自旋转移矩磁性随机存储器（SpinTransferTorqueMagneticRandomAccessMemory，STT-MRAM），阻变式随机存储器（ResistiveRandomAccessMemory，RRAM），忆阻器（Memristor）与相变随机存储器（PhaseChangeRandomAccessMemory，PCRAM）等不断发展，其已变得越来越成熟，并已经逐步开始用于实工业设计与生产。这些新型非挥发存储器技术结合了静态随机存储器（StaticRandomAccessMemory，SRAM）的高速度、动态随机存储器（DynamicRandomAccessMemory，DRAM）的高密度，同时具备掉电非挥发性，超低功耗、超长数据保存时间及超高寿命等优良特性，已经被证明在下一代通用存储器层次结构设计中具有很大的潜力。这些非挥发存储器技术的基本存储原理是通过改变其组成材料的晶体状态，如RRAM，PCRAM与Memristor，或改变其组成结构的配置状态，如STT-MRAM，来改变其电阻状态，使其电阻可以在高电阻态R_H和低电阻态R_L之间进行切换，从而利用这种性质储存数据信息，如R_H对应数据比特“1”，R_L对应数据比特“0”，或者反之亦可。因此其可以简单地看作一个具有高电阻态R_H和低电阻态R_L的可变电阻R_X。典型的非挥发存储单元由数据存储部分（即可变电阻R_X）与访问控制部分（NMOS晶体管）组成，称为1R1T结构，如附图1所示，其中NMOS晶体管栅极接字线（Word-Line，WL），漏极经由R_X后接位线BL（Bit-Line），源极接源极线SL（Source-Line），源极线一般接地。通过控制字线和位线的电压即可控制NMOS晶体管的开闭，从而控制非挥发存储单元的选择与否，更具体地，当字线与位线同时为高电平时，NMOS晶体管处于导通状态，存储单元可访问，可对其进行读写操作，而当字线或位线为低电平时，NMOS晶体管处于非导通状态，存储单元不可访问。一个非挥发存储器一般包括两种存储单元，即数据单元与参考单元，数据单元的电阻状态可变，即R_X＝R_data＝R_L或R_H，用于实际数据存储，而参考单元的电阻状态固定且已知，一般置为R_X＝R_ref＝(R_L+R_H)/2，用于读取数据单元存储的数据时提供参考。读取数据时，通过同时给数据单元与参考单元施加相同的外加电压（或电流）来检测其相应的电流（或电压），然后进行对比，即可判断出数据单元的电阻状态，从而判断出其存储的数据信息，如附图2所示。

目前随着制造工艺缩减到深亚微米尺寸（如28纳米），非挥发存储器的大规模生产与普及面临着严重的读取可靠性问题：（1）由于材料与制造工艺的限制，常温下能得到的电阻比率R_H/R_L值相对比较小（如，STT-MRAM可以得到的R_H/R_L值约为80%-250%），严重影响读取判决裕量（定义为读取时，数据单元与参考单元之间的电压（或电流）差值的绝对值）；（2）制造工艺尺寸的缩减，带来严重的工艺参数波动，从而引起严重的器件失配（包括存储单元之间的器件失配以及外围电路的器件失配，如读取电路的输入失配（InputOffset）等），严重影响读取可靠性性能，当读取判决裕量不能克服读取电路的输入失配时，则可能发生读取错误；（3）为了增大读取判决裕量，提高读取可靠性，可以增大外加读取电压（或电流），但是外加电压（或电流）过大会造成存储材料疲劳或存储结构击穿，从而降低存储单元的使用寿命。因此，需要设计一种新型的读取电路与方法来解决非挥发存储器在深亚微米工艺下由于工艺参数波动所带来的读取可靠性问题。

发明内容

一、发明目的：

针对上述背景中提到的非挥发存储器技术所面临的读取可靠性问题，本发明提供了一种非挥发存储器的高可靠性读取电路。它克服了现有技术的不足，解决了非挥发存储器在深亚微米工艺下由于工艺参数波动所带来的读取可靠性问题。

二、技术方案：

本发明的技术方案是，一种非挥发存储器的高可靠性读取电路，如图3所示，其特征是该电路由一个负载电路（R_load），一个NMOS钳位晶体管，一个电荷转移电压放大器（ChargeTransferVoltageAmplifier，CTVA）和一个动态锁存电压比较器（DynamicLatchVoltageComparator，DLVC）组成；它们之间的位置连接关系及信号走向是：NMOS钳位晶体管的源极经位线选择开关（MUX）连接待读取的非挥发存储器数据单元与参考单元阵列，NMOS钳位晶体管的栅极由V_{G_clamp}信号进行控制，其漏极同时连接负载电路与电荷转移电压放大器CTVA的输入端，负载电路的另一端接供电电压源Vdd，电荷转移电压放大器CTVA的输出端接动态锁存电压比较器DLVC的输入端，最终动态锁存电压比较器DLVC的输出端输出读取的二进制数据信号。执行读取操作时，会有电流从Vdd，经负载电路，NMOS钳位晶体管，位线选择开关，非挥发存储器数据单元或参考单元，最终流向地电位。由于数据单元与参考单元的电阻不同，因此当位线选择开关分别选择数据单元与参考单元时，会产生不同的电流，分别记为I_data与I_ref，从而在相同负载电路的作用下，会在负载电路与NMOS钳位晶体管之间产生不同的电压，分别记为V_data与V_ref，V_data与V_ref先后进入电荷转移电压放大器CTVA的输入端，在电荷转移电压放大器CTVA内产生差值电压(V_ref-V_data)，然后在电荷转移电压放大器CTVA的作用下，对其进行放大，得到A×(V_ref-V_data)，这里A为正值，表示电荷转移电压放大器CTVA的电压放大倍数；最终A×(V_ref-V_data)接到动态锁存电压比较器DLVC的输入端，经其比较A×(V_ref-V_data)的正负符号后，输出最终的二进制数据信号。

所述的负载电路R_load由晶体管构成，其内部具体实施方式不作限定。其提供数据单元与参考单元读取电流I_data与I_ref到电压V_data与V_ref的转换，并接入到电荷转移电压放大器CTVA的输入端。

所述的NMOS钳位晶体管，栅极接控制信号V_{G_clamp}，源极接位线选择开关，漏极接负载电路与电荷转移电压放大器CTVA的输入端，其用于控制位线电压，防止电压过大，造成数据单元与参考单元的损害（材料疲劳或击穿）。

所述的电荷转移电压放大器CTVA，其输入端接负载电路与NMOS钳位晶体管的漏极，输出端接动态锁存电压比较器DLVC的输入端，提供对数据单元与参考单元的电压差值(V_ref-V_data)进行放大，其内部具体实施方式不作限定。

所述的动态锁存电压比较器DLVC为一个锁存结构的电压放大与比较器，它的输入端接电荷转移电压放大器CTVA的输出端，提供对放大后的数据单元与参考单元的电压差值符号进行比较，并输出最终的二进制数据信号“0”或者“1”，其内部具体实施方式不作限定。

其中，该负载电路R_load也可以是由电阻器件构成。

所述的高可靠性读取电路的读取过程主要由四个阶段组成，即（1）初始化电荷转移电压放大器CTVA与动态锁存电压比较器DLVC，此时电荷转移电压放大器CTVA的输入端与输出端，以及动态锁存电压比较器DLVC的两个输入端都同时接预充电电压V_pr；（2）检测数据单元的电流I_data，经负载电路R_load转换成电压V_data＝I_data×R_load后，接入电荷转移电压放大器CTVA的输入端，与预充电电压V_pr进行对比，得到差值(V_data-V_pr)，并临时存储在电荷转移电压放大器CTVA输入电容C_in中；（3）检测参考单元的电流I_ref，经负载电路R_load转换成电压V_ref＝I_ref×R_load，接入CTVA的输入端，经由输入电容C_in与V_data对比，得到差值(V_ref-V_data)，并对其进行放大，得到A×(V_ref-V_data)，这里A为正值，表示电荷转移电压放大器CTVA的电压放大倍数；（4）A×(V_ref-V_data)+V_pr与V_pr同时接到动态锁存电压比较器DLVC的两个输入端，由动态锁存电压比较器DLVC对其进行比较，并输出最终的二进制数据信号。因此最终动态锁存电压比较器DLVC的输出结果取决于(V_ref-V_data)的正负符号。

所述的读取电路的特点是：（1）读取数据单元与参考单元采用的是相同的电流支路，相同的负载电路，从而极大地减小了由工艺参数波动带来的器件失配对V_data与V_ref的影响；（2）NMOS钳位晶体管限制了数据单元与参考单元的位线电压，防止过大电压造成存储单元的损坏；（3）电荷转移电压放大器CTVA的源极跟随电压放大特性，消除了电荷转移电压放大器CTVA本身的器件失配对电压放大的影响；（4）动态锁存电压比较器DLVC的输出完全取决于V_data与V_ref差值的符号，其读取判决裕量等于|A×(V_ref-V_data)|，极大地抑制了DLVC的输入失配。

三、优点及功效:

本发明提供一种非挥发存储器的高可靠性读取电路，能够极大地减小制造工艺参数波动对读取性能的影响，特别适用于深亚微米大规模非挥发存储器。

附图说明

图1为非挥发存储器1R1T存储单元结构示意图。

图2为非挥发存储器传统读取电路示意图。

图3为本发明提出的一种非挥发存储器的高可靠性读取电路示意框图。

图4为本发明提出的一种非挥发存储器的高可靠性读取电路的具体实施例示意图。

图1到图4中的参数定义为：

BL：表示位线，为Bit-Line的简称；

WL：表示字线，为Word-Line的简称；

SL：表示源极线，为Source-Line的简称；

NMOS：表示N型金属氧化物半导体，为N-Mental-Oxide-Semiconductor的简称；

R_X：表示存储单元数据存储部分，表示为一个可变电阻；

R_H：表示存储单元数据存储部分处于高电阻态是的电阻值；

R_L：表示存储单元数据存储部分处于低电阻态是的电阻值；

R_data：表示数据单元的电阻，可以为R_H或R_L；

R_ref：表示参考单元的电阻，R_ref＝(R_H+R_L)/2；

Vdd：表示供电电压，或表示数字信号“1”；

Vss：表示源极线电压，或表示数字信号“0”，一般接地；

V_{G_clamp}：表示钳位晶体管栅极控制信号；

V_{G_access}：表示子线晶体管栅极控制信号；

V_{G_load}：表示负载电路晶体管栅极控制信号；

I_data：表示流过数据单元的电流；

V_data：表示流过数据单元的电流经负载电路转换后对应的电压；

I_ref：表示流过参考单元的电流；

V_ref：表示流过参考单元的电流经负载电路转换后对应的电压；

S0-S1：表示位线选择开关（MUX）；

A：表示电荷转移电压放大器的电压放大倍数；

P1-P2，PR0-PR1以及PL0-PL2：表示PMOS（P-Metal-Oxide-Semiconductor）晶体管；

N0，NC0-NC1，NA0-NA1，N1-N2以及NL0-NL4：表示NMOS晶体管；

C_in与C0-C1：表示电容器；

W_in与W0-W3：表示开关；

与V_{G_reset}：表示CTVA的复位控制信号；

与V_{G_latch}：表示DLVC的复位控制信号；

具体实施方式

参照附图，进一步说明本发明的实质性特点。在此公开的实施例，其特定的结构细节和功能细节仅是描述特定实施例的目的，因此，可以以许多可选择的形式来实施本发明，且本发明不应该被理解为仅仅局限于在此提出的示例实施例，而是应该覆盖落入本发明范围内的所有变化、等价物和可替换物。另外，将不会详细描述或将省略本发明的众所周知的元件，器件与子电路，以免混淆本发明的实施例的相关细节。

图1为非挥发存储器1R1T存储单元结构示意图。

非挥发存储器1R1T单元由数据存储部分（即可变电阻R_X）与访问控制部分（NMOS晶体管）组成，其中R_X可以在高电阻态R_H和低电阻态R_L之间进行切换，从而利用这种性质储存数据信息，如R_H对应数据比特“1”，R_L对应数据比特“0”，或者反之亦可；而NMOS晶体管栅极接字线（Word-Line，WL），漏极经由R_X后接位线BL（Bit-Line），源极接源极线SL（Source-Line），源极线一般接地，用于存储单元访问控制。通过控制字线和位线的电压即可控制NMOS晶体管的开闭，从而控制非挥发存储单元的选择与否，更具体地，当字线与位线同时为高电平时，NMOS晶体管处于导通状态，存储单元可访问，可对其进行读写操作，而当字线或位线为低电平时，NMOS晶体管处于非导通状态，存储单元不可访问。

图2为非挥发存储器传统读取电路示意图，其由电压比较器，PMOS负载晶体管（PR0与PR1），NMOS钳位晶体管（NC0与NC1）组成。进行读取操作时，存储控制器通过字线（WL）与位线选择开关（S0与S1）选择待读取的数据单元（其电阻状态R_data未知，为R_H或R_L中的一种）与相应的参考单元（其电阻状态已知，R_ref＝(R_H+R_L)/2），同时通过钳位晶体管栅极控制信号V_{G_clamp}控制位线电压，防止数据单元与参考单元因为位线电压过大而损坏。在位线电压的作用下，会产生流过数据单元的电流（I_data）与流过参考单元的电流（I_ref）。然后在PMOS负载晶体管（记其负载电阻值为R_load）的作用下，I_data与I_ref被转换成相应的数据单元的电压V_data＝I_data×R_load与参考单元的电压V_ref＝I_ref×R_load，由于数据单元与参考单元具有不同的电阻值，因此I_data≠I_ref，从而V_data＝I_data×R_load≠V_ref＝I_ref×R_load。最后V_data与V_ref被同时接入电压比较器的两个输入端，进行比较并放大，输出最终的二进制数据信号。更具体地，如果数据单元为低电阻态R_L，则V_data＝V_L＜V_ref，输出数据比特为“0”；反之如果数据单元为低电阻态R_H，则V_data＝V_H＞V_ref，输出数据比特为“1”。

在深亚微米工艺下，由于具有较大的制造工艺参数波动，各个晶体管之间存在器件失配（例如数据单元支路与参考单元支路的负载晶体管电阻值不相等以及钳位晶体管的跨导不相等），电压比较器也存在输入失配等，这些器件参数失配严重影响读取电路的读取判决裕量，当读取判决裕量不能克服电压放大器的输入失配时，就可能导致读取错误，严重影响非挥发存储器的数据可靠性。

下面结合附图3与附图4，详细说明本发明的具体实施方式。

如附图3所示，本发明提出的非挥发存储器的高可靠性读取电路由一个负载电路（R_load），一个NMOS钳位晶体管，一个电荷转移电压放大器（ChargeTransferVoltageAmplifier，CTVA）和一个动态锁存电压比较器（DynamicLatchVoltageComparator，DLVC）组成；它们之间的位置连接关系及信号走向是：NMOS钳位晶体管的源极经位线选择开关（MUX）连接待读取的非挥发存储器数据单元与参考单元阵列，NMOS钳位晶体管的栅极由V_{G_clamp}信号进行控制，其漏极同时连接负载电路与电荷转移电压放大器CTVA的输入端，负载电路的另一端接供电电压源Vdd，电荷转移电压放大器CTVA的输出端接动态锁存电压比较器DLVC的输入端，最终动态锁存电压比较器DLVC的输出端输出读取的二进制数据信号。执行读取操作时，会有电流从Vdd，经负载电路，NMOS钳位晶体管，位线选择开关，非挥发存储器数据单元或参考单元，最终流向地电位。由于数据单元与参考单元的电阻不同，因此当位线选择开关分别选择数据单元与参考单元时，会产生不同的电流，分别记为I_data与I_ref，从而在相同负载电路的作用下，会在负载电路与NMOS钳位晶体管之间产生不同的电压，分别记为V_data与V_ref，V_data与V_ref先后进入电荷转移电压放大器CTVA的输入端，在电荷转移电压放大器CTVA内产生差值电压(V_ref-V_data)，然后在电荷转移电压放大器CTVA的作用下，对其进行放大，得到A×(V_ref-V_data)，这里A为正值，表示电荷转移电压放大器CTVA的电压放大倍数；最终A×(V_ref-V_data)接到动态锁存电压比较器DLVC的输入端，经其比较A×(V_ref-V_data)的正负符号后，输出最终的二进制数据信号。

当读取指令到达，确定好待读取的数据单元与参考单元之后，具体的读取过程可以分为如下4个阶段（参见附图4）：

（1）第一个阶段：对电荷转移电压放大器CTVA与动态锁存电压比较器DLVC进行初始化。设置V_{G_latch}＝1与此时NMOS晶体管NL3与NL4非导通，动态锁存电压比较器DLVC处于隔离状态，且PL0与NL0导通，动态锁存电压比较器DLVC的输出端等于供电电压Vdd或源极电压Vss，Vss一般接地。同时，开关W_in断开，V_{G_reset}＝1，W0-W3断开，电荷转移电压放大器CTVA处于隔离状态，对电容C0与C1进行重置，即使得C0两端的电压同时等于Vdd，C1两端的电压同时等于Vss。

（2）第二个阶段：V_{G_reset}＝0，V_{G_latch}＝0与W0-W3闭合，此时P1，N1，PL0与NL0非导通，同时NL3与NL4导通，电荷转移电压放大器CTVA的输入输出端以及动态锁存电压比较器DLVC两个输入端同时连接到预充电电压V_pr＝Vdd/2。然后读取数据单元的过程开始，此时控制信号V_{G_access}＝1，V_{G_clamp}＝1与V_{G_load}＝0，位线选择开关S0闭合，S1断开，W_in闭合。在位线电压的作用下，产生流过数据单元的电流I_data，该电流在负载电路R_load的作用下被转换成相应的数据单元电压V_data＝I_data×R_load，并接入电荷转移电压放大器CTVA的输入端。此时，在电荷转移电压放大器CTVA输入电容C_in的两端产生电压差ΔV₁＝V_data-V_pr，同时在V_pr的作用下，PMOS晶体管P2与NMOS晶体管N2导通，有电流流过P2与N2，直到P2的栅极电压与源极电压之差等于P2的门限电压V_THP，N2的栅极电压与源极电压之差等于N2的门限电压V_THN，此时P2和N2非导通。

（3）第三个阶段：设置W0与W3断开，同时位线选择开关S0断开，S1闭。在位线电压的作用下，产生流过数据单元的电流I_ref，该电流在相同负载电路R_load的作用下被转换成相应的数据单元电压V_ref＝I_ref×R_load，并接入电荷转移电压放大器CTVA的输入端。由于数据单元与参考单元的电阻不相等，因此I_ref≠I_data，进而V_ref≠V_data。这种情况下，将在电荷转移电压放大器CTVA输入电容C_in的两端产生新的电压差ΔV₂＝V_ref-V_pr，由于P2与N2栅极寄生电容的作用，将在P2与N2的栅极也产生电压差，如果C_in的电容值足够大，其值将正好等于(ΔV₂-ΔV₁)＝(V_ref-V_data)。因此，P2或者N2将重新导通，将有新的电流流过P2或者N2。更具体地，如果V_ref-V_data＞0，则N2重新导通，将有电流流过N2，直到N2的栅极电压与源极电压之差重新等于N2的门限电压V_THN；反之如果V_ref-V_data＜0，则P2重新导通，将有电流流过P2，直到P2的栅极电压与源极电压之差重新等于P2的门限电压V_THP。因此输入电压V_ref与V_data之间的差值将被放大，电荷转移电压放大器CTVA的输出端电压将等于A×(V_ref-V_data)，这里A为正值，表示电荷转移电压放大器CTVA的电压放大倍数。

（4）第四个阶段：由于W3断开，且DLVC的其中一个输入端一直连接V_pr，而另一个输入端连接电荷转移电压放大器CTVA的输出端，将产生新的电压，其值为A×(V_ref-V_data)+V_pr。由于V_ref≠V_data，DLVC的两个输入端将存在电压差，从而在交叉耦合反相器（PL1，PL2，NL1与NL2）的作用下，其两个输出端也存在电压差，最后设置V_{G_latch}＝1与则其中电压较高的输出端将被上拉到Vdd（“1”），而电压较低的输出端将被下拉到Vss（“0”），从而得到数据单元中存储的二进制数据信号。更具体地，如果数据单元存储的数据比特“0”，则其电阻状态为R_L，则I_ref＞I_data，且V_ref＞V_data，从而A×(V_ref-V_data)＞0，且A×(V_ref-V_data)+V_pr＞V_pr，因此输出OUT＝“0”与反之，如果数据单元存储的数据比特“0”，则其电阻状态为R_H，则I_ref＜I_data，且V_ref＜V_data，从而A×(V_ref-V_data)＜0，且A×(V_ref-V_data)+V_pr＜V_pr，因此输出OUT＝“1”与

可以看出，读取电路采用相同的电流支路与负载电路分别对数据单元与参考单元进行读取，同时电荷转移电压放大器CTVA的源极跟随电压放大特性，都极大地消除了工艺参数波动带来的器件失配对读取性能的影响；同时动态锁存电压比较器DLVC的输出只取决于V_data与V_ref的差值的符号，与其他参数无关，且其差值在进入动态锁存电压比较器DLVC之前，已由电荷转移电压放大器CTVA进行了放大，因此极大地提高了读取判决裕量，从而可以极大地抑制动态锁存电压比较器DLVC本身的输入失配，提高非挥发存储器的读取可靠性。

Claims

1.一种非挥发存储器的高可靠性读取电路，其特征在于：该电路由一个负载电路R_load,一个NMOS钳位晶体管，一个电荷转移电压放大器CTVA和一个动态锁存电压比较器DLVC组成；NMOS钳位晶体管的源极经位线选择开关MUX连接待读取的非挥发存储器数据单元与参考单元阵列，NMOS钳位晶体管的栅极由V_{G_clamp}信号进行控制，其漏极同时连接负载电路R_load与电荷转移电压放大器CTVA的输入端，负载电路R_load的另一端接供电电压源Vdd，电荷转移电压放大器CTVA的输出端接动态锁存电压比较器DLVC的输入端，最终动态锁存电压比较器DLVC的输出端输出读取的二进制数据信号；执行读取操作时，会有电流从Vdd，经负载电路，NMOS钳位晶体管，位线选择开关，非挥发存储器数据单元或参考单元，最终流向地电位；

所述的负载电路R_load由晶体管构成，提供数据单元与参考单元读取电流I_data与I_raf到电压V_data与V_ref的转换，并接入到电荷转移电压放大器CTVA的输入端；

所述的NMOS钳位晶体管，栅极接控制信号V_{G_clamp}，源极接位线选择开关，漏极接负载电路R_load与电荷转移电压放大器CTVA的输入端，其用于控制位线电压，防止电压过大，造成数据单元与参考单元的损害；

所述的电荷转移电压放大器CTVA，其输入端接负载电路R_load与NMOS钳位晶体管的漏极，输出端接动态锁存电压比较器DLVC的输入端，提供对数据单元与参考单元的电压差值(V_ref-V_data)进行放大；

所述的动态锁存电压比较器DLVC为一个锁存结构的电压放大与比较器，它的输入端接电荷转移电压放大器CTVA的输出端，提供对放大后的数据单元与参考单元的电压差值符号进行比较，并输出最终的二进制数据信号“0”或者“1”；

该高可靠性读取电路的读取过程由四个阶段组成，即1、初始化电荷转移电压放大器CTVA与动态锁存电压比较器DLVC，此时电荷转移电压放大器CTVA的输入端与输出端，以及动态锁存电压比较器DLVC的两个输入端都同时接预充电电压V_pr；2、检测数据单元的电流I_data，经负载电路R_load转换成电压V_data＝I_data×R_load后，接入电荷转移电压放大器CTVA的输入端，与预充电电压V_pr进行对比，得到差值(V_data-V_pr)，并临时存储在电荷转移电压放大器CTVA输入电容C_in中；3、检测参考单元的电流I_ref，经负载电路R_load转换成电压V_ref＝I_ref×R_load，接入电荷转移电压放大器CTVA的输入端，经由输入电容C_in与V_data对比，得到电压差值(V_ref-V_data)，并对其进行放大，得到A×(V_ref-V_data)，这里A为正值，表示电荷转移电压放大器CTVA的电压放大倍数；4、A×(V_ref-V_data)+V_pr与V_pr同时接到动态锁存电压比较器DLVC的两个输入端，由动态锁存电压比较器DLVC对其进行比较，并输出最终的二进制数据信号，最终动态锁存电压比较器DLVC的输出结果取决于电压差值(V_ref-V_data)的正负符号。

2.根据权利要求1所述的一种非挥发存储器的高可靠性读取电路，其特征在于：该负载电路R_load是由电阻器件构成。