TWI475563B - 單端靜態隨機存取記憶體 - Google Patents

單端靜態隨機存取記憶體 Download PDF

Info

Publication number
TWI475563B
TWI475563B TW101103433A TW101103433A TWI475563B TW I475563 B TWI475563 B TW I475563B TW 101103433 A TW101103433 A TW 101103433A TW 101103433 A TW101103433 A TW 101103433A TW I475563 B TWI475563 B TW I475563B
Authority
TW
Taiwan
Prior art keywords
coupled
switch
transistor
data
control
Prior art date
Application number
TW101103433A
Other languages
English (en)
Other versions
TW201333951A (zh
Inventor
Shyh Jye Jou
Jhih Yu Lin
Ching Te Chuang
Ming Hsien Tu
Yi Wei Chiu
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW101103433A priority Critical patent/TWI475563B/zh
Priority to US13/562,330 priority patent/US8693237B2/en
Publication of TW201333951A publication Critical patent/TW201333951A/zh
Application granted granted Critical
Publication of TWI475563B publication Critical patent/TWI475563B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Description

單端靜態隨機存取記憶體
本發明是有關於一種單端靜態隨機存取記憶體，且特別是有關於一種可在次臨限低電壓操作單端寫入的單端靜態隨機存取記憶體。
現今關於電腦的科技發展越來越迅速，而其中與電腦科技息息相關的記憶體的技術更是其中至關重要的關鍵。記憶體通常以電源關閉還是否可保存資料分為非揮發性記憶體(non-volatile memory)與揮發性記憶體(volatile memory)，非揮發性記憶體在電源關閉後仍可保存資料，揮發性記憶體在電源關閉後其保存的資料即被消除。而揮發性記憶體又分為動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)與靜態隨機存取記憶體(Static Random Access Memory,SRAM)。
圖1為習知的靜態隨機存取記憶體的電路示意圖，圖中的靜態隨機存取記憶體100包括電晶體M1、M2、M3、M4、M5以及M6，其中，電晶體M1、M2、M3以及M4耦接在參考電源Vcc與參考接地端GND間，並形成為兩個相互串接的反向器。電晶體M6以及M5分別的閘極分別接收字元線信號WWL及WRL，且電晶體M6以及M5的源極(或汲極)則分別接收位元線BWL與BRL。
靜態隨機存取記憶體100為一種單端寫入的靜態隨機存取記憶體，其中要寫入資料可以透過位元線BWL經由電晶體M6寫入由電晶體M1~M4所形成的資料栓鎖單元中。而電晶體M5以及位元線BRL則提供靜態隨機存取記憶體100的資料讀出路徑。
在靜態隨機存取記憶體100中，為了使上述的單端寫入動作可以順利達成，電晶體M6的通道寬長比要夠大以提供足夠的電流驅動能力。如此一來，靜態隨機存取記憶體100的電路面積將不可避免的被增大，致使製造成本的增加。
本發明提出一種單端靜態隨機存取記憶體，降低其記憶胞所可能產生的漏電流，及增加讀取/寫入雜訊邊界。
本發明提出的單端靜態隨機存取記憶體包括至少一記憶胞以及第三開關。記憶胞包括資料拴鎖單元、第一開關、第二開關以及資料傳輸單元。資料拴鎖單元具有第一輸入端、第二輸入端、第一輸出端以及第二輸出端。資料拴鎖單元用以拴鎖第一或第二輸入端所接收的輸入資料，並在第一及第二輸出端分別提供儲存資料及此儲存資料的反向資料。第一開關接收參考資料，並耦接第二輸入端，且依據第一字元線信號使參考資料傳送至第二輸入端。第二開關接收參考資料，並耦接第一輸入端，且依據第二字元線信號使參考資料傳送至第一輸入端。資料傳輸單元耦接位元線以及第一輸出端，依據儲存資料以及控制信號以決定是否傳送參考資料至位元線。第三開關接收參考資料以及控制信號，並耦接第一及第二開關以及資料傳輸單元。第三開關依據控制信號以傳送參考資料至第一及第二開關以及資料傳輸單元。
基於上述，本發明提供的單端靜態隨機存取記憶體藉由設置第三開關，在單端靜態隨機存取記憶體所屬的記憶胞要進行寫入動作時，可以藉由第三開關的導通動作，使參考資料被傳送至記憶胞的第一或第二輸入端以作為輸入資料，並藉以寫入記憶胞中，另外，對於未被選中以進行讀寫的記憶胞，其所連接的第三開關則被斷開，並切斷可能產生的漏電途徑。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖2為本發明一實施例之單端靜態隨機存取記憶體的示意圖。請參照圖2，單端靜態隨機存取記憶體200包括記憶胞210以及第三開關220。記憶胞210包括資料拴鎖單元230、第一開關240、第二開關250以及資料傳輸單元260。資料拴鎖單元230具有輸入端TI1、輸入端TI2、輸出端TO1以及輸出端TO2。第一開關240接收參考資料REFDATA，並耦接輸入端TI2。第二開關250接收參考資料REFDATA，並耦接輸入端TI1。資料傳輸單元260耦接位元線BL以及輸出端TO1。第三開關220接收參考資料REFDATA以及控制信號GWL，並耦接第一開關240、第二開關250以及資料傳輸單元260。
在當單端靜態隨機存取記憶體200的記憶胞210進行資料的寫入動作時，首先，藉由控制信號GWL導通第三開關220，並使參考資料REFDATA可經由第三開關220傳送至第一開關240、第二開關250以及資料傳輸單元260。並且，藉由字元線信號WL1以導通第一開關240以決定是否將參考資料REFDATA傳送至輸入端TI2以作為輸入資料，或藉由字元線信號WL2以導通第二開關250以決定是否將參考資料REFDATA傳送至輸入端TI1以作為輸入資料。記憶胞210拴鎖來自於第一或第二輸入端TI1或TI2的輸入資料，並依據輸入資料在其第一及第二輸出端TO1及TO2分別提供儲存資料及儲存資料的反向資料。這裡要注意的是，在對記憶胞210進行資料寫入時，第一開關240及第二開關250只會有一個會被導通，而當記憶胞210拴鎖來自於輸入端TI1的輸入資料時，其在輸出端TO2所提供的儲存資料的邏輯準位等同於輸入資料。相對的，當記憶胞210拴鎖來自於輸入端TI1的輸入資料時，其在輸出端TO1所提供的儲存資料的邏輯準位等同於輸入資料的反向資料。
在當單端靜態隨機存取記憶體200的記憶胞210進行資料的讀取動作時，首先，藉由控制信號GWL導通第三開關220，並使參考資料REFDATA透過第三開關220傳送至第一開關240、第二開關250以及資料傳輸單元260。並同時藉由字元線信號WL1及字元線信號WL2將第一開關240及第二開關250全部斷開。如此一來，參考資料REFDATA不會經由第一開關240或第二開關250傳送至資料拴鎖單元230，也就是說，當記憶胞210進行資料讀取動作時，資料拴鎖單元230所儲存的儲存資料並不會被改寫。同時，記憶胞210透過輸出端TO1提供儲存資料至資料傳輸單元260，資料傳輸單元260則依據所接收的控制信號GWL以及儲存資料來決定是否傳送參考資料REFDATA至位元線BL。
在本實施例中，參考資料REFDATA例如等於參考接地端GND上參考接地電壓，當儲存資料決定傳送參考資料REFDATA(參考接地電壓)至位元線BL時，針對記憶胞210所進行讀出的資料即等於邏輯信號“0”。相對的，當儲存資料決定不傳送參考資料REFDATA至位元線BL時，位元線BL上的邏輯準位，會被保持在因記憶胞210進行資料的讀取動作前所進行的預充電(pre-charge)的動作而呈現的邏輯高準位電壓，也就是說，此時針對記憶胞210所進行讀出的資料即等於邏輯信號“1”。
圖3為依據本發明另一實施例的單端靜態隨機存取記憶體的電路示意圖，在圖3所述的實施例中，資料拴鎖單元330包括電晶體M21、電晶體M22、電晶體M23以及電晶體M24。其中，電晶體M21的第一端(例如源極)可接收參考電源Vcc，電晶體M21的第二端(例如汲極)耦接輸出端TO1，電晶體M21的控制端(例如閘極)耦接輸入端TI1。電晶體M22的第一端(例如汲極)耦接輸出端TO1，電晶體M22的第二端(例如源極)耦接參考接地端GND，電晶體M22的控制端(例如閘極)耦接輸入端TI1。電晶體M23的第一端(例如源極)接收參考電源Vcc，電晶體M23的第二端(例如汲極)耦接輸出端TO2，電晶體M23的控制端(例如閘極)耦接輸入端TI2。電晶體M24的第一端(例如汲極)耦接第二輸出端TI2，電晶體M24的第二端(例如源極)耦接參考接地端GND，電晶體M24的控制端(例如閘極)耦接輸入端TI2。本實施例中，電晶體M21與電晶體M23為P型電晶體，而電晶體M22與電晶體M24為N型電晶體。
資料傳輸單元360包括電晶體M25以及電晶體M26。電晶體M25的控制端(例如閘極)耦接輸出端TO1以接收儲存資料，電晶體M25的第二端(例如源極)耦接第三開關220。電晶體M26的第一端(例如源極)耦接電晶體M25的第一端(例如汲極)，電晶體M26的第二端(例如源極)耦接位元線BL，電晶體M26的的控制端(例如閘極)接收控制信號GWL。
本實施例中，第一開關340為電晶體M27，電晶體M27的第一端(例如源極)接收參考資料REFDATA，電晶體M27的第二端(例如汲極)耦接輸入端TI1，且電晶體M27的控制端(例如閘極)接收字元線信號WL1。第二開關350則為電晶體M28，電晶體M28的第一端(例如源極)接收參考資料REFDATA，電晶體M28的第二端(例如汲極)耦接輸入端TI2，且電晶體M28的控制端(例如閘極)接收字元線信號WL2。
另外，第三開關320為電晶體M29，電晶體M29的第一端(例如源極)接收參考資料REFDATA，電晶體M29的第二端(例如汲極)耦接第一開關240及第二開關250以及資料傳輸單元260，且電晶體M29的控制端(例如閘極)接收控制信號GWL。
附帶一提的，在本實施例中，參考資料REFDATA的電壓準位可以等於參考接地端GND上的電壓準位，而在當第三開關320被斷開時，電晶體M29與電晶體M27、M28以及M25間相互連接的導線上則呈現虛擬接地的狀態。
在對單端靜態隨機存取記憶體300的記憶胞310進行邏輯信號等於“1”的資料的寫入動作時，首先，使電晶體M29的閘極上所耦接的控制信號GWL的電壓準位為邏輯高準位電壓以導通電晶體M29，並使電晶體M27的閘極上所耦接的字元線信號WL1上的電壓準位為邏輯高準位電壓以導通電晶體M27。如此一來，電晶體M29的源極所連接的參考接地端GND會拉低電晶體M27的汲極的電壓準位，也會拉低輸入端TI2以及電晶體M23的閘極的電壓準位。由於電晶體M23是P型電晶體，故電晶體M23會導通，因此參考電源Vcc會透過電晶體M23對輸出端TO2充電，以使其電壓準位為邏輯高準位電壓。附帶一提，此時會使電晶體M28的閘極上所耦接的字元線信號WL2上的電壓準位等於參考接地端GND上的參考接地電壓以斷開電晶體M28，藉以保持輸出端TO2的電壓準位。且此時輸出端TO1的電壓準位等於參考接地端GND上的參考接地電壓。
在對單端靜態隨機存取記憶體300的記憶胞310寫入邏輯信號等於“0”的資料時，首先，使電晶體M29的閘極上所耦接的控制信號GWL的電壓準位為邏輯高準位電壓以導通電晶體M29，並使電晶體M28的閘極上所耦接的字元線信號WL2上的電壓準位為邏輯高準位電壓以導通電晶體M28。如此一來，電晶體M29的源極所連接的參考接地端GND會拉低電晶體M28的汲極的電壓準位，也會拉低輸入端TI1以及電晶體M21的閘極的電壓準位，因此參考電源Vcc會透過導通的電晶體M21對輸出端TO1充電以使其電壓準位為邏輯高準位電壓。同樣地，此時會使電晶體M27的閘極上所耦接的字元線信號WL1上的電壓準位等於參考接地端GND上的參考接地電壓以斷開電晶體M27，藉以保持輸出端TO1的電壓準位。且此時輸出端TO2的電壓準位等於參考接地端GND上的參考接地電壓。
在對單端靜態隨機存取記憶體300的記憶胞310進行讀取動作之前，會先對位元線BL預充電並使其電壓準位為邏輯高準位電壓。當進行完讀取動作後，位元線BL上的電壓準位若依然為邏輯高準位電壓，此時針對記憶胞310所進行讀出的資料即可以判定等於邏輯信號“1”。當進行完讀取動作後位元線BL上的電壓準位若為邏輯低準位電壓，此時針對記憶胞310所進行讀出的資料即可以判定等於邏輯信號“0”。
在對單端靜態隨機存取記憶體300的記憶胞310進行讀取動作時，首先，使電晶體M29的閘極上以及電晶體M26的閘極上所耦接的控制信號GWL上的電壓準位為邏輯高準位電壓以導通電晶體M29及電晶體M26。並使M27的閘極上及電晶體M28的閘極上所耦接的字元線信號WL1及字元線信號WL2上的電壓準位皆等於參考接地端GND上的參考接地電壓，以斷開電晶體M27及電晶體M28，藉以防止記憶胞310儲存的電荷從電晶體M27或電晶體M28流失。
若輸出端TO2的電壓準位為邏輯高準位電壓，且輸出端TO1的電壓準位等於參考接地端GND上的參考接地電壓，電晶體M25因其閘極與輸出端TO1耦接而斷開，位元線BL的電荷無法透過電晶體M25傳送至參考接地端GND。位元線BL的電壓準位因此維持在邏輯高準位電壓，此時針對記憶胞310所進行讀出的資料即等於邏輯信號“1”。
若輸出端TO2的電壓準位等於參考接地端GND上的參考接地電壓，且輸出端TO1的電壓準位為邏輯高準位電壓，電晶體M25因其閘極與輸出端TO1耦接而導通，且此時電晶體M26亦為導通狀態，故位元線BL上的電荷會通過導通的電晶體M25、電晶體M26、電晶體M29所形成的路徑而流往參考接地端GND進而使位元線BL上的電壓準位降至邏輯低準位電壓，此時針對記憶胞310所進行讀出的資料即等於邏輯信號“0”。
圖4為本發明又另一實施例的單端靜態隨機存取記憶體的示意圖，圖4的單端靜態隨機存取記憶體400至少有記憶胞410、記憶胞510、記憶胞610、記憶胞710等記憶胞，其內部電路架構皆與圖3所述的實施例中的記憶胞310相同。位元線BL1耦接記憶胞410以及記憶胞510，位元線BL2耦接記憶胞610以及記憶胞710，字元線信號WL3以及字元線信號WL4耦接記憶胞410以及記憶胞510，字元線信號WL5以及字元線信號WL6耦接記憶胞610以及記憶胞710。
第三開關420的一端耦接記憶胞410以及記憶胞610，另一端連接參考接地端GND。控制信號GWL1可控制第三開關420的導通，在對記憶胞410或記憶胞610進行資料寫入時，控制信號GWL1導通第三開關420使記憶胞610或記憶胞610往參考接地端GND放電以達成寫入動作。在對記憶胞410或記憶胞610進行資料讀取時，控制信號GWL1導通第三開關420使位元線BL1或位元線BL2可根據記憶胞410或記憶胞610所儲存的資料決定是否往參考接地端GND放電以達成讀取動作。而在記憶胞410及記憶胞610未被選擇以作讀寫動作時，可利用控制信號GWL1斷開第三開關420以切斷記憶胞410及記憶胞610到參考接地端GND的連接路徑。第三開關520的一端耦接記憶胞510以及記憶胞710，另一端連接參考接地端GND，控制信號GWL2可控制第三開關520的導通，第三開關520對於記憶胞510以及記憶胞710的作用與第三開關420相同。
當只選擇對記憶胞410進行寫入時，此時控制信號GWL1會導通第三開關420，且字元線信號WL3上的電壓準位為邏輯高準位電壓或是字元線信號WL4上的電壓準位為邏輯高準位電壓。由於記憶胞410以及記憶胞510共用字元線信號WL3以及字元線信號WL4，所以記憶胞510所儲存的資料可能會改變，此時可利用控制信號GWL2斷開第三開關520，使記憶胞510與參考接地端GND的連接路徑被切斷，因此，記憶胞510所可能產生的漏電現象可以被降低。
綜上所述，本發明提供的單端靜態隨機存取記憶體可在對記憶胞進行寫入時導通第三開關以提供記憶胞放電的路徑以將資料寫入記憶胞中，且可在記憶胞未被選擇讀寫時斷開第三開關以切斷未被選擇讀寫的記憶胞的漏電路徑，因此可以抑制單端靜態隨機存取記憶體的漏電流。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400‧‧‧單端靜態隨機存取記憶體
210、310、410、510、610、710‧‧‧記憶胞
220、320、420、520‧‧‧第三開關
230、330‧‧‧資料拴鎖單元
240、340‧‧‧第一開關
250、350‧‧‧第二開關
260、360‧‧‧資料傳輸單元
TI1、TI2‧‧‧輸入端
TO1、TO2‧‧‧輸出端
M1~M6、M21~M29‧‧‧電晶體
REFDATA‧‧‧參考資料
GWL、GWL1、GWL2‧‧‧控制信號
Vcc‧‧‧參考電源
GND‧‧‧參考接地端
BWL、BRL、BL、BL1、BL2‧‧‧位元線
WWL、WRL、WL1~WL6‧‧‧字元線信號
圖1為習知的單端靜態隨機存取記憶體的電路示意圖。
圖2為依據本發明一實施例的單端靜態隨機存取記憶體的示意圖
圖3為依據本發明另一實施例的單端靜態隨機存取記憶體的電路示意圖
圖4為依據本發明又另一實施例的單端靜態隨機存取記憶體的示意圖
200．．．單端靜態隨機存取記憶體
210．．．記憶胞
220．．．第三開關
230．．．資料拴鎖單元
240．．．第一開關
250．．．第二開關
260．．．資料傳輸單元
REFDATA．．．參考資料
GWL．．．控制信號
TI1、TI2．．．輸入端
TO1、TO2．．．輸出端
BL．．．位元線
WL1、WL2．．．字元線信號

Claims (10)

  1. 一種單端靜態隨機存取記憶體，包括：至少一記憶胞，該記憶胞包括：一資料拴鎖單元，具有一第一輸入端、一第二輸入端、一第一輸出端以及一第二輸出端，拴鎖該第一或該第二輸入端所接收的一輸入資料，並在該第一及第二輸出端分別提供一儲存資料及該儲存資料的反向資料；一第一開關，接收一參考資料，並耦接該第二輸入端，該第一開關依據一第一字元線信號使該參考資料傳送至該第二輸入端；一第二開關，接收該參考資料，並耦接該第一輸入端，該第二開關依據一第二字元線信號使該參考資料傳送至該第一輸入端；以及一資料傳輸單元，耦接一位元線以及該第一輸出端，依據該儲存資料以及一控制信號以決定是否傳送該參考資料至該位元線；以及一第三開關，接收該參考資料以及該控制信號，並耦接該第一及該第二開關以及該資料傳輸單元，依據該控制信號以傳送該參考資料至該第一及該第二開關以及該資料傳輸單元。
  2. 如申請專利範圍第1項所述之單端靜態隨機存取記憶體，其中該資料拴鎖單元包括：一第一電晶體，具有第一端、第二端以及控制端，其第一端接收一參考電源，其第二端耦接該第一輸出端，其 控制端耦接該第一輸入端；一第二電晶體，具有第一端、第二端以及控制端，其第一端耦接該第一輸出端，其第二端耦接一參考接地端，其控制端耦接該第一輸入端；一第三電晶體，具有第一端、第二端以及控制端，其第一端接收一參考電源，其第二端耦接該第一輸出端，其控制端耦接該第一輸入端；以及一第四電晶體，具有第一端、第二端以及控制端，其第一端耦接該第一輸出端，其第二端耦接一參考接地端，其控制端耦接該第一輸入端，其中，該第一輸出端耦接至該第二輸入端，該第二輸出端耦接至該第一輸入端。
  3. 如申請專利範圍第2項所述之單端靜態隨機存取記憶體，其中該第一及該第三電晶體為P型電晶體，該第二及該第四電晶體為N型電晶體。
  4. 如申請專利範圍第1項所述之單端靜態隨機存取記憶體，其中該資料傳輸單元包括：一第五電晶體，具有第一端、第二端以及控制端，其控制端耦接該第一輸出端以接收該儲存資料，其第二端耦接該第三開關；以及一第六電晶體，具有第一端、第二端以及控制端，其第一端耦接該第五電晶體的第一端，該第六電晶體的第二端耦接該位元線，該第六電晶體的控制端接收該控制信號。
  5. 如申請專利範圍第1項所述之單端靜態隨機存取 記憶體，其中該第一開關為一第七電晶體，該第七電晶體具有第一端、第二端以及控制端，其第一端接收該參考資料，其第二端耦接該第二輸入端，且其控制端接收該第一字元線信號。
  6. 如申請專利範圍第1項所述之單端靜態隨機存取記憶體，其中該第二開關為一第八電晶體，該第八電晶體具有第一端、第二端以及控制端，該第八電晶體的第一端接收該參考資料，其第二端耦接該第一輸入端，且其控制端接收該第二字元線信號。
  7. 如申請專利範圍第1項所述之單端靜態隨機存取記憶體，其中該第三開關為一第九電晶體，該第九電晶體具有第一端、第二端以及控制端，該第九電晶體的第一端接收該參考資料，其第二端耦接該第一及該第二開關以及該資料傳輸單元，且其控制端接收該控制信號。
  8. 如申請專利範圍第1項所述之單端靜態隨機存取記憶體，其中針對該記憶胞進行寫入動作時，該第一開關或該第二開關被導通，並且，該第三開關依據該控制信號被導通。
  9. 如申請專利範圍第1項所述之單端靜態隨機存取記憶體，其中針對該記憶胞進行讀取動作時，該第一開關及該第二開關均被斷開，並且，該第三開關依據該控制信號被導通。
  10. 如申請專利範圍第1項所述之單端靜態隨機存取記憶體，其中該參考資料的電壓準位等於一參考接地端的電壓準位。
TW101103433A 2012-02-01 2012-02-01 單端靜態隨機存取記憶體 TWI475563B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101103433A TWI475563B (zh) 2012-02-01 2012-02-01 單端靜態隨機存取記憶體
US13/562,330 US8693237B2 (en) 2012-02-01 2012-07-31 Single-ended SRAM with cross-point data-aware write operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101103433A TWI475563B (zh) 2012-02-01 2012-02-01 單端靜態隨機存取記憶體

Publications (2)

Publication Number Publication Date
TW201333951A TW201333951A (zh) 2013-08-16
TWI475563B true TWI475563B (zh) 2015-03-01

Family

ID=48870080

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101103433A TWI475563B (zh) 2012-02-01 2012-02-01 單端靜態隨機存取記憶體

Country Status (2)

Country Link
US (1) US8693237B2 (zh)
TW (1) TWI475563B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490008B1 (en) * 2014-08-12 2016-11-08 Skan Technologies Corporation 9T, 8T, and 7T Bitcells for 1R1W and single port static random access memories (SRAM) with single-ended read and single-ended write
US9570156B1 (en) 2015-08-21 2017-02-14 Globalfoundries Inc. Data aware write scheme for SRAM
US10403384B2 (en) 2016-06-22 2019-09-03 Darryl G. Walker Testing a semiconductor device including a voltage detection circuit and temperature detection circuit that can be used to generate read assist and/or write assist in an SRAM circuit portion and method therefor
US10497430B2 (en) 2016-06-22 2019-12-03 Samsung Electronics Co., Ltd. Semiconductor devices, circuits and methods for read and/or write assist of an SRAM circuit portion based on power supply voltage detection circuits
TWI630611B (zh) * 2017-06-12 2018-07-21 國立中山大學 單端無載式靜態隨機存取記憶體
TWI689925B (zh) * 2018-11-06 2020-04-01 國立中山大學 單端讀寫無擾動式靜態隨機存取記憶體
CN112530491A (zh) * 2019-09-17 2021-03-19 联华电子股份有限公司 静态随机存取存储器装置
TWI740549B (zh) 2020-06-22 2021-09-21 財團法人工業技術研究院 記憶體內運算胞
TWI757190B (zh) * 2021-05-25 2022-03-01 國立中山大學 靜態隨機存取記憶體
US11955171B2 (en) 2021-09-15 2024-04-09 Mavagail Technology, LLC Integrated circuit device including an SRAM portion having end power select circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715191A (en) * 1995-10-25 1998-02-03 Matsushita Electric Industrial Co., Ltd. Static random access memory having variable supply voltages to the memory cells and method of operating thereof
US5734604A (en) * 1995-10-31 1998-03-31 Matsushita Electric Industrial Co., Ltd. Static random access memory capable of both reducing power consumption and retaining data at standby-time
WO2010073166A1 (en) * 2008-12-24 2010-07-01 Nxp B.V. Integrated circuit
US7830727B2 (en) * 2008-06-09 2010-11-09 International Business Machines Corporation Apparatus and method for low power, single-ended sensing in a multi-port SRAM using pre-discharged bit lines

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6519176B1 (en) 2000-09-29 2003-02-11 Intel Corporation Dual threshold SRAM cell for single-ended sensing
US6804143B1 (en) 2003-04-02 2004-10-12 Cogent Chipware Inc. Write-assisted SRAM bit cell
US7385840B2 (en) * 2005-07-28 2008-06-10 Texas Instruments Incorporated SRAM cell with independent static noise margin, trip voltage, and read current optimization
JP4703324B2 (ja) * 2005-08-30 2011-06-15 株式会社東芝 半導体装置
US7898894B2 (en) 2006-04-12 2011-03-01 International Business Machines Corporation Static random access memory (SRAM) cells
US7813163B2 (en) 2007-09-05 2010-10-12 International Business Machines Corporation Single-ended read and differential write scheme
US7613052B2 (en) 2007-11-01 2009-11-03 Arm Limited Memory device and method of operating such a memory device
TWI410971B (zh) * 2009-12-01 2013-10-01 Faraday Tech Corp 靜態隨機存取記憶體

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715191A (en) * 1995-10-25 1998-02-03 Matsushita Electric Industrial Co., Ltd. Static random access memory having variable supply voltages to the memory cells and method of operating thereof
US5734604A (en) * 1995-10-31 1998-03-31 Matsushita Electric Industrial Co., Ltd. Static random access memory capable of both reducing power consumption and retaining data at standby-time
US5764566A (en) * 1995-10-31 1998-06-09 Matsushita Electric Industrial Co., Ltd. Static random access memory capable of reducing stendly power consumption and off-leakage current
US7830727B2 (en) * 2008-06-09 2010-11-09 International Business Machines Corporation Apparatus and method for low power, single-ended sensing in a multi-port SRAM using pre-discharged bit lines
US7986571B2 (en) * 2008-06-09 2011-07-26 International Business Machines Corporation Low power, single-ended sensing in a multi-port SRAM using pre-discharged bit lines
WO2010073166A1 (en) * 2008-12-24 2010-07-01 Nxp B.V. Integrated circuit

Also Published As

Publication number Publication date
US20130194861A1 (en) 2013-08-01
TW201333951A (zh) 2013-08-16
US8693237B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
TWI475563B (zh) 單端靜態隨機存取記憶體
TWI485705B (zh) 具備列式讀取及／或寫入輔助電路之記憶體電路
TWI509606B (zh) 靜態記憶體及記憶胞
US7706174B2 (en) Static random access memory
CN103077741B (zh) 一种低电压工作的sram的存储单元电路
JP2009545834A (ja) 可変電源を有するｓｒａｍ及びその方法
CN105070315A (zh) Sram存储单元、sram电路及其读写方法
CN103971733B (zh) 低功耗sram单元电路结构
CN103871461A (zh) 一种适用于静态随机存储器的写复制电路
CN101877243B (zh) 静态随机存取存储器
TWI433152B (zh) ７ｔ雙埠ｓｒａｍ
CN104637532A (zh) Sram存储单元阵列、sram存储器及其控制方法
CN101840728B (zh) 一种双端sram单元
WO2021212393A1 (zh) 一种低漏电的存储阵列
CN109859791B (zh) 一种全隔离结构9管sram存储单元及其读写操作方法
US8611162B2 (en) Circuit for preventing a dummy read in a memory
TWI405206B (zh) The low voltage content can be addressed by the memory of the read and compare circuit
JP5260180B2 (ja) 半導体記憶装置
CN108766494B (zh) 一种具有高读噪声容限的sram存储单元电路
CN102117653A (zh) 静态随机存取存储器
TW201826274A (zh) 六電晶體靜態隨機存取記憶體單元及其操作方法
US9196322B2 (en) Semiconductor memory device that does not require a sense amplifier
US8675427B2 (en) Implementing RC and coupling delay correction for SRAM
CN202363120U (zh) 一种采用虚拟地结构实现的近阈值电源电压sram单元
TWI451412B (zh) 具靜態雜訊邊際提昇之雙埠靜態隨機存取記憶體

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees