CN100594551C - 保护集成电路免于错误操作的方法和装置 - Google Patents

保护集成电路免于错误操作的方法和装置 Download PDF

Info

Publication number
CN100594551C
CN100594551C CN200580031462A CN200580031462A CN100594551C CN 100594551 C CN100594551 C CN 100594551C CN 200580031462 A CN200580031462 A CN 200580031462A CN 200580031462 A CN200580031462 A CN 200580031462A CN 100594551 C CN100594551 C CN 100594551C
Authority
CN
China
Prior art keywords
voltage
signal
circuit
response
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200580031462A
Other languages
English (en)
Other versions
CN101023491A (zh
Inventor
詹姆斯·M.·西比格特罗斯
乔治·L.·埃斯皮诺尔
布鲁斯·L.·莫顿
迈克尔·C.·伍德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101023491A publication Critical patent/CN101023491A/zh
Application granted granted Critical
Publication of CN100594551C publication Critical patent/CN100594551C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

数据处理系统(10)具有嵌入式非易失性存储器(22)，通过使用由电荷泵(78)提供的高电压来编程或擦除所述非易失性存储器(22)。为了防止在低电源电压条件期间非易失性存储器(22)被无意地编程或擦除，电荷泵(78)在电源电压下降到预定值以下时被禁止并放电。这通过响应于开始编程或擦除操作来使能低电压检测电路(110)实现。只有在接收到电源有效信号时控制寄存器(76)才会给电荷泵(78)提供高电压使能信号。在另一个实施例中，通过另外的条件可以使能低电压检测电路(110)，以便保护数据处理系统(10)免于未经授权的访问。

Description

保护集成电路免于错误操作的方法和装置
技术领域
本发明一般地涉及集成电路，更具体地，涉及用于保护集成电路免于错误操作的方法和装置。
背景技术
在嵌入式数据处理应用中广泛地使用了例如电可擦除可编程只读存储器(EEPROM)和快闪存储器的非易失性存储器。例如EEPROM和快闪存储器的很多非易失性存储器类型被使用片上电荷泵编程。遗憾的是，在这些存储器类型中存储的值可能遭受无意地更改。例如，所存储的存储器单元的状态可能因为电源电压暂降而被更改，导致例如错误的电路操作，无意地重新编程或者擦除所述单元。
已经使用低电压抑制(LVI，low voltage inhibit)电路来防止在电源电压较低时将电荷泵使能。但是，LVI电路一般要求消耗大量功率的参考电压发生器。当数据处理系统能够工作于低功率模式或者待机模式时，由于LVI电路所要求的功率量，该LVI电路一般被禁止(disable)，从而使非易失性存储器面临无意编程或擦除操作的可能。因此，存在当电源电压下降时保护数据处理系统免于错误操作的需求。而且，需要即使在LVI电路被禁止的情况下也能保护非易失性存储器免于无意的数据损坏(data corruption)。
发明内容
根据本发明的一个方面，提供一种集成电路，包含：用于执行指令的处理单元；耦合到所述处理单元的非易失性存储器，用于响应于从所述处理单元接收到控制信号，实施编程操作或擦除操作其中之一；和低电压检测电路，用于确定给所述集成电路提供的电源电压是否低于预定电压电平，其中，响应于在所述电路中执行所述编程或擦除操作，提供电压检测使能信号以便使能所述低电压检测电路的操作，并且如果所述电源电压低于所述预定电压电平，则所述低电压检测电路用于导致使得所述编程或擦除操作被停止的操作。
优选地，所述的集成电路还包含耦合到所述非易失性存储器的电荷泵，其中，所述使得所述编程或擦除操作被停止的操作导致所述电荷泵被禁止。
优选地，在所述的集成电路中，所述低电压检测电路包含：第一逻辑电路，用于响应于编程和擦除信号提供第一检测使能信号；耦合到电源端子的电压检测电路，用于在所述电源端子处的电压高于预定电平的情况下，响应于所述检测使能信号施加电压有效信号；第二逻辑电路，用于响应于所述电压有效信号产生电荷泵使能信号；和电荷泵，响应于所述电荷泵使能信号未被施加，该电荷泵被放电。
优选地，在所述的集成电路中，所述电压检测电路是低电压抑制电路的一部分。
优选地，在所述的集成电路中，所述低电压抑制电路包含：控制寄存器位，具有用于提供第二检测使能信号的输出；第三逻辑电路，用于接收所述第一检测使能信号和所述第二检测使能信号以及耦合到所述电压检测电路的输出；耦合到所述第三逻辑电路的所述电压检测电路；和耦合到所述电压检测电路的第四逻辑电路，用于提供低电压中断信号。
根据本发明的另一个方面，提供一种使电荷泵禁止的方法，包含：响应于编程信号和擦除信号其中之一提供第一检测使能信号；如果电源端子处的电压高于预定电平，则响应于所述第一检测使能信号提供电压有效信号；和响应于所述电压有效信号未被施加，使所述电荷泵禁止。
优选地，在所述的方法中，所述禁止的特征还在于当高电压使能信号未被施加时，响应于所述高电压使能信号使所述电荷泵禁止。
优选地，在所述的方法中，响应于下列条件中的一个或更多个，所述高电压使能信号不被施加：块保护信号被施加；发生编程或擦除控制序列错误；复位信号被施加；和所述电压有效信号未被施加。
优选地，所述的方法还包含响应于所述电源电压端子处的电压低于所述预定的电压产生电压低信号，并响应于产生所述电压低信号而产生低电平中断信号。
附图说明
本发明被举例说明，并不受附图限制，在附图中，相同的标记指示类似的元件，并且其中：
图1以框图的形式示出了根据本发明的实施例的数据处理系统。
图2以框图的形式示出了图1的数据处理系统的非易失性存储器。
图3以部分框图和部分逻辑图的形式示出了图1和图2的数据处理系统的一些部分的更多细节。
本领域技术人员理解，为了简洁和清晰示出了附图中的单元，并且不一定按比例绘制。例如，为了帮助改善对本发明实施例的理解，附图中某些单元的尺寸被相对于其他单元夸大。
具体实施方式
如这里所使用的那样，使用术语“总线”指示可被用来传输一个或更多个各种类型的信息的多个导体或者信号，所述信息例如数据、地址、控制或者状态。可以参考单个导体、多个导体、单向导体或者双向导体来说明或者描述这里所讨论的导体。但是，不同的实施例可以改变导体的实施方案。例如，可以使用单独的单向导体而非双向导体，反之亦然。而且，可以利用串行地或者以时间复用方式传输多个信号的单个导体替代所述多个导体。同样地，承载多个信号的单个导体可以被分离为承载这些信号的子集的各种不同导体。因此，对于传输信号来说存在很多选择。
总的来说，本发明提供了一种具有处理单元、电路和低电压检测电路的集成电路。所述电路，例如非易失性存储器，被耦合到所述处理单元，用于响应于从所述处理单元接收到控制信号，实施例如编程或擦除操作的第一预定的操作。低电压检测电路确定给所述集成电路提供的电源电压是否低于预定的电压电平。响应于在所述电路中执行了所述第一预定的操作，电压检测使能信号被提供，以便使能低电压检测电路的操作。如果电源电压低于所述预定的电压电平，则低电压检测电路导致在所述集成电路中开始第二预定的操作。例如，所述第二预定的操作可以是复位信号或者禁止用于提供编程电压的电荷泵的信号。
在另一个实施例中，本发明提供了用于当电源电压低于预定的电压电平时，使非易失性存储器的高电压电荷泵禁止并放电的电路。当电荷泵被禁止并放电时，编程和擦除所需的高电压将不存在，因此非易失性存储器的内容无法被无意地修改。
图1以框图的形式示出了根据本发明的实施例的数据处理系统10。数据处理系统10可以被实施为叫作微控制器的单个集成电路。数据处理系统10具有各种通过信息总线30双向耦合的板上外围设备。图1的具体实施例具有中央处理单元(CPU)12、低电压抑制电路14、模数转换器(ADC)16、串行电路18、定时器电路20、非易失性存储器22、静态随机访问存储器26，以及系统集成电路28，它们都被双向耦合到信息总线30。系统集成电路28可以通过输出端子(未示出)接收和传送数据处理系统10外部的信号。ADC 16可以通过集成电路引脚36接收和传送数据处理系统10外部的信号。串行电路18能够通过集成电路引脚38接收和传送数据处理系统10外部的信号。定时器电路20能够通过集成电路引脚40接收和传送数据处理系统外部的信号。低电压抑制电路14给非易失性存储器22的输入端子提供标为“VDD有效”的信号，并从非易失性存储器22接收被标为“VDDDET EN”的信号。图1的实施例只示出了数据处理系统10的一个实施例。例如，数据处理系统10的其他实施例可能不具有ADC 16、定时器电路20、串行电路18或静态随机访问存储器26。而且，数据处理系统10的其他实施例可以具有比图1中所示那些更少、更多或者与其不同的外围设备。
图2以框图的形式更详细地示出了图1的数据处理系统10的非易失性存储器22。非易失性存储器22包括阵列68、总线接口电路70、行解码电路64、高电压解码电路62、列解码/块选择电路66、数据I/O和编程电路60、控制寄存器76、电荷泵78，以及AND逻辑门104。单个快闪存储器单元阵列68被划分为多个块50-57。每一个块均从行解码电路64接收多条字线。行解码电路64和高电压解码电路62从总线接口电路70接收地址信号65。尽管在所示实施例中行解码电路64和高电压解码62接收地址信号A6-A14，但是在另外的实施例中，行解码电路64和高电压解码电路62可以接收更少、更多或者不同的地址信号。行解码电路64通过字线80耦合到阵列68。总线接口电路70耦合到信息总线30，以便允许非易失性存储器22与数据处理系统10中的其他部分电路通信。例如，总线接口电路70可以跨过信息总线30从CPU 12接收地址和数据信号，并且总线接口电路70可以跨过信息总线30将数据信号传输回CPU 12。总线接口电路70通过导体63将地址信号传输到列解码电路66。尽管在所示实施例中列解码电路66接收地址信号A0-A5，但是，在本发明另外的实施例中，列解码电路66可以接收更少、更多或者不同的地址信号。列解码/块选择电路66通过导体71给阵列68提供列选择信号。
总线接口电路70给控制寄存器76的第一输入提供被标为“地址控制”的地址和控制信号。同样地，总线接口电路70给数据I/O和编程电路60提供地址控制信号。总线接口电路70给控制寄存器76的第二输入提供被标为“数据信号”的数据信号。总线接口电路70将地址信号和控制信号传输到数据I/O和编程电路60。在读访问和编程期间使用列解码信号。在擦除和编程期间使用块选择信号61。
控制寄存器76给AND逻辑门104的第一输入提供被标为“HVEN”的高电压使能信号。AND逻辑门104的第二输入接收被标为“VDD有效”的用于指示电源电压VDD是否在预定的值之上的信号。AND逻辑门104的输出给电荷泵78的输入提供被标为“CPEN”的电荷泵使能信号。注意，AND逻辑门104仅仅旨在示出逻辑功能，并且可被使用一个或更多个其他的逻辑门来实施。电荷泵78是常规的电荷泵，并起到将被抬高的电荷泵电压81提供给阵列68用于编程和擦除操作的作用。在其他的实施例中，可以由数据处理系统10外部的来源提供电荷泵电压81。
在本发明的一个实施例中，控制寄存器76在导体82上接收地址和控制信号“地址控制”，在导体67上接收数据信号“数据信号”，并设置控制位的值以便在阵列68的存储器单元上执行读、擦除和编程操作。在所示的实施例中，阵列68包含快闪存储器单元阵列，但是在其他的实施例中，阵列68可以包含其他类型的要求被抬高的电压用于编程和擦除的非易失性存储器单元，例如EEPROM。
在非易失性存储器22的正常操作期间，在电荷泵78能够给阵列68提供电荷泵电压81之前，电荷泵使能信号CPEN必须被施加(assert)为逻辑高电压。为了使CPEN被施加为逻辑高，高电压使能信号HVEN和VDD有效信号都必须被施加。高电压使能信号HVEN指明，对于编程和擦除操作电荷泵78是需要的，并且必须被使能。VDD有效信号由低电压抑制电路14提供，以便指示数据处理系统10的电源电压高于用于正确操作的预定的值。任何时候发现电源电压比正确操作所需的低，则VDD有效信号是逻辑低电压，并且电荷泵78将被禁止和放电，并且HVEN信号将被解除(deassert)。当电源电压回到正常时，VDD有效信号又被施加，并且当HVEN信号被再次施加时电荷泵78能够被使能。
应该利用工作于较低的电源电压的电路实施AND逻辑门104，以保证AND逻辑门104能够在较低的电源电压下执行其使电荷泵78禁止的功能。而且，AND逻辑门104应该被实施得尽可能靠近电荷泵78，以便消除对不能工作于较低的电源电压下的额外逻辑的需要。在一个实施例中，可以主要使用具有相对较高的阈值电压(VT)的晶体管在集成电路上实施数据处理系统10，以便获取较低的待机功耗。可以使用低VT器件实施AND逻辑门104、OR逻辑门109和120以及相关的电路，以便取得对低电源电压更好的容限(colerance)。
一些系统被设计成利用多个电源电压工作。在较低电源电压下工作的系统在和工作于较高的电源电压下的系统相同的时钟频率下可能不能可靠地工作。在那些在多个电源电压上工作的系统中，可以有选择地确定时钟频率是否适于被选择的电源电压，并将所述确定作为输入提供给AND逻辑门104。而且，在其他的实施例中，在编程或擦除操作期间，任何其他不满足正确操作的条件可以被感知，并可以被用来产生对应的信号，以便保证不会发生非易失性存储器内容的意外损坏。例如，其他的不满足条件可以包括编程顺序错误、块保护违反错误，以及，错误时钟频率。此外，不满足条件(disqualifying condition)可以与数据处理系统10的CPU 12或者其他的外部设备其中之一相关联。例如，不满足条件可以是违反安全性，例如未经授权企图访问数据处理系统。未经授权企图访问数据处理系统可能是通过当使得数据处理系统10工作于低电压模式或者节省功率模式时可获得的“后门(backdoor)”。在这种情况下，未经授权的企图被检测到，并且提供控制信号来使能低电压抑制电路14。然后，低电压抑制电路14导致系统复位，以防止未经授权的访问。
图3以部分框图部分逻辑图的形式更详细地示出了图1的低电压抑制(LVI)电路14和图2的控制寄存器76。LVI电路14包括LVI使能位108、OR逻辑门109、低电压检测(LVD)电路110、触发器112，以及AND逻辑门114和116。控制寄存器76包括控制寄存器118和OR逻辑门120。注意，图3中所示的逻辑门仅仅旨在示出逻辑功能，并且每一个逻辑门均可以被使用一个或更多个其他的逻辑门实施。
在LVI电路14中，由用户设置LVI使能位108以使能LVI电路14的操作或使其禁止。响应于由控制寄存器118开始编程(PROGRAM)或擦除(ERASE)操作，产生被标为“VDD DET EN”的电源检测使能信号。LVI使能位108被提供给OR逻辑门109的一个输入，并且电源检测使能信号VDD DET EN被提供给OR逻辑门109的第二输入。这两个信号中的任意一个均能使能LVD电路110的操作。当被使能时，LVD电路110在电源电压低于预定的值时提供被标为“VDD低”的第一输出。而且，LVD电路110将在第二输出提供VDD有效信号，以便指示电源电压处于预定的值或者在其之上。在所示的实施例中，当LVD电路110被使能时，VDD有效信号是“VDD低”信号的逻辑补。当LVD电路110被禁止时，VDD低和VDD有效信号都被解除。触发器112具有被标为“S”的用于接收VDD低信号的第一输入、被标为“R”的用于接收被标为“POR”的上电复位信号的第二输入，以及被标为“Q”的用于提供被标为“LVI错误标志”的信号的输出。LVI错误标志被提供给AND逻辑门114和116的输入。如果被标为“LVI INT EN”的LVI中断使能信号被施加，则响应于AND逻辑门114接收到逻辑高LVI错误标志，AND逻辑门114将提供逻辑高LVI中断信号LVI INT。同样地，如果被标为“LVI RESET EN”的LVI复位使能信号被施加，则响应于AND逻辑门116接收到逻辑高LVI错误标志，AND逻辑门116将提供逻辑高LVI RST信号。
如果电源电压高于预定的值，则VDD有效信号被施加，并且AND逻辑门104被使能。如上面所讨论的那样，响应于控制寄存器118确定对于编程或擦除操作需要电荷泵，AND逻辑门104从控制寄存器118接收信号HVEN。当电源电压有效并且HVEN被使能时，电荷泵78被使能，以便提供“电荷泵电压”81。在所示的实施例中，使用反相器106提供是CPEN信号的逻辑补的信号(CP DISCHARGE，电荷泵放电)，以便在电源电压低于预定的值的情况下将电荷泵放电。注意，在其他的实施例中，可能不使用电荷泵放电信号。如果电源电压转换到预定的值以下，则VDD有效被解除，导致电荷泵78被禁止和放电，并且将停止当前的编程或擦除操作。被解除的VDD有效信号也被提供给控制寄存器118，并且控制寄存器118导致HVEN信号被解除。当电源恢复时，在电荷泵78能够被使能用于新的编程或擦除操作之前，HVEN信号必须首先被施加。
所公开的实施例起到无论用户是否设置LVI EN BIT 108来使能LVI电路14都保护非易失性存储器阵列68的内容的作用。如果用户选择使LVI电路14禁止，以便例如在待机操作模式期间节省功率，则响应于控制寄存器118命令编程或擦除操作，LVI电路14能够被使能。通过控制寄存器118施加PROGRAM或ERASE信号，LVI电路14的LVD电路110被使能。即使LVI使能位108未被设置，LVD电路110也被使能。在LVD电路110检测到低电压的情况下，VDD有效信号被施加为逻辑低电压，导致AND逻辑门104提供逻辑低CPEN信号以便将电荷泵78禁止或放电。只要低电压条件存在，则电荷泵将保持禁止和被放电，并且不能被使能，从而保护阵列68的内容免于被损坏。
在另一个实施例中，可以使用来自控制寄存器76的另一个控制信号而非编程或擦除信号来使能LVD电路110。例如，可以由监视模式位或者内部测试电路位提供VDD DET EN信号，以便防止对非易失性存储器或数据处理系统10的其他部分的未经授权的访问。而且，代替通过到AND逻辑门104的VDD有效信号将电荷泵放电，VDD有效信号可以被提供给例如AND逻辑门116的LVI RESET EN输入。然后，在未经授权的访问的情况下，LVD电路110将被使能，以便针对预定的条件导致系统复位操作。
在前面的说明中，已经参考具体实施例描述了本发明。但是，本领域普通技术人员理解，不偏离本发明的如在下面的权利要求中给出的范围，可以做出各种修改和变化。因此，应该以说明的意义而非限制的意义看待说明书和附图，并且预期将所有这些修改包括在本发明的范围内。
已经参考具体实施例描述了益处、其他的优点，以及问题的解决方案。但是，这些益处、优点，以及问题的解决方案和可以导致任何益处、优点，或解决方案发生或变得更为显著的任何元素不要被理解为任何或全部权利要求的关键的、必要的或必须的特征或元素。如这里所使用的，术语“一种”被定义为一个或多于一个。如这里所使用的，术语“包括”和/或“具有”被定义为包含(即开放式语言)。如这里所使用的，术语“包含”或其任何其他变化意在覆盖非排斥性包括，以使包含一系列元素的过程、方法、物品或装置不仅包括那些元素，还可以包括其他未被明确列出的元素或这些过程、方法、物品或装置固有的元素。

Claims (9)

1.一种集成电路，包含：
用于执行指令的处理单元；
耦合到所述处理单元的非易失性存储器，用于响应于从所述处理单元接收到控制信号，实施编程操作或擦除操作其中之一；和
低电压检测电路，用于确定给所述集成电路提供的电源电压是否低于预定电压电平，其中，响应于在所述电路中执行所述编程或擦除操作，提供电压检测使能信号以便使能所述低电压检测电路的操作，并且如果所述电源电压低于所述预定电压电平，则所述低电压检测电路用于导致使得所述编程或擦除操作被停止的操作。
2.如权利要求1所述的集成电路，还包含耦合到所述非易失性存储器的电荷泵，其中，所述使得所述编程或擦除操作被停止的操作导致所述电荷泵被禁止。
3.如权利要求1所述的集成电路，其中，所述低电压检测电路包含：
第一逻辑电路，用于响应于编程和擦除信号提供第一检测使能信号；
耦合到电源端子的电压检测电路，用于在所述电源端子处的电压高于预定电平的情况下，响应于所述检测使能信号施加电压有效信号；
第二逻辑电路，用于响应于所述电压有效信号产生电荷泵使能信号；和
电荷泵，响应于所述电荷泵使能信号未被施加，该电荷泵被放电。
4.如权利要求3所述的集成电路，其中，所述电压检测电路是低电压抑制电路的一部分。
5.如权利要求4所述的集成电路，其中，所述低电压抑制电路包含：
控制寄存器位，具有用于提供第二检测使能信号的输出；
第三逻辑电路，用于接收所述第一检测使能信号和所述第二检测使能信号以及耦合到所述电压检测电路的输出；
耦合到所述第三逻辑电路的所述电压检测电路；和
耦合到所述电压检测电路的第四逻辑电路，用于提供低电压中断信号。
6.一种使电荷泵禁止的方法，包含：
响应于编程信号和擦除信号其中之一提供第一检测使能信号；
如果电源端子处的电压高于预定电平，则响应于所述第一检测使能信号提供电压有效信号；和
响应于所述电压有效信号未被施加，使所述电荷泵禁止。
7.如权利要求6所述的方法，其中，所述禁止的特征还在于当高电压使能信号未被施加时，响应于所述高电压使能信号使所述电荷泵禁止。
8.如权利要求7所述的方法，其中，响应于下列条件中的一个或更多个，所述高电压使能信号不被施加：
块保护信号被施加；
发生编程或擦除控制序列错误；
复位信号被施加；和
所述电压有效信号未被施加。
9.如权利要求6所述的方法，还包含响应于所述电源电压端子处的电压低于所述预定的电压产生电压低信号，并响应于产生所述电压低信号而产生低电平中断信号。
CN200580031462A 2004-09-22 2005-08-30 保护集成电路免于错误操作的方法和装置 Active CN100594551C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/946,951 US7187600B2 (en) 2004-09-22 2004-09-22 Method and apparatus for protecting an integrated circuit from erroneous operation
US10/946,951 2004-09-22
PCT/US2005/031031 WO2006036443A2 (en) 2004-09-22 2005-08-30 Method and apparatus for protecting an integrated circuit from erroneous operation

Publications (2)

Publication Number Publication Date
CN101023491A CN101023491A (zh) 2007-08-22
CN100594551C true CN100594551C (zh) 2010-03-17

Family

ID=36073798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580031462A Active CN100594551C (zh) 2004-09-22 2005-08-30 保护集成电路免于错误操作的方法和装置

Country Status (5)

Country Link
US (1) US7187600B2 (zh)
JP (1) JP5101286B2 (zh)
KR (1) KR101110994B1 (zh)
CN (1) CN100594551C (zh)
WO (1) WO2006036443A2 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007066037A (ja) * 2005-08-31 2007-03-15 Renesas Technology Corp 半導体集積回路
US7724603B2 (en) * 2007-08-03 2010-05-25 Freescale Semiconductor, Inc. Method and circuit for preventing high voltage memory disturb
US8051467B2 (en) * 2008-08-26 2011-11-01 Atmel Corporation Secure information processing
US7969803B2 (en) 2008-12-16 2011-06-28 Macronix International Co., Ltd. Method and apparatus for protection of non-volatile memory in presence of out-of-specification operating voltage
JP5348541B2 (ja) * 2009-05-20 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置
JP5328525B2 (ja) * 2009-07-02 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
CN102034523B (zh) * 2009-09-27 2013-09-18 上海宏力半导体制造有限公司 半导体存储装置和减少半导体存储装置芯片面积的方法
US8330502B2 (en) * 2009-11-25 2012-12-11 Freescale Semiconductor, Inc. Systems and methods for detecting interference in an integrated circuit
JP5385220B2 (ja) * 2010-06-30 2014-01-08 ルネサスエレクトロニクス株式会社 不揮発性メモリ、データ処理装置、及びマイクロコンピュータ応用システム
JP5085744B2 (ja) 2011-01-05 2012-11-28 株式会社東芝 半導体記憶装置
TWI473099B (zh) * 2011-12-23 2015-02-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與控制方法
US8634267B2 (en) * 2012-05-14 2014-01-21 Sandisk Technologies Inc. Flash memory chip power management for data reliability and methods thereof
US8760923B2 (en) * 2012-08-28 2014-06-24 Freescale Semiconductor, Inc. Non-volatile memory (NVM) that uses soft programming
KR102081923B1 (ko) 2013-02-04 2020-02-26 삼성전자주식회사 메모리 시스템 및 메모리 컨트롤러의 동작 방법
TWI482161B (zh) * 2013-08-09 2015-04-21 Silicon Motion Inc 資料儲存裝置及其電壓偵測及資料保護方法
CN109767804B (zh) 2013-08-09 2020-12-08 慧荣科技股份有限公司 数据储存装置及其电压保护方法
FR3041466B1 (fr) * 2015-09-21 2017-09-08 Stmicroelectronics Rousset Procede de controle du fonctionnement d'un dispositif de memoire de type eeprom, et dispositif correspondant
KR20180101760A (ko) * 2017-03-06 2018-09-14 에스케이하이닉스 주식회사 저장 장치, 데이터 처리 시스템 및 이의 동작 방법
US10747282B2 (en) * 2018-10-17 2020-08-18 Stmicroelectronics International N.V. Test circuit for electronic device permitting interface control between two supply stacks in a production test of the electronic device
TWI682397B (zh) * 2018-12-12 2020-01-11 新唐科技股份有限公司 資料處理系統與資料處理方法
US10586600B1 (en) * 2019-01-28 2020-03-10 Micron Technology, Inc. High-voltage shifter with reduced transistor degradation
WO2020240242A1 (en) * 2019-05-31 2020-12-03 Micron Technology, Inc. Intelligent charge pump architecture for flash array
US10877541B1 (en) 2019-12-30 2020-12-29 Micron Technology, Inc. Power delivery timing for memory
KR20220148551A (ko) 2021-04-29 2022-11-07 삼성전자주식회사 스토리지 장치 및 메모리 시스템
US11641160B1 (en) 2022-05-11 2023-05-02 Nanya Technology Corporation Power providing circuit and power providing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365116A (zh) * 2001-01-10 2002-08-21 惠普公司 基于不连续性的存储器单元读出
CN1488147A (zh) * 2000-11-27 2004-04-07 ĥ 用于非破坏性读出的方法和使用该方法的设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648599A (en) * 1987-06-30 1989-01-12 Sharp Kk Erroneous write preventing method for eeprom or lsi with built-in eeprom
JP2568442B2 (ja) * 1989-07-14 1997-01-08 セイコー電子工業株式会社 半導体集積回路装置
JPH0525536U (ja) * 1991-05-31 1993-04-02 株式会社東芝 不揮発性メモリ制御回路
JPH05109291A (ja) * 1991-10-14 1993-04-30 Toshiba Corp 不揮発性半導体記憶装置
CA2103683C (en) * 1992-08-17 1998-06-16 George Weeks Methods of controlling dust and compositions produced thereby
JPH0721790A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 半導体集積回路
JPH07273781A (ja) * 1994-04-04 1995-10-20 Furukawa Electric Co Ltd:The 多重伝送装置
JPH08272625A (ja) * 1995-03-29 1996-10-18 Toshiba Corp マルチプログラム実行制御装置及び方法
JPH08279739A (ja) * 1995-04-06 1996-10-22 Fuji Electric Co Ltd 電子回路用動作指令の制御回路
US5890191A (en) * 1996-05-10 1999-03-30 Motorola, Inc. Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory
US5894423A (en) 1996-12-26 1999-04-13 Motorola Inc. Data processing system having an auto-ranging low voltage detection circuit
US5801987A (en) * 1997-03-17 1998-09-01 Motorola, Inc. Automatic transition charge pump for nonvolatile memories
EP1059578A3 (en) * 1999-06-07 2003-02-05 Hewlett-Packard Company, A Delaware Corporation Secure backdoor access for a computer
JP2002133878A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 不揮発性記憶回路および半導体集積回路
JP2002182984A (ja) * 2000-12-15 2002-06-28 Toshiba Corp データ処理装置
JP2002245787A (ja) * 2001-02-14 2002-08-30 Sharp Corp 半導体記憶装置
JP2002373495A (ja) 2001-06-14 2002-12-26 Hitachi Ltd 半導体チップ、半導体集積回路装置及び半導体集積回路装置の製造方法
JP2003044457A (ja) * 2001-07-27 2003-02-14 Hitachi Ltd データプロセッサ
US7023745B2 (en) * 2003-12-29 2006-04-04 Intel Corporation Voltage detect mechanism

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1488147A (zh) * 2000-11-27 2004-04-07 ĥ 用于非破坏性读出的方法和使用该方法的设备
CN1365116A (zh) * 2001-01-10 2002-08-21 惠普公司 基于不连续性的存储器单元读出

Also Published As

Publication number Publication date
KR101110994B1 (ko) 2012-02-17
KR20070054673A (ko) 2007-05-29
WO2006036443A2 (en) 2006-04-06
CN101023491A (zh) 2007-08-22
JP5101286B2 (ja) 2012-12-19
WO2006036443A3 (en) 2006-10-12
JP2008513925A (ja) 2008-05-01
US7187600B2 (en) 2007-03-06
US20060062070A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
CN100594551C (zh) 保护集成电路免于错误操作的方法和装置
US6026016A (en) Methods and apparatus for hardware block locking in a nonvolatile memory
KR100489757B1 (ko) 프로그램 가능한 액세스 보호 기능을 갖는 메모리 장치 및 그 메모리 장치의 동작 방법
US7778074B2 (en) System and method to control one time programmable memory
CN101243451B (zh) 保护嵌入式存储器的访问的方法和装置
US4962484A (en) Non-volatile memory device
US8843695B2 (en) Reversible write-protection for non-volatile semiconductor memory device
US7953913B2 (en) Peripheral device locking mechanism
US5890191A (en) Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory
US20050262292A1 (en) Memory card
US9817601B1 (en) Method and apparatus for determining feasibility of memory operating condition change using different back bias voltages
US11003237B2 (en) Method for performing power management in a memory device, associated memory device and controller thereof, and associated electronic device
KR101108516B1 (ko) 비휘발성 저장 장치와 방법
US6948041B2 (en) Permanent memory block protection in a flash memory device
US6292012B1 (en) Device for protecting a programmable non-volatile memory
US8006045B2 (en) Dummy write operations
US20030169624A1 (en) Microcomputer with nonvolatile memory protected against false erasing or writing
JP3197865B2 (ja) マイクロコンピュータ
US5559981A (en) Pseudo static mask option register and method therefor
CN107145805B (zh) 一种flash/mtp内部数据防误擦写的实现方法
CN1300432A (zh) 具有写使能位的微控制器
JP2006277012A (ja) 半導体集積回路
JPH11232175A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder