TWI682397B - 資料處理系統與資料處理方法 - Google Patents

資料處理系統與資料處理方法 Download PDF

Info

Publication number
TWI682397B
TWI682397B TW107144669A TW107144669A TWI682397B TW I682397 B TWI682397 B TW I682397B TW 107144669 A TW107144669 A TW 107144669A TW 107144669 A TW107144669 A TW 107144669A TW I682397 B TWI682397 B TW I682397B
Authority
TW
Taiwan
Prior art keywords
voltage
memory device
write protection
data processing
reference voltage
Prior art date
Application number
TW107144669A
Other languages
English (en)
Other versions
TW202022878A (zh
Inventor
王政治
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107144669A priority Critical patent/TWI682397B/zh
Priority to US16/712,332 priority patent/US11062779B2/en
Application granted granted Critical
Publication of TWI682397B publication Critical patent/TWI682397B/zh
Publication of TW202022878A publication Critical patent/TW202022878A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

一種資料處理系統，包括記憶體裝置、既定電壓產生電路以及參考電壓產生電路。記憶體裝置用以儲存系統資料，並且根據一系統高電壓運作。既定電壓產生電路耦接至記憶體裝置，用以根據一參考電壓產生具有一目標電壓位準之一既定電壓，其中目標電壓位準為記憶體裝置之一寫入操作或一擦除操作所需之電壓位準，並且目標電壓位準高於系統高電壓之一電壓位準。參考電壓產生電路耦接至既定電壓產生電路，用以產生參考電壓，其中參考電壓產生電路之一電壓產生器根據一寫入保護信號被致能或禁能，用以選擇性地輸出參考電壓。當電壓產生器被禁能時，參考電壓不會被輸出，相應地具有目標電壓位準之既定電壓不會被產生。

Description

資料處理系統與資料處理方法
本發明係關於一種資料處理系統與資料處理方法，特別是一種具有防寫保護機制的資料處理系統與資料處理方法。
非揮發性記憶體(Non-volatile memory)為一種斷電又重新啟動後也可以保留資料的記憶體，目前被廣泛地應用於各種不同電子產品中，用以儲存重要的程式碼及資料。
在正常使用下， 資料可以被重覆寫入，程式碼亦可以被更新。然而，當電子產品系統遭受到惡意的病毒攻擊或駭客侵入時，非正常使用者的第三方，例如，透過網路侵入系統的第三方，便可利用此寫入的功能篡改資料或程式碼，或者直接將記憶體所儲存的資料擦除，進而產生破壞電子產品的系統運作的結果。
為能有效防止記憶體所儲存的資料被第三方竄改、破壞或甚至惡意擦除，本發明提出一種新穎的資料處理系統與資料處理方法，提供物理性的而非電性的防寫保護機制，藉此可有效阻絕任何可能為惡意的寫入及擦除操作。
本發明揭露一種資料處理系統，包括記憶體裝置、既定電壓產生電路以及參考電壓產生電路。記憶體裝置用以儲存系統資料，並且根據一系統高電壓運作。既定電壓產生電路耦接至記憶體裝置，用以根據一參考電壓產生具有一目標電壓位準之一既定電壓，其中目標電壓位準為記憶體裝置之一寫入操作或一擦除操作所需之電壓位準，並且目標電壓位準高於系統高電壓之一電壓位準。參考電壓產生電路耦接至既定電壓產生電路，用以產生參考電壓，其中參考電壓產生電路之一電壓產生器根據一寫入保護信號被致能或禁能，用以選擇性地輸出參考電壓。當電壓產生器被禁能時，參考電壓不會被輸出，相應地具有目標電壓位準之既定電壓不會被產生。
本發明揭露一種資料處理方法，適用於一資料處理系統，資料處理系統包括一記憶體控制器、一記憶體裝置、一既定電壓產生電路以及一參考電壓產生電路，其中既定電壓產生電路根據一參考電壓產生具有一目標電壓位準之一既定電壓，目標電壓位準為記憶體裝置之一寫入操作或一擦除操作所需之電壓位準，資料處理方法包括: 偵測資料處理系統是否發生異常; 於偵測出異常時，將記憶體裝置之一寫入保護位元設定為一既定數值，其中寫入保護位元於未偵測出異常時被設定為一預設值；以及 根據寫入保護位元禁能參考電壓產生電路之一電壓產生器，其中當電壓產生器被禁能時，參考電壓不會被輸出，相應地具有目標電壓位準之既定電壓不會被產生。
為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出本發明之具體實施例，並配合所附圖式，作詳細說明如下。目的在於說明本發明之精神而非用以限定本發明之保護範圍，應理解下列實施例可經由軟體、硬體、韌體、或上述任意組合來實現。
第1圖係顯示根據本發明之一實施例所述之一資料處理系統方塊圖。根據本發明之一實施例，資料處理系統100可為一微控制器(Micro-Controller Unit，MCU)。資料處理系統100可包括一記憶體裝置110、一記憶體控制器120以及一處理器130。值得注意的是，第1圖為一簡化過的方塊圖，其中僅顯示出與本發明相關的元件。任何熟悉此項技藝者當可理解一資料處理系統亦可包含其他未示於第1圖之元件。
根據本發明之一實施例，記憶體裝置110可用以儲存程式碼及系統運作時需要的資料或參數(以下稱為系統資料)。根據本發明之一實施例，記憶體裝置110可為一快閃記憶體。
記憶體控制器120耦接於處理器130與記憶體裝置110之間，被配置用以控制記憶體裝置110的存取。
處理器130可向記憶體控制器120發出一存取控制信號，記憶體控制器120因應存取控制信號存取記憶體裝置110。即，處理器130係透過記憶體控制器120存取記憶體裝置110，以取得(fetch)所欲執行的程式碼及所需之系統資料，其中程式碼可包含一或多個指令(Instruction)，處理器130可根據程式碼內容執行對應之指令。
更具體的說，處理器130可透過一雙向的匯流排(bus)21耦接至記憶體控制器120，用以傳送複數控制信號，例如，存取控制信號、擦除控制信號等至記憶體控制器120，以及接收透過記憶體控制器120自記憶體裝置110取得之程式碼與系統資料。
記憶體控制器120亦可透過複數匯流排耦接至記憶體裝置110，其中，控制匯流排22用以傳送複數控制指令(Command)，位址匯流排23用以傳送所欲存取之資料的位址，資料匯流排24為一雙向的匯流排，用以傳送欲寫入記憶體裝置110之資料，以及接收自記憶體裝置110取得之資料。
根據本發明之一實施例，資料處理系統100可更包括一既定電壓產生電路140與一參考電壓產生電路150。既定電壓產生電路140耦接至記憶體裝置110，用以根據參考電壓V REF產生具有目標電壓位準之一既定電壓V PP。根據本發明之一實施例，記憶體裝置110根據一系統高電壓V DD運作，舉例而言，記憶體裝置110之讀取操作可根據系統高電壓V DD被執行。目標電壓位準為記憶體裝置110之一寫入操作或一擦除操作所需之電壓位準，並且目標電壓位準高於系統高電壓V DD之一電壓位準。參考電壓產生電路150耦接至既定電壓產生電路140與記憶體控制器120，用以提供參考電壓V REF。
根據本發明之一實施例，參考電壓產生電路150內部用以產生參考電壓V REF之一電壓產生器係根據一寫入保護信號被致能或禁能，用以選擇性地輸出參考電壓V REF。
根據本發明之一實施例，既定電壓產生電路140根據參考電壓V REF產生具有目標電壓位準之既定電壓V PP。既定電壓V PP­­可被供應至記憶體裝置110內設置之擦除控制電路111及寫入控制電路112。因應記憶體控制器120所發出之擦除命令，擦除控制電路111可根據既定電壓V PP對記憶體裝置110之對應區域/位址執行擦除操作。同樣地，因應記憶體控制器120所發出之寫入命令，寫入控制電路112可根據既定電壓V PP對記憶體裝置110之對應區域/位址執行寫入操作。
根據本發明之一實施例，既定電壓產生電路140可被設置於記憶體裝置110內部，亦可被設置於記憶體裝置110外部。既定電壓產生電路140可包括一升壓電路，用以抬升系統高電壓V DD以產生具有目標電壓位準之既定電壓V PP，其中參考電壓V REF係提供給既定電壓產生電路140作為是否繼續或停止升壓操作的判斷依據(以下將做更詳細的介紹)。
一般而言，於正常運作的情形，用以產生參考電壓V REF之電壓產生器會被致能，以提供既定電壓產生電路140所需之參考電壓V REF。根據本發明之一實施例，為能有效防止記憶體所儲存的資料被第三方竄改、破壞或甚至惡意擦除，當處理器130或記憶體控制器120判斷資料處理系統100目前存有被惡意侵入的風險時，可透過參考電壓產生電路150使電壓產生器根據寫入保護信號被禁能，藉此，電壓產生器便不會產生及輸出參考電壓V REF。一旦參考電壓V REF未能被提供，相應地既定電壓產生電路140就無法產生具有目標電壓位準之既定電壓V PP。當具有目標電壓位準之既定電壓V PP未能被提供，即便記憶體控制器120根據擦除命令(例如，由惡意的第三方所產生的擦除命令)產生了擦除指示信號ERASE，擦除控制電路111仍無法執行對應的擦除操作，即，記憶體裝置110所儲存之資料無法被擦除。如此一來，達到了物理性的防止擦除，有效阻絕任何可能為惡意的擦除操作。
同樣地，當具有目標電壓位準之既定電壓V PP未能被提供，即便記憶體控制器120根據寫入命令(例如，由惡意的第三方所產生的寫入命令)產生了寫入指示信號WR，寫入控制電路112仍無法執行對應的寫入操作，即，資料無法被寫入記憶體裝置110。如此一來，達到了物理性的防止寫入，有效阻絕任何可能為惡意的寫入操作。
根據本發明之一實施例，當處理器130或記憶體控制器120偵測到資料儲存系統100之一內部溫度、一環境溫度、資料儲存系統100內部元件之任一操作頻率或資料儲存系統100所需之任一系統電壓發生異常變化時，可判斷資料處理系統100目前存有被惡意侵入的風險。其中，異常的溫度、頻率或電壓可能導致程式運作錯誤，因此，處理器130或記憶體控制器120可將溫度、頻率或電壓的異常變化作為是否存有被惡意侵入的風險的判斷因素之一。
值得注意的是，根據本發明之一實施例，寫入操作可以是寫入控制電路112將對應區域/位址的資料內容由位元1改寫為位元0，而擦除操作可以是擦除控制電路111將對應區域/位址的資料內容由位元0改寫為位元1， 因此，擦除操作亦可被視為一種寫入操作，或者，寫入操作與擦除操作可統稱為編程(program)操作。
第2圖係顯示根據本發明之一實施例所述之既定電壓產生電路之範例電路圖。既定電壓產生電路240可包括一升壓電路241與一比較器242。根據本發明之一實施例，升壓電路241可為一充電幫浦(Charge Pump)。升壓電路241接收系統高電壓V DD，用以抬升系統高電壓V DD以產生既定電壓V PP。升壓電路241更接收一致能信號Enable，致能信號Enable用以指示升壓電路241是否繼續或停止升壓操作。比較器242接收參考電壓V REF與節點電壓V Div，比較參考電壓V REF與節點電壓V Div之大小，並輸出比較結果作為致能信號Enable。根據本發明之一實施例，電壓R1與R2串聯耦接於升壓電路241之輸出端點與接地點之間，用以根據既定電壓V PP提供節點電壓V Div。根據本發明之一實施例，當參考電壓V REF大於節點電壓V Div時，比較器242輸出的比較結果將會是1，因此，致能信號Enable為1，用以指示升壓電路241繼續執行升壓操作。當參考電壓V REF不大於節點電壓V Div時，比較器242輸出的比較結果將會是0，因此，致能信號Enable為0，用以指示升壓電路241停止執行升壓操作。根據本發明之一實施例，節點電壓V Div與既定電壓V PP成正比，當既定電壓V PP被抬升到具有目標電壓位準時，既定電壓V PP與參考電壓V REF的關係為V PP=(R1+R2)/R2*V REF。此時，節點電壓V Div將不再小於參考電壓V REF，因此，致能信號Enable為0，用以指示升壓電路241停止執行升壓操作。
根據本發明之一實施例，當參考電壓V REF未能被提供，比較器242輸出的比較結果將會是0，因此，致能信號Enable為0，升壓電路241停止執行升壓操作，相應地既定電壓產生電路240就無法執行升壓操作以將既定電壓V PP抬升到目標電壓位準，因此，既定電壓產生電路240無法輸出足夠大使擦除控制電路111及寫入控制電路112可執行對應之擦除與寫入操作的電壓。藉此，達到了物理性的防止編程記憶體裝置的效果，有效阻絕任何可能為惡意的編程操作。
值得注意的是，第2圖所示之既定電壓產生電路僅為可根據本發明之概念而實施的其中一種電路，因此，可實施本發明之既定電壓產生電路並不限於第2圖所示的範例。
第3圖係顯示根據本發明之一實施例所述之參考電壓產生電路之範例電路圖。根據本發明之一實施例，參考電壓產生電路350可包括一暫存器351、一邏輯電路352以及一電壓產生器353。暫存器351用以儲存一寫入保護值。根據本發明之一實施例，寫入保護值係根據記憶體裝置310之一寫入保護位元WP被設定。邏輯電路352根據寫入保護值與一寫入致能信號WR或一擦除致能信號ERASE(取決於目前接收到的記憶體編程指令為寫入操作或擦除操作)產生寫入保護信號WP_S。電壓產生器353接收寫入保護信號WP_S，並且根據寫入保護信號WP_S選擇性地產生參考電壓V REF。
根據本發明之一實施例，記憶體裝置110/310儲存一寫入保護位元WP。當資料處理系統100啟動或處理器或記憶體控制器未偵測出異常時，寫入保護位元WP被設定為一預設值，例如，邏輯值1。當資料處理系統100啟動時，記憶體控制器會先將寫入保護位元WP載入暫存器351，再對記憶體裝置110/310進行操作。
當處理器或記憶體控制器偵測到異常時，記憶體控制器可將寫入保護位元WP設定為一既定數值，例如，邏輯值0。記憶體控制器可進一步將寫入保護位元WP載入暫存器351，即，根據寫入保護位元WP設定暫存器351所儲存之寫入保護值，使其具有對應之數值，例如，邏輯值0。邏輯電路352可根據寫入保護值與寫入致能信號WR或擦除致能信號ERASE之一邏輯運算結果產生寫入保護信號WP_S。根據本發明之一實施例，邏輯電路352可為一及邏輯閘。亦即，只要寫入保護值與寫入致能信號WR/擦除致能信號ERASE之任一者被設定為既定數值，例如，邏輯0，輸出的寫入保護信號WP_S就會有既定信號位準，例如，邏輯0。因此，當寫入保護信號WP_S被設定為既定數值時，電壓產生器353會被禁能，參考電壓V REF不會被輸出。
值得注意的是，及邏輯閘僅為可根據本發明之概念而實施的其中一種選擇，因此，可實施本發明之邏輯電路並不限於及邏輯閘，亦可以是由其他一或多個邏輯閘所組成之邏輯電路。
於此實施例中，既定電壓產生電路340為記憶體裝置310之內建之一電壓產生電路，但必須注意的是，本發明並不限於此。既定電壓產生電路340接收參考電壓V REF以產生具有目標電壓位準之既定電壓V PP。根據本發明之一實施例，當參考電壓V REF被提供至既定電壓產生電路340時，既定電壓產生電路340可如上述將參考電壓V REF作為是否繼續或停止升壓操作的判斷參考，用以產生具有目標電壓位準之既定電壓V PP。
當電壓產生器353被禁能時，參考電壓V REF不會被輸出。當參考電壓V REF未被提供至既定電壓產生電路340時，既定電壓產生電路340無法產生具有目標電壓位準之既定電壓V PP。如此一來，資料無法再被寫入記憶體裝置，並且記憶體裝置所儲存之資料也無法再被擦除。值得注意的是，一旦寫入保護位元WP被設定為上述既定數值，例如，邏輯值0，時，記憶體裝置便無法再被編程。此時，即便寫入致能信號WR或擦除致能信號ERASE被設起(例如，被設為邏輯值1)，記憶體裝置也無法再被編程。如此一來，即便惡意的第三方藉由任何方式侵入系統而欲編程記憶體裝置，也無法達成其目的，藉此阻絕任何可能為惡意的編程操作。
根據本發明之一實施例，由於一旦寫入保護位元WP被設定為上述既定數值，記憶體裝置便無法再被編程。因此，若想要恢復記憶體裝置的編程功能，使用者必須親自取得記憶體裝置，並且透過一外部裝置提供具有目標電壓位準之既定電壓V PP，將寫入保護位元WP擦除，使其恢復為預設值之後，記憶體裝置的編程(寫入/擦除)功能便可恢復。由於恢復記憶體裝置的編程功能必須取得記憶體裝置並且透過外加的既定電壓V PP才能完成，因此，於本發明之實施例中，無法透過網路以遠端操作的方式進行恢復，以確保記憶體裝置的安全性。
此外，根據本發明之另一實施例，於實施資料處理系統時，亦可透過資料處理系統之軟體/韌體事先記憶一組或多組密碼，並且將資料處理流程設定為當使用者欲擦除被設定為上述既定數值之寫入保護位元WP 時，必須輸入正確的密碼才能擦除寫入保護位元WP，如此一來，可為記憶體裝置的安全性提供更多一層的防護。
第4圖係顯示根據本發明之一實施例所述之資料處理方法之範例流程圖。資料處理方法適用於包括一記憶體控制器、一記憶體裝置、一既定電壓產生電路以及一參考電壓產生電路之一資料處理系統，其中既定電壓產生電路根據一參考電壓產生具有一目標電壓位準之一既定電壓，目標電壓位準為記憶體裝置之一寫入操作或一擦除操作所需之電壓位準。首先，由處理器130或記憶體控制器120持續偵測資料處理系統是否發生異常(步驟S402)。如上述，處理器130或記憶體控制器120可持續偵測資料儲存系統100之一內部溫度、一環境溫度、資料儲存系統100內部元件之任一操作頻率或資料儲存系統100所需之任一系統電壓是否發生異常變化。當處理器130或記憶體控制器120偵測到頻率、溫度或電壓發生異常變化時，將記憶體裝置之一寫入保護位元設定為一既定數值(步驟S406)，其中此既定數值與寫入保護位元於初始時及未偵測出異常時所被設定之一預設值不同。接著，根據寫入保護位元禁能參考電壓產生電路之一電壓產生器(步驟S408)，其中，參考電壓產生電路可根據寫入保護位元被設定的不同數值而被致能或禁能，當電壓產生器被禁能時，參考電壓不會被輸出，相應地具有目標電壓位準之既定電壓不會被產生。如此一來，資料無法再被寫入記憶體裝置，並且記憶體裝置所儲存之資料也無法再被擦除。即便寫入致能信號WR或擦除致能信號ERASE被設起(例如，被設為邏輯值1)，記憶體裝置也無法再被編程。如此一來，即便惡意的第三方藉由任何方式侵入系統而欲編程記憶體裝置，也無法達成其目的，藉此阻絕任何可能為惡意的編程操作。
申請專利範圍中用以修飾元件之“第一”、“第二”等序數詞之使用本身未暗示任何優先權、優先次序、各元件之間之先後次序、或方法所執行之步驟之次序，而僅用作標識來區分具有相同名稱(具有不同序數詞)之不同元件。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
21、22、23、24‧‧‧匯流排
100‧‧‧資料處理系統
110、310‧‧‧記憶體裝置
111‧‧‧擦除控制電路
112‧‧‧寫入控制電路
120‧‧‧記憶體控制器
130‧‧‧處理器
140、240、340‧‧‧既定電壓產生電路
150、350‧‧‧參考電壓產生電路
241‧‧‧升壓電路
242‧‧‧比較器
351‧‧‧暫存器
352‧‧‧邏輯電路
353‧‧‧電壓產生器
Enable‧‧‧致能信號
ERASE‧‧‧擦除指示信號
R1、R2‧‧‧電壓
V DD、V Div、V PP、V REF‧‧‧電壓
WP‧‧‧寫入保護位元
WP_S‧‧‧寫入保護信號
WR‧‧‧寫入指示信號
第1圖係顯示根據本發明之一實施例所述之一資料處理系統方塊圖。 第2圖係顯示根據本發明之一實施例所述之既定電壓產生電路之範例電路圖。 第3圖係顯示根據本發明之一實施例所述之參考電壓產生電路之範例電路圖。 第4圖係顯示根據本發明之一實施例所述之資料處理方法之範例流程圖。
21、22、23、24‧‧‧匯流排
100‧‧‧資料處理系統
110‧‧‧記憶體裝置
111‧‧‧擦除控制電路
112‧‧‧寫入控制電路
120‧‧‧記憶體控制器
130‧‧‧處理器
140‧‧‧既定電壓產生電路
150‧‧‧參考電壓產生電路
VPP、VREF‧‧‧電壓

Claims (10)

  1. 一種資料處理系統，包括：一記憶體裝置，用以儲存系統資料，其中該記憶體裝置根據一系統高電壓運作；一既定電壓產生電路，耦接至該記憶體裝置，用以根據一參考電壓產生具有一目標電壓位準之一既定電壓，其中該目標電壓位準為該記憶體裝置之一寫入操作或一擦除操作所需之電壓位準，並且該目標電壓位準高於該系統高電壓之一電壓位準；以及一參考電壓產生電路，耦接至該既定電壓產生電路，用以產生該參考電壓，其中該參考電壓產生電路之一電壓產生器根據一寫入保護信號被致能或禁能，用以選擇性地輸出該參考電壓；並且其中當該電壓產生器被禁能時，該參考電壓不會被輸出，相應地具有該目標電壓位準之該既定電壓不會被產生。
  2. 如申請專利範圍第1項所述之資料處理系統，其中當具有該目標電壓位準之該既定電壓未被產生時，資料無法被寫入該記憶體裝置，並且該記憶體裝置所儲存之資料無法被擦除。
  3. 如申請專利範圍第1項所述之資料處理系統，其中該參考電壓產生電路更包括：一暫存器，用以儲存一寫入保護值，其中該寫入保護值係根據該記憶體裝置之一寫入保護位元被設定；一邏輯電路，用以根據該寫入保護值與一寫入致能信號或一擦除致能信號產生該寫入保護信號；以及一電壓產生器，用以接收該寫入保護信號，並且根據該寫入保護信號 選擇性地產生該參考電壓。
  4. 如申請專利範圍第3項所述之資料處理系統，更包括：一記憶體控制器，耦接至該記憶體裝置與該參考電壓產生電路，用以設定該寫入保護位元，並且根據該寫入保護位元設定該寫入保護值。
  5. 如申請專利範圍第4項所述之資料處理系統，其中該記憶體控制器進一步偵測該資料處理系統是否發生異常，並且於偵測出異常時，該記憶體控制器將該寫入保護位元設定為一既定數值，當該寫入保護位元被設定為該既定數值時，由該邏輯電路所產生之該寫入保護信號具有一既定信號位準，該電壓產生器因應具有該既定信號位準之該寫入保護信號被禁能，使得資料無法再被寫入該記憶體裝置，並且該記憶體裝置所儲存之資料無法再被擦除。
  6. 一種資料處理方法，適用於一資料處理系統，該資料處理系統包括一記憶體控制器、一記憶體裝置、一既定電壓產生電路以及一參考電壓產生電路，其中該既定電壓產生電路根據一參考電壓產生具有一目標電壓位準之一既定電壓，該目標電壓位準為該記憶體裝置之一寫入操作或一擦除操作所需之電壓位準，該方法包括：偵測該資料處理系統是否發生異常；於偵測出異常時，將該記憶體裝置之一寫入保護位元設定為一既定數值，其中該寫入保護位元於未偵測出異常時被設定為一預設值；以及根據該寫入保護位元設定為該既定數值禁能該參考電壓產生電路之一電壓產生器；其中當該電壓產生器被禁能時，該參考電壓不會被輸出，相應地具有該目標電壓位準之該既定電壓不會被產生。
  7. 如申請專利範圍第6項所述之資料處理方法，其中當具有該目標電壓位準之該既定電壓未被產生時，資料無法被寫入該記憶體裝置，並且該記憶體裝置所儲存之資料無法被擦除。
  8. 如申請專利範圍第6項所述之資料處理方法，更包括：根據該寫入保護位元設定一暫存器所儲存之一寫入保護值；根據該寫入保護值與一寫入致能信號或一擦除致能信號之一邏輯運算結果產生一寫入保護信號；以及根據該寫入保護信號選擇性地產生該參考電壓。
  9. 如申請專利範圍第8項所述之資料處理方法，其中當該寫入保護位元被設定為被該既定數值時，根據該邏輯運算結果所產生之該寫入保護信號具有一既定信號位準，該電壓產生器因應具有該既信號位準之該寫入保護信號被禁能，使得資料無法再被寫入該記憶體裝置，並且該記憶體裝置所儲存之資料無法再被擦除。
  10. 如申請專利範圍第9項所述之資料處理方法，其中該記憶體裝置根據一系統高電壓運作，並且該目標電壓位準高於一系統高電壓之一電壓位準。
TW107144669A 2018-12-12 2018-12-12 資料處理系統與資料處理方法 TWI682397B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107144669A TWI682397B (zh) 2018-12-12 2018-12-12 資料處理系統與資料處理方法
US16/712,332 US11062779B2 (en) 2018-12-12 2019-12-12 Data processing system and data processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107144669A TWI682397B (zh) 2018-12-12 2018-12-12 資料處理系統與資料處理方法

Publications (2)

Publication Number Publication Date
TWI682397B true TWI682397B (zh) 2020-01-11
TW202022878A TW202022878A (zh) 2020-06-16

Family

ID=69942500

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107144669A TWI682397B (zh) 2018-12-12 2018-12-12 資料處理系統與資料處理方法

Country Status (2)

Country Link
US (1) US11062779B2 (zh)
TW (1) TWI682397B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10684955B2 (en) 2017-04-21 2020-06-16 Micron Technology, Inc. Memory devices and methods which may facilitate tensor memory access with memory maps based on memory operations
US10956315B2 (en) * 2018-07-24 2021-03-23 Micron Technology, Inc. Memory devices and methods which may facilitate tensor memory access
US20230061037A1 (en) * 2021-09-01 2023-03-02 Micron Technology, Inc. Apparatus with power-based data protection mechanism and methods for operating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010012219A1 (en) * 2000-02-03 2001-08-09 Samsung Electronics Voltage regulator circuit built in a semiconductor memory device
US20100265785A1 (en) * 2009-04-17 2010-10-21 Mstar Semiconductor, Inc. Protection Circuit and Power Supply System for Flash Memory
US20120117308A1 (en) * 2010-11-10 2012-05-10 Hon Hai Precision Industry Co., Ltd. Data protection device and method thereof
TWI478003B (zh) * 2010-11-22 2015-03-21 Hon Hai Prec Ind Co Ltd 電腦系統資料保護裝置及方法
US9466385B1 (en) * 2012-10-17 2016-10-11 Google Inc. Methods and apparatus related to a write protect fastener
WO2016206263A1 (zh) * 2015-06-25 2016-12-29 上海斐讯数据通信技术有限公司 一种防止spi flash开关机时数据破坏的系统及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187600B2 (en) * 2004-09-22 2007-03-06 Freescale Semiconductor, Inc. Method and apparatus for protecting an integrated circuit from erroneous operation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010012219A1 (en) * 2000-02-03 2001-08-09 Samsung Electronics Voltage regulator circuit built in a semiconductor memory device
US20100265785A1 (en) * 2009-04-17 2010-10-21 Mstar Semiconductor, Inc. Protection Circuit and Power Supply System for Flash Memory
US20120117308A1 (en) * 2010-11-10 2012-05-10 Hon Hai Precision Industry Co., Ltd. Data protection device and method thereof
TWI478003B (zh) * 2010-11-22 2015-03-21 Hon Hai Prec Ind Co Ltd 電腦系統資料保護裝置及方法
US9466385B1 (en) * 2012-10-17 2016-10-11 Google Inc. Methods and apparatus related to a write protect fastener
WO2016206263A1 (zh) * 2015-06-25 2016-12-29 上海斐讯数据通信技术有限公司 一种防止spi flash开关机时数据破坏的系统及方法

Also Published As

Publication number Publication date
US20200194083A1 (en) 2020-06-18
TW202022878A (zh) 2020-06-16
US11062779B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
TWI682397B (zh) 資料處理系統與資料處理方法
US7681024B2 (en) Secure booting apparatus and method
KR101110994B1 (ko) 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치
JP5891274B2 (ja) データ記憶装置とその異常電圧からの保護方法
JP5948447B2 (ja) モノリシック集積回路装置における供給電圧グリッチ検出の方法と装置
US20070168793A1 (en) Device and method capable of verifying program operation of non-volatile memory and method card including the same
KR100929870B1 (ko) 컴퓨터 시스템의 바이오스 보안 유지방법
TWI524276B (zh) 發生攻擊時保全微電路卡之命令構件之電力供應
US10331575B2 (en) Secured chip enable with chip disable
JP3875153B2 (ja) 不揮発性半導体記憶装置およびその書き換え禁止制御方法
US6711690B2 (en) Secure write blocking circuit and method for preventing unauthorized write access to nonvolatile memory
US20020006060A1 (en) Nonvolatile memory with illegitimate read preventing capability
US9406388B2 (en) Memory area protection system and methods
US6883075B2 (en) Microcontroller having embedded non-volatile memory with read protection
US10296738B2 (en) Secure integrated-circuit state management
US10275017B2 (en) Power circuit and memory device using the same
US11636907B2 (en) Integrity verification of lifecycle-state memory using multi-threshold supply voltage detection
WO2018166201A1 (zh) 数据读取方法、低电压检测逻辑电路、集成电路和芯片
WO2001061503A1 (en) Nonvolatile memory
US10846421B2 (en) Method for protecting unauthorized data access from a memory
CN106935266B (zh) 从存储器中读取配置信息的控制方法、装置和系统
US10998306B2 (en) Protection of an integrated circuit
US20230315325A1 (en) Non-volative memory system configured to mitigate errors in read and write operations
US20230076714A1 (en) Integrated circuit (ic) and electronic apparatus
JP2020195135A (ja) ビットエラー修正の試行錯誤を優先順位付けるためのシステムおよび方法