WO2018166201A1 - 数据读取方法、低电压检测逻辑电路、集成电路和芯片 - Google Patents

数据读取方法、低电压检测逻辑电路、集成电路和芯片 Download PDF

Info

Publication number
WO2018166201A1
WO2018166201A1 PCT/CN2017/106699 CN2017106699W WO2018166201A1 WO 2018166201 A1 WO2018166201 A1 WO 2018166201A1 CN 2017106699 W CN2017106699 W CN 2017106699W WO 2018166201 A1 WO2018166201 A1 WO 2018166201A1
Authority
WO
WIPO (PCT)
Prior art keywords
nvm
burn
value
area
chip
Prior art date
Application number
PCT/CN2017/106699
Other languages
English (en)
French (fr)
Inventor
温浪明
陈恒
易冬柏
方励
Original Assignee
珠海格力电器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 珠海格力电器股份有限公司 filed Critical 珠海格力电器股份有限公司
Priority to US16/486,376 priority Critical patent/US10811106B2/en
Publication of WO2018166201A1 publication Critical patent/WO2018166201A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Abstract

一种数据读取方法、低电压检测逻辑电路、集成电路和芯片。该数据读取方法包括：在接收到读取NVM内数据的请求的情况下，从NVM预先设置的预烧区域读取预烧区域返回值（S101）；其中，该预烧区域为该NVM内对低供电电压敏感的存储空间，该低供电电压为低于供电电压阈值的电压；判断预烧区域返回值是否等于目标预设值（S102）；在预烧区域返回值等于目标预烧值的情况下，生成第一控制信号，并将第一控制信号发送至NVM控制器，控制该NVM控制器从NVM内读取数据（S103）。本方法能够提高读取NVM的数据的稳定性，尽量避免因NVM的供电电压处于非正常状态所带来的读取数据不稳定的问题。

Description

数据读取方法、低电压检测逻辑电路、集成电路和芯片
相关申请的交叉引用
本申请是以CN申请号为201710154782.8，申请日为2017年03月15日的申请为基础，并主张其优先权，该CN申请的公开内容在此作为整体引入本申请中。
技术领域
本公开涉及集成电路技术领域，特别涉及一种数据读取方法、低电压检测逻辑电路、集成电路和芯片。
背景技术
NVM(NonVolatile Memory，非易失存储器)是一种具有非易失、按字节存取、存储密度高、低能耗、读写性能接近DRAM(Dynamic Random Access Memory，动态随机存取存储器)的存储器，被广泛应用于SOC(System on Chip，)设计中。NVM可以用于存储系统配置信息、数据以及可执行代码，担当着系统不可缺少的角色。
NVM作为存储逻辑单元，其供电电压的稳定性会影响从NVM中读取数据的稳定性。尤其是在NVM的供电电压低于其规格书所要求的最低阈值的情况下，NVM可能会因为供电电压不足从而导致所读取的数据仍为初始值。例如，OTP(One-time Password，一次性口令)单元的初始值是0，成功烧写至NVM后变成1，但是在NVM工作在较低的供电电压的情况下，从NVM读取出的数据可能就会变成0。
发明内容
本公开的实施例解决的一个技术问题是：NVM的供电电压比较低导致读取NVM内数据的稳定性比较差。
根据本公开一些实施例的一个方面，提供了一种数据读取方法，所述方法包括：
当接收到读取NVM内数据请求时，从所述NVM预先设置的预烧区域读取预烧区域返回值，其中，所述预烧区域为所述NVM内对低供电电压敏感的存储空间，所述预烧区域返回值为从所述预烧区域读取的值；
当所述预烧区域返回值等于目标预烧值时，生成第一控制信号，并将所述第一控制信号输出至NVM控制器，控制所述NVM控制器从所述NVM内读取数据，其中， 所述目标预烧值为预先烧写到所述预烧区域的值。
可选地，还包括：
当所述预烧区域返回值不等于所述目标预烧值时，生成第二控制信号，并将所述第二控制信号输出至芯片保护部件，控制所述芯片保护部件触发芯片进入自我保护模式。
可选地，还包括：
当所述预烧区域返回值不等于所述目标预烧值时，生成第三控制信号，并将所述第三控制信号输出至所述NVM控制器，所述第三控制信号用于控制所述NVM控制器禁止读取所述NVM内的数据。
可选地，所述控制所述芯片保护部件触发芯片进入自我保护模式包括：
控制所述芯片保护部件触发SoC复位；或，
在不触发所述SoC复位的情况下，控制所述芯片进入安全模式，以使外部仅能侦测到NVM低电压的错误信息。
根据本公开一些实施例的另一个方面，提供了一种低电压检测逻辑电路，所述低电压检测逻辑电路分别与NVM、NVM控制器以及芯片保护部件连接，所述低电压检测逻辑电路包括：
读取单元，用于当接收到读取所述NVM内数据请求时，从所述NVM预先设置的预烧区域读取预烧区域返回值，其中，所述预烧区域为所述NVM内对低供电电压敏感的存储空间，所述预烧区域返回值为从所述预烧区域读取的值；
第一控制单元，用于当所述预烧区域返回值等于目标预烧值时，生成第一控制信号，并将所述第一控制信号输出至NVM控制器，控制所述NVM控制器从所述NVM内读取数据，其中，所述目标预烧值为预先烧写到所述预烧区域的值。
可选地，还包括：
第二控制单元，用于当所述预烧区域返回值不等于所述目标预烧值时，生成第二控制信号，并将所述第二控制信号输出至芯片保护部件，控制所述芯片保护部件触发芯片进入自我保护模式。
可选地，还包括：
第三控制单元，用于当所述预烧区域返回值不等于所述目标预烧值时，生成第三控制信号，并将所述第三控制信号输出至所述NVM控制器，所述第三控制信号用于控制所述NVM控制器禁止读取所述NVM内的数据。
可选地，所述预烧区域为与NVM供电电源的偏移量超过第一偏移量的存储空间。
可选地，所述预烧区域存储的目标预烧值为与初始值相反的值。
可选地，所述预烧区域为1个或多个。
根据本公开一些实施例的另一个方面，提供了一种集成电路，包括：NVM控制器、以及上面所述的低电压检测逻辑电路；
所述NVM控制器的第一输入端与所述低电压检测逻辑电路的第一信号控制端连接，所述NVM控制器的第二输入端与NVM连接，所述NVM控制器用于在所述低电压检测逻辑电路判定从所述NVM预先设置的预烧区域读取的预烧区域返回值等于目标预烧值时，根据所述低电压检测逻辑电路生成的第一控制信号，从所述NVM内读取数据；在所述低电压检测逻辑电路判定所述预烧区域返回值不等于所述目标预烧值时，接收所述低电压检测逻辑电路生成的第三控制信号，所述第三控制信号用于控制所述NVM控制器禁止读取所述NVM内的数据；
其中，所述目标预烧值为预先烧写到所述预烧区域的值，所述预烧区域为所述NVM内对低供电电压敏感的存储空间。
可选地，还包括：芯片保护部件；
所述芯片保护部件的输入端与所述低电压检测逻辑电路的第二信号控制端连接，所述芯片保护部件用于在所述低电压检测逻辑电路判定所述预烧区域返回值不等于所述目标预烧值时，根据所述低电压检测逻辑电路生成的第二控制信号，触发芯片进入自我保护模式。
根据本公开一些实施例的另一个方面，提供了一种芯片，包括：上面所述的集成电路。
根据本公开一些实施例的另一个方面，提供了一种芯片，包括：上面所述的集成电路，以及与所述集成电路连接的NVM，其中，所述NVM预先设置有对低供电电压敏感的预烧区域，所述预烧区域内预先烧写有目标预烧值。
从上述的技术方案可知，本公开的实施例公开了一种数据读取方法、集成电路及芯片，集成电路包括：低电压检测逻辑电路和NVM控制器，在NVM控制器从NVM读取数据之前，低电压检测逻辑电路会首先从NVM的预烧区域读取预烧区域返回值，通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等，确定NVM的供电电压是否正常，并且只有在预烧区域返回值和目标预烧值相等时，即NVM的供电电压正常时，NVM控制器才会从NVM内读取数据。由此可知，本公开是在确定 NVM的供电电压正常后，才读取NVM内的数据，因此，能够有效保证读取NVM的数据的稳定性，避免因NVM的供电电压处于非正常状态所带来的读取数据不稳定的问题。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
为了更清楚地说明本公开实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据公开的附图获得其他的附图。
图1是示出根据本公开一些实施例的数据读取方法的流程图。
图2是示意性地示出根据本公开一些实施例的NVM中预烧区域界定示意图。
图3是示出根据本公开另一些实施例的数据读取方法的流程图。
图4是示出根据本公开另一些实施例的数据读取方法的流程图。
图5是示意性地示出根据本公开一些实施例的低电压检测逻辑电路的结构示意图。
图6是示意性地示出根据本公开另一些实施例的低电压检测逻辑电路的结构示意图。
图7是示意性地示出根据本公开一些实施例的集成电路的电路图。
图8是示意性地示出根据本公开另一些实施例的低电压检测逻辑电路的结构示意图。
图9是示意性地示出根据本公开另一些实施例的低电压检测逻辑电路的结构示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
本公开实施例公开了一种数据读取方法、低电压检测逻辑电路、集成电路和芯片，以实现对NVM内数据读取的稳定性，尽量避免因NVM处于非正常供电电压带来的读取数据不稳定的问题。
图1是示出根据本公开一些实施例的数据读取方法的流程图。该数据读取方法可以应用于低电压检测逻辑电路。
步骤S101，在接收到读取NVM内数据的请求的情况下，从该NVM预先设置的预烧区域读取预烧区域返回值。其中，该预烧区域为NVM内对低供电电压敏感的存储空间。该低供电电压为低于供电电压阈值(例如最低电压阈值)的电压。该预烧区域返回值为从预烧区域读取的值。
NVM是一种具有非易失、按字节存取、存储密度高、低能耗、读写性能接近DRAM的存储器。在本实施例中，将NVM存储单元中对低供电电压最为敏感的存储空间作为预烧区域。根据NVM的存储特性可知，NVM存储单元中不同的地址空间对于供电电压的敏感程度有所区别。本公开的发明人经过研究发现，相比距离NVM的供电电源比较近的存储单元，距离NVM的供电电源比较远的存储单元更容易在低电压供电的情况下出现数据读取出错的情况。因此，在实际应用中，可以将与NVM供电电源的偏移量超过第一偏移量的存储空间作为预烧区域。例如，如图2所示，斜线部分所示的阵列块2即为预烧区域，而空白区域所示的阵列块1表示用于存储数据的普通数据存储区域。在需要对NVM内的数据进行操作的情况下，可通过NVM接口以及操作控制逻辑实现对数据的处理。
需要说明的是，预烧区域可以不局限于一个。在不影响NVM性能的情况下，可以在NVM内选取多个低电压敏感区域作为预烧区域。每个预烧区域均为与NVM供电电源的偏移量超过第一偏移量的存储空间。第一偏移量的数值可以具体依据实际需要来确定。
在实际应用中，也可以根据NVM的研发人员确定该NVM的预烧区域。
为方便理解，本公开的实施例还公开了几种低电压检测逻辑电路(后面将详细描述)接收读取NVM内数据的请求的应用场景，也即触发低电压检测逻辑电路检测NVM的供电电压的应用场景，例如可以包括如下几种情况：
(1)在芯片启动过程中，在芯片中的电路系统需要从NVM中读取系统配置信息以完成系统的配置的情况下，可以触发低电压检测逻辑电路检测NVM的供电电压。
(2)在芯片完成启动后，电路系统由于应用需求需要触发NVM控制器从NVM 中读取敏感信息时，可以触发低电压检测逻辑电路检测NVM的供电电压。
(3)假设芯片中存在加解密模块，而所有的密钥存储于NVM中，在需要从NVM中读取密钥的情况下，可以触发低电压检测逻辑电路检测NVM的供电电压。
步骤S102，判断预烧区域返回值是否等于目标预烧值。
在该实施例中，目标预烧值为预先烧写到NVM的预烧区域的值，而预烧区域返回值为从NVM的预烧区域读取的值。在NVM的供电电压正常的情况下，NVM处于稳定状态。在这种情况下，从NVM的预烧区域读取的预烧区域返回值与预先烧写到预烧区域的目标预烧值相等。反之，在NVM的供电电压为非正常供电电压(例如NVM的供电电压低于供电电压阈值(例如最低电压阈值))的情况下，NVM处于不稳定状态。在这种情况下，从NVM的预烧区域读取的预烧区域返回值将与预先烧写到预烧区域的标预烧值不相等。
在一些实施例中，目标预烧值的设定依据可以为：目标预烧值的选取可以基于NVM内存储单元的结构特性。如果存储单元的结构特性决定了NVM在低供电电压条件下，无论存储值高还是低，都会被误认为是初始值，则目标预烧值可选用与初始值相反的值。例如，假设默认的初始值为1’b0，则目标预烧值可以设定为1’b1；或者，假设默认的初始值为1’b1，则目标预烧值可以设定为1’b0。这样，NVM在被提供低供电电压时，读出的预烧区域返回值变为初始值，即预烧区域返回值不等于目标预烧值。
步骤S103，在预烧区域返回值等于目标预烧值的情况下，生成第一控制信号，并将第一控制信号发送至NVM控制器，控制NVM控制器从NVM内读取数据。例如，预烧区域返回值相比目标预烧值而言，只要出现比特错误，则判定预烧区域返回值不等于目标预烧值。
目标预烧值的字节总数可以包括但不局限于4*N(N≥1)个。在满足系统性能的前提下，可以选取1～4*N(N≥1)中的任意个数。
在上述实施例的数据读取方法中，在NVM控制器从NVM读取数据之前，可以首先从NVM的预烧区域读取预烧区域返回值。通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等，来确定NVM的供电电压是否正常。在预烧区域返回值和目标预烧值相等的情况下，即在NVM的供电电压正常的情况下，NVM控制器从NVM内读取数据。由此可知，本公开的实施例是在确定NVM的供电电压正常后读取NVM内的数据，因此，能够提高读取NVM的数据的稳定性，尽量避免因NVM 的供电电压处于非正常状态(例如低供电电压)所带来的读取数据不稳定的问题。
为了抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击，在低电压检测逻辑电路判定读取的预烧区域返回值不等于目标预烧值的情况下，低电压检测逻辑电路可以控制芯片保护部件触发芯片进入自我保护模式。
图3是示出根据本公开另一些实施例的数据读取方法的流程图。在图1所示实施例的基础上，图3所示的实施例还可以包括步骤S104。
在步骤S104，在预烧区域返回值不等于目标预烧值的情况下，生成第二控制信号，并将第二控制信号发送至芯片保护部件，控制芯片保护部件触发芯片进入自我保护模式。这里，芯片具有专属的自我保护模块，可以使得芯片关闭调试模块以及敏感区域数据的访问等，即进入自我保护模式。本领域技术人员能够理解芯片所专属的自我保护模块，因此这里不再展开描述。
在上述实施例中，在芯片保护部件触发芯片进入自我保护模式后，芯片能够抵御黑客针对NVM处于非稳定状态时的攻击，而芯片的自我保护模式在触发SoC(System on Chip，片上系统)复位或是不触发SoC复位的情况下均能实现。
在一些实施例中，步骤S104控制芯片保护部件触发芯片进入自我保护模式的过程可以包括：控制芯片保护部件触发SoC复位；或，在不触发SoC复位的情况下，控制芯片进入安全模式(例如芯片专属的自我保护模块进入安全模式)，以尽量使外部设备仅能侦测到NVM低电压的错误信息。这里，外部设备是指在自身芯片之外增加的用于攻击芯片的特殊功能模块或者调试工具。
为了抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击，在低电压检测逻辑电路判定读取的预烧区域返回值不等于目标预烧值的情况下，还可以控制NVM控制器禁止读取NVM内数据的操作。
图4是示出根据本公开另一些实施例的数据读取方法的流程图。在图1所示实施例的基础上，图4所示的实施例还可以包括步骤S105。
在步骤S105，在预烧区域返回值不等于目标预烧值的情况下，生成第三控制信号，并将第三控制信号发送至NVM控制器，以禁止NVM控制器读取NVM内的数据。这里，第三控制信号用于控制NVM控制器禁止读取NVM内的数据。
在本公开实施例的上述数据读取方法中，在NVM控制器从NVM读取敏感数据之前，低电压检测逻辑电路可以首先从NVM的预烧区域读取预烧区域返回值，通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等，确定NVM的供 电电压是否正常。并且在预烧区域返回值和目标预烧值相等的情况下，即在NVM的供电电压正常的情况下，NVM控制器从NVM内读取敏感数据。反之，在预烧区域返回值和目标预烧值不相等的情况下，禁止NVM控制器读取NVM内敏感数据，这可以抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击。因此，本公开的实施例是在确定NVM的供电电压正常后，才读取NVM内的敏感数据，从而能够尽量有效保证读取NVM的敏感数据的稳定性，避免因NVM的供电电压处于非正常状态(例如低供电电压)所带来的读取数据不稳定的问题。
在一些实际应用中，为抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击，在低电压检测逻辑电路判定读取的预烧区域返回值不等于目标预烧值的情况下，不但可以控制芯片保护部件触发芯片进入自我保护模式，而且可以禁止NVM控制器执行读取NVM内的数据的操作。
与上述方法实施例相对应，本公开的实施例还提供了一种低电压检测逻辑电路。图5是示意性地示出根据本公开一些实施例的低电压检测逻辑电路的结构示意图。如图5所示，低电压检测逻辑电路11分别与NVM 10、NVM控制器12连接，低电压检测逻辑电路11可以包括读取单元111和第一控制单元112。
读取单元111被配置为在接收到读取NVM内数据的请求的情况下，从NVM 10预先设置的预烧区域读取预烧区域返回值。其中，该预烧区域为NVM 10内对低供电电压敏感的存储空间。该低供电电压为低于供电电压阈值(例如最低电压阈值)的电压。
根据NVM的存储特性可知，NVM存储单元中不同的地址空间对于供电电压的敏感程度有所区别。本公开的发明人经过研究发现，相比距离NVM的供电电源近的存储单元，距离NVM的供电电源比较远的存储单元更容易在低电压供电的情况下出现数据读取出错的情况。因此，在实际应用中，可以将与NVM供电电源的偏移量超过第一偏移量的存储空间作为预烧区域。
需要说明的是，预烧区域可以不局限于一个。在不影响NVM性能的情况下，可以在NVM内选取多个低电压敏感区域作为预烧区域。每个预烧区域均为与NVM供电电源的偏移量超过第一偏移量的存储空间。第一偏移量的数值可以具体依据实际需要来确定。
在实际应用中，也可以根据NVM的研发人员确定该NVM的预烧区域。
第一控制单元112被配置为在预烧区域返回值等于目标预烧值的情况下，生成第 一控制信号，并将该第一控制信号发送至NVM控制器12，控制该NVM控制器12从NVM 10内读取数据。该NVM控制器12可以是一种位于芯片内部、用于读取NVM10数据的部件。
在一些实施例中，目标预烧值的设定依据可以为：目标预烧值的选取可以基于NVM内存储单元的结构特性。如果存储单元的结构特性决定了NVM在低供电电压条件下，无论存储值高还是低，都会被误认为是初始值，则目标预烧值可选用与初始值相反的值。例如，假设默认的初始值为1’b0，则目标预烧值可以设定为1’b1；或者，假设默认的初始值为1’b1，则目标预烧值可以设定为1’b0。
在本公开的上述实施例中，在NVM控制器从NVM读取数据之前，低电压检测逻辑电路的读取单元可以从NVM的预烧区域读取预烧区域返回值。低电压检测逻辑电路通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等，确定NVM的供电电压是否正常。并且在预烧区域返回值和目标预烧值相等的情况下，即在NVM的供电电压正常的情况下，低电压检测逻辑电路的第一控制单元控制NVM控制器从NVM内读取数据。因此，本公开的实施例是在确定NVM的供电电压正常后，才读取NVM内的数据，从而提高读取NVM的数据的稳定性，尽量避免因NVM的供电电压处于非正常状态(例如低供电电压)所带来的读取数据不稳定的问题。
图6是示意性地示出根据本公开另一些实施例的低电压检测逻辑电路的结构示意图。
在一些实施例中，在图5所示实施例的基础上，图6所示的低电压检测逻辑电路还可以包括第二控制单元113。该第二控制单元113可以被配置为在预烧区域返回值不等于目标预烧值的情况下，生成第二控制信号，并将该第二控制信号发送至芯片保护部件13，控制该芯片保护部件13触发芯片进入自我保护模式。
从上述论述可知，在芯片保护部件13触发芯片进入自我保护模式后，芯片能够抵御黑客针对NVM处于非稳定状态时的攻击，而芯片的自我保护模式在触发SoC复位或是在不触发SoC复位的情况下均能实现。在一些实施例中，第二控制单元113控制芯片保护部件13触发芯片进入自我保护模式的过程可以包括：控制芯片保护部件13触发SoC复位；或者，在不触发SoC复位的情况下，控制芯片进入安全模式，以尽量使外部设备仅能侦测到NVM低电压的错误信息。
为了抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击，在低电压检测逻辑电路11判定读取的预烧区域返回值不等于目标预烧 值的情况下，可以控制NVM控制器12禁止读取NVM 10内的数据的操作。
在一些实施例中，如图6所示，低电压检测逻辑电路11还可以包括第三控制单元114。该第三控制单元114可以被配置为在预烧区域返回值不等于目标预烧值的情况下，生成第三控制信号，并将第三控制信号发送至NVM控制器12，以禁止该NVM控制器12读取NVM 10内的数据。这里，第三控制信号可以用于控制NVM控制器12禁止读取NVM 10内的数据。
在一些实际应用中，为抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击，在低电压检测逻辑电路判定读取的预烧区域返回值不等于目标预烧值的情况下，可以利用第二控制单元113控制芯片保护部件触发芯片进入自我保护模式，并利用第三控制单元114控制NVM控制器12禁止读取NVM10内的数据。
在本公开的上述实施例中，在NVM控制器从NVM读取数据之前，低电压检测逻辑电路的读取单元可以从NVM的预烧区域读取预烧区域返回值。低电压检测逻辑电路通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等，确定NVM的供电电压是否正常。并且在预烧区域返回值和目标预烧值相等的情况下，即在NVM的供电电压正常的情况下，低电压检测逻辑电路的第一控制单元控制NVM控制器从NVM内读取数据。反之，在预烧区域返回值和目标预烧值不相等的情况下，低电压检测逻辑电路的第二控制单元将控制芯片保护部件触发芯片进入自我保护模式，并且低电压检测逻辑电路的第三控制单元控制NVM控制器禁止读取NVM内的数据。这可以抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击。因此，本公开的实施例是在确定NVM的供电电压正常后，才读取NVM内的数据，从而尽量保证读取NVM的数据的稳定性，尽量避免因NVM的供电电压处于非正常状态所带来的读取数据不稳定的问题。
为方便理解，本公开的实施例还公开了几种低电压检测逻辑电路11接收读取NVM 10内数据的请求的应用场景，也即触发低电压检测逻辑电路11检测NVM 10的供电电压的应用场景，例如可以包括如下几种情况：
(1)在芯片启动过程中，在芯片中的电路系统需要从NVM 10中读取系统配置信息以完成系统的配置的情况下，可以触发低电压检测逻辑电路11检测NVM 10的供电电压。
(2)在芯片完成启动后，电路系统由于应用需求需要触发NVM控制器12从NVM  10中读取敏感信息时，可以触发低电压检测逻辑电路11检测NVM 10的供电电压。
(3)假设芯片中存在加解密模块，而所有的密钥存储于NVM 10中，在需要从NVM 10中读取密钥的情况下，可以触发低电压检测逻辑电路11检测NVM 10的供电电压。
低电压检测逻辑电路在上述三个情况下触发后，首先电路系统进入从NVM中读取系统配置信息、密钥或其他敏感信息的预备状态。然后低电压检测逻辑电路从预烧区域读取预烧区域返回值，判断预烧区域返回值是否等于目标预烧值。若预烧区域返回值等于目标预烧值，则生成第一控制信号，并将第一控制信号发送至NVM控制器，控制NVM控制器从NVM内读取系统配置信息、密钥或其他敏感信息。若预烧区域返回值不等于目标预烧值，则生成第二控制信号和第三控制信号，并将第二控制信号发送至芯片保护部件，控制所述芯片保护部件触发芯片进入自我保护模式，以及将第三控制信号发送至NVM控制器，以禁止NVM控制器读取NVM内的系统配置信息、密钥或其他敏感信息。
图7是示意性地示出根据本公开一些实施例的集成电路的电路图。如图7所示，该集成电路可以包括：如前所述的低电压检测逻辑电路11和与该低电压检测逻辑电路11连接的NVM控制器12。例如，该NVM控制器12的第一输入端与低电压检测逻辑电路11的第一信号控制端连接，该NVM控制器12的第二输入端与NVM 10连接。
在一些实施例中，低电压检测逻辑电路11可以被配置为在接收到读取NVM 10内数据的请求的情况下，从该NVM预先设置的预烧区域读取预烧区域返回值；并在该预烧区域返回值等于目标预烧值的情况下，生成第一控制信号，并将该第一控制信号发送至NVM控制器。其中，该预烧区域为NVM内对低供电电压敏感的存储空间，该低供电电压为低于供电电压阈值(例如最低电压阈值)的电压，目标预烧值为预先烧写到预烧区域的值。
在一些实施例中，该NVM控制器12可以被配置为在接收到来自于该低电压检测逻辑电路11的第一控制信号的情况下，从NVM 10内读取数据。例如，该NVM控制器12可以用于在低电压检测逻辑电路11判定从NVM 10预先设置的预烧区域读取的预烧区域返回值等于目标预烧值的情况下，根据低电压检测逻辑电路11生成的第一控制信号，从NVM 10内读取数据。
在一些实施例中，低电压检测逻辑电路11还可以被配置为在预烧区域返回值不 等于目标预烧值的情况下，生成第三控制信号，并将该第三控制信号发送至NVM控制器12。
在一些实施例中，该NVM控制器12还可以被配置为在接收到来自于该低电压检测逻辑电路11的第三控制信号的情况下，禁止读取NVM 10内的数据。例如，该NVM控制器12还可以用于在低电压检测逻辑电路11判定预烧区域返回值不等于目标预烧值的情况下，接收所述低电压检测逻辑电路11生成的第三控制信号，该第三控制信号可以用于控制NVM控制器12禁止读取NVM10内的数据。
需要说明的是，低电压检测逻辑电路11的具体工作原理，还可以参见上述实施例。
为了抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击，在低电压检测逻辑电路11判定读取的预烧区域返回值不等于目标预烧值的情况下，还可以控制芯片保护部件触发芯片进入自我保护模式。
在一些实施例中，如图7所示，该集成电路还可以包括与低电压检测逻辑电路11连接的芯片保护部件13。例如，该芯片保护部件13的输入端与低电压检测逻辑电路11的第二信号控制端连接。
在一些实施例中，该低电压检测逻辑电路11还可以被配置为在预烧区域返回值不等于目标预烧值的情况下，生成第二控制信号，并将该第二控制信号发送至芯片保护部件13。该芯片保护部件13可以被配置为在接收到来自于低电压检测逻辑电路11的第二控制信号的情况下，触发芯片进入自我保护模式。例如，该芯片保护部件13可以用于在低电压检测逻辑电路11判定预烧区域返回值不等于目标预烧值的情况下，根据该低电压检测逻辑电路11生成的第二控制信号，触发芯片进入自我保护模式。
从上述论述可知，在芯片保护部件13触发芯片进入自我保护模式后，芯片能够抵御黑客针对NVM处于非稳定状态时的攻击，而芯片的自我保护模式在触发SoC复位或在不触发SoC复位的情况下均能实现。在一些实施例中，低电压检测逻辑电路11控制芯片保护部件13触发芯片进入自我保护模式的过程可以包括：控制芯片保护部件13触发SoC复位；或者，在不触发SoC复位的情况下，控制芯片进入安全模式，以尽量使外部设备仅能侦测到NVM低电压的错误信息。
在一些实际应用中，为抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击，在低电压检测逻辑电路判定读取的预烧区域返回值不等于目标预烧值的情况下，可以控制芯片保护部件触发芯片进入自我保护模式，并控 制NVM控制器禁止读取NVM内的数据。
在本公开的上述实施例中，在NVM控制器从NVM读取数据之前，低电压检测逻辑电路可以从NVM的预烧区域读取预烧区域返回值。低电压检测逻辑电路通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等，确定NVM的供电电压是否正常。并且在预烧区域返回值和目标预烧值相等的情况下，即在NVM的供电电压正常的情况下，低电压检测逻辑电路控制NVM控制器从NVM内读取数据。反之，在预烧区域返回值和目标预烧值不相等的情况下，低电压检测逻辑电路将控制芯片保护部件触发芯片进入自我保护模式，并且控制NVM控制器禁止读取NVM内的数据。这可以抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击。因此，本公开的实施例是在确定NVM的供电电压正常后，才读取NVM内的数据，从而尽量保证读取NVM的数据的稳定性，尽量避免因NVM的供电电压处于非正常状态所带来的读取数据不稳定的问题。
本领域技术人员可以理解的是，芯片是由集成电路构成的，而NVM 10既可以位于芯片外部，也可以位于芯片内部。因此，在上述实施例的基础上，本公开的实施例还提供了两种芯片。第一种芯片集成有上述实施例中的集成电路，但并没有集成NVM 10。第二种芯片同时集成有上述实施例中的集成电路和NVM 10，其中，NVM10与集成电路连接，NVM 10预先设置有对低供电电压敏感的预烧区域，所述预烧区域内预先烧写有目标预烧值。
在本公开的实施例中，还可以提供一种芯片，该芯片包括上述实施例中的集成电路。进一步地，该芯片还可以包括与该集成电路连接的NVM 10。其中，该NVM 10预先设置有对低供电电压敏感的预烧区域，所述预烧区域内预先烧写有目标预烧值。
在本公开的实施例中，在芯片量产阶段或者测试阶段，通过NVM专有测试口将目标预烧值成功烧入到NVM 10的预烧区域后，还对该预烧区域加以写保护，避免NVM 10在正常的功能模式下，因CPU(Central Processing Unit，中央处理器)的错误烧写而导致改写预烧区域的目标预烧值。
为方便理解，本公开的实施例还公开了几种低电压检测逻辑电路11接收读取NVM 10内数据的请求的应用场景，也即触发低电压检测逻辑电路11检测NVM 10的供电电压的应用场景，例如可以包括如下几种情况：
(1)在芯片启动过程中，在芯片中的电路系统需要从NVM 10中读取系统配置信息以完成系统的配置的情况下，可以触发低电压检测逻辑电路11检测NVM 10的 供电电压。
(2)在芯片完成启动后，电路系统由于应用需求需要触发NVM控制器12从NVM 10中读取敏感信息时，可以触发低电压检测逻辑电路11检测NVM 10的供电电压。
(3)假设芯片中存在加解密模块，而所有的密钥存储于NVM 10中，在需要从NVM 10中读取密钥的情况下，可以触发低电压检测逻辑电路11检测NVM 10的供电电压。
低电压检测逻辑电路在上述三个情况下触发后，首先电路系统进入从NVM中读取系统配置信息、密钥或其他敏感信息的预备状态。然后低电压检测逻辑电路从预烧区域读取预烧区域返回值，判断预烧区域返回值是否等于目标预烧值。若预烧区域返回值等于目标预烧值，则生成第一控制信号，并将该第一控制信号发送至NVM控制器，控制NVM控制器从NVM内读取系统配置信息、密钥或其他敏感信息。若预烧区域返回值不等于目标预烧值，则生成第二控制信号和第三控制信号，并将第二控制信号发送至芯片保护部件，控制所述芯片保护部件触发芯片进入自我保护模式，将第三控制信号发送至NVM控制器，以禁止NVM控制器读取NVM内的系统配置信息、密钥或其他敏感信息。
图8是示意性地示出根据本公开另一些实施例的低电压检测逻辑电路的结构示意图。该低电压检测逻辑电路包括存储器810和处理器820。其中：
存储器810可以是磁盘、闪存或其它任何非易失性存储介质。存储器用于存储图1、图3和图4中的至少一个所对应实施例中的指令。
处理器820耦接至存储器810。例如处理器可以是微处理器或微控制器。该处理器820用于执行存储器中存储的指令，通过判断预烧区域返回值是否等于目标预烧值，若预烧区域返回值等于目标预烧值，则控制NVM控制器从NVM内读取数据，从而尽量避免因NVM的供电电压处于非正常状态所带来的读取数据不稳定的问题。
在一些实施例中，还可以如图9所示，该低电压检测逻辑电路900包括存储器910和处理器920。处理器920通过BUS总线930耦合至存储器910。该低电压检测逻辑电路900还可以通过存储接口940连接至外部存储装置950以便调用外部数据，还可以通过网络接口960连接至网络或者另外一台计算机系统(未标出)，此处不再进行详细介绍。
在该实施例中，通过存储器存储数据指令，再通过处理器处理上述指令，通过判断预烧区域返回值是否等于目标预烧值，若预烧区域返回值等于目标预烧值，则控制 NVM控制器从NVM内读取数据，从而尽量避免因NVM的供电电压处于非正常状态所带来的读取数据不稳定的问题。
在另一些实施例中，本公开还提供了一种计算机可读存储介质，其上存储有计算机程序指令，该指令被处理器执行时实现图1、图3和图4中的至少一个所对应实施例中的方法的步骤。本领域内的技术人员应明白，本公开的实施例可提供为方法、装置、或计算机程序产品。因此，本公开的实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本公开的实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用非瞬时性存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本公开的实施例是参照根据本公开实施例的方法、设备(系统)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语 句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本公开。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (18)

  1. 一种数据读取方法，包括：
    在接收到读取非易失存储器NVM内数据的请求的情况下，从所述NVM预先设置的预烧区域读取预烧区域返回值，其中，所述预烧区域为所述NVM内对低供电电压敏感的存储空间，所述低供电电压为低于供电电压阈值的电压；
    在所述预烧区域返回值等于目标预烧值的情况下，生成第一控制信号，并将所述第一控制信号发送至NVM控制器，控制所述NVM控制器从所述NVM内读取数据。
  2. 根据权利要求1所述的数据读取方法，还包括：
    在所述预烧区域返回值不等于所述目标预烧值的情况下，生成第二控制信号，并将所述第二控制信号发送至芯片保护部件，控制所述芯片保护部件触发芯片进入自我保护模式。
  3. 根据权利要求1或2所述的数据读取方法，还包括：
    在所述预烧区域返回值不等于所述目标预烧值的情况下，生成第三控制信号，并将所述第三控制信号发送至所述NVM控制器，以禁止所述NVM控制器读取所述NVM内的数据。
  4. 根据权利要求2所述的数据读取方法，其中，所述控制所述芯片保护部件触发芯片进入自我保护模式的步骤包括：
    控制所述芯片保护部件触发片上系统SoC复位；或，
    在不触发所述SoC复位的情况下，控制所述芯片进入安全模式。
  5. 根据权利要求1所述的数据读取方法，其中，
    所述预烧区域为与所述NVM的供电电源的偏移量超过第一偏移量的存储空间。
  6. 根据权利要求1所述的数据读取方法，其中，
    所述预烧区域存储的目标预烧值为与初始值相反的值。
  7. 一种低电压检测逻辑电路，包括：
    读取单元，被配置为在接收到读取非易失存储器NVM内数据的请求的情况下，从所述NVM预先设置的预烧区域读取预烧区域返回值，其中，所述预烧区域为所述NVM内对低供电电压敏感的存储空间，所述低供电电压为低于供电电压阈值的电压；以及
    第一控制单元，被配置为在所述预烧区域返回值等于目标预烧值的情况下，生成第一控制信号，并将所述第一控制信号发送至NVM控制器，控制所述NVM控制器从所述NVM内读取数据。
  8. 根据权利要求7所述的低电压检测逻辑电路，还包括：
    第二控制单元，被配置为在所述预烧区域返回值不等于所述目标预烧值的情况下，生成第二控制信号，并将所述第二控制信号发送至芯片保护部件，控制所述芯片保护部件触发芯片进入自我保护模式。
  9. 根据权利要求7或8所述的低电压检测逻辑电路，还包括：
    第三控制单元，被配置为在所述预烧区域返回值不等于所述目标预烧值的情况下，生成第三控制信号，并将所述第三控制信号发送至所述NVM控制器，以禁止所述NVM控制器读取所述NVM内的数据。
  10. 根据权利要求7所述的低电压检测逻辑电路，其中，
    所述预烧区域为与所述NVM的供电电源的偏移量超过第一偏移量的存储空间。
  11. 根据权利要求7所述的低电压检测逻辑电路，其中，
    所述预烧区域存储的目标预烧值为与初始值相反的值。
  12. 一种集成电路，包括：
    如权利要求7至11任意一项所述的低电压检测逻辑电路；以及
    与所述低电压检测逻辑电路连接的NVM控制器，被配置为在接收到来自于所述低电压检测逻辑电路的第一控制信号的情况下，从所述NVM内读取数据。
  13. 根据权利要求12所述的集成电路，还包括：
    与所述低电压检测逻辑电路连接的芯片保护部件，被配置为在接收到来自于所述低电压检测逻辑电路的第二控制信号的情况下，触发芯片进入自我保护模式。
  14. 根据权利要求12或13所述的集成电路，其中，
    所述NVM控制器还被配置为在接收到来自于所述低电压检测逻辑电路的所述第三控制信号的情况下，禁止读取所述NVM内的数据。
  15. 一种芯片，包括：
    如权利要求12至14任意一项所述的集成电路。
  16. 根据权利要求15所述的芯片，还包括：
    与所述集成电路连接的NVM，其中，所述NVM预先设置有对低供电电压敏感的预烧区域，所述预烧区域内预先烧写有目标预烧值。
  17. 一种低电压检测逻辑电路，包括：
    存储器；以及
    耦接至所述存储器的处理器，所述处理器被配置为基于存储在所述存储器的指令执行如权利要求1至6任意一项所述的方法。
  18. 一种计算机可读存储介质，其上存储有计算机程序指令，该指令被处理器执行时实现如权利要求1至6任意一项所述的方法的步骤。
PCT/CN2017/106699 2017-03-15 2017-10-18 数据读取方法、低电压检测逻辑电路、集成电路和芯片 WO2018166201A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/486,376 US10811106B2 (en) 2017-03-15 2017-10-18 Data reading method, low voltage detection logic circuit, integrated circuit and chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710154782.8 2017-03-15
CN201710154782.8A CN106683703B (zh) 2017-03-15 2017-03-15 一种数据读取方法、集成电路及芯片

Publications (1)

Publication Number Publication Date
WO2018166201A1 true WO2018166201A1 (zh) 2018-09-20

Family

ID=58829145

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/106699 WO2018166201A1 (zh) 2017-03-15 2017-10-18 数据读取方法、低电压检测逻辑电路、集成电路和芯片

Country Status (3)

Country Link
US (1) US10811106B2 (zh)
CN (1) CN106683703B (zh)
WO (1) WO2018166201A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106683703B (zh) * 2017-03-15 2023-09-15 珠海零边界集成电路有限公司 一种数据读取方法、集成电路及芯片
CN114625385B (zh) * 2022-03-17 2022-09-27 集睿致远(厦门)科技有限公司 一种芯片efuse数据烧写方法、装置及存储介质
CN116049502A (zh) * 2023-01-31 2023-05-02 广东中设智控科技股份有限公司 一种关于累计型工业仪表的读取数据处理方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1554069A (zh) * 2001-09-13 2004-12-08 ��ʽ���������Ƽ� 存储卡及其初始化设置方法
CN101968840A (zh) * 2010-10-26 2011-02-09 杭州晟元芯片技术有限公司 一种基于电压检测和频率检测的芯片抗攻击方法
US20160252938A1 (en) * 2015-02-26 2016-09-01 Fujitsu Limited Device and memory control method
CN106683703A (zh) * 2017-03-15 2017-05-17 珠海格力电器股份有限公司 一种数据读取方法、集成电路及芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129954A1 (en) * 2003-01-08 2004-07-08 Yu-Ming Hsu Embedded nonvolatile memory having metal contact pads
EP2183749B1 (en) * 2007-08-06 2013-05-29 SanDisk Technologies Inc. Enhanced write abort mechanism for non-volatile memory
US8351263B2 (en) * 2009-05-12 2013-01-08 Infinite Memory Ltd. Method circuit and system for operating an array of non-volatile memory (“NVM”) cells and a corresponding NVM device
US8406053B1 (en) * 2011-09-21 2013-03-26 Sandisk Technologies Inc. On chip dynamic read for non-volatile storage
US8780640B2 (en) * 2011-12-02 2014-07-15 Cypress Semiconductor Corporation System and method to enable reading from non-volatile memory devices
US9142315B2 (en) * 2012-07-25 2015-09-22 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions for read/verify operations to compensate for performance degradation
US8908464B2 (en) * 2013-02-12 2014-12-09 Qualcomm Incorporated Protection for system configuration information
US9478292B2 (en) * 2013-10-27 2016-10-25 Sandisk Technologies Llc Read operation for a non-volatile memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1554069A (zh) * 2001-09-13 2004-12-08 ��ʽ���������Ƽ� 存储卡及其初始化设置方法
CN101968840A (zh) * 2010-10-26 2011-02-09 杭州晟元芯片技术有限公司 一种基于电压检测和频率检测的芯片抗攻击方法
US20160252938A1 (en) * 2015-02-26 2016-09-01 Fujitsu Limited Device and memory control method
CN106683703A (zh) * 2017-03-15 2017-05-17 珠海格力电器股份有限公司 一种数据读取方法、集成电路及芯片

Also Published As

Publication number Publication date
CN106683703B (zh) 2023-09-15
CN106683703A (zh) 2017-05-17
US10811106B2 (en) 2020-10-20
US20200234773A1 (en) 2020-07-23

Similar Documents

Publication Publication Date Title
US11615035B2 (en) Storage system and method for performing and authenticating write-protection thereof
CN110457236B (zh) 存储系统以及对存储系统执行和验证写保护的方法
WO2020037612A1 (zh) 嵌入式程序的安全引导方法、装置、设备及存储介质
US20240086338A1 (en) Refresh and access modes for memory
WO2018166201A1 (zh) 数据读取方法、低电压检测逻辑电路、集成电路和芯片
JP6399523B2 (ja) メモリ・デバイスの内容を保護するための方法およびメモリ・デバイス
US9262631B2 (en) Embedded device and control method thereof
US10719607B2 (en) Data integrity verification in a non-volatile memory
EP3407336B1 (en) Unchangeable phyisical unclonable function in non-volatile memory
KR102389651B1 (ko) 보안 메모리를 위한 비 영구 잠금 해제
US11644982B2 (en) Unauthorized access command logging for memory
US20240143196A1 (en) Unauthorized memory access mitigation
JP6518798B2 (ja) 安全な集積回路状態を管理する装置およびその方法
US20200081785A1 (en) Software fault monitoring
US10846421B2 (en) Method for protecting unauthorized data access from a memory
US20240012950A1 (en) System-on-chip and electronic device including the same
US11636907B2 (en) Integrity verification of lifecycle-state memory using multi-threshold supply voltage detection
TW202103008A (zh) 積體電路、記憶體電路以及用於操作積體電路的方法
JP2014106950A (ja) 半導体装置及びアクセス制限方法
KR20180066601A (ko) 메모리 시스템의 구동 방법
CN106935266B (zh) 从存储器中读取配置信息的控制方法、装置和系统
US20150074347A1 (en) Secure spin torque transfer magnetic random access memory (sttmram)
TW201833772A (zh) 安全碼跳躍及執行閘
CN206639593U (zh) 一种集成电路及芯片
CN116755919A (zh) 启动控制方法和装置、芯片及其调试系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17900337

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17900337

Country of ref document: EP

Kind code of ref document: A1