CN106683703B - 一种数据读取方法、集成电路及芯片 - Google Patents
一种数据读取方法、集成电路及芯片 Download PDFInfo
- Publication number
- CN106683703B CN106683703B CN201710154782.8A CN201710154782A CN106683703B CN 106683703 B CN106683703 B CN 106683703B CN 201710154782 A CN201710154782 A CN 201710154782A CN 106683703 B CN106683703 B CN 106683703B
- Authority
- CN
- China
- Prior art keywords
- nvm
- burn
- area
- value
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000001514 detection method Methods 0.000 claims abstract description 84
- 230000001960 triggered effect Effects 0.000 claims description 13
- 230000002159 abnormal effect Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
- G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
Abstract
本发明公开了一种数据读取方法、集成电路及芯片，集成电路包括：低电压检测逻辑电路和NVM控制器，在NVM控制器从NVM读取数据之前，低电压检测逻辑电路会首先从NVM的预烧区域读取预烧区域返回值，通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等，确定NVM的供电电压是否正常，并且只有在预烧区域返回值和目标预烧值相等时，即NVM的供电电压正常时，NVM控制器才会从NVM内读取数据。由此可知，本发明是在确定NVM的供电电压正常后，才读取NVM内的数据，因此，能够有效保证读取NVM的数据的稳定性，避免因NVM的供电电压处于非正常状态所带来的读取数据不稳定的问题。
Description
技术领域
本发明涉及集成电路技术领域，更具体的说，涉及一种数据读取方法、集成电路及芯片。
背景技术
NVM(NonVolatile Memory，非易失存储器)是一种具有非易失、按字节存取、存储密度高、低能耗、读写性能接近DRAM(Dynamic Random Access Memory，动态随机存取存储器)的存储器，广泛应用于SOC(System on Chip，)设计中，用于存储系统配置信息、数据以及可执行代码，担当着系统不可缺少的角色。
NVM作为存储逻辑单元，其供电电压的稳定性直接影响从NVM中读取数据的稳定性，尤其是当NVM的供电电压低于其规格书所要求的最低阈值时，NVM可能会因为供电电压不足导致读取的数据仍为初始值。例如，OTP(One-time Password，动态口令)单元的初始值是0，成功烧写至NVM后变成1，但是当NVM工作在较低供电电压时，从NVM读取出的数据可能就会变成0。
综上，如何提供一种集成电路保证读取NVM内数据的稳定性，抵御非正常供电电压所带来的读取数据不稳定的问题是本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此，本发明公开一种数据读取方法、集成电路及芯片，以实现对NVM内数据读取的稳定性，避免因NVM处于非正常供电电压带来的读取数据不稳定的问题。
一种数据读取方法，所述方法包括：
当接收到读取NVM内数据请求时，从所述NVM预先设置的预烧区域读取预烧区域返回值，其中，所述预烧区域为所述NVM内对低供电电压敏感的存储空间，所述预烧区域返回值为从所述预烧区域读取的值；
当所述预烧区域返回值等于目标预烧值时，生成第一控制信号，并将所述第一控制信号输出至NVM控制器，控制所述NVM控制器从所述NVM内读取数据，其中，所述目标预烧值为预先烧写到所述预烧区域的值。
优选的，还包括：
当所述预烧区域返回值不等于所述目标预烧值时，生成第二控制信号，并将所述第二控制信号输出至芯片保护部件，控制所述芯片保护部件触发芯片进入自我保护模式。
优选的，还包括：
当所述预烧区域返回值不等于所述目标预烧值时，生成第三控制信号，并将所述第三控制信号输出至所述NVM控制器，所述第三控制信号用于控制所述NVM控制器禁止读取所述NVM内的数据。
优选的，所述控制所述芯片保护部件触发芯片进入自我保护模式包括：
控制所述芯片保护部件触发系统级芯片SoC复位；或，
在不触发所述SoC复位的情况下，控制所述芯片进入安全模式，以使外部仅能侦测到NVM低电压的错误信息。
一种低电压检测逻辑电路所述低电压检测逻辑电路分别与NVM、NVM控制器以及芯片保护部件连接，所述低电压检测逻辑电路包括：
读取单元，用于当接收到读取所述NVM内数据请求时，从所述NVM预先设置的预烧区域读取预烧区域返回值，其中，所述预烧区域为所述NVM内对低供电电压敏感的存储空间，所述预烧区域返回值为从所述预烧区域读取的值；
第一控制单元，用于当所述预烧区域返回值等于目标预烧值时，生成第一控制信号，并将所述第一控制信号输出至NVM控制器，控制所述NVM控制器从所述NVM内读取数据，其中，所述目标预烧值为预先烧写到所述预烧区域的值。
优选的，还包括：
第二控制单元，用于当所述预烧区域返回值不等于所述目标预烧值时，生成第二控制信号，并将所述第二控制信号输出至芯片保护部件，控制所述芯片保护部件触发芯片进入自我保护模式。
优选的，还包括：
第三控制单元，用于当所述预烧区域返回值不等于所述目标预烧值时，生成第三控制信号，并将所述第三控制信号输出至所述NVM控制器，所述第三控制信号用于控制所述NVM控制器禁止读取所述NVM内的数据。
优选的，所述预烧区域为与NVM供电电源的偏移量超过第一偏移量的存储空间。
优选的，所述预烧区域存储的目标预烧值为与初始值相反的值。
优选的，所述预烧区域为1个或多个。
一种集成电路，包括：NVM控制器、以及上述所述的低电压检测逻辑电路；
所述NVM控制器的第一输入端与所述低电压检测逻辑电路的第一信号控制端连接，所述NVM控制器的第二输入端与NVM连接，所述NVM控制器用于在所述低电压检测逻辑电路判定从所述NVM预先设置的预烧区域读取的预烧区域返回值等于目标预烧值时，根据所述低电压检测逻辑电路生成的第一控制信号，从所述NVM内读取数据；在所述低电压检测逻辑电路判定所述预烧区域返回值不等于所述目标预烧值时，接收所述低电压检测逻辑电路生成的第三控制信号，所述第三控制信号用于控制所述NVM控制器禁止读取所述NVM内的数据；
其中，所述目标预烧值为预先烧写到所述预烧区域的值，所述预烧区域为所述NVM内对低供电电压敏感的存储空间。
优选的，还包括：芯片保护部件；
所述芯片保护部件的输入端与所述低电压检测逻辑电路的第二信号控制端连接，所述芯片保护部件用于在所述低电压检测逻辑电路判定所述预烧区域返回值不等于所述目标预烧值时，根据所述低电压检测逻辑电路生成的第二控制信号，触发芯片进入自我保护模式。
一种芯片，包括：上述所述的集成电路。
一种芯片，包括：上述所述的集成电路，以及与所述集成电路连接的NVM，其中，所述NVM预先设置有对低供电电压敏感的预烧区域，所述预烧区域内预先烧写有目标预烧值。
从上述的技术方案可知，本发明公开了一种数据读取方法、集成电路及芯片，集成电路包括：低电压检测逻辑电路和NVM控制器，在NVM控制器从NVM读取数据之前，低电压检测逻辑电路会首先从NVM的预烧区域读取预烧区域返回值，通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等，确定NVM的供电电压是否正常，并且只有在预烧区域返回值和目标预烧值相等时，即NVM的供电电压正常时，NVM控制器才会从NVM内读取数据。由此可知，本发明是在确定NVM的供电电压正常后，才读取NVM内的数据，因此，能够有效保证读取NVM的数据的稳定性，避免因NVM的供电电压处于非正常状态所带来的读取数据不稳定的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据公开的附图获得其他的附图。
图1为本发明实施例公开的一种数据读取方法的方法流程图；
图2为本发明实施例公开的一种NVM中预烧区域界定示意图；
图3为本发明实施例公开的另一种数据读取方法的方法流程图；
图4为本发明实施例公开的另一种数据读取方法的方法流程图；
图5为本发明实施例公开的一种低电压检测逻辑电路的结构示意图；
图6为本发明实施例公开的另一种低电压检测逻辑电路的结构示意图；
图7为本发明实施例公开的一种集成电路的电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种数据读取方法、集成电路及芯片，以实现对NVM内数据读取的稳定性，避免因NVM处于非正常供电电压带来的读取数据不稳定的问题。
参见图1，本发明实施例公开的一种数据读取方法的方法流程图，该方法应用于低电压检测逻辑电路，所述方法包括步骤：
步骤S101、当接收到读取NVM内数据请求时，从所述NVM预先设置的预烧区域读取预烧区域返回值；
其中，所述预烧区域为所述NVM内对低供电电压敏感的存储空间。
具体的，NVM(NonVolatile Memory，非易失存储器)是一种具有非易失、按字节存取、存储密度高、低能耗、读写性能接近DRAM的存储器，本实施例中，将NVM存储单元中对低供电电压最为敏感的存储空间作为预烧区域。根据NVM的存储特性可知，NVM存储单元中不同的地址空间对于供电电压的敏感程度有所区别，本专利的申请人经过研究发现，距离NVM的供电电源比较远的存储单元相比距离NVM的供电电源近的存储单元，更容易在低电压供电的情况下出现数据读取出错的情况，因此，在实际应用中，可以将与NVM供电电源的偏移量超过第一偏移量的存储空间作为预烧区域。如图2所示，斜线部分所示的阵列块2即为预烧区域，而空白区域所示的阵列块1表示的普通数据存储区域则用于存储数据，当需要对NVM内的数据进行操作时，可通过NVM接口以及操作控制逻辑实现对数据的处理。
需要说明的是，预烧区域不局限于一个，在不影响NVM性能的情况下，可以在NVM内选取多个低电压敏感区域作为预烧区域，每个预烧区域均为与NVM供电电源的偏移量超过第一偏移量的存储空间，第一偏移量的数值具体依据实际需要而定。
其中，在实际应用中，也可以根据NVM的研发人员确定该NVM的预烧区域。
为方便理解，本发明还公开了几种低电压检测逻辑电路接收读取NVM内数据请求的应用场景，也即触发低电压检测逻辑电路检测NVM的供电电压的应用场景，包括：
(1)在芯片启动过程中，当芯片中的电路系统需要从NVM中读取系统配置信息以完成系统的配置时，会触发低电压检测逻辑电路检测NVM的供电电压；
(2)当芯片完成启动后，电路系统由于应用需求需要触发NVM控制器从NVM中读取敏感信息时，会触发低电压检测逻辑电路检测NVM的供电电压；
(3)假设芯片中存在加解密模块，而所有的密钥存储于NVM中时，当需要从NVM中读取密钥时，会触发低电压检测逻辑电路11检测NVM的供电电压。
步骤S102、判断所述预烧区域返回值是否等于目标预烧值，如果是，则执行步骤S103；
具体的，目标预烧值为预先烧写到NVM的预烧区域的值，而预烧区域返回值为从NVM的预烧区域读取的值，当NVM的供电电压正常时，NVM处于稳定状态，在这种情况下，从NVM的预烧区域读取的预烧区域返回值与预先烧写到预烧区域的目标烧写值相等；反之，当NVM的供电电压为非正常供电电压(即NVM11的供电电压低于最低电压阈值)时，NVM处于不稳定状态，在这种情况下，从NVM的预烧区域读取的预烧区域返回值会与预先烧写到预烧区域的目标烧写值不相等。
其中，目标预烧值的设定依据为：目标预烧值的选取基于NVM内存储单元的结构特性，如果存储单元的结构特性决定了NVM在低供电电压条件下，无论存储值高还是低，都会被误认为时初始值，因此，目标预烧值的设定可选用与初始值相反的值，例如，假设默认的初始值为1‘b0，则目标预烧值可以设定为1’b1；假设默认的初始值为1‘b1，则目标预烧值可以设定为1’b0。
步骤S103、生成第一控制信号，并将所述第一控制信号输出至NVM控制器，控制所述NVM控制器从所述NVM内读取数据。
其中，预烧区域返回值相比目标烧写值而言，只要出现比特错误，则判定预烧区域返回值不等于目标预烧值。
目标预烧值的字节总数包括但不局限于4*N(N≥1)个，在满足系统性能的前提下，可以选取1～4*N(N≥1)中的任意个数。
综上可知，本发明公开的数据读取方法，在NVM控制器从NVM读取数据之前，低电压检测逻辑电路会首先从NVM的预烧区域读取预烧区域返回值，通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等，确定NVM的供电电压是否正常，并且只有在预烧区域返回值和目标预烧值相等时，即NVM的供电电压正常时，NVM控制器才会从NVM内读取数据。由此可知，本发明是在确定NVM的供电电压正常后，才读取NVM内的数据，因此，能够有效保证读取NVM的数据的稳定性，避免因NVM的供电电压处于非正常状态所带来的读取数据不稳定的问题。
为抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击，当低电压检测逻辑电路判定读取的预烧区域返回值不等于目标预烧值时，低电压检测逻辑电路控制所述芯片保护部件触发芯片进入自我保护模式。
因此，为进一步优化上述实施例，如图3所示，本发明一实施例公开的另一种数据读取方法的方法流程图，在图1所示实施例的基础上，还包括步骤：
步骤S104、当所述预烧区域返回值不等于所述目标预烧值时，生成第二控制信号，并将所述第二控制信号输出至芯片保护部件，控制所述芯片保护部件触发芯片进入自我保护模式。
从上述论述可知，当芯片保护部件触发芯片进入自我保护模式后，芯片能够抵御黑客针对NVM处于非稳定状态时的攻击，而芯片的自我保护模式在触发SoC复位或是不触发SoC复位的情况下均能实现，因此，上述实施例中，步骤S104控制所述芯片保护部件触发芯片进入自我保护模式的过程，具体可以包括：
控制所述芯片保护部件触发SoC(System on Chip，系统级芯片)复位；或，
在不触发所述SoC复位的情况下，控制所述芯片进入安全模式，以使外部仅能侦测到NVM低电压的错误信息。
为抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击，当低电压检测逻辑电路判定读取的预烧区域返回值不等于目标预烧值时，还需控制所述NVM控制器禁止读取所述NVM内数据的操作。
因此，为进一步优化上述实施例，如图4所示，本发明一实施例公开的另一种数据读取方法的方法流程图，在图1所示实施例的基础上，还包括步骤：
步骤S105、当所述预烧区域返回值不等于所述目标预烧值时，生成第三控制信号，并将所述第三控制信号输出至所述NVM控制器，所述第三控制信号用于控制所述NVM控制器禁止读取所述NVM内的数据。
需要说明的是，在实际应用中，为抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击，当低电压检测逻辑电路判定读取的预烧区域返回值不等于目标预烧值时，在控制所述芯片保护部件触发芯片进入自我保护模式的同时，还可以控制所述NVM控制器禁止读取所述NVM内的数据的操作。
综上可知，本发明公开的数据读取方法，在NVM控制器从NVM读取敏感数据之前，低电压检测逻辑电路会首先从NVM的预烧区域读取预烧区域返回值，通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等，确定NVM的供电电压是否正常，并且只有在预烧区域返回值和目标预烧值相等时，即NVM的供电电压正常时，NVM控制器才会从NVM内读取敏感数据，反之，芯片保护部件会触发芯片进入自我保护模式，同时NVM控制器读取NVM内敏感数据的操作也会被禁止。由此可知，本发明是在确定NVM的供电电压正常后，才读取NVM内的敏感数据，因此，能够有效保证读取NVM的敏感数据的稳定性，避免因NVM的供电电压处于非正常状态所带来的读取数据不稳定的问题。
与上述方法实施例相对应，本发明还公开了一种低电压检测逻辑电路。
参见图5，本发明实施例公开的一种低电压检测逻辑电路的结构示意图，低电压检测逻辑电路11分别与NVM10、NVM控制器12连接，低电压检测逻辑电路11包括：
读取单元111，用于当接收到读取NVM10内数据请求时，从所述NVM10预先设置的预烧区域读取预烧区域返回值；
其中，所述预烧区域为所述NVM10内对低供电电压敏感的存储空间，根据NVM的存储特性可知，NVM存储单元中不同的地址空间对于供电电压的敏感程度有所区别，本专利的申请人经过研究发现，距离NVM的供电电源比较远的存储单元相比距离NVM的供电电源近的存储单元，更容易在低电压供电的情况下出现数据读取出错的情况，因此，在实际应用中，可以将与NVM供电电源的偏移量超过第一偏移量的存储空间作为预烧区域。
需要说明的是，预烧区域不局限于一个，在不影响NVM性能的情况下，可以在NVM内选取多个低电压敏感区域作为预烧区域，每个预烧区域均为与NVM供电电源的偏移量超过第一偏移量的存储空间，第一偏移量具体数值依据实际需要而定。
其中，在实际应用中，也可以根据NVM的研发人员确定该NVM的预烧区域。
第一控制单元112，用于当所述预烧区域返回值等于目标预烧值时，生成第一控制信号，并将所述第一控制信号输出至NVM控制器12，控制所述NVM控制器12从所述NVM10内读取数据。
其中，NVM控制器12是一种位于芯片内部，用于读取NVM10数据的部件。
目标预烧值的设定依据为：目标预烧值的选取基于NVM内存储单元的结构特性，如果存储单元的结构特性决定了NVM在低供电电压条件下，无论存储值高还是低，都会被误认为时初始值，因此，目标预烧值的设定可选用与初始值相反的值，例如，假设默认的初始值为1‘b0，则目标预烧值可以设定为1’b1；假设默认的初始值为1‘b1，则目标预烧值可以设定为1’b0。
综上可知，本发明公开的低电压检测逻辑电路11，在NVM控制器12从NVM10读取数据之前，低电压检测逻辑电路11会首先从NVM10的预烧区域读取预烧区域返回值，通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等，确定NVM10的供电电压是否正常，并且只有在预烧区域返回值和目标预烧值相等时，即NVM10的供电电压正常时，NVM控制器12才会从NVM10内读取数据。由此可知，本发明是在确定NVM10的供电电压正常后，才读取NVM10内的数据，因此，能够有效保证读取NVM10的数据的稳定性，避免因NVM10的供电电压处于非正常状态所带来的读取数据不稳定的问题。
为进一步优化上述实施例，参见图6，本发明另一实施例公开的一种低电压检测逻辑电路的结构示意图，在图5所示实施例的基础上，低电压检测逻辑电路还可以包括：
第二控制单元113，用于当所述预烧区域返回值不等于所述目标预烧值时，生成第二控制信号，并将所述第二控制信号输出至芯片保护部件13，控制所述芯片保护部件13触发芯片进入自我保护模式。
从上述论述可知，当芯片保护部件13触发芯片进入自我保护模式后，芯片能够抵御黑客针对NVM处于非稳定状态时的攻击，而芯片的自我保护模式在触发SoC复位或是不触发SoC复位的情况下均能实现，因此，上述实施例中，第二控制单元53控制所述芯片保护部件13触发芯片进入自我保护模式的过程，具体可以包括：
控制所述芯片保护部件13触发SoC(System on Chip，系统级芯片)复位；或，
在不触发所述SoC复位的情况下，控制所述芯片进入安全模式，以使外部仅能侦测到NVM低电压的错误信息。
为抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击，当低电压检测逻辑电路11判定读取的预烧区域返回值不等于目标预烧值时，还需控制所述NVM控制器12禁止读取所述NVM10内的数据的操作。
因此，低电压检测逻辑电路还可以包括：
第三控制单元114，用于当所述预烧区域返回值不等于所述目标预烧值时，生成第三控制信号，并将所述第三控制信号输出至所述NVM控制器12，所示第三控制信号用于控制所述NVM控制器12禁止读取所述NVM10内的数据。
需要说明的是，在实际应用中，为抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击，当低电压检测逻辑电路判定读取的预烧区域返回值不等于目标预烧值时，可以同时控制第二控制单元113控制所述芯片保护部件触发芯片进入自我保护模式，以及第三控制单元114控制所述NVM控制器12禁止读取所述NVM10内的数据。
综上可知，本发明公开的低电压检测逻辑电路11，在NVM控制器12从NVM10读取数据之前，低电压检测逻辑电路11会首先从NVM10的预烧区域读取预烧区域返回值，通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等，确定NVM10的供电电压是否正常，并且只有在预烧区域返回值和目标预烧值相等时，即NVM10的供电电压正常时，NVM控制器12才会从NVM10内读取数据，反之，芯片保护部件13会触发芯片进入自我保护模式，同时控制NVM控制器12禁止读取NVM10内的数据。由此可知，本发明是在确定NVM10的供电电压正常后，才读取NVM10内的数据，因此，能够有效保证读取NVM10的数据的稳定性，避免因NVM10的供电电压处于非正常状态所带来的读取数据不稳定的问题。
为方便理解，本发明还公开了几种低电压检测逻辑电路11接收读取NVM10内数据请求的应用场景，也即触发低电压检测逻辑电路11检测NVM10的供电电压的应用场景，包括：
(1)在芯片启动过程中，当芯片中的电路系统需要从NVM10中读取系统配置信息以完成系统的配置时，会触发低电压检测逻辑电路11检测NVM10的供电电压；
(2)当芯片完成启动后，电路系统由于应用需求需要触发NVM控制器12从NVM10中读取敏感信息时，会触发低电压检测逻辑电路11检测NVM10的供电电压；
(3)假设芯片中存在加解密模块，而所有的密钥存储于NVM10中时，当需要从NVM10中读取密钥时，会触发低电压检测逻辑电路11检测NVM10的供电电压。
当低电压检测逻辑电路11在上述三个情形下触发后，首先电路系统进入从NVM10中读取系统配置信息、密钥或其他敏感信息的预备状态；然后低电压检测逻辑电路11从预烧区域读取预烧区域返回值，判断预烧区域返回值是否等于目标预烧值；若所述预烧区域返回值等于所述目标预烧值，则生成第一控制信号，并将所述第一控制信号输出至NVM控制器12，控制所述NVM控制器12从所述NVM内读取系统配置信息、密钥或其他敏感信息；若所述预烧区域返回值不等于所述目标预烧值，则生成第二控制信号和第三控制信号，并将所述第二控制信号输出至芯片保护部件13，控制所述芯片保护部件13触发芯片进入自我保护模式，将所述第三控制信号输出至所述NVM控制器12，所述第三控制信号用于控制所述NVM控制器12禁止读取所述NVM内的系统配置信息、密钥或其他敏感信息。
参见图7，本发明还公开了一种集成电路的电路图，该集成电路包括：NVM控制器12以及上述的低电压检测逻辑电路11；
所述NVM控制器12的第一输入端与所述低电压检测逻辑电路11的第一信号控制端连接，所述NVM控制器12的第二输入端与NVM10连接，所述NVM控制器12用于在所述低电压检测逻辑电路11判定从所述NVM10预先设置的预烧区域读取的预烧区域返回值等于目标预烧值时，根据所述低电压检测逻辑电路生成的第一控制信号，从所述NVM10内读取数据；在所述低电压检测逻辑电路11判定所述预烧区域返回值不等于所述目标预烧值时，接收所述低电压检测逻辑电路11生成的第三控制信号，所述第三控制信号用于控制所述NVM控制器12禁止读取所述NVM10内的数据；
其中，所述目标预烧值为预先烧写到所述预烧区域的值，所述预烧区域为所述NVM10内对低供电电压敏感的存储空间。
需要说明的是，低电压检测逻辑电路11的具体工作原理，请参见上述实施例，此次不再赘述。
为抵御黑客针对NVM处于非稳定状态时的攻击，避免黑客绕开系统控制对芯片实施攻击，当低电压检测逻辑电路11判定读取的预烧区域返回值不等于目标预烧值时，还可以控制芯片保护部件13触发芯片进入自我保护模式。
因此，为进一步优化上述实施例，在上述实施例的基础上，集成电路还可以包括：芯片保护部件13；
所述芯片保护部件13的输入端与所述低电压检测逻辑电路11的第二信号控制端连接，所述芯片保护部件13用于在所述低电压检测逻辑电路11判定所述预烧区域返回值不等于所述目标预烧值时，根据所述低电压检测逻辑电路11生成的第二控制信号，触发芯片进入自我保护模式。
从上述论述可知，当芯片保护部件13触发芯片进入自我保护模式后，芯片能够抵御黑客针对NVM处于非稳定状态时的攻击，而芯片的自我保护模式在触发SoC复位或是不触发SoC复位的情况下均能实现，因此，当低电压检测逻辑电路11控制所述芯片保护部件13触发芯片进入自我保护模式的过程，具体可以包括：
控制所述芯片保护部件13触发SoC(System on Chip，系统级芯片)复位；或，
在不触发所述SoC复位的情况下，控制所述芯片进入安全模式，以使外部仅能侦测到NVM低电压的错误信息。
综上可知，本发明公开的集成电路，在NVM控制器12从NVM10读取数据之前，低电压检测逻辑电路11会首先从NVM10的预烧区域读取预烧区域返回值，通过比较预烧区域返回值和预先烧写到预烧区域的目标预烧值是否相等，确定NVM10的供电电压是否正常，并且只有在预烧区域返回值和目标预烧值相等时，即NVM10的供电电压正常时，NVM控制器12才会从NVM10内读取数据，反之，芯片保护部件13会触发芯片进入自我保护模式，同时控制NVM控制器12禁止读取NVM10内的数据。由此可知，本发明是在确定NVM10的供电电压正常后，才读取NVM10内的数据，因此，能够有效保证读取NVM10的数据的稳定性，避免因NVM10的供电电压处于非正常状态所带来的读取数据不稳定的问题。
本领域技术人员可以理解的是，芯片是由集成电路构成的，而NVM10既可以位于芯片外部，也可以位于芯片内部，因此，在上述实施例的基础上，本发明还提供了两种芯片，第一种芯片集成有上述实施例中的集成电路，但并没有集成NVM10；第二种芯片同时集成有上述实施例中的集成电路和NVM10，其中，NVM10与集成电路连接，NVM10预先设置有对低供电电压敏感的预烧区域，所述预烧区域内预先烧写有目标预烧值。
需要说明的是，在芯片量产阶段或者使测试阶段，通过NVM专有测试口将目标预烧值成功烧入到NVM10的预烧区域后，还需对该预烧区域加以写保护，避免NVM10在正常的功能模式下，因CPU(Central Processing Unit，中央处理器)的错误烧写改写预烧区域的目标预烧值。
为方便理解，本发明还提供了几种触发低电压检测逻辑电路11检测NVM10的供电电压的应用场景，包括：
(1)在芯片启动过程中，当芯片中的电路系统需要从NVM10中读取系统配置信息以完成系统的配置时，会触发低电压检测逻辑电路11检测NVM10的供电电压；
(2)当芯片完成启动后，电路系统由于应用需求需要触发NVM控制器12从NVM10中读取敏感信息时，会触发低电压检测逻辑电路11检测NVM10的供电电压；
(3)假设芯片中存在加解密模块，而所有的密钥存储于NVM10中时，当需要从NVM10中读取密钥时，会触发低电压检测逻辑电路11检测NVM10的供电电压。
当低电压检测逻辑电路11在上述三个情形下触发后，首先电路系统进入从NVM10中读取系统配置信息、密钥或其他敏感信息的预备状态；然后低电压检测逻辑电路11从预烧区域读取预烧区域返回值，判断预烧区域返回值是否等于目标预烧值；若所述预烧区域返回值等于所述目标预烧值，则生成第一控制信号，并将所述第一控制信号输出至NVM控制器，控制所述NVM控制器从所述NVM内读取系统配置信息、密钥或其他敏感信息；若所述预烧区域返回值不等于所述目标预烧值，则生成第二控制信号和第三控制信号，并将所述第二控制信号输出至芯片保护部件13，控制所述芯片保护部件13触发芯片进入自我保护模式，将所述第三控制信号输出至所述NVM控制器12，所述第三控制信号用于控制所述NVM控制器12禁止读取所述NVM内的系统配置信息、密钥或其他敏感信息。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (14)
1.一种数据读取方法，其特征在于，所述方法包括：
当接收到读取NVM内数据请求时，从所述NVM预先设置的预烧区域读取预烧区域返回值，其中，所述预烧区域为所述NVM内对低供电电压敏感的存储空间，所述预烧区域返回值为从所述预烧区域读取的值；
当所述预烧区域返回值等于目标预烧值时，生成第一控制信号，并将所述第一控制信号输出至NVM控制器，控制所述NVM控制器从所述NVM内读取数据，其中，所述目标预烧值为预先烧写到所述预烧区域的值。
2.根据权利要求1所述的数据读取方法，其特征在于，还包括：
当所述预烧区域返回值不等于所述目标预烧值时，生成第二控制信号，并将所述第二控制信号输出至芯片保护部件，控制所述芯片保护部件触发芯片进入自我保护模式。
3.根据权利要求1所述的数据读取方法，其特征在于，还包括：
当所述预烧区域返回值不等于所述目标预烧值时，生成第三控制信号，并将所述第三控制信号输出至所述NVM控制器，所述第三控制信号用于控制所述NVM控制器禁止读取所述NVM内的数据。
4.根据权利要求2所述的数据读取方法，其特征在于，所述控制所述芯片保护部件触发芯片进入自我保护模式包括：
控制所述芯片保护部件触发系统级芯片SoC复位；或，
在不触发所述SoC复位的情况下，控制所述芯片进入安全模式，以使外部仅能侦测到NVM低电压的错误信息。
5.一种低电压检测逻辑电路，其特征在于，所述低电压检测逻辑电路分别与NVM、NVM控制器以及芯片保护部件连接，所述低电压检测逻辑电路包括：
读取单元，用于当接收到读取所述NVM内数据请求时，从所述NVM预先设置的预烧区域读取预烧区域返回值，其中，所述预烧区域为所述NVM内对低供电电压敏感的存储空间，所述预烧区域返回值为从所述预烧区域读取的值；
第一控制单元，用于当所述预烧区域返回值等于目标预烧值时，生成第一控制信号，并将所述第一控制信号输出至NVM控制器，控制所述NVM控制器从所述NVM内读取数据，其中，所述目标预烧值为预先烧写到所述预烧区域的值。
6.根据权利要求5所述的低电压检测逻辑电路，其特征在于，还包括：
第二控制单元，用于当所述预烧区域返回值不等于所述目标预烧值时，生成第二控制信号，并将所述第二控制信号输出至芯片保护部件，控制所述芯片保护部件触发芯片进入自我保护模式。
7.根据权利要求5所述的低电压检测逻辑电路，其特征在于，还包括：
第三控制单元，用于当所述预烧区域返回值不等于所述目标预烧值时，生成第三控制信号，并将所述第三控制信号输出至所述NVM控制器，所述第三控制信号用于控制所述NVM控制器禁止读取所述NVM内的数据。
8.根据权利要求5所述的低电压检测逻辑电路，其特征在于，所述预烧区域为与NVM供电电源的偏移量超过第一偏移量的存储空间。
9.根据权利要求5所述的低电压检测逻辑电路，其特征在于，所述预烧区域存储的目标预烧值为与初始值相反的值。
10.根据权利要求5所述的低电压检测逻辑电路，其特征在于，所述预烧区域为1个或多个。
11.一种集成电路，其特征在于，包括：NVM控制器、以及权利要求5-10任意一项所述的低电压检测逻辑电路；
所述NVM控制器的第一输入端与所述低电压检测逻辑电路的第一信号控制端连接，所述NVM控制器的第二输入端与NVM连接，所述NVM控制器用于在所述低电压检测逻辑电路判定从所述NVM预先设置的预烧区域读取的预烧区域返回值等于目标预烧值时，根据所述低电压检测逻辑电路生成的第一控制信号，从所述NVM内读取数据；在所述低电压检测逻辑电路判定所述预烧区域返回值不等于所述目标预烧值时，接收所述低电压检测逻辑电路生成的第三控制信号，所述第三控制信号用于控制所述NVM控制器禁止读取所述NVM内的数据；
其中，所述目标预烧值为预先烧写到所述预烧区域的值，所述预烧区域为所述NVM内对低供电电压敏感的存储空间。
12.根据权利要求11所述的集成电路，其特征在于，还包括：芯片保护部件；
所述芯片保护部件的输入端与所述低电压检测逻辑电路的第二信号控制端连接，所述芯片保护部件用于在所述低电压检测逻辑电路判定所述预烧区域返回值不等于所述目标预烧值时，根据所述低电压检测逻辑电路生成的第二控制信号，触发芯片进入自我保护模式。
13.一种芯片，其特征在于，包括：权利要求11或12任意一项所述的集成电路。
14.一种芯片，其特征在于，包括：权利要求11或12任意一项所述的集成电路，以及与所述集成电路连接的NVM，其中，所述NVM预先设置有对低供电电压敏感的预烧区域，所述预烧区域内预先烧写有目标预烧值。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710154782.8A CN106683703B (zh) | 2017-03-15 | 2017-03-15 | 一种数据读取方法、集成电路及芯片 |
| PCT/CN2017/106699 WO2018166201A1 (zh) | 2017-03-15 | 2017-10-18 | 数据读取方法、低电压检测逻辑电路、集成电路和芯片 |
| US16/486,376 US10811106B2 (en) | 2017-03-15 | 2017-10-18 | Data reading method, low voltage detection logic circuit, integrated circuit and chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710154782.8A CN106683703B (zh) | 2017-03-15 | 2017-03-15 | 一种数据读取方法、集成电路及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106683703A CN106683703A (zh) | 2017-05-17 |
| CN106683703B true CN106683703B (zh) | 2023-09-15 |
Family
ID=58829145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710154782.8A Active CN106683703B (zh) | 2017-03-15 | 2017-03-15 | 一种数据读取方法、集成电路及芯片 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10811106B2 (zh) |
| CN (1) | CN106683703B (zh) |
| WO (1) | WO2018166201A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106683703B (zh) * | 2017-03-15 | 2023-09-15 | 珠海零边界集成电路有限公司 | 一种数据读取方法、集成电路及芯片 |
| CN114625385B (zh) * | 2022-03-17 | 2022-09-27 | 集睿致远(厦门)科技有限公司 | 一种芯片efuse数据烧写方法、装置及存储介质 |
| CN116049502A (zh) * | 2023-01-31 | 2023-05-02 | 广东中设智控科技股份有限公司 | 一种关于累计型工业仪表的读取数据处理方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009020845A1 (en) * | 2007-08-06 | 2009-02-12 | Sandisk Corporation | Enhanced write abort mechanism for non-volatile memory |
| CN103843067A (zh) * | 2011-09-21 | 2014-06-04 | 桑迪士克科技股份有限公司 | 用于非易失性存储器的片上动态读取 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4173297B2 (ja) * | 2001-09-13 | 2008-10-29 | 株式会社ルネサステクノロジ | メモリカード |
| US20040129954A1 (en) * | 2003-01-08 | 2004-07-08 | Yu-Ming Hsu | Embedded nonvolatile memory having metal contact pads |
| US8351263B2 (en) * | 2009-05-12 | 2013-01-08 | Infinite Memory Ltd. | Method circuit and system for operating an array of non-volatile memory (“NVM”) cells and a corresponding NVM device |
| CN101968840B (zh) | 2010-10-26 | 2012-09-26 | 杭州晟元芯片技术有限公司 | 一种基于电压检测和频率检测的芯片抗攻击方法 |
| US8780640B2 (en) * | 2011-12-02 | 2014-07-15 | Cypress Semiconductor Corporation | System and method to enable reading from non-volatile memory devices |
| US9142315B2 (en) * | 2012-07-25 | 2015-09-22 | Freescale Semiconductor, Inc. | Methods and systems for adjusting NVM cell bias conditions for read/verify operations to compensate for performance degradation |
| US8908464B2 (en) * | 2013-02-12 | 2014-12-09 | Qualcomm Incorporated | Protection for system configuration information |
| US9478292B2 (en) * | 2013-10-27 | 2016-10-25 | Sandisk Technologies Llc | Read operation for a non-volatile memory |
| JP2016157383A (ja) | 2015-02-26 | 2016-09-01 | 富士通株式会社 | 半導体集積回路装置、無線センサーネットワーク端末および半導体集積回路装置のメモリ制御方法 |
| CN106683703B (zh) | 2017-03-15 | 2023-09-15 | 珠海零边界集成电路有限公司 | 一种数据读取方法、集成电路及芯片 |
-
2017
- 2017-03-15 CN CN201710154782.8A patent/CN106683703B/zh active Active
- 2017-10-18 WO PCT/CN2017/106699 patent/WO2018166201A1/zh active Application Filing
- 2017-10-18 US US16/486,376 patent/US10811106B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009020845A1 (en) * | 2007-08-06 | 2009-02-12 | Sandisk Corporation | Enhanced write abort mechanism for non-volatile memory |
| CN101802923A (zh) * | 2007-08-06 | 2010-08-11 | 桑迪士克公司 | 用于非易失性存储器的增强型写中断机制 |
| CN103843067A (zh) * | 2011-09-21 | 2014-06-04 | 桑迪士克科技股份有限公司 | 用于非易失性存储器的片上动态读取 |
Non-Patent Citations (1)
| Title |
|---|
| 一种大规模闪存灵敏放大器的多相位预充方法;张君宇;张满红;霍宗亮;刘;刘阿鑫;刘明;;微电子学(05);第34-38页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US10811106B2 (en) | 2020-10-20 |
| WO2018166201A1 (zh) | 2018-09-20 |
| US20200234773A1 (en) | 2020-07-23 |
| CN106683703A (zh) | 2017-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101110994B1 (ko) | 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치 | |
| US7031188B2 (en) | Memory system having flash memory where a one-time programmable block is included | |
| US7466600B2 (en) | System and method for initiating a bad block disable process in a non-volatile memory | |
| CN106683703B (zh) | 一种数据读取方法、集成电路及芯片 | |
| TW201734879A (zh) | 以sram為基礎的認證電路 | |
| CN112507398B (zh) | 物理不可复制函数代码生成装置及其方法 | |
| JP2007073041A (ja) | 電圧グリッチ検出回路とその検出方法 | |
| CN109074850A (zh) | 向一次性编程数据提供安全性的系统和方法 | |
| US6883075B2 (en) | Microcontroller having embedded non-volatile memory with read protection | |
| US7398554B1 (en) | Secure lock mechanism based on a lock word | |
| JP2006127648A (ja) | 不揮発性記憶装置及び電子機器 | |
| TWI735403B (zh) | 積體電路以及保護積體電路的上電時序之方法 | |
| US6349057B2 (en) | Read protection circuit of nonvolatile memory | |
| US6996006B2 (en) | Semiconductor memory preventing unauthorized copying | |
| KR100632939B1 (ko) | 오티피 블록이 포함된 플래시 메모리를 갖는 메모리 시스템 | |
| JP4920680B2 (ja) | エラー注入によるアタックに対してメモリを保護する装置 | |
| CN106935266B (zh) | 从存储器中读取配置信息的控制方法、装置和系统 | |
| US20060236164A1 (en) | Automatic test entry termination in a memory device | |
| JP6832375B2 (ja) | 半導体集積回路をリバースエンジニアリングから保護する方法 | |
| US8208323B2 (en) | Method and apparatus for protection of non-volatile memory in presence of out-of-specification operating voltage | |
| JP2005050442A (ja) | 冗長メモリ回路 | |
| CN206639593U (zh) | 一种集成电路及芯片 | |
| TWI750073B (zh) | 具有保全功能的半導體裝置及其保全方法 | |
| JP2005078489A (ja) | マイクロコントローラ装置及びその制御方法 | |
| JP2007193913A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191030 Address after: Room 1001, No. 8, Lianshan lane, Jingshan Road, Jida, Xiangzhou District, Zhuhai City, Guangdong Province Applicant after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd. Applicant after: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI Address before: 519070 Guangdong city of Zhuhai Province Qianshan Applicant before: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |