JP5891274B2 - データ記憶装置とその異常電圧からの保護方法 - Google Patents

データ記憶装置とその異常電圧からの保護方法 Download PDF

Info

Publication number
JP5891274B2
JP5891274B2 JP2014162080A JP2014162080A JP5891274B2 JP 5891274 B2 JP5891274 B2 JP 5891274B2 JP 2014162080 A JP2014162080 A JP 2014162080A JP 2014162080 A JP2014162080 A JP 2014162080A JP 5891274 B2 JP5891274 B2 JP 5891274B2
Authority
JP
Japan
Prior art keywords
supply voltage
predetermined range
flash memory
storage device
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014162080A
Other languages
English (en)
Other versions
JP2015036988A (ja
Inventor
▲いつ▼華 包
▲いつ▼華 包
Original Assignee
慧榮科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW102148612A external-priority patent/TWI482161B/zh
Application filed by 慧榮科技股▲分▼有限公司 filed Critical 慧榮科技股▲分▼有限公司
Publication of JP2015036988A publication Critical patent/JP2015036988A/ja
Application granted granted Critical
Publication of JP5891274B2 publication Critical patent/JP5891274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F2003/0697Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers device management, e.g. handlers, drivers, I/O schedulers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

本発明は、メモリデバイスに適用されるアクセス制御方法に係り、特に、供給電圧のレベルに対応して、データ記憶装置を異常電圧から保護するデータ記憶装置の保護方法に関するものである。
フラッシュメモリは不揮発性データ記憶装置で、電気的手法を用いて、消去とプログラム化をする。NANDフラッシュメモリを例とすると、よく、メモリカード、USBフラッシュメモリデバイス、ソリッドステートデバイス、eMMC等に用いられる。
たとえば、NANDフラッシュメモリのようなフラッシュメモリは、複数のブロックを用いて、データを記憶し、また、浮遊ゲートトランジスタにより構成される。浮遊ゲートトランジスタの浮遊ゲートは、電子電荷を捕らえてデータを記憶する。しかし、フラッシュメモリの各種動作と各種環境パラメータのため、浮遊ゲートは電子電荷を損失し、読み取り、および、書き込みエラーを招く危険性がある。
本発明は、フラッシュメモリの各種動作と各種環境パラメータのために浮遊ゲートの電子電荷が損失することに起因する読み取りおよび書き込みエラーを防止することのできるデータ記憶装置およびその異常電圧からの保護方法を提供する。
本発明に係るデータ記憶装置は、フラッシュメモリ、電圧検出装置、および、コントローラーを備える。フラッシュメモリはデータを記憶する。電圧検出装置は、データ記憶装置への供給電圧を検出する。コントローラーは、ホストデバイスからのフラッシュメモリにデータを書き込む書き込みコマンドを受信し、供給電圧が所定範囲外であるとき、すなわち異常電圧であるとき、禁止モードを実行する。禁止モードにおいて、コントローラーは、ホストデバイスから受信した書き込みコマンドを無効にする。また、コントローラーは、ホストデバイスからのフラッシュメモリからデータを読み取る読み取りコマンドを受信し、禁止モードにおいては、ホストデバイスから受信されるその読み取りコマンドを無効にする。
また、供給電圧が所定範囲外であるとき、コントローラーは、さらに、警告信号を生成すると共に、警告信号をホストデバイスに送信して、フラッシュメモリへのアクセスを禁止する情報を表示する。一実施形態において、コントローラーは、所定の時間間隔で、電圧検出装置から現在の供給電圧を獲得し、獲得した供給電圧が所定範囲外であるときは禁止モードを有効にすると共に、読み取られた供給電圧が所定範囲内であるときは禁止モードを無効にする。
本発明は、さらに、フラッシュメモリのデータ記憶装置に適用される異常電圧からの保護方法を提供する。本発明の異常電圧からの保護方法は:データ記憶装置に供給される供給電圧が所定範囲外であるか判断する工程;および、供給電圧が所定範囲外であるとき、禁止モードを有効にして、ホストデバイスから受信されたフラッシュメモリにデータを書き込む少なくともひとつの書き込みコマンドを無効にする工程、を含む。また、本発明の異常電圧からの保護方法は、さらに、禁止モード中、フラッシュメモリからエータを読み取る少なくともひとつの読み取りコマンドを無効にする工程、を含む。
別の実施形態において、本発明のデータ記憶装置の異常電圧からの保護方法は、所定の時間間隔で、電圧判断装置を読み取り、現在の供給電圧を獲得する工程;供給電圧が所定範囲外であるとき、警告信号を生成する工程、および、警告信号をホストデバイスに送信して、フラッシュメモリへのアクセスを禁止する情報を表示する。また、読み取られた供給電圧が所定範囲内であるときは、禁止モードを無効にする。
本発明によれば、フラッシュメモリの各種動作と各種環境パラメータのために浮遊ゲートの電子電荷が損失することに起因する読み取り、および、書き込みエラーが改善され、こらのエラーが防止されたデータ記憶装置およびその異常電圧からの保護方法を提供することができる。
図1は、本発明の一実施形態の電子システムの構成を示す図である。 図2は、本発明の一実施形態のデータ記憶装置の異常電圧からの保護方法のフローチャートである。
本発明の一実施形態および利点を以下の詳細な説明に述べるが、この説明は本発明を限定するものではなく、本発明は請求項によって定められるものである。
図1は、本発明の一実施形態の電子システムの構成を示す図である。電子システム100は、ホストデバイス120、および、データ記憶装置140を備えている。データ記憶装置140は、コントローラー160、フラッシュメモリ180、および、電圧検出装置190を備えている。さらに、データ記憶装置140はホストデバイス120のコマンドに対応する動作を実行する。コントローラー160は、さらに、演算器162、不揮発性メモリ164(たとえば、ROM)、および、ランダムアクセスメモリ(RAM)165を含む。
なお、上記のホストデバイス120は、ネットワークや任意のインターフェイスを介して他の装置やユニット(データ記憶装置140を含む)に処理やサービス等を提供する演算処理装置を意味するものであって、パーソナルコンピュータ(PC)、メインフレーム、サーバー装置、ネットワーク制御装置等の種々の汎用コンピュータ、あるいは、それら汎用コンピュータや任意の特定用途の処理装置の中央処理装置(CPU)、算術論理演算装置(ALU)、制御装置等を含むものである。
不揮発性メモリ(ROM)164に記憶されるプログラムコードとデータはフェームウェアを構成し、演算器162により実行され、よって、コントローラー160は、ファームウェアにより、フラッシュメモリ180を制御する。たとえば、コントローラー160は、ホストデバイス120から受信されるコマンドにしたがって、フラッシュメモリ180にアクセスし、本発明の異常電圧からの保護方法を自動的に実行する。
フラッシュメモリ180は複数のブロックを有し、各ブロックは複数のページを含む。注意すべきことは、別の実施形態において、コントローラー160はさらに計時装置(図示しない)を含むが、これに限定されない。たとえば、コントローラー160は、別の装置から受信されるクロック信号、または、コントローラー160により生成されるクロック信号にしたがって、時間を計算する。
電圧検出装置190は供給電圧VDDを検出し、供給電圧VDDの変化に対応して電圧パラメータを生成する。注意すべきことは、この実施形態において、電圧検出装置190は、フラッシュメモリ180に提供される供給電圧VDDを検出することである。すなわち、フラッシュメモリ180の電力は供給電圧VDDにより供給され、フラッシュメモリ180は、供給電圧VDDによりデータにアクセスするが、これに限定されない。
別の実施形態において、電圧検出装置190は、さらに、コントローラー160に供給される供給電圧VDDを検出する。すなわち、コントローラー160の電源は供給電圧VDDにより供給され、コントローラー160は、供給電圧VDDにより、フラッシュメモリ180を有効にして、データにアクセスする。
別の実施形態において、電圧検出装置190は、さらに、フラッシュメモリ180に供給される供給電圧VDD、および、コントローラー160に供給される供給電圧VDDを検出し、フラッシュメモリ180とコントローラー160の供給電圧VDDは、異なる電源により提供され、それぞれ、異なる所定範囲を有する。
このほか、フラッシュメモリ180はさらに、電圧レベルの少なくともひとつの所定範囲に対応するパラメータを記憶し、電圧レベルの所定範囲は、フラッシュメモリ180が正常に供給電圧によりデータにアクセスできる範囲であるが、これに限定されない。
別の実施形態において、電圧レベルの所定範囲は、コントローラー160が、正常に、フラッシュメモリ180に対しデータを読み書きできる範囲である。
別の実施形態において、フラッシュメモリ180はさらに、複数の所定範囲に対応するパラメータを含み、コントローラー160は、さらに、キー、または、識別子にしたがって、所定範囲のひとつを選択し、選択される所定範囲を本発明に係る異常電圧から保護する所定範囲とする。当業者は、異なる供給電圧VDDでのフラッシュメモリの読み取りおよび書き込みエラー率にしたがって、所定範囲を決定することができる。注意すべきことは、一実施形態において、異なるベンダーとクライアントは異なるキーと識別子を有することである。
一実施形態において、コントローラー160は、供給電圧VDDにしたがって、禁止モードを有効にし、ホストデバイス120が、フラッシュメモリ180からデータを読み取り、または、フラッシュメモリ180にデータを書き込むのを無効にする。たとえば、コントローラー160はさらに、ホストデバイス120から、読み取りコマンド、または、書き込みコマンドを受信するように構成されており、読み取りコマンドはコントローラー160がフラッシュメモリ180からデータを読み取るのを有効にし、書き込みコマンドはコントローラー160がフラッシュメモリ180にデータを書き込むのを有効にするものであるが、供給電圧VDDが所定範囲外であるとき、コントローラー160は、禁止モードを実行する。。禁止モードにおいて、コントローラー160は、ホストデバイス120から受信される書き込みコマンドすべてを無効にするが、これに限定されない。禁止モードにおいて、コントローラー160はさらに、ホストデバイス120から受信される読み取りコマンドすべてを無効(無視)にする。
一実施形態において、供給電圧VDDが所定範囲外(高い、または、低い)であるとき、コントローラー160は、さらに、警告信号を生成すると共に、警告信号をホストデバイス120に送信して、フラッシュメモリ180のアクセスの禁止を表示するが、これに限定されない。
別の実施形態において、コントローラー160が、禁止モードで、書き込みコマンド、または、読み取りコマンドを受信する時、警告信号を生成すると共に、警告信号をホストデバイス120に送信して、フラッシュメモリ180のアクセスの禁止の情報を示す。たとえば、供給電圧VDDが所定範囲外(すなわち、禁止モード中)であるとき、コントローラー160は、ライトプロテクトモード(Pull WP)を有効にして、データをフラッシュメモリ180に書き込むのを禁止する。このほか、供給電圧VDDが所定範囲外(すなわち、禁止モード中)であるとき、コントローラー160は、さらに、ホストデバイス120から受信される読み取りコマンドを無視する。
このほか、別の実施形態において、書き込み電圧の所定範囲は、読み取り電圧の所定範囲と異なり、たとえば、一実施形態において、禁止モードは、読み取り禁止モードと書き込み禁止モードを含み、且つ、読み取り禁止モードと書き込み禁止モードは、異なる供給電圧VDDの所定範囲を有する。すなわち、読み取り禁止モードと書き込み禁止モードは、異なる供給電圧VDDに対応して、異なる時間で開始される。読み取り禁止モードは、ホストデバイス120が、フラッシュメモリ180からデータを読み取るのを無効にする。書き込み禁止モードはホストデバイス120が、フラッシュメモリ180にデータを書き込むのを無効にする。
さらに、コントローラー160は、所定の時間間隔で、電圧検出装置190を読み取り、現在の供給電圧の値を獲得すると共に、現在得られた供給電圧が所定範囲外であるか判断し、現在の得られた供給電圧が所定範囲外であるとき、禁止モードで動作する。読み取り禁止モードと書き込み禁止モードの実施形態において、コントローラー160はさらに、所定の時間間隔で、電圧検出装置190を読み取り、現在の供給電圧VDDの値を獲得すると共に、現在の得られた供給電圧VDDが、読み取り禁止モードに対応する所定範囲、および/または、書き込み禁止モードに対応する所定範囲外であるか判断すると共に、供給電圧VDDが、それぞれ、書き込み禁止モードに対応する所定範囲、および/または、読み取り禁止モードに対応する所定範囲外であるとき、フラッシュメモリ180は、読み取り禁止モード、および/または、書き込み禁止モードで動作する。
このほか、禁止モードにおいて、コントローラー160は、電圧検出装置190の読み取りを続行し、現在の供給電圧VDDの値を獲得すると共に、現在の供給電圧VDDが所定範囲外であるかどうか判断する。現在の供給電圧VDDが前記所定範囲外でない時、コントローラー160は禁止モードを終了する。
別の実施形態において、電圧検出装置190はさらに電圧比較器(図示しない)を有し、ハードウェア回路により、所定範囲の供給電圧VDDとスレショルド(最高レベルと最低レベル)を比較して、供給電圧VDDが、所定範囲の最高レベルより高い、または、所定範囲の最低レベルより低い時、決定信号を生成すると共に、決定信号をコントローラー160に送信する。コントローラー160が、供給電圧VDDが所定範囲外であることを示す決定信号を受信する時、コントローラー160は禁止モードで動作する。反対に、コントローラー160が、供給電圧VDDが前記所定範囲外でないことを示す決定信号を受信する時、コントローラー160は禁止モードをオフにする。
図2は、本発明の実施形態によるデータ記憶装置の異常電圧からの保護方法のフローチャートである。本発明の異常電圧からの保護方法は、図1のデータ記憶装置140に適用される。プロセスはステップS200から開始される。
ステップS200において、コントローラー160は電圧検出装置190を読み取り、現在の供給電圧VDDの値を獲得する。
次に、ステップS202において、コントローラー160は、現在の供給電圧VDDが所定範囲外であるかどうか判断する。現在の供給電圧VDDが所定範囲外であるとき、プロセスはステップS204に進む。供給電圧VDDが所定範囲外でないとき、プロセスはステップS208に進む。当業者は、異なる供給電圧VDDでのフラッシュメモリの読み取りおよび書き込みエラー率にしたがって、所定範囲を決定する。
次に、ステップS204において、コントローラー160は、禁止モードが既にオンであるか判断する。禁止モードが既にオンであるとき、プロセスはステップS212に進む。禁止モードがオンではない時、プロセスはステップS206に進む。
次に、ステップS206において、コントローラー160は、禁止モードに進入して、ホストデバイス120から受信される書き込みコマンドすべてを無効にする。注意すべきことは、別の実施形態による禁止モードにおいて、供給電圧VDDが所定範囲外にあるとき、コントローラー160はさらに、ホストデバイス120の読み取りコマンドすべてを無効にすることである。
一実施形態において、供給電圧VDDが所定範囲外であるとき、コントローラー160はさらに、警告信号を生成すると共に、警告信号をホストデバイス120に送信して、フラッシュメモリ180のアクセス禁止の情報を表示するが、これに限定されない。
別の実施形態において、コントローラー160が、禁止モードにおいて、書き込みコマンド、または、読み取りコマンドを受信するとき、警告信号を生成すると共に、ホストデバイス120に送信して、フラッシュメモリ180のアクセスの禁止の情報を表示する。たとえば、供給電圧VDDが所定範囲外であるとき、コントローラー160はライトプロテクトモード(Pull WP)を有効にして、フラッシュメモリ180中にデータを書き込むのを禁止する。このほか、供給電圧VDDが所定範囲外(すなわち、禁止モード中)であるとき、コントローラー160はさらに、ホストデバイス120から受信された読み取りコマンドを無視する。
ステップS208においては、コントローラー160は、禁止モードがオンであるか判断する。禁止モードがオンである時、プロセスはステップS210に進む。禁止モードがオンでない時、プロセスはステップS212に進む。
ステップS210においては、コントローラー160は禁止モードをオフにする。
次に、ステップS212において、コントローラー160は、所定の時間(期間)が既に経過したかどうか判断する。所定の時間が既に経過したとき、プロセスはステップS200に進み、コントローラー160は、電圧検出装置190の読み取りを続行して、現在の供給電圧VDDの値を獲得する。所定の時間がまで経過していないとき、コントローラー160は、所定の時間が既に経過したかの判断を続行する。
上述から分かるように、データ記憶装置140とその異常電圧からの保護方法は、供給電圧VDDにしたがって、ホストデバイスへのアクセスを制限する。
本発明の方法、または、特定の実施形態やその部分は、プログラムコードの形式で存在する。プログラムコードは、有形的表現媒体、たとえば、フロッピー(登録商標)ディスク、CD−ROM、ハードドライブ、または、その他の機器読み取り可能(たとえば、コンピュータ読み取り可能)記憶媒体に記憶される。プログラムコードがロードされ、機械、たとえば、コンピュータにより実行される時、この機械は、本発明の装置を実施する装置となる。プログラムコードは、また、ある伝送媒体、たとえば、電気配線、または、ケーブル、または、光ファイバー、または、その他の伝送形式で伝送され、プログラムコードが受信され、機械、たとえば、コンピュータにロード、および、実行されるとき、機械は開示方法を実行する装置となる。汎用プロセッサで実施される時、プログラムコードはプロセッサと結合して、アプリケーション特有のロジック回路に類似して動作する特定用途、特定目的の装置を提供する。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
100 電子システム
120 ホストデバイス
140 データ記憶装置
160 コントローラー
162 演算器
164 不揮発性メモリ(ROM)
165 ランダムアクセスメモリ(RAM)
180 フラッシュメモリ
190 電圧検出装置

Claims (10)

  1. データ記憶装置であって:
    データを記憶するフラッシュメモリ;
    前記データ記憶装置に供給される供給電圧を検出する電圧検出装置;および
    ホストデバイスからフラッシュメモリにデータを書き込む書き込みコマンドを受信した場合であっても、前記供給電圧が所定範囲外であるときは、前記ホストデバイスから受信される前記書き込みコマンドすべてを無効にする禁止モードを実行するコントローラー、
    を含み、
    前記コントローラーは、キー又は識別子に従って、予め記憶された複数の所定範囲のひとつを選択し、選択された所定範囲を、前記供給電圧が範囲外であるかを比較する前記所定範囲として使用し、
    前記キー又は前記識別子は、異なるベンダーとクライアントは、異なるキー及び識別子を有するものである
    ことを特徴とするデータ記憶装置。
  2. 前記コントローラーはさらに、前記ホストデバイスからの前記フラッシュメモリからデータを読み出す読み取りコマンドを受信した場合であっても、前記禁止モードにおいては、前記ホストデバイスから受信された前記読み取りコマンドを無効にすることを特徴とする請求項1に記載のデータ記憶装置。
  3. 前記コントローラーはさらに、前記供給電圧が前記所定範囲外であるとき、警告信号を生成すると共に、前記警告信号を前記ホストデバイスに送信して、前記フラッシュメモリのアクセス禁止の情報を表示することを特徴とする請求項1に記載のデータ記憶装置。
  4. 前記コントローラーは、さらに、所定の時間間隔で、前記電圧検出装置を読み取り、前記現在の供給電圧の値を獲得することを特徴とする請求項1に記載のデータ記憶装置。
  5. 前記コントローラーは、さらに、前記現在の供給電圧が前記所定範囲外であるとき、前記禁止モードを有効にすると共に、前記現在の供給電圧が前記所定範囲内であるとき、前記禁止モードを無効にすることを特徴とする請求項4に記載のデータ記憶装置。
  6. フラッシュメモリのデータ記憶装置に適用される異常電圧からの保護方法であって:
    キー又は識別子に従って、予め記憶された複数の所定範囲のひとつを選択する工程、
    選択された前記所定範囲を使用し、前記データ記憶装置に供給される供給電圧が当該所定範囲外であるかどうか判断する工程;および
    前記供給電圧が前記所定範囲外であるとき、禁止モードを実行して、ホストデバイスから受信される前記フラッシュメモリに書き込まれる少なくともひとつの書き込みコマンドを無効にする工程、を含み、
    前記キー又は前記識別子は、異なるベンダーとクライアントは、異なるキー及び識別子を有するものであることを特徴とするデータ記憶装置の異常電圧からの保護方法。
  7. さらに、前記禁止モードにおいて、前記ホストデバイスから受信される前記フラッシュメモリから読み取られる少なくともひとつの読み取りコマンドを無効にする工程を含むことを特徴とする請求項6に記載のデータ記憶装置の異常電圧からの保護方法。
  8. さらに、所定の時間間隔で、電圧検出装置を読み取り、現在の供給電圧の値を獲得する工程を含むことを特徴とする請求項6に記載のデータ記憶装置の異常電圧からの保護方法。
  9. さらに:
    前記供給電圧が前記所定範囲外であるとき、警告信号を生成する工程;および、
    前記警告信号を前記ホストデバイスに送信して、前記フラッシュメモリのアクセス禁止の情報を表示する工程、
    を含むことを特徴とする請求項6に記載のデータ記憶装置の異常電圧からの保護方法。
  10. さらに、前記供給電圧が前記所定範囲であるとき、禁止モードを無効にする工程を含むことを特徴とする請求項6に記載のデータ記憶装置の異常電圧からの保護方法。
JP2014162080A 2013-08-09 2014-08-08 データ記憶装置とその異常電圧からの保護方法 Active JP5891274B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361864409P 2013-08-09 2013-08-09
US61/864,409 2013-08-09
TW102148612A TWI482161B (zh) 2013-08-09 2013-12-27 資料儲存裝置及其電壓偵測及資料保護方法
TW102148612 2013-12-27

Publications (2)

Publication Number Publication Date
JP2015036988A JP2015036988A (ja) 2015-02-23
JP5891274B2 true JP5891274B2 (ja) 2016-03-22

Family

ID=52448543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014162080A Active JP5891274B2 (ja) 2013-08-09 2014-08-08 データ記憶装置とその異常電圧からの保護方法

Country Status (3)

Country Link
US (3) US9847134B2 (ja)
JP (1) JP5891274B2 (ja)
CN (5) CN109767804B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109767804B (zh) * 2013-08-09 2020-12-08 慧荣科技股份有限公司 数据储存装置及其电压保护方法
CN109240165B (zh) * 2013-08-28 2021-06-22 华为技术有限公司 一种基于i/o接口的信号输出方法和装置
KR20150054206A (ko) * 2013-11-11 2015-05-20 삼성전자주식회사 플래시 메모리의 데이터 보호 방법 및 장치
TWI573142B (zh) * 2015-02-02 2017-03-01 慧榮科技股份有限公司 資料儲存裝置以及資料維護方法
JP6506643B2 (ja) * 2015-07-08 2019-04-24 エスアイアイ・プリンテック株式会社 液体噴射ヘッドの駆動回路、及び液体噴射ヘッド
US20170117813A1 (en) * 2015-10-21 2017-04-27 Quanta Computer Inc. Method and system for testing a power supply unit
TWI761915B (zh) * 2017-02-02 2022-04-21 慧榮科技股份有限公司 資料儲存裝置以及參數改寫方法
CN112992231B (zh) * 2017-02-02 2024-10-18 慧荣科技股份有限公司 数据储存装置以及参数改写方法
CN107145308B (zh) * 2017-05-04 2021-06-22 惠州Tcl移动通信有限公司 移动终端、及其sd卡操作控制方法、系统、存储装置
US20190066632A1 (en) * 2017-08-28 2019-02-28 HKC Corporation Limited Method and system for protecting software data in display panel
CN107526979A (zh) * 2017-08-28 2017-12-29 惠科股份有限公司 显示面板中软件数据的保护方法及其系统
TWI638262B (zh) * 2017-11-17 2018-10-11 慧榮科技股份有限公司 資料儲存裝置及應用於其上的操作方法
KR102211122B1 (ko) 2018-12-20 2021-02-02 삼성전자주식회사 스토리지 장치 및 스토리지 시스템
CN113535459B (zh) 2020-04-14 2024-04-12 慧荣科技股份有限公司 响应电源事件的数据存取方法及装置
US11687468B2 (en) * 2020-07-02 2023-06-27 International Business Machines Corporation Method and apparatus for securing memory modules
KR20220148551A (ko) 2021-04-29 2022-11-07 삼성전자주식회사 스토리지 장치 및 메모리 시스템
US11915771B2 (en) * 2021-12-29 2024-02-27 Micron Technology, Inc. Voltage detection for managed memory systems
CN115497522B (zh) * 2022-11-17 2023-03-14 合肥康芯威存储技术有限公司 一种存储装置及其数据保护方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211087A (ja) 1994-01-17 1995-08-11 Nippondenso Co Ltd 車載用電子制御装置
JPH1011365A (ja) 1996-06-20 1998-01-16 Fujitsu General Ltd 不揮発性記憶装置の保護回路
JP4299890B2 (ja) 1996-10-30 2009-07-22 株式会社東芝 半導体メモリ応用装置の電源供給回路
US6166960A (en) * 1999-09-24 2000-12-26 Microchip Technology, Incorporated Method, system and apparatus for determining that a programming voltage level is sufficient for reliably programming an eeprom
US7062675B1 (en) * 2002-06-25 2006-06-13 Emc Corporation Data storage cache system shutdown scheme
JP2004178782A (ja) * 2002-10-04 2004-06-24 Sharp Corp 半導体記憶装置およびその制御方法および携帯電子機器
JP4153802B2 (ja) 2003-02-07 2008-09-24 株式会社ルネサステクノロジ 記憶装置
US6856556B1 (en) * 2003-04-03 2005-02-15 Siliconsystems, Inc. Storage subsystem with embedded circuit for protecting against anomalies in power signal from host
JP2005115857A (ja) 2003-10-10 2005-04-28 Sony Corp ファイル記憶装置
US7187600B2 (en) 2004-09-22 2007-03-06 Freescale Semiconductor, Inc. Method and apparatus for protecting an integrated circuit from erroneous operation
JP2007066232A (ja) 2005-09-02 2007-03-15 Seiko Epson Corp データ処理装置
KR100660638B1 (ko) * 2005-10-26 2006-12-21 삼성전자주식회사 고전압 발생 회로 및 이를 구비하는 반도체 장치
CN100476764C (zh) * 2006-01-18 2009-04-08 神盾股份有限公司 一种储存装置及其储存数据的保护方法
JP4897524B2 (ja) * 2007-03-15 2012-03-14 株式会社日立製作所 ストレージシステム及びストレージシステムのライト性能低下防止方法
US8169839B2 (en) * 2009-02-11 2012-05-01 Stec, Inc. Flash backed DRAM module including logic for isolating the DRAM
JP2011095951A (ja) 2009-10-29 2011-05-12 Renesas Electronics Corp メモリ制御装置、及びメモリ制御方法
US8605533B2 (en) * 2009-11-27 2013-12-10 Samsung Electronics Co., Ltd. Apparatus and method for protecting data in flash memory
CN102243890A (zh) * 2010-05-12 2011-11-16 瀚宇彩晶股份有限公司 读写保护电路
US8605401B2 (en) * 2011-04-29 2013-12-10 Altera Corporation Systems and methods for securing a programmable device against an over-voltage attack
US9036432B2 (en) * 2012-06-21 2015-05-19 Transcend Information, Inc. Method for controlling data write operation of a mass storage device
CN103714842B (zh) * 2012-10-09 2016-12-07 华邦电子股份有限公司 存储器装置以及其电压控制方法
CN109767804B (zh) * 2013-08-09 2020-12-08 慧荣科技股份有限公司 数据储存装置及其电压保护方法

Also Published As

Publication number Publication date
US9847134B2 (en) 2017-12-19
CN109767804B (zh) 2020-12-08
JP2015036988A (ja) 2015-02-23
CN106910522A (zh) 2017-06-30
US9990999B2 (en) 2018-06-05
CN106898381A (zh) 2017-06-27
CN104346296A (zh) 2015-02-11
CN106898381B (zh) 2020-12-15
CN106910522B (zh) 2019-11-05
US20180096728A1 (en) 2018-04-05
CN109767804A (zh) 2019-05-17
US9997249B2 (en) 2018-06-12
CN109767803A (zh) 2019-05-17
CN104346296B (zh) 2019-02-01
US20150043280A1 (en) 2015-02-12
US20180090211A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
JP5891274B2 (ja) データ記憶装置とその異常電圧からの保護方法
US11777705B2 (en) Techniques for preventing memory timing attacks
US10528491B2 (en) Storage system and method for performing and authenticating write-protection thereof
JP2015032317A (ja) データ記憶装置とアクセス制御方法
CN110457236B (zh) 存储系统以及对存储系统执行和验证写保护的方法
US9984007B2 (en) Storage system and method for performing and authenticating write-protection thereof
CN104572489B (zh) 磨损均衡方法及装置
TW201543265A (zh) 用以確保存取保護計畫之裝置及方法
JP5986607B2 (ja) データ記憶装置、および、データメンテナンス方法
JP6421042B2 (ja) 情報処理装置
EP3543886A1 (en) Data integrity verification in a non-volatile memory during secure boot
KR20180014975A (ko) 데이터 저장 장치 및 그것의 동작 방법
JP2019008372A5 (ja)
KR101595557B1 (ko) 데이터 저장 디바이스 및 그의 전압 보호 방법
TW202022878A (zh) 資料處理系統與資料處理方法
TW201521028A (zh) 保護非揮發性記憶體中儲存之程式碼的裝置
US20150229632A1 (en) Security device and controlling method thereof
TW201833772A (zh) 安全碼跳躍及執行閘
JP2013149137A (ja) マイクロコンピュータ、メモリ装置、不正メモリアクセス検出方法
TWI545586B (zh) 資料儲存裝置及其限制存取方法
US20230273670A1 (en) Operational change control action
JP6471018B2 (ja) 制御装置、記憶装置、メモリコントローラ、サブプロセッサ、メインプロセッサ及び制御プログラム
KR20160014464A (ko) 메모리 시스템 및 이의 데이터 보호 방법
JP5422690B2 (ja) 情報処理装置及びデータ保護方法
CN114969750A (zh) 信息处理装置和用于控制信息处理装置的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5891274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250