JP6506643B2 - 液体噴射ヘッドの駆動回路、及び液体噴射ヘッド - Google Patents

Description

本発明は、液体噴射ヘッドの駆動回路、及び液体噴射ヘッドに関する。

プリンタヘッドにメモリを実装して、プリンタヘッドを制御するための制御用データを書き込むことが行われている。例えば、特許文献１には、ヘッド部の特性に応じた駆動信号を供給することが記載されている。

特開２０１４−２３３９４１号公報

ところで、メモリに記憶されている制御用データを編集したいという要望がある。しかしながら、メモリに記憶されている制御用データを編集可能とすると、ノイズ等の偶発的な要因や誤操作により、メモリへの誤書き込みが発生し、制御用データが消失してしまう可能性がある。制御用データの消失を避けるには、例えば、書き込み用のメモリと、読込用のメモリとを分離して設けることが考えられるが、ハードウェア規模が増大してしまうため好ましくない。ハードウェア規模を極端に増大させずに、メモリに記憶されているデータを保護することが望まれている。

本発明のいくつかの態様は、ハードウェア規模を極端に増大させずに、メモリに記憶されているデータを保護することができる液体噴射ヘッドの駆動回路、及び液体噴射ヘッドを提供することを目的の一つとする。

また、本発明の他の態様は、後述する実施形態に記載した作用効果を奏することを可能にする液体噴射ヘッドの駆動回路、及び液体噴射ヘッドを提供することを目的の一つとする。

（１）上述した課題を解決するために、本発明の一態様は、データの書き込みの可否を制御する制御端子を備える記憶部であって、液体噴射ヘッドの出力部を制御するためのデータを記憶する記憶部と、前記出力部を駆動する第１電源部が出力する第１電圧と、前記第１電源部とは異なる第２電源部が出力する第２電圧と、の比較結果に応じた制御信号を前記制御端子に出力する比較部と、を備える液体噴射ヘッドの駆動回路である。

（２）また、本発明の一態様は、上記（１）に記載の液体噴射ヘッドの駆動回路であって、前記第１電源部と、前記第２電源部との投入から少なくとも所定期間の間、前記制御信号が前記制御端子に入力されないようにする時間管理部、を備える。

（３）また、本発明の一態様は、上記（２）に記載の液体噴射ヘッドの駆動回路であって、前記時間管理部は、前記第１電源部と前記第２電源部との投入から少なくとも所定期間の間、前記制御信号を遅延させることにより、前記制御信号が前記制御端子に入力されないようにする。

（４）また、本発明の一態様は、上記（２）又は（３）に記載の液体噴射ヘッドの駆動回路であって、前記時間管理部は、前記第１電源部と前記第２電源部との投入から少なくとも所定期間の間、前記制御信号を遮断することにより、前記制御信号が前記制御端子に入力されないようにする。

（５）また、本発明の一態様は、上記（１）から（４）のいずれかに記載の液体噴射ヘッドの駆動回路であって、前記第２電圧は、前記出力部を駆動するときに前記第１電源部が出力する第１電圧の下限値の半分以下であり、前記比較部は、前記第２電圧に比して前記第１電圧が低い場合に前記制御信号を出力する。

（６）また、本発明の一態様は、被印刷媒体に印刷する出力部と、データの書き込みの可否を制御する制御端子を備える記憶部であって、前記出力部を制御するためのデータを記憶する記憶部と、前記記憶部に記憶されているデータを参照して、前記出力部を制御する制御部と、前記出力部を駆動する第１電源部が出力する第１電圧と、前記第１電源部とは異なる第２電源部が出力する第２電圧と、の比較結果に応じた制御信号を出力する比較部と、を備える液体噴射ヘッドである。

本発明の実施形態によれば、ハードウェア規模を極端に増大させずに、メモリに記憶されているデータを保護することができる。

第１実施形態に係る液体噴射記録装置の斜視図である。 同実施形態に係る液体噴射ヘッドの一部破断斜視図である。 同実施形態に係る制御回路基板の構成を説明するための図である。 同実施形態に係る制御回路基板に設けられた各端子における信号の波形を示す図である。 第２実施形態に係る制御回路基板の構成を説明するための図である。 同実施形態に係る制御回路基板に設けられた各端子における信号の波形を示す図である。 第３実施形態に係る制御回路基板の構成を説明するための図である。 同実施形態に係る制御回路基板に設けられた各端子における信号の波形を示す図である。 第４実施形態に係る制御回路基板の構成を説明するための図である。 変形例に係る制御回路基板の構成を説明するための第１図である。 変形例に係る制御回路基板の構成を説明するための第２図である。 変形例に係る制御回路基板の構成を説明するための第３図である。

以下、本発明の各実施形態について、図面を参照して説明する。
［第１の実施形態］
〔液体噴射記録装置の構成〕
本発明の第１の実施形態について説明する。まず、本実施形態に係る記録装置の構成について説明する。
図１は、本実施形態に係る液体噴射記録装置１の斜視図である。
液体噴射記録装置１は、紙等の被記録媒体Ｓにインク滴を噴射して印刷する記録装置である。
液体噴射記録装置１は、被記録媒体Ｓを搬送する一対の搬送機構２，３と、被記録媒体Ｓにインク滴を噴射する液体噴射ヘッド４と、液体噴射ヘッド４にインクを供給する液体供給手段５と、液体噴射ヘッド４を被記録媒体Ｓの搬送方向（主走査方向）と略直交する方向（副走査方向）に走査させる走査手段６とを備えている。
以下、副走査方向をＸ方向、主走査方向をＹ方向、そしてＸ方向及びＹ方向にともに直交する方向をＺ方向として説明する。

一対の搬送機構２、３は、それぞれ副走査方向に延びて設けられたグリッドローラ２０，３０と、グリッドローラ２０，３０のそれぞれに平行に延びるピンチローラ２１，３１と、詳細は図示しないがグリッドローラ２０，３０を軸回りに回転動作させるモータ等の駆動機構とを備えている。

液体供給手段５は、インクが収容された液体収容体５０と、液体収容体５０と液体噴射ヘッド４とを接続する液体供給管５１とを備えている。液体収容体５０は、複数設けられており、具体的には、イエロー、マゼンタ、シアン、ブラックの４種類のインクが収容されたインクタンク５０Ｙ，５０Ｍ，５０Ｃ，５０Ｂが並べて設けられている。インクタンク５０Ｙ，５０Ｍ，５０Ｃ，５０ＢのそれぞれにはポンプモータＭが設けられており、インクを液体供給管５１を通じて液体噴射ヘッド４へ押圧移動できる。液体供給管５１は、液体噴射ヘッド４（キャリッジユニット６２）の動作に対応可能な可撓性を有するフレキシブルホースからなる。

走査手段６は、副走査方向に延びて設けられた一対のガイドレール６０，６１と、一対のガイドレール６０，６１に沿って摺動可能なキャリッジユニット６２と、キャリッジユニット６２を副走査方向に移動させる駆動機構６３とを備えている。駆動機構６３は、一対のガイドレール６０，６１の間に配設された一対のプーリ６４，６５と、一対のプーリ６４，６５間に巻回された無端ベルト６６と、一方のプーリ６４を回転駆動させる駆動モータ６７とを備えている。

一対のプーリ６４，６５は、一対のガイドレール６０，６１の両端部間にそれぞれ配設されており、副走査方向に間隔をあけて配置されている。無端ベルト６６は、一対のガイドレール６０，６１間に配設されており、この無端ベルト６６に、キャリッジユニット６２が連結されている。キャリッジユニット６２の基端部６２ａには、複数の液体噴射ヘッド４が搭載されている。具体的には、イエロー、マゼンタ、シアン、ブラックの４種類のインクに個別に対応する液体噴射ヘッド４Ｙ，４Ｍ，４Ｃ，４Ｂが副走査方向に並んで搭載されている。

〔液体噴射ヘッドの構成〕
次に、液体噴射ヘッドの構成について説明する。
図２は、本実施形態に係る液体噴射ヘッド４を示す斜視図である。
本実施形態に係る液体噴射ヘッド４は、被記録媒体Ｓに向かってインク滴を噴射する構成である。図２に示すように、液体噴射ヘッド４は、取付基板４０と、ヘッドチップ４１と、流路基板４２と、ベースプレート４４と、制御回路基板１００とを備えている。なお、取付基板４０及びベースプレート４４は別体でもよいし、一体に成形されていてもよい。また、取付基板４０は、液体噴射ヘッド４をキャリッジユニット６２に着脱可能に取り付けるための図示しない取付機構を有している。

流路基板４２は、ヘッドチップ４１の一面側に取り付けられている。流路基板４２の内部にはインクを流通させるための図示しない流通路が形成されており、流路基板４２の上面には前記流通路に連通する流入口４２ａが形成されている。この流入口４２ａには、インクの圧力変動を吸収する圧力調整部（不図示）が連結される。

ベースプレート４４は、取付基板４０の上面に略垂直に立設されており、その表面には制御回路基板１００が取り付けられている。制御回路基板１００には、ヘッドチップ４１の動作を制御する制御部１００ａが形成されている。制御回路基板１００とヘッドチップ４１との間は、フレキシブル配線４６によって電気的に接続されている。
ヘッドチップ４１は、図２のＺ方向に長手方向を有する略長方形状の圧電アクチュエータと、同Ｙ方向に複数のノズル開口が列設されてなる複数のノズルとを備えている。圧電アクチュエータは、圧力発生素子として、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）からなるものである。また、圧電アクチュエータは、各ノズル開口に連通する圧力発生室と、板状に延びる駆動電極部を有している。
この駆動電極部が、フレキシブル配線４６を介して制御回路基板１００に電気的に接続されることにより、制御回路基板１００からヘッドチップ４１に駆動信号が入力される。駆動信号が入力されることにより前記圧力発生室内の圧力変動を発生させ、この圧力変動によりノズル開口からインク滴を吐出させる。

また、圧電アクチュエータの前端面（図２におけるＺ方向下側の端面）には、ポリイミドなどからなるノズルプレートが設けられている。ノズルプレートの一方の主面は、圧電アクチュエータへの接合面とされ、他方の主面には、インクの付着等を防止するための撥水性や親水性を有する撥水膜が塗布されている。
また、ノズルプレートには、前述したように、その長手方向に所定の間隔（圧力発生室のピッチと同等の間隔）をあけて複数のノズル孔（ノズル開口）が形成されている。ノズル孔は、ポリイミドフィルムなどのノズルプレートに、例えば、エキシマレーザ装置を用いて形成される。これらノズル孔は、それぞれ圧力発生室に一致して配置されている。
このような構成のもと、流入口４２ａ、流路基板４２、流路基板４２に連通するヘッドチップ４１の圧力発生室の順に、所定量のインクが供給される。

〔制御回路〕
次に、制御回路基板１００の構成について説明する。
図３は、本実施形態に係る制御回路基板１００の構成を説明するための図である。
制御回路基板１００は、Ｉ／Ｆコネクタ１１０と、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒy）１２０と、比較部１３０と、を備える。
なお、以下では、２値の各論理状態を、Ｈｉｇｈ状態、Ｌｏｗ状態と称して説明する。Ｈｉｇｈ状態は、Ｈｉｇｈレベルの電圧に対応する。Ｌｏｗ状態は、ＧＮＤレベルの電圧に対応する。

Ｉ／Ｆコネクタ１１０は、ＣＬＫ端子（図３におけるＣＬＫ）と、ＤＡ端子（図３におけるＤＡ）と、ＶＤＤ１電源（図３におけるＶＤＤ１）と、ＶＤＤ２電源（図３におけるＶＤＤ２）とを備える。
ＣＬＫ端子は、クロック信号を出力する端子である。
ＤＡ端子は、クロック信号に同期してデータ信号を出力する端子である。
ＶＤＤ１電源は、ロジック電源部の電圧信号を出力する電源である。このロジック電源部は、例えば、液体噴射ヘッド４のドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を駆動する電源部である。以下では、ロジック電源部の電圧をロジック電圧と称する。
ＶＤＤ２電源は、ヘッドチップ４１の圧電アクチュエータを駆動する駆動電源部の電圧を出力する電源である。以下では、駆動電源部の電圧を駆動電圧と称する。

ＥＥＰＲＯＭ１２０は、ヘッドチップ４１の制御用データを記憶する不揮発性メモリの一例である。制御用データには、例えば、圧電アクチュエータに印可される電圧を温度に応じて変更するための温度−電圧テーブル、液体噴射ヘッド４の識別情報（ヘッドシリアル）等が含まれる。
ＥＥＰＲＯＭ１２０は、ＣＬＫ端子（図３におけるＣＬＫ）と、ＤＡ端子（図３におけるＤＡ）と、ＷＰ端子（図３におけるＷＰ）とを備える。
ＥＥＰＲＯＭ１２０のＣＬＫ端子は、Ｉ／Ｆコネクタ１１０から出力されたクロック信号を受け付ける端子である。ＥＥＰＲＯＭ１２０のＣＬＫ端子は、Ｉ／Ｆコネクタ１１０のＣＬＫ端子と接続される。
ＥＥＰＲＯＭ１２０のＤＡ端子は、Ｉ／Ｆコネクタ１１０から出力されたデータ信号を受け付ける。ＥＥＰＲＯＭ１２０のＤＡ端子は、Ｉ／Ｆコネクタ１１０のＤＡ端子と接続される。

ＷＰ端子は、書き込み制御用の端子である。本実施形態では、一例として、ＥＥＰＲＯＭ１２０がＨｉｇｈアクティブのＷＰ端子を備える場合について説明する。具体的には、ＷＰ端子がＨｉｇｈ状態である場合、ＥＥＰＲＯＭ１２０は、Ｉ／Ｆコネクタ１１０から受け付けたデータ信号の内容を記憶領域に書き込む。また、ＷＰ端子がＬｏｗ状態である場合、ＥＥＰＲＯＭ１２０は、Ｉ／Ｆコネクタ１１０からデータ信号を受け付けない。これにより、ＥＥＰＲＯＭ１２０は、記録領域へのデータの書き込みを制限することができる。

比較部１３０は、プラス端子（図３における＋）と、マイナス端子（図３における-）と、出力端子とを備える。比較部は、例えば、オペアンプ等のコンパレータである。
プラス端子は、Ｉ／Ｆコネクタ１１０のＶＤＤ２電源に接続され、駆動電圧を受け付ける端子である。
マイナス端子は、Ｉ／Ｆコネクタ１１０のＶＤＤ１電源に接続され、ロジック電圧を受け付ける端子である。

出力端子は、プラス端子が受け付ける信号とマイナス端子が受け付ける信号との比較結果に応じた信号を出力する端子である。出力端子は、ＥＥＰＲＯＭ１２０のＷＰ端子に接続される。つまり、出力端子は、ＥＥＰＲＯＭ１２０の書き込み制御信号を出力する。
制御回路基板１００における比較部１３０は、駆動電圧とロジック電圧とを比較する。比較部１３０は、駆動電圧がロジック電圧以下の場合に、出力端子をＨｉｇｈ状態にする。また、駆動電圧がロジック電圧より大きい場合に、出力端子をＬｏｗ状態にする。

次に、各端子の論理状態の時間遷移について説明する。
図４は、本実施形態に係る制御回路基板１００に設けられた各端子における信号の波形を示す図である。
図４において、縦軸は各端子における電圧を表し、横軸は時間を表す。時刻Ｔ０は、制御回路基板１００に電源が投入されたタイミングを表す。時刻Ｔ１は、ＶＤＤ１電源及びＶＤＤ２電源がＬｏｗ状態からＨｉｇｈ状態への遷移を開始したタイミングを表す。時刻Ｔ２は、例えば液体噴射記録装置１のユーザから、データの書き込み指示を受け付けたタイミングを表す。時刻Ｔ３は、ＥＥＰＲＯＭ１２０へのデータの書き込みが可能になったタイミングを表す。時刻Ｔ４は、データの書き込みが完了したタイミングを表す。時刻Ｔ５は、ＥＥＰＲＯＭ１２０へのデータの書き込みが制限されたタイミングを表す。

時刻Ｔ０において電源が投入されると、ＶＤＤ１電源及びＶＤＤ２電源に各電源部から電圧が印加される。具体的には、ＶＤＤ１電源には、ロジック電源部からロジック電圧が印加され、ＶＤＤ２電源には、駆動電源部から駆動電圧が印加される。ロジック電圧は、制御回路基板１００に電源が投入されている間は、例えば５［Ｖ］等の一定の値に維持される。駆動電圧は、可変であり、非書き込み時は、１２〜３２［Ｖ］に維持される。ここで、非書き込み時とは、ＥＥＰＲＯＭ１２０へのデータの書き込みを行わないときである。つまり、非書き込み時には、液体噴射記録装置１が被記録媒体Ｓへの記録を行うときや、液体噴射記録装置１が被記録媒体Ｓに次の記録を行うために待機状態にあるとき等が含まれる。これに対して、ＥＥＰＲＯＭ１２０へのデータの書き込みを行うときを書き込み時という。

時刻Ｔ２において、データの書き込み指示を受け付けると、駆動電源部の電圧値が、ロジック電源の電圧値よりも低い値まで下げられる。そして、時刻Ｔ３において、ＶＤＤ２電源の電圧値が、ＶＤＤ１電源の電圧値以下になると、比較部１３０は、ＥＥＰＲＯＭ１２０のＷＰ端子の論理状態をＨｉｇｈ状態にする。これにより、ＣＬＫ端子、ＤＡ端子を介して、Ｉ／Ｆコネクタ１１０とＥＥＰＲＯＭ１２０間でデータの送受信が可能になる。そして、Ｉ／Ｆコネクタ１１０から出力されたデータ信号に基づいて、ＥＥＰＲＯＭ１２０にデータが書き込まれる。時刻Ｔ４において、データの書き込みが終了すると、駆動電源部の電圧が再度引き上げられる。そして、時刻Ｔ５において、ＶＤＤ２電源の電圧値が、ＶＤＤ１電源の電圧値に比して大きくなると、比較部１３０は、ＥＥＰＲＯＭ１２０のＷＰ端子の論理状態をＬｏｗ状態にする。これにより、ＣＬＫ端子、ＤＡ端子を介して、Ｉ／Ｆコネクタ１１０とＥＥＰＲＯＭ１２０間でデータの送受信が再び不可能になる。

〔第１の実施形態のまとめ〕
以上説明してきたように、本実施形態に係る制御回路基板１００は、データの書き込みの可否を制御するＷＰ端子（制御端子の一例）を備えるＥＥＰＲＯＭ１２０（記憶部の一例）であって、液体噴射ヘッド４（液体噴射ヘッドの一例）の圧電アクチュエータ（出力部の一例）を制御するためのデータを記憶するＥＥＰＲＯＭ１２０と、圧電アクチュエータを駆動する駆動電源部（第１電源部の一例）が出力する駆動電圧（第１電圧の一例）と、駆動電源部とは異なるロジック電源部（第２電源部の一例）が出力するロジック電圧（第２電圧）と、の比較結果に応じた制御信号をＷＰ端子に出力する比較部１３０（比較部の一例）と、を備える。

これにより、制御回路基板１００は、非書き込み時には、ＥＥＰＲＯＭ１２０への書き込みを許可しないため、ＥＥＰＲＯＭ１２０に書き込まれたデータを保護することができる。また、液体噴射ヘッド４が一般に備える駆動部電源部及びロジック電源部を用いて、ＥＥＰＲＯＭ１２０へのデータの書き込みを制御するため、ハードウェア規模を極端に増大させることもない。また、新たに読み書き用の制御線を増やす必要もない。従って、制御回路基板１００は、ハードウェア規模を極端に増大させずに、メモリに記憶されているデータを保護することができる。

また、ロジック電圧は、圧電アクチュエータを駆動するときに駆動電源部が出力する駆動電圧の下限値の半分以下であり、比較部１３０は、ロジック電圧に比して駆動電圧が低い場合に制御信号を出力する。

これにより、比較部１３０は、ロジック電源部にノイズが入った場合であっても、制御信号を出力しにくいため、ＥＥＰＲＯＭ１２０に記憶されているデータを保護することができる。例えば、上述の例では、ロジック電圧は、５［Ｖ］であり、非書き込み時における駆動電圧の下限値である１２［Ｖ］の半分以下としている。従って、ロジック電源部に２−３［Ｖ］程度のノイズが混入した場合であっても、比較部１３０の出力は変化しない。従って、メモリに記憶されているデータを保護することができる。

[第２の実施形態]
〔制御回路〕
本発明の第２実施形態について説明する。以下では、上述した実施形態と同様の構成には、同一の符号を付し、説明を省略する。
本実施形態に係る液体噴射記録装置１は、第１の実施形態に係る液体噴射記録装置１と同様に記録装置である。ただし、本実施形態に係る液体噴射記録装置１は、制御回路基板１００に代えて制御回路基板１００Ａを備える。
図５は、本実施形態に係る制御回路基板１００Ａの構成を説明するための図である。
制御回路基板１００Ａは、第１の実施形態に係る制御回路基板１００と同様に、Ｉ／Ｆコネクタ１１０と、ＥＥＰＲＯＭ１２０と、比較部１３０と、を備える。ただし、制御回路基板１００Ａは、比較部１３０の出力端子と、ＥＥＰＲＯＭ１２０のＷＰ端子との間のノードにコンデンサが接続されている。

次に、各端子の論理状態の時間遷移について説明する。
図６は、本実施形態に係る制御回路基板１００Ａに設けられた各端子における信号の波形を示す図である。
図６において、縦軸は各端子における電圧を表し、横軸は時間を表す。また、ＴＷＰは、ＷＰ端子における論理状態の閾値を表す。また、ＷＰ端子については、制御回路基板１００Ａにおいて、図５に示すコンデンサを設けた場合（図６におけるＷＰ（Ｃ値大））と、コンデンサを設けない場合（図６におけるＷＰ（Ｃ無し））との２つの場合を示す。

時刻Ｔ０’は、制御回路基板１００Ａに電源が投入されたタイミングを表す。時刻Ｔ１’は、Ｉ／Ｆコネクタ１１０のＶＤＤ１電源がＬｏｗ状態からＨｉｇｈ状態への遷移を開始したタイミングを表す。時刻Ｔ２’は、コンデンサが制御回路基板１００Ａに設けられていない場合において、ＥＥＰＲＯＭ１２０のＷＰ端子がＨｉｇｈ状態になったタイミングを表す。時刻Ｔ３’は、コンデンサが制御回路基板１００Ａに設けられている場合において、ＷＰ端子の電圧値が最大値となったタイミングを表す。時刻Ｔ４’は、コンデンサが制御回路基板１００Ａに設けられていない場合において、ＥＥＰＲＯＭ１２０のＷＰ端子がＬｏｗ状態になったタイミングを表す。

時刻Ｔ０’において電源が投入されると、ＶＤＤ１電源及びＶＤＤ２電源に各電源部から電圧が印加される。具体的には、ＶＤＤ１電源には、ロジック電圧が印加され、ＶＤＤ２電源には、駆動電圧が印加される。ここで、ロジック電源部に対して、駆動電源部は、電圧の出力が遅れる場合がある。例えば、駆動電源部にロジック電源部に比して多くのコンデンサが含まれている場合には、駆動電源部とロジック電源部の両方が同じタイミングで投入されたとしても、駆動電源部に含まれるコンデンサの蓄電のため、駆動電圧信号の出力が遅延する場合がある。

このように、駆動電圧信号の出力が遅延し、かつ、図６に示すコンデンサが制御回路基板１００Ａに設けられていない場合には、ＶＤＤ２電源の電圧がＶＤＤ１電源の電圧を下回るため、比較部１３０は、ＥＥＰＲＯＭ１２０のＷＰ端子をＨｉｇｈ状態にしてしまう。そして、時刻Ｔ２’から時刻Ｔ４’までの間、ＷＰ端子がＨｉｇｈ状態になり、ＥＥＰＲＯＭ１２０への書き込みが可能になる。従って、時刻Ｔ２’から時刻Ｔ４’までの間、ＥＥＰＲＯＭ１２０が記憶するデータを適切に保護することができない。

これに対して、図６に示すコンデンサが制御回路基板１００Ａに設けられている場合には、ＶＤＤ２電源の電圧がＶＤＤ１電源の電圧を下回っても、コンデンサへの蓄電が発生するため、ＷＰ端子への電圧の印加が遅延する。そして、時刻Ｔ３’において、ＶＤＤ２電源の電圧がＶＤＤ１電源の電圧を上回ると、比較部１３０の出力端子の電圧は閾値ＴＷＰを超えることなくＬｏｗ状態になるため、ＷＰ端子はＬｏｗ状態のまま維持される。このように、比較部１３０の出力端子と、ＥＥＰＲＯＭ１２０のＷＰ端子との間のノードにコンデンサを接続することにより、駆動電圧の出力がロジック電圧の出力に遅延する場合であっても、ＷＰ端子がＨｉｇｈ状態になることを防ぐことができる。この遅延量は、制御回路基板１００Ａが備えるコンデンサの容量等に応じて変化する。従って、制御回路基板１００Ａに設けられたコンデンサのキャパシタンス、プルアップ抵抗のレジスタンスは、駆動電圧の遅延期間、ＷＰ端子をＨｉｇｈ状態にせずに済むだけ十分に大きい値であればよい。

〔第２の実施形態のまとめ〕
以上説明してきたように、本実施形態に係る制御回路基板１００Ａは、駆動電源部（第１電源部の一例）と、ロジック電源部（第２電源部の一例）との投入から少なくとも所定期間の間、制御信号がＷＰ端子に入力されないようにするコンデンサ（時間管理部の一例）を備える。また、コンデンサは、駆動電源部とロジック電源部との投入から少なくとも所定期間の間、制御信号を遅延させることにより、制御信号がＷＰ端子に入力されないようにする。

これにより、制御回路基板１００Ａは、制御回路基板１００Ａの電源投入直後に、駆動電源部が出力する駆動電圧がロジック電源部が出力するロジック電圧を下回る場合であっても、ＷＰ端子がＨｉｇｈ状態にならないため、ＥＥＰＲＯＭ１２０に記憶されているデータを保護することができる。

[第３の実施形態]
〔制御回路〕
本発明の第３の実施形態について説明する。以下では、上述した各実施形態と同様の構成には、同一の符号を付し、説明を省略する。
本実施形態に係る液体噴射記録装置１は、第１の実施形態に係る液体噴射記録装置１と同様に記録装置である。ただし、本実施形態に係る液体噴射記録装置１は、制御回路基板１００に代えて制御回路基板１００Ｂを備える。
図７は、本実施形態に係る制御回路基板１００Ｂの構成を説明するための図である。
制御回路基板１００Ｂは、第１の実施形態に係る制御回路基板１００と同様に、Ｉ／Ｆコネクタ１１０と、ＥＥＰＲＯＭ１２０と、比較部１３０と、を備える。また、制御回路基板１００Ｂは、比較部１３０の出力端子とＥＥＰＲＯＭ１２０のＷＰ端子との間に時間管理部１４０を備える。

時間管理部１４０は、比較部１３０の出力端子に接続する入力端子と、ＥＥＰＲＯＭ１２０のＷＰ端子に接続する出力端子とを備える。また、時間管理部１４０は、タイマやカウンタ等の計時のための構成を備える。時間管理部１４０は、入力端子が受け付けた信号を出力端子から出力する。ただし、時間管理部１４０は、制御回路基板１００Ｂへの電源投入から所定の遮断期間を計時し、この所定の遮断期間が経過するまでの間、回路をオープンにして入力端子が受け付けた信号を遮断する。そして、時間管理部１４０は、所定の遮断期間経過後、回路をクローズにして、入力端子が受け付けた信号を出力端子から出力する。

次に、各端子の論理状態の時間遷移について説明する。
図１０は、本実施形態に係る制御回路基板１００Ｂに設けられた各端子における信号の波形を示す図である。
図１０において、縦軸は各端子における電圧を表し、横軸は時間を表す。図１０に示す例では、図８に示す例と同様に、駆動電圧信号がロジック電圧信号に遅延している。
時刻Ｔ０”は、制御回路基板１００Ｂに電源が投入されたタイミングを表す。時刻Ｔ１”は、Ｉ／Ｆコネクタ１１０のＶＤＤ１電源がＬｏｗ状態からＨｉｇｈ状態への遷移を開始したタイミングを表す。時刻Ｔ２”は、駆動電圧がロジック電圧を超えたタイミングを表す。時刻Ｔ３”は、時間管理部１４０による制御信号の遮断の終了タイミングを表す。時刻Ｔ４”は、データの書き込み指示を受け付けたタイミングを表す。時刻Ｔ１”から時刻Ｔ２”までの間、ＶＤＤ２電源の電圧がＶＤＤ１電源の電圧を下回るため、比較部１３０の出力端子と時間管理部１４０の入力端子との間のノードＰＡの論理状態はＨｉｇｈ状態に遷移する。しかしながら、時間管理部１４０は、時刻Ｔ３”までの間は、入力端子が受け付けた信号を出力端子から出力しないため、ＥＥＰＲＯＭ１２０のＷＰ端子は、Ｈｉｇｈ状態に遷移しない。また、時刻Ｔ４”では、時間管理部１４０による制御信号の遮断期間が経過しているため、データの書き込み指示に応じてＷＰ端子をＨｉｇｈ状態にすることができる。
〔第３の実施形態のまとめ〕
以上説明してきたように、本実施形態に係る制御回路基板１００Ｂは、駆動電源部（第１電源部の一例）と、ロジック電源部（第２電源部の一例）との投入から少なくとも所定期間の間、制御信号がＷＰ端子に入力されないようにする時間管理部１４０（時間管理部の一例）を備える。また、時間管理部１４０は、駆動電源部とロジック電源部との投入から少なくとも所定期間の間、制御信号を遮断することにより、制御信号が制御端子（例えば、ＷＰ端子）に入力されないようにする。

これにより、制御回路基板１００Ｂは、制御回路基板１００Ｂの電源投入直後に、駆動電源部が出力する駆動電圧が、ロジック電源部が出力するロジック電圧を下回る場合であっても、ＷＰ端子がＨｉｇｈ状態にならないため、ＥＥＰＲＯＭ１２０に記憶されているデータを保護することができる。

なお、時間管理部１４０は、比較部１３０の出力端子がＨｉｇｈ状態になってから所定時間経過するまで、ＥＥＰＲＯＭ１２０のＷＰ端子をＨｉｇｈ状態にしない構成であってもよい。この所定時間は、例えば、データの書き込みに要する時間に比して十分に短い時間である。この場合、時間管理部１４０は、ノードＰＡがＨｉｇｈ状態となっている時間が所定時間以下であれば、ノードＰＡがＨｉｇｈ状態であっても、ＷＰ端子をＨｉｇｈ状態に遷移させない。

このように、制御回路基板１００Ｂは、制御信号の長さが所定時間以下である場合に、制御信号がＷＰ端子（制御端子の一例）に入力されないようにする時間管理部１４０（第２の時間管理部の一例）を備えてもよい。
これにより、制御回路基板１００Ｂの電源投入直後に、駆動電源部が出力する駆動電圧が、ロジック電源部が出力するロジック電圧を一時的に下回る場合であっても、ＷＰ端子がＨｉｇｈ状態にならないため、ＥＥＰＲＯＭ１２０に記憶されているデータを保護することができる。また、短時間の大きなノイズがロジック電源部に混入した場合であっても、ＷＰ端子がＨｉｇｈ状態にならないため、ＥＥＰＲＯＭ１２０に記憶されているデータを保護することができる。

[第４の実施形態]
〔制御回路〕
本発明の第４の実施形態について説明する。以下では、上述した各実施形態と同様の構成には、同一の符号を付し、説明を省略する。
本実施形態に係る液体噴射記録装置１は、第１の実施形態に係る液体噴射記録装置１と同様に記録装置である。ただし、本実施形態に係る液体噴射記録装置１は、制御回路基板１００に代えて制御回路基板１００Ｃを備える。
図１１は、本実施形態に係る制御回路基板１００Ｃの構成を説明するための図である。
制御回路基板１００Ｃは、第１の実施形態に係る制御回路基板１００と同様に、Ｉ／Ｆコネクタ１１０と、ＥＥＰＲＯＭ１２０と、比較部１３０と、を備える。また、制御回路基板１００Ｃは、Ｉ／Ｆコネクタ１１０のＶＤＤ２電源と比較部１３０のプラス端子との間に電圧管理部１５０を備える。

電圧管理部１５０は、ＶＤＤ１側入力端子と、ＶＤＤ２側入力端子と、プラス側出力端子と、マイナス側出力端子と、を備える。ＶＤＤ１側入力端子は、Ｉ／Ｆコネクタ１１０のＶＤＤ１電源に接続する。ＶＤＤ２側入力端子は、Ｉ／Ｆコネクタ１１０のＶＤＤ２電源に接続する。プラス側出力端子は、比較部１３０のプラス端子に接続する。マイナス側出力端子は、比較部１３０のマイナス端子に接続する。

電圧管理部１５０は、ＶＤＤ１側入力端子が受け付けた信号をマイナス側出力端子から出力する。また、電圧管理部１５０は、ＶＤＤ２側入力端子が受け付けた信号をプラス側出力端子から出力する。ただし、電圧管理部１５０は、電源投入後、初めてＶＤＤ２電源の電圧がロジック電源部の電圧（例えば５［Ｖ］）を超えるまでの間、回路をオープンにしてＶＤＤ１側入力端子及びＶＤＤ２側入力端子が受け付けた信号を遮断する。そして、電圧管理部１５０は、所定期間経過後、回路をクローズにして、ＶＤＤ１側入力端子及びＶＤＤ２側入力端子が受け付けた信号を、それぞれマイナス側出力端子及びプラス側出力端子から出力する。

〔第４の実施形態のまとめ〕
以上説明してきたように、本実施形態に係る制御回路基板１００Ｃは、駆動電源部（第１電源部の一例）と、ロジック電源部（第２電源部の一例）との投入から駆動電圧（第１電圧の例）がロジック電圧を超えるまでの間、制御信号がＷＰ端子に入力されないようにする電圧管理部１５０（電圧管理部の一例）を備える。

これにより、制御回路基板１００Ｃは、制御回路基板１００Ｃの電源投入直後に、駆動電源部が出力する駆動電圧が、ロジック電源部が出力するロジック電圧を下回る場合であっても、ＷＰ端子がＨｉｇｈ状態にならないため、ＥＥＰＲＯＭ１２０に記憶されているデータを保護することができる。

［変形例］
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成は上述の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。例えば、上述の第１〜第４の実施形態において説明した各構成は、任意に組み合わせることができる。

また、上述の第１〜第４の実施形態において、比較部１３０は、プラス端子の電圧がマイナス端子の電圧を下回った場合に、その出力端子をＨｉｇｈ状態にする構成としたが、これには限られない。具体的には、制御回路基板１００、１００Ａ〜１００Ｃは、比較部１３０に代えて、プラス端子の電圧がマイナス端子の電圧を上回った場合に、その出力端子をＨｉｇｈ状態にする比較部１３０Ｄを備えてもよい。

図１１〜図１３は、変形例に係る制御回路基板の構成を説明するための図である。
図１１に示す制御回路基板１００Ｄは、制御回路基板１００の比較部１３０に代えて比較部１３０Ｄを備える。そして、Ｉ／Ｆコネクタ１１０のＶＤＤ１電源は、比較部１３０Ｄのプラス端子に接続される。また、Ｉ／Ｆコネクタ１１０のＶＤＤ２電源は、比較部１３０のマイナス端子に接続される。同様に、図１２には、制御回路基板１００Ａの比較部１３０に代えて比較部１３０Ｄを備えた制御回路基板１００Ｅを示す。また、図１３には、制御回路基板１００Ｂの比較部１３０に代えて比較部１３０Ｄを備えた制御回路基板１００Ｆを示す。このように、上述した各実施形態に係る制御回路には、任意の変更が加えられてもよい。

なお、上述した各実施形態において、ＥＥＰＲＯＭ１２０のＷＰ端子は、Ｌｏｗアクティブであってもよい。Ｌｏｗアクティブの場合、上述した各実施形態に係る制御回路基板１００、１００Ａ〜１００Ｆは、ＷＰ端子に接続するインバータを備える。これにより、上述した各実施形態と同様に、ＥＥＰＲＯＭ１２０は、記録領域へのデータの書き込みを制限することができる。

なお、上述した各実施形態において、制御回路基板１００、１００Ａ〜１００Ｆの電源を切断する場合には、Ｉ／Ｆコネクタ１１０のＶＤＤ２電源の電圧がＶＤＤ１電源の電圧よりも遅延して低下するようにしてよい。例えば、上述した制御回路基板１００Ａ〜１００Ｃは、駆動電源部が多くのコンデンサを備えるため、駆動電圧の印加がロジック電圧の印加に比して遅延する例について言及した。この場合、電源の切断時には、駆動電源部が備えるコンデンサからの放電があるため、Ｉ／Ｆコネクタ１１０のＶＤＤ２電源の電圧がＶＤＤ１電源の電圧よりも遅延して低下する。これにより、制御回路基板１００、１００Ａ〜１００Ｆの電源切断時に、駆動電圧がロジック電圧を下回り、ＥＥＰＲＯＭ１２０への書き込み制限が解除されることを防ぐことができる。

なお、上述した各実施形態において、制御回路基板１００、１００Ａ〜１００Ｆは、制御方法として実現されてもよい。この場合の一態様は、例えば、データの書き込みの可否を制御する制御端子を備える記憶部であって、液体噴射ヘッドの出力部を制御するためのデータを記憶する記憶部を備える液体噴射記録装置が、前記出力部を駆動する第１電源部が出力する第１電圧と、前記第１電源部とは異なる第２電源部が出力する第２電圧と、の比較結果に応じた制御信号を前記制御端子に出力するステップ、を含む制御方法である。

なお、上述した各実施形態において、記録装置が液体噴射記録装置１である場合について説明したが、これには限られない。具体的には、記録装置は、被記録媒体Ｓへの記録方式として、熱転写方式等を採用してもよい。

１…液体噴射記録装置、４…液体噴射ヘッド、７３…液体噴射ヘッドチップ、１００、１００Ａ〜１００Ｆ…制御回路基板、１１０…Ｉ／Ｆコネクタ、１２０…ＥＥＰＲＯＭ、１３０、１３０Ｄ…比較部、１４０…時間管理部、１５０…電圧管理部

Claims (6)

1. データの書き込みの可否を制御する制御端子を備える記憶部であって、液体噴射ヘッドの出力部を制御するためのデータを記憶する記憶部と、
   前記出力部を駆動する第１電源部が出力する第１電圧と、前記第１電源部とは異なる第２電源部が出力する第２電圧と、の比較結果に応じた制御信号を前記制御端子に出力する比較部と、
   を備える液体噴射ヘッドの駆動回路。
2. 前記第１電源部と、前記第２電源部との投入から少なくとも所定期間の間、前記制御信号が前記制御端子に入力されないようにする時間管理部、
   を備える請求項１に記載の液体噴射ヘッドの駆動回路。
3. 前記時間管理部は、前記第１電源部と前記第２電源部との投入から少なくとも所定期間の間、前記制御信号を遅延させることにより、前記制御信号が前記制御端子に入力されないようにする
   請求項２に記載の液体噴射ヘッドの駆動回路。
4. 前記時間管理部は、前記第１電源部と前記第２電源部との投入から少なくとも所定期間の間、前記制御信号を遮断することにより、前記制御信号が前記制御端子に入力されないようにする
   請求項２又は請求項３に記載の液体噴射ヘッドの駆動回路。
5. 前記第２電圧は、前記出力部を駆動するときに前記第１電源部が出力する第１電圧の下限値の半分以下であり、
   前記比較部は、前記第２電圧に比して前記第１電圧が低い場合に前記制御信号を出力する
   請求項１から請求項４のいずれか一項に記載の液体噴射ヘッドの駆動回路。
6. 被印刷媒体に印刷する出力部と、
   データの書き込みの可否を制御する制御端子を備える記憶部であって、前記出力部を制御するためのデータを記憶する記憶部と、
   前記記憶部に記憶されているデータを参照して、前記出力部を制御する制御部と、
   前記出力部を駆動する第１電源部が出力する第１電圧と、前記第１電源部とは異なる第２電源部が出力する第２電圧と、の比較結果に応じた制御信号を出力する比較部と、
   を備える液体噴射ヘッド。

Images