JP7392465B2 - 液体吐出装置、駆動回路、及び集積回路 - Google Patents

Description

本発明は、液体吐出装置、駆動回路、及び集積回路に関する。

インク等の液体を吐出して画像や文書を印刷する液体吐出装置の一例としてのインクジェットプリンターには、例えばピエゾ素子などの圧電素子を用いたものが知られている。このような圧電素子は、プリントヘッドにおいて、インクを吐出する複数のノズルに対応して設けられている。そして、当該圧電素子を備えた液体吐出装置は、駆動信号に従い圧電素子が動作することで、当該圧電素子に対応するノズルから所定のタイミングで所定量のインクを吐出する。その結果、液体吐出装置は、媒体の任意の位置に任意の大きさのドットを形成する。

特許文献１には、容量性負荷である圧電素子を動作させる駆動信号を出力する駆動回路（駆動信号生成回路）であって、駆動信号の基となる基駆動信号を変調する変調回路を備えた集積回路と、当該集積回路からの出力に基づいて駆動信号を出力する出力回路とを備えた駆動回路、及び当該駆動回路を備えた液体吐出装置が開示されている。

特開２０１９－１６２８４３号公報

特許文献１に記載される駆動回路が有する集積回路は、圧電素子を駆動する駆動信号を生成するための回路に加え、圧電素子及び圧電素子を含む吐出部を保護するために駆動信号に基づく電荷を放出する放電回路を含む。このような複数の機能を備えた集積回路では、各回路や端子の配置によっては、誤動作が生じるおそれがある。しかしながら、特許文献１に記載の液体吐出装置には、駆動回路が有する集積回路の内部における各回路や端子の配置についての開示はなく、集積回路の動作を安定させるための集積回路内部の回路配置の観点において改善の余地があった。

本発明に係る液体吐出装置の一態様は、
駆動素子を有し、前記駆動素子に駆動信号が供給されることにより液体を吐出する液体吐出ヘッドと、
前記駆動信号を出力する駆動回路と、
を備え、
前記駆動回路は、
基駆動信号に基づく増幅制御信号を出力する集積回路と、
前記増幅制御信号に応じて動作し増幅変調信号を出力する増幅回路と、
前記増幅変調信号を復調し前記駆動信号を出力する復調回路と、
を有し、
前記集積回路は、
前記基駆動信号を変調し変調信号を出力する変調回路と、
前記変調信号に応じた前記増幅制御信号を出力するスイッチング回路と、
前記駆動信号に基づく電荷を放出する放電回路と、
直流電圧信号を出力する定電圧出力回路と、
前記直流電圧信号が出力される出力端子と、
を含み、
前記定電圧出力回路及び前記放電回路は、前記出力端子と電気的に接続し、
前記出力端子と前記定電圧出力回路との最短距離は、前記出力端子と前記放電回路との最短距離よりも短い。

本発明に係る駆動回路の一態様は、
容量性負荷を駆動する駆動信号を出力する駆動回路であって、
基駆動信号に基づく増幅制御信号を出力する集積回路と、
前記増幅制御信号に応じて動作し増幅変調信号を出力する増幅回路と、
前記増幅変調信号を復調し前記駆動信号を出力する復調回路と、
を備え、
前記集積回路は、
前記基駆動信号を変調し変調信号を出力する変調回路と、
前記変調信号に応じた前記増幅制御信号を出力するスイッチング回路と、
前記駆動信号に基づく電荷を放出する放電回路と、
直流電圧信号を出力する定電圧出力回路と、
前記直流電圧信号が出力される出力端子と、
を含み、
前記定電圧出力回路及び前記放電回路は、前記出力端子と電気的に接続し、
前記出力端子と前記定電圧出力回路との最短距離は、前記出力端子と前記放電回路との最短距離よりも短い。

本発明に係る集積回路の一態様は、
容量性負荷を駆動する駆動信号を出力する駆動回路に用いられる集積回路であって、
基駆動信号を変調し変調信号を出力する変調回路と、
前記変調信号に応じた増幅制御信号を出力するスイッチング回路と、
前記駆動信号に基づく電荷を放出する放電回路と、
直流電圧信号を出力する定電圧出力回路と、
前記直流電圧信号が出力される出力端子と、
を含み、
前記定電圧出力回路及び前記放電回路は、前記出力端子と電気的に接続し、
前記出力端子と前記定電圧出力回路との最短距離は、前記出力端子と前記放電回路との最短距離よりも短い。

液体吐出装置の構成例を示す図である。 液体吐出装置の機能構成を示す図である。 駆動信号ＣＯＭの波形の一例を示す図である。 駆動信号選択制御回路の機能構成を示す図である。 選択回路の電気構成を示す図である。 デコーダーにおけるデコード内容の一例を示す図である。 駆動信号選択制御回路の動作を説明するための図である。 吐出部の概略構成を示す図である。 駆動回路の機能構成を示す図である。 電源電圧制御回路の機能構成を示す図である。 電源電圧遮断回路及び電源電圧放電回路の構成の一例を示す図である。 突入電流低減回路の電気構成の一例を示す図である。 駆動制御回路の構成を示す図である。 駆動信号放電回路の電気構成の一例を示す図である。 基準電圧信号出力回路の電気構成の一例を示す図である。 ＶＨＶ制御信号出力回路の電気構成の一例を示す図である。 状態信号入出力回路の電気構成の一例を示す図である。 エラー信号入出力回路の電気構成の一例を示す図である。 定電圧出力回路の電気構成の一例を示す図である。 集積回路の回路レイアウトの一例を示す図である。 図２０に示すＡ部を拡大した図である。 図２０に示すＡ部を拡大した図である。 図２０に示すＡ部を拡大した図である。

以下、本発明の好適な実施形態について図面を用いて説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．液体吐出装置の構成
本実施形態に係る液体吐出装置の一例としての印刷装置は、外部のホストコンピューター等から入力される画像データに応じてノズルからインクを吐出させることにより、紙などの媒体に当該画像データに応じた文字、図形等を含む画像を印刷するインクジェットプリンターである。

図１は、液体吐出装置１の構成例を示す図である。図１には、媒体Ｐが搬送される方向Ｘ、方向Ｘと交差し移動体２が往復動する方向Ｙ、インクが吐出される方向Ｚを図示している。なお、以下では、方向Ｘ、方向Ｙ、及び方向Ｚは互いに直交するとして説明するが、液体吐出装置１に含まれる構成が互いに直交して配置されていることに限るものではない。また、以下の説明において、移動体２が移動する方向Ｙを主走査方向と称する場合がある。

図１に示すように、液体吐出装置１は、移動体２と、移動体２を方向Ｙに沿って往復動させる移動機構３とを備える。移動機構３は、移動体２の駆動源となるキャリッジモーター３１と、両端が固定されたキャリッジガイド軸３２と、キャリッジガイド軸３２とほぼ平行に延在しキャリッジモーター３１により駆動されるタイミングベルト３３と、を有する。

移動体２に含まれるキャリッジ２４は、キャリッジガイド軸３２に往復動自在に支持されると共に、タイミングベルト３３の一部に固定されている。そして、キャリッジモーター３１によりタイミングベルト３３を駆動させることで、キャリッジ２４は、キャリッジガイド軸３２に案内されて方向Ｙに沿って往復動する。また、移動体２のうち、媒体Ｐと対向する部分には多数のノズルを有するヘッドユニット２０が設けられている。ヘッドユニット２０には、ケーブル１９０を介して制御信号等が入力される。そして、ヘッドユニット２０は、入力される制御信号に基づいて、ノズルから液体の一例としてインクを吐出する。

液体吐出装置１は、媒体Ｐを、方向Ｘに沿ってプラテン４０上で搬送させる搬送機構４を備える。搬送機構４は、駆動源である搬送モーター４１と、搬送モーター４１により回転して媒体Ｐを方向Ｘに沿って搬送する搬送ローラー４２と、を備える。

以上のように構成された液体吐出装置１では、媒体Ｐが搬送機構４により搬送されるタイミングにおいて、ヘッドユニット２０からインクが吐出されることで、媒体Ｐの所望の
位置にインクが着弾し、その結果、媒体Ｐの表面に画像が形成される。

２．液体吐出装置の電気構成
図２は、液体吐出装置１の機能構成を示す図である。図２に示すように、液体吐出装置１は、制御信号出力回路１００、キャリッジモータードライバー３５、キャリッジモーター３１、搬送モータードライバー４５、搬送モーター４１、駆動回路５０、第１電源回路９０ａ、第２電源回路９０ｂ、発振回路９１、及びプリントヘッド２１を有する。

制御信号出力回路１００は、ホストコンピューターから入力された画像データに基づいて、各種構成を制御するための複数の制御信号等を生成し、対応する構成に出力する。具体的には、制御信号出力回路１００は、制御信号ＣＴＲ１を生成し、キャリッジモータードライバー３５に出力する。キャリッジモータードライバー３５は、入力される制御信号ＣＴＲ１に従ってキャリッジモーター３１を駆動する。これにより、方向Ｙに沿った方向におけるキャリッジ２４の移動が制御される。また、制御信号出力回路１００は、制御信号ＣＴＲ２を生成し、搬送モータードライバー４５に出力する。搬送モータードライバー４５は、入力される制御信号ＣＴＲ２に従って搬送モーター４１を駆動する。これにより、方向Ｘに沿った方向における媒体Ｐの搬送が制御される。

また、制御信号出力回路１００は、駆動回路５０の動作を制御するための駆動データ信号ＤＡＴＡを生成し、駆動回路５０に出力する。また、制御信号出力回路１００は、プリントヘッド２１の動作を制御するための、クロック信号ＳＣＫ、印刷データ信号ＳＩ、ラッチ信号ＬＡＴ、及びチェンジ信号ＣＨを生成し、プリントヘッド２１に出力する。

第１電源回路９０ａは、例えば電圧値がＤＣ４２Ｖの電圧信号ＶＨＶ１を生成する。そして、第１電源回路９０ａは、電圧信号ＶＨＶ１を駆動回路５０に出力する。また、第２電源回路９０ｂは、例えば電圧値がＤＣ３．３Ｖの電圧信号ＶＤＤを生成する。そして、第２電源回路９０ｂは、電圧信号ＶＤＤを駆動回路５０に出力する。なお、電圧信号ＶＨＶ１，ＶＤＤは、液体吐出装置１が有する各部に供給されてもよい。また、第１電源回路９０ａ、第２電源回路９０ｂは、上述した電圧値の電圧信号ＶＨＶ１、及び電圧信号ＶＤＤとは異なる電圧値の信号を生成してもよい。

発振回路９１は、クロック信号ＭＣＫを生成し、駆動回路５０に出力する。ここで、発振回路９１は、図２に示すように制御信号出力回路１００とは独立して設けられてもよく、制御信号出力回路１００の内部に設けられていてもよい。さらに、発振回路９１が出力するクロック信号ＭＣＫは、駆動回路５０の他に液体吐出装置１が有する各部にも供給されてもよい。

駆動回路５０は、駆動データ信号ＤＡＴＡで規定される波形の信号を、電圧信号ＶＨＶ１に基づいて増幅することで、駆動信号ＣＯＭを生成し、プリントヘッド２１に出力する。また、駆動回路５０は、プリントヘッド２１が有する圧電素子６０の基準電位である基準電圧信号ＶＢＳを生成し、プリントヘッド２１に出力する。さらに、駆動回路５０は、第１電源回路９０ａから入力される電圧信号ＶＨＶ１を伝搬し、電圧信号ＶＨＶ２として出力する。ここで、圧電素子６０の基準電位となる基準電圧信号ＶＢＳの電圧値は、例えばＤＣ６Ｖ、ＤＣ５．５Ｖ等であってもよく、グラウンド電位であってもよい。なお、駆動回路５０の構成及び動作の詳細は後述する。

プリントヘッド２１は、駆動信号選択制御回路２００と、複数の吐出部６００とを有する。また、各吐出部６００は、圧電素子６０を含む。駆動信号選択制御回路２００には、クロック信号ＳＣＫ、印刷データ信号ＳＩ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、駆動信号ＣＯＭ、及び電圧信号ＶＨＶ２が入力される。そして、駆動信号選択制御回路２００
は、クロック信号ＳＣＫ、印刷データ信号ＳＩ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、及び電圧信号ＶＨＶ２に基づいて、駆動信号ＣＯＭを選択、又は非選択とすることで、駆動信号ＶＯＵＴを生成し、各吐出部６００に出力する。

駆動信号ＶＯＵＴは、複数の吐出部６００のそれぞれに含まれる圧電素子６０の一端に供給される。また、圧電素子６０の他端には、基準電圧信号ＶＢＳが供給される。そして、圧電素子６０は、駆動信号ＶＯＵＴと基準電圧信号ＶＢＳとの電位差により駆動する。これにより、吐出部６００からインクが吐出される。

以上のように構成されたプリントヘッド２１は、ヘッドユニット２０に含まれている。ここで、圧電素子６０が駆動素子の一例であり、圧電素子６０を有し、圧電素子６０に駆動信号ＶＯＴＵが供給されることによりインクを吐出するプリントヘッド２１が液体吐出ヘッドの一例である。

３．液体吐出ヘッドの構成、及び動作
次に、駆動信号選択制御回路２００の構成及び動作について説明する。駆動信号選択制御回路２００の構成及び動作を説明するにあたり、まず、駆動信号選択制御回路２００に入力される駆動信号ＣＯＭの波形の一例について図３を用いて説明する。その後、図４～図７を用いて、駆動信号選択制御回路２００の構成及び動作について説明する。

図３は、駆動信号ＣＯＭの波形の一例を示す図である。図３には、ラッチ信号ＬＡＴが立ち上がってからチェンジ信号ＣＨが立ち上がるまでの期間Ｔ１と、期間Ｔ１の後、次にチェンジ信号ＣＨが立ち上がるまでの期間Ｔ２と、期間Ｔ２の後、ラッチ信号ＬＡＴが立ち上がるまでの期間Ｔ３とが示されている。この期間Ｔ１，Ｔ２，Ｔ３からなる周期Ｔａが、媒体Ｐに新たなドットを形成する印刷周期に相当する。すなわち、ラッチ信号ＬＡＴは、媒体Ｐに新たなドットが形成される印刷周期を規定する信号であり、チェンジ信号ＣＨは、駆動信号ＣＯＭに含まれる波形の切替タイミングを規定する信号である。

図３に示すように、駆動回路５０は、期間Ｔ１において台形波形Ａｄｐを生成する。台形波形Ａｄｐが圧電素子６０に供給された場合、対応する吐出部６００から所定量、具体的には中程度の量のインクが吐出される。また、駆動回路５０は、期間Ｔ２において台形波形Ｂｄｐを生成する。台形波形Ｂｄｐが圧電素子６０に供給された場合、対応する吐出部６００から上記所定量よりも少ない小程度の量のインクが吐出される。また、駆動回路５０は、期間Ｔ３において台形波形Ｃｄｐを生成する。台形波形Ｃｄｐが圧電素子６０に供給された場合、圧電素子６０は、対応する吐出部６００からインクが吐出されない程度に駆動する。したがって、台形波形Ｃｄｐが圧電素子６０に供給された場合、媒体Ｐにはドットが形成されない。この台形波形Ｃｄｐは、吐出部６００のノズル開孔部付近のインクを微振動させてインクの粘度が増大することを防止するための波形である。なお、以下の説明において、インクの粘度が増大することを防止するために、吐出部６００からインクが吐出されない程度に圧電素子６０を駆動させることを「微振動」と称する場合がある。

ここで、台形波形Ａｄｐ、台形波形Ｂｄｐ、及び台形波形Ｃｄｐのそれぞれの開始タイミングでの電圧値、及び終了タイミングでの電圧値はいずれも電圧Ｖｃで共通である。すなわち、台形波形Ａｄｐ，Ｂｄｐ，Ｃｄｐは、電圧値が電圧Ｖｃで開始し電圧Ｖｃで終了する波形である。以上のように、駆動回路５０は、台形波形Ａｄｐ，Ｂｄｐ，Ｃｄｐが周期Ｔａにおいて連続した波形の駆動信号ＣＯＭを出力する。なお、図３に示す駆動信号ＣＯＭの波形は一例であり、これに限られるものではない。

図４は、駆動信号選択制御回路２００の機能構成を示す図である。駆動信号選択制御回
路２００は、期間Ｔ１，Ｔ２，Ｔ３のそれぞれにおいて、駆動信号ＣＯＭに含まれる台形波形Ａｄｐ，Ｂｄｐ，Ｃｄｐを選択するか否かを切り替えことで、周期Ｔａにおいて、圧電素子６０に供給される駆動信号ＶＯＵＴを生成し出力する。

図４に示すように、駆動信号選択制御回路２００は、選択制御回路２１０と、複数の選択回路２３０とを含む。選択制御回路２１０には、クロック信号ＳＣＫ、印刷データ信号ＳＩ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、及び電圧信号ＶＨＶ２が供給される。選択制御回路２１０には、シフトレジスター２１２（Ｓ／Ｒ）とラッチ回路２１４とデコーダー２１６との組が、吐出部６００のそれぞれに対応して設けられている。すなわち、プリントヘッド２１には、ｎ個の吐出部６００と同数のシフトレジスター２１２とラッチ回路２１４とデコーダー２１６との組が設けられている。

シフトレジスター２１２は、対応する吐出部６００毎に、印刷データ信号ＳＩに含まれる２ビットの印刷データ［ＳＩＨ，ＳＩＬ］を一旦保持する。詳細には、吐出部６００に対応した段数のシフトレジスター２１２が互いに縦続接続されていると共に、シリアルで供給された印刷データ信号ＳＩが、クロック信号ＳＣＫに従って順次後段に転送される。そして、クロック信号ＳＣＫの供給が停止することで、各シフトレジスター２１２には、各吐出部６００に対応する２ビットの印刷データ［ＳＩＨ，ＳＩＬ］が保持される。なお、図４には、シフトレジスター２１２を区別するために、印刷データ信号ＳＩが供給される上流側から順に１段、２段、…、ｎ段と表記している。

ｎ個のラッチ回路２１４のそれぞれは、対応するシフトレジスター２１２で保持された印刷データ［ＳＩＨ，ＳＩＬ］をラッチ信号ＬＡＴの立ち上がりでラッチする。ｎ個のデコーダー２１６の各々は、対応するラッチ回路２１４によってラッチされた２ビットの印刷データ［ＳＩＨ，ＳＩＬ］をデコードして選択信号Ｓを生成し、選択回路２３０に供給する。

選択回路２３０は、吐出部６００のそれぞれに対応して設けられている。すなわち、１つのプリントヘッド２１が有する選択回路２３０の数は、プリントヘッド２１に含まれるｎ個の吐出部６００と同数である。そして、選択回路２３０は、デコーダー２１６から供給される選択信号Ｓに基づいて、駆動信号ＣＯＭの圧電素子６０への供給を制御する。

図５は、吐出部６００の１個分に対応する選択回路２３０の電気構成を示す図である。図５に示すように、選択回路２３０は、インバーター２３２及びトランスファーゲート２３４を有する。また、トランスファーゲート２３４は、ＮＭＯＳトランジスターであるトランジスター２３５と、ＰＭＯＳトランジスターであるトランジスター２３６とを含む。

選択信号Ｓは、デコーダー２１６からトランジスター２３５のゲート端子に供給される。また、選択信号Ｓは、インバーター２３２によって論理反転されて、トランジスター２３６のゲート端子にも供給される。トランジスター２３５のドレイン端子、及びトランジスター２３６のソース端子は、トランスファーゲート２３４の端子ＴＧ－Ｉｎと接続されている。トランスファーゲート２３４の端子ＴＧ－Ｉｎには、駆動信号ＣＯＭが入力される。すなわち、トランスファーゲート２３４の端子ＴＧ－Ｉｎは、駆動回路５０と電気的に接続されている。そして、トランジスター２３５及びトランジスター２３６が、選択信号Ｓに従って導通又は非導通に制御されることで、トランジスター２３５のソース端子とトランジスター２３６のドレイン端子とが共通に接続されているトランスファーゲート２３４の端子ＴＧ－Ｏｕｔから、駆動信号ＶＯＵＴが出力される。この駆動信号ＶＯＵＴが出力されるトランスファーゲート２３４の端子ＴＧ－Ｏｕｔは、圧電素子６０の後述する電極６１１と電気的に接続されている。

次に、図６を用いてデコーダー２１６のデコード内容について説明する。図６は、デコーダー２１６におけるデコード内容の一例を示す図である。デコーダー２１６には、２ビットの印刷データ［ＳＩＨ，ＳＩＬ］、ラッチ信号ＬＡＴ、及びチェンジ信号ＣＨが入力される。そして、デコーダー２１６は、例えば、印刷データ［ＳＩＨ，ＳＩＬ］が「中ドット」を規定する［１，０］である場合、期間Ｔ１，Ｔ２，Ｔ３でＨ，Ｌ，Ｌレベルとなる選択信号Ｓを出力する。ここで、選択信号Ｓの論理レベルは、不図示のレベルシフターによって、電圧信号ＶＨＶ２に基づく高振幅論理にレベルシフトされる。

図７は、駆動信号選択制御回路２００の動作を説明するための図である。図７に示すように駆動信号選択制御回路２００には、印刷データ信号ＳＩに含まれる印刷データ［ＳＩＨ，ＳＩＬ］がクロック信号ＳＣＫに同期してシリアルで供給され、吐出部６００に対応するシフトレジスター２１２において順次転送される。そして、クロック信号ＳＣＫの供給が停止すると、シフトレジスター２１２のそれぞれには、吐出部６００に対応した印刷データ［ＳＩＨ，ＳＩＬ］が保持される。なお、印刷データ信号ＳＩは、シフトレジスター２１２における最終ｎ段、…、２段、１段の吐出部６００に対応した順番で供給される。

ラッチ信号ＬＡＴが立ち上がると、ラッチ回路２１４のそれぞれは、対応するシフトレジスター２１２に保持された印刷データ［ＳＩＨ，ＳＩＬ］を一斉にラッチする。図７に示すＬＴ１、ＬＴ２、…、ＬＴｎは、１段、２段、…、ｎ段のシフトレジスター２１２に対応するラッチ回路２１４によってラッチされた印刷データ［ＳＩＨ，ＳＩＬ］を示す。

デコーダー２１６は、ラッチされた印刷データ［ＳＩＨ，ＳＩＬ］で規定されるドットのサイズに応じて、期間Ｔ１，Ｔ２，Ｔ３のそれぞれにおいて、図６に示される内容に従う論理レベルの選択信号Ｓを出力する。

印刷データ［ＳＩＨ，ＳＩＬ］が［１，１］の場合、選択回路２３０は、選択信号Ｓに従い、期間Ｔ１において台形波形Ａｄｐを選択し、期間Ｔ２において台形波形Ｂｄｐを選択し、期間Ｔ３において台形波形Ｃｄｐを選択しない。その結果、図７に示す大ドットに対応する駆動信号ＶＯＵＴが生成される。したがって、吐出部６００から、中程度の量のインクと、小程度の量のインクが吐出される。そして、媒体Ｐにおいて当該インクが結合することで、媒体Ｐに大ドットが形成される。また、印刷データ［ＳＩＨ，ＳＩＬ］が［１，０］の場合、選択回路２３０は、選択信号Ｓに従い、期間Ｔ１において台形波形Ａｄｐを選択し、期間Ｔ２において台形波形Ｂｄｐを選択せず、期間Ｔ３において台形波形Ｃｄｐを選択しない。その結果、図７に示す中ドットに対応する駆動信号ＶＯＵＴが生成される。したがって、吐出部６００から、中程度の量のインクが吐出される。よって、媒体Ｐには、中ドットが形成される。また、印刷データ［ＳＩＨ，ＳＩＬ］が［０，１］の場合、選択回路２３０は、選択信号Ｓに従い、期間Ｔ１において台形波形Ａｄｐを選択せず、期間Ｔ２において台形波形Ｂｄｐを選択し、期間Ｔ３において台形波形Ｃｄｐを選択しない。その結果、図７に示す小ドットに対応する駆動信号ＶＯＵＴが生成される。したがって、吐出部６００から、小程度の量のインクが吐出される。よって、媒体Ｐには、小ドットが形成される。また、印刷データ［ＳＩＨ，ＳＩＬ］が［０，０］の場合、選択回路２３０は、選択信号Ｓに従い、期間Ｔ１において台形波形Ａｄｐを選択せず、期間Ｔ２において台形波形Ｂｄｐを選択せず、期間Ｔ３において台形波形Ｃｄｐを選択する。その結果、図７に示す微振動に対応する駆動信号ＶＯＵＴが生成される。したがって、吐出部６００からインクは吐出されず、微振動が生じる。

ここで、図８を用いて圧電素子６０を含む吐出部６００の構成について説明する。図８は、吐出部６００を含むようにプリントヘッド２１を切断した場合の吐出部６００の概略構成を示す図である。

図８に示されるように、プリントヘッド２１は、吐出部６００とリザーバー６４１とを含む。リザーバー６４１には、インクが供給口６６１からインクが導入される。また、リザーバー６４１は、インクの色毎に設けられている。

吐出部６００は、圧電素子６０、振動板６２１、キャビティー６３１、及びノズル６５１を含む。振動板６２１は、キャビティー６３１と圧電素子６０との間に設けられる。そして、振動板６２１は、上面に設けられた圧電素子６０が駆動することで変位する。すなわち、振動板６２１は、変位することで、キャビティー６３１の内部容積を拡大／縮小させるダイヤフラムとして機能する。キャビティー６３１の内部には、インクが充填されている。また、キャビティー６３１は、圧電素子６０の駆動により内部容積が変化する圧力室として機能する。ノズル６５１は、ノズルプレート６３２に設けられると共に、キャビティー６３１に連通する開孔部である。

圧電素子６０は、圧電体６０１を一対の電極６１１，６１２で挟んだ構造である。電極６１１には駆動信号ＶＯＵＴが供給され、電極６１２には基準電圧信号ＶＢＳが供給される。このような構造の圧電素子６０は、電極６１１と電極６１２との電位差に応じて動作する。そして圧電素子６０の動作に伴い、電極６１１，６１２、及び振動板６２１の中央部分が両端部分に対して上下方向に変位する。そして、振動板６２１の変位に伴いキャビティー６３１の内部容積が変化することで、キャビティー６３１の内部に充填されたインクが、ノズル６５１から吐出される。なお、圧電素子６０の構成は、図示した構成に限られず、例えば縦振動型であってもよい。

以上のように、圧電素子６０に駆動信号ＶＯＵＴが供給されることによってプリントヘッド２１は、インクを吐出する。すなわち、駆動信号ＶＯＵＴが駆動信号の一例である。また、駆動信号ＶＯＵＴは、駆動回路５０から出力された駆動信号ＣＯＭの波形を選択又は非選択とすることで生成される。したがって、駆動回路５０が出力する駆動信号ＣＯＭもまた駆動信号の一例である。

４．駆動回路の構成、及び動作
４．１ 駆動回路の電気的構成
次に駆動回路５０の構成及び動作について説明する。図９は、駆動回路５０の機能構成を示す図である。駆動回路５０は、電源電圧制御回路７０、ヒューズ８０，８１、駆動制御回路５１、及びその他回路素子を備える。そして、駆動回路５０は、プリントヘッド２１が有する圧電素子６０を駆動するための駆動信号ＣＯＭを出力する。換言すれば、駆動回路５０は、プリントヘッド２１が有する圧電素子６０を動作させる駆動信号ＶＯＵＴの基となる駆動信号ＣＯＭを出力する。

電源電圧制御回路７０には、第１電源回路９０ａが出力する電圧信号ＶＨＶ１が入力される。電源電圧制御回路７０は、入力される電圧信号ＶＨＶ１を電圧信号ＶＨＶａとして出力するか否かを切り替える。電源電圧制御回路７０から出力された電圧信号ＶＨＶａは、ヒューズ８０に入力される。ヒューズ８０は、入力された電圧信号ＶＨＶａを電圧信号ＶＨＶｂとしてヒューズ８１に出力する。ヒューズ８１は、入力される電圧信号ＶＨＶｂを電圧信号ＶＨＶ２として出力する。この電圧信号ＶＨＶ２が駆動回路５０から出力される。そして、駆動回路５０から出力された電圧信号ＶＨＶ２は、プリントヘッド２１が有する駆動信号選択制御回路２００に入力される。

ヒューズ８０から出力された電圧信号ＶＨＶｂは、駆動制御回路５１にも入力される。同様に、ヒューズ８１から出力された電圧信号ＶＨＶ２は、駆動制御回路５１にも入力される。すなわち、駆動制御回路５１には、電源電圧制御回路７０から出力された電圧信号
ＶＨＶａがヒューズ８０を介して出力される電圧信号ＶＨＶｂと、電源電圧制御回路７０から出力された電圧信号ＶＨＶａがヒューズ８０，８１を介して出力される電圧信号ＶＨＶ２とが入力される。

また、駆動制御回路５１には、上述した電圧信号ＶＨＶａ，ＶＨＶｂに加えて、第２電源回路９０ｂから出力される電圧信号ＶＤＤ、発振回路９１から出力されるクロック信号ＭＣＫ、及び制御信号出力回路１００から出力される駆動データ信号ＤＡＴＡが入力される。さらに、駆動制御回路５１は、制御信号出力回路１００から出力されたエラー信号ＥＲＲ及び状態信号ＢＵＳＹが入力されると共に、制御信号出力回路１００にエラー信号ＥＲＲ及び状態信号ＢＵＳＹを出力する。すなわち、エラー信号ＥＲＲ及び状態信号ＢＵＳＹは、駆動制御回路５１と制御信号出力回路１００との間で双方向に伝搬する。

４．２ 電源電圧制御回路の構成及び動作
電源電圧制御回路７０の構成及び動作について説明する。図１０は、電源電圧制御回路７０の機能構成を示す図である。図１０に示すように、電源電圧制御回路７０は、電源電圧遮断回路７１、電源電圧放電回路７２、及び突入電流低減回路７３を有する。電源電圧制御回路７０に入力された電圧信号ＶＨＶ１は、電源電圧遮断回路７１に入力される。電源電圧遮断回路７１は、入力される電圧信号ＶＨＶ１を電圧信号ＶＨＶ１ａとして突入電流低減回路７３に供給するか否かを制御する。突入電流低減回路７３は、電源電圧遮断回路７１において、電圧信号ＶＨＶ１ａの供給が遮断されていた状態から、電圧信号ＶＨＶ１ａの供給が開始した場合に生じる突入電流を低減する。電源電圧放電回路７２は、電源電圧遮断回路７１と突入電流低減回路７３とが電気的に接続し電圧信号ＶＨＶ１ａが伝搬する配線と電気的に接続している。電源電圧放電回路７２は、電源電圧遮断回路７１から出力される電圧信号ＶＨＶ１ａが供給される経路に蓄えられた電荷の放出を制御する。

電源電圧制御回路７０が有する電源電圧遮断回路７１、電源電圧放電回路７２、及び突入電流低減回路７３の構成の具体例について図１１及び図１２を用いて説明する。図１１は、電源電圧遮断回路７１及び電源電圧放電回路７２の構成の一例を示す図である。図１１に示すように、電源電圧遮断回路７１は、トランジスター７１１，７１２、抵抗７１３，７１４、及びコンデンサー７１５を含む。ここで、トランジスター７１１はＰＭＯＳトランジスターであり、トランジスター７１２はＮＭＯＳトランジスターであるとして説明を行う。

トランジスター７１１のソース端子には、電圧信号ＶＨＶ１が入力される。そして、トランジスター７１１のソース端子とドレイン端子との間が導通に制御されることで、電圧信号ＶＨＶ１は、電圧信号ＶＨＶ１ａとしてトランジスター７１１のドレイン端子から出力される。すなわち、電源電圧制御回路７０は、トランジスター７１１のソース端子とドレイン端子との間を導通、又は非導通に切り替えることで、電圧信号ＶＨＶ１を電圧信号ＶＨＶ１ａとして出力するか否かを切り替える。トランジスター７１１のゲート端子は、抵抗７１３の一端、抵抗７１４の一端、及びコンデンサー７１５の一端と電気的に接続されている。

抵抗７１３の他端、及びコンデンサー７１５の他端には、電圧信号ＶＨＶ１が入力されている。抵抗７１４の他端は、トランジスター７１２のドレイン端子と電気的に接続されている。トランジスター７１２のソース端子には、グラウンド電位が供給されている。また、トランジスター７１２のゲート端子には、後述する駆動制御回路５１から出力されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力される。

以上のように構成された電源電圧遮断回路７１にＨレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合、トランジスター７１２が導通に制御される。そして、トランジス
ター７１２が導通に制御されることで、トランジスター７１１のソース端子とドレイン端子との間が導通となる。したがって、電圧信号ＶＨＶ１は、電圧信号ＶＨＶ１ａとして出力される。一方、電源電圧遮断回路７１にＬレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合、トランジスター７１２が導通に制御される。そして、トランジスター７１２が導通に制御されることで、トランジスター７１１のソース端子とドレイン端子との間が非導通となる。したがって、電圧信号ＶＨＶ１は、電圧信号ＶＨＶ１ａとして出力されない。以上のように、トランジスター７１１を含む電源電圧遮断回路７１は、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴの論理レベルに基づいて、電圧信号ＶＨＶ１を電圧信号ＶＨＶ１ａとして出力するのか否かを切り替える。

電源電圧放電回路７２は、トランジスター７２１，７２２、抵抗７２３，７２４、及びコンデンサー７２５を含む。ここで、トランジスター７２１，７２２は、共にＮＭＯＳトランジスターであるとして説明を行う。

抵抗７２３の一端は、電圧信号ＶＨＶ１ａが伝搬される配線と電気的に接続され、抵抗７２３の他端は、トランジスター７２１のドレイン端子と電気的に接続されている。トランジスター７２１のソース端子には、グラウンド電位が供給されている。トランジスター７２１のゲート端子は、抵抗７２４の一端、コンデンサー７２５の一端、及びトランジスター７２２のドレイン端子と電気的に接続されている。抵抗７２４の他端には、電圧信号ＶＤＤが供給されている。コンデンサー７２５の他端、及びトランジスター７２２のソース端子には、グラウンド電位が供給されている。そして、トランジスター７２２のゲート端子には、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力される。

以上のように構成された電源電圧放電回路７２は、電源電圧遮断回路７１と突入電流低減回路７３とを電気的に接続する配線と電気的に接続されている。そして、電源電圧放電回路７２は、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴの論理レベルに応じて、電圧信号ＶＨＶ１ａに基づいて蓄えられた電荷の放出を制御する。具体的には、電源電圧放電回路７２に、ＨレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合、トランジスター７２２は導通に制御される。そして、トランジスター７２２が導通に制御されることで、トランジスター７２１は非導通に制御される。したがって、電圧信号ＶＨＶ１ａが伝搬される経路とグラウンド電位が供給される経路とは、トランジスター７２１により非導通に制御される。その結果、電源電圧放電回路７２は、電圧信号ＶＨＶ１ａに基づく電荷の放出を行わない。

一方、電源電圧放電回路７２に、ＬレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合、トランジスター７２２は非導通に制御される。そして、トランジスター７２２が非導通に制御されることで、トランジスター７２１のゲート端子には、電圧信号ＶＤＤが供給される。したがって、トランジスター７２１は導通に制御される。これにより、電圧信号ＶＨＶ１ａが伝搬される経路とグラウンド電位が供給される経路とが、抵抗７２３を介して電気的に接続される。その結果、電源電圧放電回路７２は、電圧信号ＶＨＶ１ａが伝搬する経路に蓄えられた電荷を放出する。

以上のように、電源電圧遮断回路７１と電源電圧放電回路７２とは、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴの論理レベルに基づいて電圧信号ＶＨＶ１を電圧信号ＶＨＶ１ａとして突入電流低減回路７３に出力するのか、又は電圧信号ＶＨＶ１ａが伝搬する経路に蓄えられた電荷を放出するのかを切り替える。

図１２は、突入電流低減回路７３の電気構成の一例を示す図である。図１２に示すように、突入電流低減回路７３は、トランジスター７３１，７３２、抵抗７３３，７３４，７３５，７３６，７３７、コンデンサー７３８、及び定電圧ダイオード７３９を含む。ここ
で、トランジスター７３１は、ＰＭＯＳトランジスターであり、トランジスター７３２は、Ｎ型のバイポーラトランジスターであるとして説明を行う。

トランジスター７３１のソース端子には、電圧信号ＶＨＶ１ａが入力される。そして、トランジスター７３１のドレイン端子とソース端子とが導通に制御されることで、電圧信号ＶＨＶ１ａは、電圧信号ＶＨＶａとしてトランジスター７３１のドレイン端子から出力される。また、トランジスター７３１のゲート端子は、抵抗７３４の一端及び抵抗７３５の一端と電気的に接続されている。抵抗７３４の他端には、電圧信号ＶＨＶ１ａが入力されている。また、抵抗７３３は、一端がトランジスター７３１のソース端子と電気的に接続され、他端がトランジスター７３１のドレイン端子と電気的に接続されている。

抵抗７３５の他端は、トランジスター７３２のコレクタ端子と電気的に接続されている。トランジスター７３２のエミッタ端子には、グラウンド電位が供給されている。また、トランジスター７３２のベース端子は、抵抗７３６の一端、抵抗７３７の一端、及びコンデンサー７３８の一端と電気的に接続されている。抵抗７３７の他端及びコンデンサー７３８の他端には、グラウンド電位が供給されている。抵抗７３６の他端は、定電圧ダイオード７３９のアノード端子と電気的に接続されている。定電圧ダイオード７３９のカソード端子には、電圧信号ＶＨＶａが入力される。

以上のように構成された突入電流低減回路７３では、電源電圧遮断回路７１において、電圧信号ＶＨＶ１ａの供給が遮断されている場合、電圧信号ＶＨＶ１ａは入力されない。したがって、突入電流低減回路７３は、電圧信号ＶＨＶａを出力しない。そして、電圧信号ＶＨＶａが出力されないため、定電圧ダイオード７３９のアノード端子の電位は、抵抗７３７を介して供給されるグラウンド電位となる。この場合、トランジスター７３２は非導通に制御され、トランジスター７３１も非導通に制御されている。

そして、電源電圧遮断回路７１において、電圧信号ＶＨＶ１ａの供給が遮断されていた状態から、電圧信号ＶＨＶ１ａの供給が開始した場合、突入電流低減回路７３には、電圧信号ＶＨＶ１ａが入力される。この場合において、トランジスター７３１が非導通に制御されているため、電圧信号ＶＨＶ１ａは、抵抗７３３を介して電圧信号ＶＨＶａとしてトランジスター７３１のドレイン端子に入力される。このとき、電圧信号ＶＨＶ１ａ及び電圧信号ＶＨＶａに起因して生じる電流は、抵抗７３３により制限される。したがって、大電流の突入電流が生じるおそれが低減される。

そして、突入電流低減回路７３に電圧信号ＶＨＶ１ａの入力が開始された後、所定の期間が経過することで、電圧信号ＶＨＶａの電圧値が上昇する。具体的には、突入電流低減回路７３に入力される電圧信号ＶＨＶ１ａは、抵抗７３３及びヒューズ８０を介して図９に示すコンデンサー５５に入力される。これにより、コンデンサー５５に電荷が蓄えられる。そして、コンデンサー５５に電荷が蓄えられることに伴って、電圧信号ＶＨＶａの電圧値が上昇する。電圧信号ＶＨＶａの電圧値が、定電圧ダイオード７３９で規定される所定の値以上になった場合、定電圧ダイオード７３９のアノード端子側の電圧値が上昇する。そして、定電圧ダイオード７３９のアノード端子側の電圧値が、トランジスター７３２の閾値電圧を上回ることで、トランジスター７３２が導通に制御される。トランジスター７３２が導通に制御されると、トランジスター７３１が導通に制御される。その結果、トランジスター７３１のドレイン端子とソース端子との間が導通に制御され、電圧信号ＶＨＶ１ａが、トランジスター７３１を介して電圧信号ＶＨＶａとして電源電圧制御回路７０から出力される。

以上のように突入電流低減回路７３は、電圧信号ＶＨＶ１ａの供給が遮断されていた状態から、電圧信号ＶＨＶ１ａの供給が開始した直後においては、電圧信号ＶＨＶ１ａを、
抵抗７３３を介してトランジスター７３１のドレイン端子に伝搬する。これにより、大電流の突入電流が生じるおそれが低減される。また、電圧信号ＶＨＶａの電圧値が定電圧ダイオード７３９で規定される所定の値以上となることで、トランジスター７３１が導通に制御される。これにより、抵抗７３３で生じる電力損失が低減される。

４．３ 駆動制御回路の構成及び動作
次に駆動制御回路５１の構成及び動作について説明する。図９に示すように、電源電圧制御回路７０から出力された電圧信号ＶＨＶａは、ヒューズ８０を介して電圧信号ＶＨＶｂとして駆動制御回路５１に入力されると共に、ヒューズ８０，８１を介して電圧信号ＶＨＶ２として駆動制御回路５１に入力される。

図１３は、駆動制御回路５１の構成を示す図である。図１３に示すように、駆動回路５０に含まれる駆動制御回路５１は、集積回路５００、増幅回路５５０、復調回路５６０、及び帰還回路５７０を含む。すなわち、駆動回路５０は、基駆動信号ｄＡに基づく増幅制御信号Ｈｇｄ，Ｌｇｄを出力する集積回路５００と、増幅制御信号Ｈｇｄ，Ｌｇｄに応じて動作し増幅変調信号ＡＭｓを出力する増幅回路５５０と、増幅変調信号ＡＭｓを復調し駆動信号ＣＯＭを出力する復調回路５６０と、駆動信号ＣＯＭに基づく帰還信号ＶＦＢを集積回路５００が有する変調回路５３０に帰還する帰還回路５７０と、を有する。

集積回路５００は、増幅制御信号生成回路５０２、内部電圧生成回路４００、発振回路４１０、クロック選択回路４１１、異常検出回路４３０、レジスター制御回路４４０、定電圧出力回路４２０、駆動信号放電回路４５０、基準電圧信号出力回路４６０、ＶＨＶ制御信号出力回路４７０、状態信号入出力回路４８０、及びエラー信号入出力回路４９０を含む。すなわち、集積回路５００は、基駆動信号ｄＡを変調し変調信号Ｍｓを出力する変調回路５３０と、変調信号Ｍｓに応じた増幅制御信号Ｈｇｄ，Ｌｇｄを出力するゲート駆動回路５４０と、駆動信号ＣＯＭに基づく電荷を放出する駆動信号放電回路４５０と、直流電圧の信号を出力する定電圧出力回路４２０と、を含む。

内部電圧生成回路４００には、電圧信号ＶＤＤが供給される。内部電圧生成回路４００は、入力される電圧信号ＶＤＤを昇圧、又は降圧することで、例えば電圧値がＤＣ７．５Ｖの電圧信号ＧＶＤＤを生成する。この電圧信号ＧＶＤＤは、後述するゲート駆動回路５４０を含む集積回路５００の各種構成に入力される。

増幅制御信号生成回路５０２は、端子ＤＡＴＡ－Ｉｎから入力される駆動データ信号ＤＡＴＡに含まれる駆動信号ＣＯＭの波形を規定するデータ信号に基づいて、増幅制御信号Ｈｇｄ，Ｌｇｄを生成する。増幅制御信号生成回路５０２は、ＤＡＣインターフェース（ＤＡＣ＿Ｉ／Ｆ：Digital to Analog Converter Interface）５１０、ＤＡＣ回路５２０、変調回路５３０、及びゲート駆動回路５４０を含む。

ＤＡＣインターフェース５１０には、端子ＤＡＴＡ－Ｉｎから供給される駆動データ信号ＤＡＴＡと、端子ＭＣＫ－Ｉｎから供給されるクロック信号ＭＣＫとが入力される。ＤＡＣインターフェース５１０は、クロック信号ＭＣＫに基づいて駆動データ信号ＤＡＴＡを積算し、駆動信号ＣＯＭの波形を規定する例えば１０ｂｉｔの基駆動信号ｄＡを生成する。ＤＡＣ回路５２０には、基駆動信号ｄＡが入力される。ＤＡＣ回路５２０は、入力される基駆動信号ｄＡをアナログ信号の基駆動信号ａＡに変換する。この基駆動信号ａＡは、駆動信号ＣＯＭの増幅前の目標となる信号である。

変調回路５３０には、基駆動信号ａＡが入力される。変調回路５３０は、基駆動信号ａＡにパルス幅変調を施した変調信号Ｍｓを出力する。換言すれば、変調回路５３０は、基駆動信号ａＡを変調し、変調信号Ｍｓを出力する。

ゲート駆動回路５４０には、電圧信号ＶＨＶｂ，ＧＶＤＤ、及び変調信号Ｍｓが入力される。ゲート駆動回路５４０は、入力される変調信号Ｍｓを電圧信号ＧＶＤＤに基づき増幅すると共に、電圧信号ＶＨＶｂに基づいて高振幅論理にレベルシフトした増幅制御信号Ｈｇｄと、入力される変調信号Ｍｓの論理レベルを反転し、電圧信号ＧＶＤＤに基づき増幅した増幅制御信号Ｌｇｄとを生成する。したがって、増幅制御信号Ｈｇｄと増幅制御信号Ｌｇｄとは互いに排他的にＨレベルとなる。ここで、スイッチング素子を含む増幅回路を有し、変調信号Ｍｓに応じた増幅制御信号Ｈｇｄ，Ｌｇｄを出力するゲート駆動回路５４０がスイッチング回路の一例である。

ここで、増幅制御信号Ｈｇｄと増幅制御信号Ｌｇｄとが排他的にＨレベルとなるとは、増幅制御信号Ｈｇｄと増幅制御信号Ｌｇｄとが同時にＨレベルとならないことを含む。すなわち、ゲート駆動回路５４０は、増幅制御信号Ｈｇｄと増幅制御信号Ｌｇｄとが同時にＨレベルとならないように、増幅制御信号Ｈｇｄと増幅制御信号ＬｇｄとがＨレベルになるタイミングを制御するタイミング制御回路を備えてもよい。

増幅回路５５０は、増幅制御信号Ｈｇｄ，Ｌｇｄに基づき動作することで増幅変調信号ＡＭｓを出力する。換言すれば、増幅回路５５０は、変調信号Ｍｓを増幅し、増幅変調信号ＡＭｓを出力する。増幅回路５５０は、トランジスター５５１，５５２を含む。なお、トランジスター５５１，５５２のそれぞれは、例えばＮチャンネル型のＦＥＴ（Field Effect Transistor）である。

トランジスター５５１のドレイン端子には、電圧信号ＶＨＶｂが供給される。トランジスター５５１のゲート端子には端子Ｈｇ－Ｏｕｔを介して増幅制御信号Ｈｇｄが供給される。トランジスター５５１のソース端子はトランジスター５５２のドレイン端子と電気的に接続している。また、トランジスター５５２のゲート端子には、端子Ｌｇ－Ｏｕｔを介して増幅制御信号Ｌｇｄが供給される。トランジスター５５２のソース端子にはグラウンド電位が供給される。以上のように接続されたトランジスター５５１は、増幅制御信号Ｈｇｄに応じて動作し、トランジスター５５２は、増幅制御信号Ｈｇｄに対して排他的にＨレベルとなる増幅制御信号Ｌｇｄに応じて動作する。すなわち、トランジスター５５１とトランジスター５５２とは排他的に導通となる。これにより、トランジスター５５１のソース端子と、トランジスター５５２のドレイン端子との接続点には、変調信号Ｍｓを電圧信号ＶＨＶｂに基づいて増幅した増幅変調信号ＡＭｓが生成される。

増幅回路５５０で生成された増幅変調信号ＡＭｓは、復調回路５６０に入力される。復調回路５６０は、コイル５６１とコンデンサー５６２を含む。コイル５６１の一端は、トランジスター５５１のソース端子、及びトランジスター５５２のドレイン端子と電気的に接続されている。また、コイル５６１の他端は、コンデンサー５６２の一端と電気的に接続されている。コンデンサー５６２の他端には、グラウンド電位が供給されている。すなわち、コイル５６１とコンデンサー５６２とは、ローパスフィルターを構成する。そして、復調回路５６０に増幅変調信号ＡＭｓが供給されることで、増幅変調信号ＡＭｓが復調され、駆動信号ＣＯＭが生成される。すなわち、復調回路５６０は、増幅変調信号ＡＭｓを復調し、駆動信号ＣＯＭを端子ＣＯＭ－Ｏｕｔから出力する。

また、復調回路５６０が生成した駆動信号ＣＯＭは、帰還回路５７０を介して帰還信号ＶＦＢとして集積回路５００に含まれる変調回路５３０に帰還される。換言すれば、帰還回路５７０は、駆動信号ＣＯＭに基づく帰還信号ＶＦＢを集積回路５００に帰還する。帰還回路５７０は、抵抗５７１，５７２を含む。抵抗５７１の一端は、コイル５６１の他端と電気的に接続され、抵抗５７１の他端は、抵抗５７２の一端と電気的に接続されている。抵抗５７２の他端には、電圧信号ＶＨＶ２が供給される。そして、抵抗５７１の他端、
及び抵抗５７２の一端は、端子ＶＦＢ－Ｉｎを介して変調回路５３０と電気的に接続されている。すなわち、変調回路５３０には、駆動信号ＣＯＭが帰還回路５７０を介して、電圧信号ＶＨＶ２でプルアップされて帰還する。

以上のように、集積回路５００に含まれる増幅制御信号生成回路５０２と、増幅回路５５０と、復調回路５６０と、帰還回路５７０とは、駆動データ信号ＤＡＴＡに基づいて圧電素子６０を駆動する駆動信号ＣＯＭを生成する。そして、生成された駆動信号ＣＯＭは、端子ＣＯＭ－Ｏｕｔ、及び選択回路２３０を介して圧電素子６０の電極６１１に供給される。すなわち、端子ＣＯＭ－Ｏｕｔは、選択回路２３０の端子ＴＧ－Ｉｎと電気的に接続されている。以上のように構成された増幅制御信号生成回路５０２と、増幅回路５５０と、復調回路５６０と、帰還回路５７０とは、駆動データ信号ＤＡＴＡに基づいて圧電素子６０を駆動するための図３に示す台形波形Ａｄｐ，Ｂｄｐ，Ｃｄｐを含む信号を駆動信号ＣＯＭとして出力する他に、一定の電圧値の信号を駆動信号ＣＯＭとして出力することもできる。

発振回路４１０は、集積回路５００の動作タイミングを規定するクロック信号ＬＣＫを生成し出力する。クロック信号ＬＣＫは、クロック選択回路４１１、及び異常検出回路４３０に入力される。

クロック選択回路４１１には、クロック信号ＭＣＫ，ＬＣＫ、及びクロック選択信号ＣＳＷが入力される。クロック選択回路４１１は、クロック選択信号ＣＳＷの論理レベルに基づいてクロック信号ＭＣＫをクロック信号ＲＣＫとしてレジスター制御回路４４０に出力するのか、又はクロック信号ＬＣＫをクロック信号ＲＣＫとしてレジスター制御回路４４０に出力するのかを切り替える。なお、本実施形態においてクロック選択回路４１１は、クロック選択信号ＣＳＷがＨレベルの場合にクロック信号ＭＣＫをクロック信号ＲＣＫとしてレジスター制御回路４４０に出力し、クロック選択信号ＣＳＷがＬレベルの場合にクロック信号ＬＣＫをクロック信号ＲＣＫとしてレジスター制御回路４４０に出力するとして説明する。

異常検出回路４３０は、発振異常検出部４３１、動作異常検出部４３２、及び電源電圧異常検出部４３３を含む。

発振異常検出部４３１には、発振回路４１０が出力するクロック信号ＬＣＫが入力される。発振異常検出部４３１は、入力されるクロック信号ＬＣＫが正常であるか否かを検出し、検出結果に基づく論理レベルのクロック選択信号ＣＳＷ、及びエラー信号ＮＥＳを出力する。例えば、発振異常検出部４３１は、クロック信号ＬＣＫの周波数及び電圧値の少なくとも一方を検出する。そして、発振異常検出部４３１は、クロック信号ＬＣＫの周波数及び電圧値の少なくとも一方が異常であることを検出した場合、異常を示すクロック選択信号ＣＳＷ及びエラー信号ＮＥＳをクロック選択回路４１１及びレジスター制御回路４４０のそれぞれに出力する。また、発振異常検出部４３１は、クロック信号ＬＣＫの周波数及び電圧値の双方が正常である場合、正常であることを示すクロック選択信号ＣＳＷ及びエラー信号ＮＥＳをクロック選択回路４１１及びレジスター制御回路４４０のそれぞれに出力する。

動作異常検出部４３２には、駆動制御回路５１の各種構成の動作状態を示す動作状態信号ＡＳＳが入力される。動作異常検出部４３２は、入力される動作状態信号ＡＳＳに基づいて、駆動制御回路５１の各種構成が正常に動作しているか否かを検出する。本実施形態では、駆動制御回路５１の各種構成のいずれかが異常である場合、異常を示す動作状態信号ＡＳＳが動作異常検出部４３２に入力される。そして、動作異常検出部４３２に異常を示す動作状態信号ＡＳＳが入力された場合、動作異常検出部４３２は、異常を示すエラー
信号ＮＥＳをレジスター制御回路４４０に出力する。

電源電圧異常検出部４３３には、駆動回路５０から出力されプリントヘッド２１に供給される電圧信号ＶＨＶ２が入力される。そして、電源電圧異常検出部４３３は、電圧信号ＶＨＶ２の電圧値を検出する。電源電圧異常検出部４３３は、電圧信号ＶＨＶ２の電圧値に基づいて、プリントヘッド２１に供給される電圧信号ＶＨＶ２の電圧値が正常であるか否かを検出する。電源電圧異常検出部４３３において、プリントヘッド２１に供給される電圧信号ＶＨＶ２の電圧値が異常であると判断された場合、異常を示すエラー信号ＦＥＳをレジスター制御回路４４０に出力する。

レジスター制御回路４４０は、シーケンスレジスター４４１、状態レジスター４４２、及びレジスター制御部４４３を含む。シーケンスレジスター４４１及び状態レジスター４４２は、クロック信号ＭＣＫに同期して駆動データ信号ＤＡＴＡとして入力される動作情報等を保持する。そして、レジスター制御部４４３は、クロック信号ＲＣＫに同期して、シーケンスレジスター４４１及び状態レジスター４４２に保持された情報に基づく制御信号ＣＮＴ１～ＣＮＴ５を生成し、対応する構成に出力する。

制御信号ＣＮＴ１は、駆動信号放電回路４５０に入力される。駆動信号放電回路４５０は、帰還回路５７０を介して、復調回路５６０から出力される駆動信号ＣＯＭに基づいて蓄えられた電荷を放出するか否かを制御する。この駆動信号放電回路４５０は、端子ＶＦＢ－Ｉｎ及び帰還回路５７０を介して、復調回路５６０から出力される駆動信号ＣＯＭが伝搬される伝搬経路と電気的に接続されている。すなわち、駆動信号放電回路４５０は、駆動信号ＣＯＭに基づく電荷を放出する。この駆動信号放電回路４５０が放電回路の一例である。

図１４は、駆動信号放電回路４５０の電気構成の一例を示す図である。駆動信号放電回路４５０は、抵抗４５１、トランジスター４５２、及びインバーター４５３を含む。なお、トランジスター４５２は、ＮＭＯＳトランジスターであるとして説明を行う。

抵抗４５１の一端は、端子ＶＦＢ－Ｉｎと電気的に接続されている。抵抗４５１の他端は、トランジスター４５２のドレイン端子と電気的に接続されている。トランジスター４５２のソース端子には、グラウンド電位が供給されている。また、トランジスター４５２のゲート端子には、制御信号ＣＮＴ１がインバーター４５３を介して入力される。以上のように構成された駆動信号放電回路４５０にＨレベルの制御信号ＣＮＴ１が入力された場合、トランジスター４５２は非導通に制御される。したがって、駆動信号放電回路４５０は、駆動信号ＣＯＭが伝搬される伝搬経路に蓄えられている電荷の放出を行わない。一方、駆動信号放電回路４５０にＬレベルの制御信号ＣＮＴ１が入力された場合、トランジスター４５２は導通に制御される。したがって、駆動信号放電回路４５０は、帰還回路５７０を介して駆動信号ＣＯＭが伝搬される伝搬経路に蓄えられている電荷は、抵抗４５１、及びトランジスター４５２を介して放出される。以上のように、駆動信号放電回路４５０は、制御信号ＣＮＴ１に基づいて、駆動信号ＣＯＭがプリントヘッド２１に供給される伝搬経路に蓄えられた駆動信号ＣＯＭに基づく電荷を放出するか否かを制御する。

図１３に戻り、制御信号ＣＮＴ２は、基準電圧信号出力回路４６０に入力される。基準電圧信号出力回路４６０は、圧電素子６０の電極６１２に供給される基準電圧信号ＶＢＳを出力する。すなわち、基準電圧信号出力回路４６０は、圧電素子６０の電極６１２と電気的に接続され、圧電素子６０の電極６１２に供給される電圧値が電圧Ｖｂｓで一定の基準電圧信号ＶＢＳを出力する。

図１５は、基準電圧信号出力回路４６０の電気構成の一例を示す図である。基準電圧信
号出力回路４６０は、コンパレーター４６１、トランジスター４６２，４６３、抵抗４６４，４６５，４６６、及びインバーター４６７を含む。なお、トランジスター４６２をＰＭＯＳトランジスターとして、トランジスター４６３をＮＭＯＳトランジスターとして説明する。

コンパレーター４６１の－側の入力端には基準電圧Ｖｒｅｆが供給される。また、コンパレーター４６１の＋側の入力端は抵抗４６４の一端、及び抵抗４６５の一端と電気的に接続されている。コンパレーター４６１の出力端は、トランジスター４６２のゲート端子と電気的に接続されている。トランジスター４６２のソース端子には、電圧信号ＧＶＤＤが供給される。トランジスター４６２のドレイン端子は、抵抗４６４の他端、抵抗４６６の一端、及び基準電圧信号ＶＢＳが出力される端子ＶＢＳ－Ｏｕｔと電気的に接続されている。抵抗４６６の他端はトランジスター４６３のドレイン端子と電気的に接続されている。トランジスター４６３のゲート端子にはインバーター４６７を介して制御信号ＣＮＴ２が入力される。トランジスター４６３のソース端子、及び抵抗４６５の他端には、グラウンド電位が供給される。

以上のように構成された基準電圧信号出力回路４６０において、コンパレーター４６１の＋側の入力端に供給される電圧値が、コンパレーター４６１の－側の入力端に供給される基準電圧Ｖｒｅｆの電圧値よりも大きい場合、コンパレーター４６１は、Ｈレベルの信号を出力する。このとき、トランジスター４６２は非導通に制御される。したがって、端子ＶＢＳ－Ｏｕｔには、電圧信号ＧＶＤＤが供給されない。一方、コンパレーター４６１の－側の入力端に供給される電圧値が、コンパレーター４６１の－側の入力端に供給される基準電圧Ｖｒｅｆの電圧値よりも小さい場合、コンパレーター４６１は、Ｌレベルの信号を出力する。このとき、トランジスター４６２は、導通に制御される。したがって、端子ＶＢＳ－Ｏｕｔには、電圧信号ＧＶＤＤが供給される。すなわち、基準電圧信号ＶＢＳを抵抗４６４，４６５とで分圧した電圧値と、基準電圧Ｖｒｅｆの電圧値とが等しくなるようにコンパレーター４６１が動作することで、基準電圧信号出力回路４６０は、電圧信号ＧＶＤＤに基づいて電圧値が電圧Ｖｂｓで一定の基準電圧信号ＶＢＳを生成する。

また、基準電圧信号出力回路４６０には、制御信号ＣＮＴ２が入力される。基準電圧信号出力回路４６０にＨレベルの制御信号ＣＮＴ２が入力された場合、トランジスター４６３は非導通に制御される。したがって、端子ＶＢＳ－Ｏｕｔとグラウンド電位が伝搬される伝搬経路とは、ハイインピーダンスに制御される。その結果、端子ＶＢＳ－Ｏｕｔから、電圧Ｖｂｓで電圧値が一定の基準電圧信号ＶＢＳが出力される。換言すれば、Ｈレベルの制御信号ＣＮＴ２が基準電圧信号出力回路４６０に入力された場合に、基準電圧信号出力回路４６０は、基準電圧信号ＶＢＳの出力が開始する。一方、基準電圧信号出力回路４６０にＬレベルの制御信号ＣＮＴ２が入力された場合、トランジスター４６３は導通に制御される。したがって、端子ＶＢＳ－Ｏｕｔには、抵抗４６６、及びトランジスター４６３を介してグラウンド電位が供給される。その結果、基準電圧信号出力回路４６０は、グラウンド電位で一定の基準電圧信号ＶＢＳを出力する。換言すれば、基準電圧信号出力回路４６０にＬレベルの制御信号ＣＮＴ２が入力された場合、基準電圧信号出力回路４６０は、基準電圧信号ＶＢＳの出力を停止し、端子ＶＢＳ－Ｏｕｔの電圧値をグラウンド電位とする。

図１３に戻り、制御信号ＣＮＴ３は、ＶＨＶ制御信号出力回路４７０に入力される。ＶＨＶ制御信号出力回路４７０は、電源電圧制御回路７０に供給されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴを出力する。

図１６は、ＶＨＶ制御信号出力回路４７０の電気構成の一例を示す図である。ＶＨＶ制御信号出力回路４７０は、トランジスター４７１を含む。なお、トランジスター４７１は
、ＰＭＯＳトランジスターであるとして説明を行う。

トランジスター４７１のソース端子には、電圧信号ＧＶＤＤが供給される。トランジスター４７１のドレイン端子は、端子ＶＨＶ＿ＣＮＴ－Ｏｕｔと電気的に接続されている。トランジスター４７１のゲート端子には、制御信号ＣＮＴ３が入力される。以上のように構成されたＶＨＶ制御信号出力回路４７０にＬレベルの制御信号ＣＮＴ３が入力された場合、端子ＶＨＶ＿ＣＮＴ－Ｏｕｔには、電圧信号ＧＶＤＤが供給され、Ｈレベルの制御信号ＣＮＴ３が入力された場合、端子ＶＨＶ＿ＣＮＴ－Ｏｕｔには、グラウンド電位が供給される。すなわち、ＶＨＶ制御信号出力回路４７０は、制御信号ＣＮＴ３の論理レベルを反転し、電圧信号ＧＶＤＤの電圧値に増幅された信号をＶＨＶ制御信号ＶＨＶ＿ＣＮＴとして出力する。

ＶＨＶ制御信号出力回路４７０から出力されたＶＨＶ制御信号ＶＨＶ＿ＣＮＴは、図１１に示す電源電圧制御回路７０に入力される。そして、電源電圧制御回路７０は、入力されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴに基づいて、プリントヘッド２１に電圧信号ＶＨＶ２を供給するのか否かを切り替える。具体的には、ＶＨＶ制御信号出力回路４７０にＨレベルの制御信号ＣＮＴ３が入力された場合、ＶＨＶ制御信号出力回路４７０は、ＨレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴを電源電圧制御回路７０に出力する。その結果、電源電圧制御回路７０は、電圧信号ＶＨＶ１を電圧信号ＶＨＶ２としてプリントヘッド２１に供給する。

図１３に戻り、制御信号ＣＮＴ４は、状態信号入出力回路４８０に入力される。状態信号入出力回路４８０は、駆動制御回路５１の動作状態を示す状態信号ＢＵＳＹを出力すると共に、他の構成から出力された状態信号ＢＵＳＹを入力する。ここで、他の構成とは、例えば液体吐出装置１が複数の駆動制御回路５１を有する場合における異なる駆動制御回路５１であってもよく、例えば、制御信号出力回路１００であってもよい。

図１７は、状態信号入出力回路４８０の電気構成の一例を示す図である。状態信号入出力回路４８０は、トランジスター４８１、及びインバーター４８２を含む。なお、トランジスター４８１は、ＰＭＯＳトランジスターであるとして説明を行う。また、インバーター４８２は、集積回路５００のＣＯＭＳ入力端子として機能する。すなわち、状態信号入出力回路４８０は、レジスター制御回路４４０から出力される制御信号ＣＮＴ４に基づいて、端子ＢＵＳＹ－Ｏｕｔから状態信号ＢＵＳＹを出力する共に、端子ＢＵＳＹ－Ｏｕｔに入力される信号をレジスター制御回路４４０に入力する。なお、図１７には、レジスター制御回路４４０から出力される制御信号ＣＮＴ４を制御信号ＣＮＴ４－ｏｕｔとして図示し、レジスター制御回路４４０に入力される制御信号ＣＮＴ４を制御信号ＣＮＴ４－ｉｎとして図示している。

トランジスター４８１のソース端子には、電圧信号ＧＶＤＤが供給される。また、トランジスター４８１のドレイン端子は、インバーター４８２の入力端、及び端子ＢＵＳＹ－Ｏｕｔと接続されている。また、トランジスター４８１のゲート端子には、レジスター制御回路４４０から出力される制御信号ＣＮＴ４－ｏｕｔが入力される。また、インバーター４８２の出力端からレジスター制御回路４４０に入力される制御信号ＣＮＴ４－ｉｎが出力される。以上のように構成された状態信号入出力回路４８０にＬレベルの制御信号ＣＮＴ４が入力された場合、端子ＢＵＳＹ－Ｏｕｔには、電圧信号ＧＶＤＤが供給される。すなわち、Ｈレベルの状態信号ＢＵＳＹが出力される。

図１３に戻り、制御信号ＣＮＴ５は、エラー信号入出力回路４９０に入力される。エラー信号入出力回路４９０は、駆動制御回路５１に異常が生じているか否かを示すエラー信号ＥＲＲを出力すると共に、他の構成から出力されたエラー信号ＥＲＲを入力する。ここ
で、他の構成とは、例えば液体吐出装置１が複数の駆動制御回路５１を有する場合における異なる駆動制御回路５１であってもよく、例えば、制御信号出力回路１００であってもよい。

図１８は、エラー信号入出力回路４９０の電気構成の一例を示す図である。エラー信号入出力回路４９０は、トランジスター４９１、及びインバーター４９２を含む。なお以下の説明では、トランジスター４９１をＰＭＯＳトランジスターとして説明する。また、インバーター４９２は、集積回路５００のＣＯＭＳ入力端子として機能する。すなわち、エラー信号入出力回路４９０は、レジスター制御回路４４０から出力される制御信号ＣＮＴ５に基づいて、端子ＥＲＲ－Ｏｕｔからエラー信号ＥＲＲを出力する共に、端子ＥＲＲ－Ｏｕｔに入力される信号をレジスター制御回路４４０に入力する。なお、図１８には、レジスター制御回路４４０から出力される制御信号ＣＮＴ５を制御信号ＣＮＴ５－ｏｕｔとして図示し、レジスター制御回路４４０に入力される制御信号ＣＮＴ５を制御信号ＣＮＴ５－ｉｎとして図示している。

トランジスター４９１のソース端子には、電圧信号ＧＶＤＤが供給される。また、トランジスター４９１のドレイン端子は、インバーター４９２の入力端、及び端子ＥＲＲ－Ｏｕｔと電気的に接続されている。また、トランジスター４９１のゲート端子には、レジスター制御回路４４０から出力される制御信号ＣＮＴ５－ｏｕｔが入力される。インバーター４９２の出力端からは、レジスター制御回路４４０に入力される制御信号ＣＮＴ５－ｉｎが出力される。以上のように構成されたエラー信号入出力回路４９０にＬレベルの制御信号ＣＮＴ５が入力された場合、端子ＥＲＲ－Ｏｕｔには、電圧信号ＧＶＤＤが供給される。すなわち、Ｈレベルのエラー信号ＥＲＲが出力される。

以上のように、駆動制御回路５１が、状態信号入出力回路４８０及びエラー信号入出力回路４９０を備えることで、液体吐出装置１が複数の駆動制御回路５１を有する場合、複数の駆動制御回路５１間におけるエラー情報、及び動作情報の共有が可能となる。したがって、複数の駆動制御回路５１のいずれかで異常が生じた場合に、当該異常を示す状情報に基づいて、異常が生じていない他の駆動制御回路５１の動作を制御することが可能となる。

図１３に戻り、レジスター制御回路４４０は、復調回路５６０から出力される駆動信号ＣＯＭの電圧値を電圧Ｖｏｓで一定に制御するための駆動データｄＣを生成し、ＤＡＣ回路５２０に入力する。なお、レジスター制御回路４４０が出力する駆動データｄＣを変更することで、駆動データｄＣで規定される駆動信号ＣＯＭの電圧値である電圧Ｖｏｓが変更可能であってもよい。

ＤＡＣ回路５２０は、入力される駆動データｄＣをアナログ信号の基駆動信号ａＡに変換する。この基駆動信号ａＡは、一定の電圧値の駆動信号ＣＯＭの増幅前の目標となる信号である。変調回路５３０には、基駆動信号ａＡが入力される。変調回路５３０は、基駆動信号ａＡにパルス幅変調を施した変調信号Ｍｓを出力する。ゲート駆動回路５４０は、入力される変調信号Ｍｓを電圧信号ＧＶＤＤに基づき増幅すると共に、電圧信号ＶＨＶｂに基づいて高振幅論理にレベルシフトした増幅制御信号Ｈｇｄと、入力される変調信号Ｍｓの論理レベルを反転し、電圧信号ＧＶＤＤに基づき増幅した増幅制御信号Ｌｇｄとを生成する。そして、増幅回路５５０が、増幅制御信号Ｈｇｄ，Ｌｇｄに基づき動作することで増幅変調信号ＡＭｓを出力し、復調回路５６０は、増幅変調信号ＡＭｓを復調する。これにより、復調回路５６０から一定電圧値の駆動信号ＣＯＭが出力される。

また、レジスター制御回路４４０は、一定の電圧値を示す駆動データｄＣを生成し、ＤＡＣ回路５２０に出力すると共に、変調回路５３０が当該駆動データｄＣに基づく基駆動
信号ａＡより規定された電圧値が電圧Ｖｓｅｔの電圧信号ＶＳＥＴを、定電圧出力回路４２０に出力するように切り替える切替信号ＶＳＥＬを生成し、変調回路５３０に出力する。

ＤＡＣ回路５２０は、入力される駆動データｄＣをアナログ信号の基駆動信号ａＡに変換し、変調回路５３０に出力する。変調回路５３０は、レジスター制御回路４４０から入力される切替信号ＶＳＥＬが、基駆動信号ａＡより規定された電圧値の信号を定電圧出力回路４２０に出力すること示す信号である場合、基駆動信号ａＡより規定された電圧値が電圧Ｖｓｅｔの電圧信号ＶＳＥＴを、定電圧出力回路４２０に出力する。定電圧出力回路４２０は、入力される電圧信号ＶＳＥＴに基づいて、端子ＣＯＭ－Ｏｕｔの電位が一定となるような電圧信号ＶＣＮＴを生成し、端子ＶＦＢ－Ｉｎ、及び抵抗５７１を介して端子ＣＯＭ－Ｏｕｔに出力する。換言すれば、定電圧出力回路４２０は、端子ＣＯＭ－Ｏｕｔの電圧値を一定とするための直流電圧信号である電圧信号ＶＣＮＴを出力する。

図１９は、定電圧出力回路４２０の電気構成の一例を示す図である。定電圧出力回路４２０は、コンパレーター４２１及びトランジスター４２２を含む。なお、トランジスター４２２をＮＭＯＳトランジスターとして説明する。

変調回路５３０が出力する電圧信号ＶＳＥＴは、コンパレーター４２１の－側の入力端に入力される。コンパレーター４２１の＋側の入力端は、端子ＶＦＢ－Ｉｎと電気的に接続される。コンパレーター４２１の出力端は、トランジスター４２２のゲート端子と電気的に接続されている。トランジスター４２２のドレイン端子は、端子ＶＦＢ－Ｉｎと電気的に接続される。そして、トランジスター４２２のソース端子には、グラウンド電位が供給される。

そして、定電圧出力回路４２０が有するコンパレーター４２１の＋側の入力端に供給される電圧値が、コンパレーター４２１の－側の入力端に供給される電圧信号ＶＳＥＴの電圧値である電圧Ｖｓｅｔよりも大きい場合、コンパレーター４２１は、Ｈレベルの信号を出力する。すなわち、電圧信号ＶＳＥＴの電圧値である電圧Ｖｓｅｔに対して、端子ＶＦＢ－Ｉｎの電圧値が大きい場合、コンパレーター４２１は、Ｈレベルの信号を出力する。したがって、トランジスター４２２は、導通に制御される。その結果、端子ＶＦＢ－Ｉｎの電圧値が減少する。一方、コンパレーター４２１の＋側の入力端に供給される電圧値が、コンパレーター４２１の－側の入力端に供給される電圧Ｖｓｅｔよりも小さい場合、コンパレーター４２１は、Ｌレベルの信号を出力する。すなわち、電圧信号ＶＳＥＴの電圧値である電圧Ｖｓｅｔに対して、端子ＶＦＢ－Ｉｎの電圧値が小さい場合、コンパレーター４２１は、Ｌレベルの信号を出力する。したがって、トランジスター４２２は、オフに制御される。その結果、端子ＶＦＢ－Ｉｎには、抵抗５７２を介して電圧信号ＶＨＶ２が供給され、端子ＶＦＢ－Ｉｎの電圧値が増加する。

すなわち、定電圧出力回路４２０は、端子ＶＦＢ－Ｉｎの電圧値が、電圧信号ＶＳＥＴの電圧値である電圧Ｖｓｅｔにより規定される電圧となるように、トランジスター４２２の動作を制御する。換言すれば、定電圧出力回路４２０は、電圧信号ＶＳＥＴの電圧値である電圧Ｖｓｅｔにより規定される電圧値が電圧Ｖｃｎｔで一定の電圧信号ＶＣＮＴを生成し、出力する。これにより、端子ＶＦＢ－Ｉｎと抵抗５７１を介して電気的に接続される端子ＣＯＭ－Ｏｕｔの電圧値が制御される。

以上のように構成された駆動回路５０が有する駆動制御回路５１は、液体吐出装置１が、プリントヘッド２１からインクを吐出し、媒体Ｐに画像を形成する印刷モード、プリントヘッド２１からインクを吐出しない待機モード、及びプリントヘッド２１からインクを吐出せず待機モードよりも消費電力が小さなスリープモードのそれぞれにおいて、動作を
切り替える。

液体吐出装置１が印刷モードである場合、駆動回路５０が有する駆動制御回路５１は、図３に示すような駆動信号ＣＯＭを生成し出力する。具体的には、駆動制御回路５１が有する集積回路５００は、入力される駆動データ信号ＤＡＴＡに基づく増幅制御信号Ｈｇｄ，Ｌｇｄを生成し、増幅回路５５０に出力する。増幅回路５５０は、増幅制御信号Ｈｇｄ，Ｌｇｄに応じて動作することで、駆動データ信号ＤＡＴＡに応じた基駆動信号ｄＡを電圧信号ＶＨＶｂに基づいて増幅した増幅変調信号ＡＭｓを生成し、復調回路５６０に出力する。そして、復調回路５６０が、増幅変調信号ＡＭｓを復調することで、駆動信号ＣＯＭを生成し、駆動制御回路５１及び駆動回路５０から出力する。

液体吐出装置１が待機モードである場合、駆動回路５０が有する駆動制御回路５１は、電圧値が一定の駆動信号ＣＯＭを生成し出力する。具体的には、駆動制御回路５１が有する集積回路５００に含まれるＤＡＣ回路５２０には、レジスター制御回路４４０から駆動データｄＣが入力される。すなわち、ＤＡＣ回路５２０は、駆動データ信号ＤＡＴＡに依らず駆動データｄＣに応じた基駆動信号ｄＡを生成し、変調回路５３０に出力する。変調回路５３０は、基駆動信号ａＡに応じた増幅制御信号Ｈｇｄ，Ｌｇｄを生成し、増幅回路５５０に出力する。そして、増幅回路５５０が増幅制御信号Ｈｇｄ，Ｌｇｄに応じて動作することで、駆動データｄＣに応じた基駆動信号ｄＡを電圧信号ＶＨＶｂに基づいて増幅した増幅変調信号ＡＭｓを生成し、復調回路５６０に出力する。その後、復調回路５６０が、増幅変調信号ＡＭｓを復調することで、駆動信号ＣＯＭを生成し、駆動制御回路５１及び駆動回路５０から出力する。

この場合において駆動データｄＣは、駆動信号ＣＯＭを一定電圧に制御するための情報を含む。具体的には、駆動データｄＣに基づく基駆動信号ａＡに応じて生成された増幅制御信号Ｈｇｄ，Ｌｇｄのデューティーが固定となる。よって、増幅回路５５０は、固定のデューティーの増幅変調信号ＡＭｓを生成し出力する。したがって、復調回路５６０が増幅変調信号ＡＭｓを復調することで生成される駆動信号ＣＯＭの電圧値は一定となり、その結果、圧電素子６０は動作せず、ノズルからインクが吐出されない。

液体吐出装置１がスリープモードである場合、駆動回路５０が有する駆動制御回路５１は、定電圧出力回路４２０が生成する電圧値が一定の電圧信号ＶＣＮＴを駆動信号ＣＯＭとして出力する。具体的には、駆動制御回路５１が有する集積回路５００に含まれるＤＡＣ回路５２０には、レジスター制御回路４４０から駆動データｄＣが入力される。すなわち、ＤＡＣ回路５２０は、駆動データ信号ＤＡＴＡに依らず駆動データｄＣに応じた基駆動信号ｄＡを生成し、変調回路５３０に出力する。また、変調回路５３０には、レジスター制御回路４４０から基駆動信号ａＡより規定された電圧値の信号を定電圧出力回路４２０に出力すること示す切替信号ＶＳＥＬが入力される。よって、変調回路５３０は、駆動データｄＣに基づく基駆動信号ａＡより規定された電圧値が電圧Ｖｓｅｔの電圧信号ＶＳＥＴを、定電圧出力回路４２０に出力する。これにより、定電圧出力回路４２０は、電圧値が一定となるような電圧信号ＶＣＮＴを生成し、端子ＶＦＢ－Ｉｎ、及び抵抗５７１を介して端子ＣＯＭ－Ｏｕｔに出力する。よって、圧電素子６０は駆動せず、インクが吐出されない。このようなスリープモードでは、増幅回路５５０が動作しない。したがって、スリープモードの消費電力は、インクを吐出しない待機モードの消費電力と比較して低減される。

そして、液体吐出装置１がスリープモードに遷移した後、所定の期間経過すると、圧電素子６０の電極６１１及び電極６１２に供給される電位がグラウンド電位となる。具体的には、レジスター制御回路４４０は、Ｈレベルの制御信号ＣＮＴ１を駆動信号放電回路４５０に出力し、Ｈレベルの制御信号ＣＮＴ２を基準電圧信号出力回路４６０に出力する。
駆動信号放電回路４５０にＨレベルの制御信号ＣＮＴ１が入力されることで、駆動信号放電回路４５０に含まれるトランジスター４５２が導通に制御される。その結果、駆動信号放電回路４５０は電極６１１に供給される駆動信号ＣＯＭに基づく電荷を放出する。また、基準電圧信号出力回路４６０にＨレベルの制御信号ＣＮＴ２が入力されることで、基準電圧信号出力回路４６０に含まれるトランジスター４６３が導通に制御される。その結果、基準電圧信号出力回路４６０は電極６１２に供給される基準電圧信号ＶＢＳに基づく電荷を放出する。これにより圧電素子６０の電極６１１及び電極６１２に供給される電位がグラウンド電位に制御される。

スリープモードは、待機モードと比較して長時間継続する可能性の高い。このようなスリープモードにおいて、圧電素子６０の電極６１１及び電極６１２の電荷を放出し、圧電素子６０の電極６１１及び電極６１２に供給される電位をグラウンド電位とすることで、圧電素子６０の電極６１１，６１２に意図しない電荷が蓄積されず、その結果、圧電素子６０に意図しない変位が継続的に生じるおそれが低減される。これにより、圧電素子６０に意図しない変位が継続的に生じることに起因して圧電素子６０及び吐出部６００の異常が生じるおそれが低減される。なお、液体吐出装置１がスリープモードに遷移し、レジスター制御回路４４０は、Ｈレベルの制御信号ＣＮＴ１を駆動信号放電回路４５０に出力し、Ｈレベルの制御信号ＣＮＴ２を基準電圧信号出力回路４６０に出力した後、定電圧出力回路４２０は、電圧値がグラウンド電位で一定となるような電圧信号ＶＣＮＴを出力してもよい。換言すれば、液体吐出装置１がスリープモードに遷移し、レジスター制御回路４４０は、Ｈレベルの制御信号ＣＮＴ１を駆動信号放電回路４５０に出力し、Ｈレベルの制御信号ＣＮＴ２を基準電圧信号出力回路４６０に出力した後、定電圧出力回路４２０が動作を停止してもよい。

ここで、駆動信号ＣＯＭを出力する変調回路５３０、増幅回路５５０、及び復調回路５６０と、電圧値が電圧Ｖｃｎｔで一定の電圧信号ＶＣＮＴを出力する定電圧出力回路４２０とを含む構成を駆動信号出力回路５０１と称する場合がある。また、定電圧出力回路４２０が出力する電圧値が電圧Ｖｃｎｔで一定の直流電圧信号である電圧信号ＶＣＮＴが出力されると共に、帰還信号ＶＦＢが入力される端子ＶＦＢ－Ｉｎが出力端子の一例である。

４．４ 集積回路の構成及び動作
次に、集積回路５００に含まれる各種回路及び端子の配置について説明する。図２０は、集積回路５００の回路レイアウトの一例を示す図である。集積回路５００は、向かい合って位置する辺７０１，７０２と、向かい合って位置する辺７０３，７０４とを含み、辺７０１が辺７０３及び辺７０４と直交し、辺７０２が辺７０３及び辺７０４と直交する略矩形上の基板７００を含む。ここで、基板７００は、例えばシリコンを含み構成されている。なお、基板７００の形状は、矩形上に限られるものではなく、一部に切り欠きや円弧が形成されていてもよく、さらに、五角形や六角形等の多角形であってもよい。

図２０に示すように、集積回路５００が有する基板７００には、集積回路５００の内部回路と、集積回路５００の外部回路と電気的に接続するための複数の端子がもうけられている。具体的には、本実施形態における集積回路５００が有する基板７００には、図１３に示す端子ＣＬＫ－Ｉｎ，ＤＡＴＡ－Ｉｎ，Ｈｇ－Ｏｕｔ，Ｌｇ－Ｏｕｔ，ＶＦＢ－Ｏｕｔ，ＶＢＳ－Ｏｕｔと、電圧信号ＶＨＶ２が入力される端子ＶＨＶ－Ｉｎと、電圧信号ＶＨＶの基準電位を示す端子ＧＮＤ１－Ｉｎと、電圧信号ＶＤＤが入力される端子ＶＤＤ－Ｉｎと、電圧信号ＶＤＤの基準電位を示す端子ＧＮＤ２－Ｉｎと、を含む複数の端子が設けられている。

また、集積回路５００が有する基板７００には、集積回路５００に含まれる各種回路が
実装される複数の回路実装領域が設けられている。具体的には、本実施形態における集積回路５００が有する基板７００には、放電回路実装領域７１０、定電圧回路実装領域７２０、変調回路実装領域７３０、第１ゲート駆動回路実装領域７４０、第２ゲート駆動回路実装領域７５０、基準電圧回路実装領域７６０、内部電圧回路実装領域７７０、ＤＡＣ回路実装領域７８０、及びロジック回路実装領域７９０を含む複数の回路実装領域が設けられている。なお、集積回路５００が有する基板７００には、上述した端子及び回路実装領域以外の端子及び回路実装領域が設けられていてもよい。また、図２０では、図１３に示す端子、及び回路の一部の図示を省略している。

基板７００に設けられる複数の端子の内の端子ＶＨＶ－Ｉｎ，ＧＮＤ１－Ｉｎ，ＶＦＢ－Ｉｎ，ＤＡＴＡ－Ｉｎ，ＣＬＫ－Ｉｎは、基板７００の辺７０３に沿った方向に並んで設けられている。具体的には、基板７００の辺７０３に沿った方向であって、辺７０１から辺７０２に向かう方向に沿って、端子ＶＨＶ－Ｉｎ，ＧＮＤ１－Ｉｎ，ＶＦＢ－Ｉｎ，ＤＡＴＡ－Ｉｎ，ＣＬＫ－Ｉｎの順に並んで設けられている。

また、基板７００に設けられる複数の端子の内の端子Ｈｇ－Ｏｕｔ，Ｌｇ－Ｏｕｔ，ＶＦＢ－Ｏｕｔは、基板７００の辺７０１に沿った方向に並んで設けられている。具体的には、基板７００の辺７０３に沿った方向に並んで設けられている端子ＶＨＶ－Ｉｎ，ＧＮＤ１－Ｉｎ，ＶＦＢ－Ｉｎ，ＤＡＴＡ－Ｉｎ，ＣＬＫ－Ｉｎの辺７０４側であって、基板７００の辺７０１に沿った方向において、辺７０３から辺７０４に向かう方向に沿って、端子Ｌｇ－Ｏｕｔ，Ｈｇ－Ｏｕｔ，ＶＦＢ－Ｏｕｔの順に並んで設けられている。

また、基板７００に設けられる複数の端子の内の端子ＶＤＤ－Ｉｎ，ＧＮＤ２－Ｉｎは、基板７００の辺７０４に沿った方向に並んで設けられている。具体的には、基板７００の辺７０１に沿った方向に並んで設けられている端子Ｈｇ－Ｏｕｔ，Ｌｇ－Ｏｕｔ，ＶＦＢ－Ｏｕｔの辺７０４側であって、基板７００の辺７０４に沿った方向において、辺７０１から辺７０２に向かう方向に沿って、端子ＧＮＤ２－Ｉｎ，ＶＤＤ－Ｉｎの順に並んで設けられている。

基板７００に設けられる複数の回路実装領域の内の放電回路実装領域７１０の少なくとも一部は、端子ＶＨＶ－Ｉｎ，ＧＮＤ１－Ｉｎの辺７０４側に位置している。この放電回路実装領域７１０には、図１３に示す駆動信号放電回路４５０が実装されている。

また、基板７００に設けられる複数の回路実装領域の内の定電圧回路実装領域７２０の少なくとも一部は、端子ＧＮＤ１－Ｉｎ，ＶＦＢ－Ｉｎの辺７０４側であって、放電回路実装領域７１０の辺７０２側に位置している。すなわち、放電回路実装領域７１０と定電圧回路実装領域７２０とは、基板７００の辺７０３に沿った方向に並んで設けられている。この定電圧回路実装領域７２０には、図１３に示す定電圧出力回路４２０が実装されている。

また、基板７００に設けられる複数の回路実装領域の内の第１ゲート駆動回路実装領域７４０の少なくとも一部は、放電回路実装領域７１０及び定電圧回路実装領域７２０の辺７０４側であって、端子Ｌｇ－Ｏｕｔの辺７０２側に位置している。この場合において、第１ゲート駆動回路実装領域７４０は、端子Ｌｇ－Ｏｕｔの近傍に位置している。この第１ゲート駆動回路実装領域７４０には、図１３に示すゲート駆動回路５４０の内の増幅制御信号Ｌｇｄを出力する回路が実装されている。これにより、集積回路５００の内部における増幅制御信号Ｌｇｄが伝搬する配線長を短くすることが可能となる。

また、基板７００に設けられる複数の回路実装領域の内の第２ゲート駆動回路実装領域７５０の少なくとも一部は、第１ゲート駆動回路実装領域７４０の辺７０４側であって、
端子Ｈｇ－Ｏｕｔの辺７０２側に位置している。この場合において、第２ゲート駆動回路実装領域７５０は、端子Ｈｇ－Ｏｕｔの近傍に位置している。この第２ゲート駆動回路実装領域７５０には、図１３に示すゲート駆動回路５４０の内の増幅制御信号Ｈｇｄを出力する回路が実装されている。これにより、集積回路５００の内部における増幅制御信号Ｈｇｄが伝搬する配線長を短くすることが可能となる。

また、基板７００に設けられる複数の回路実装領域の内の変調回路実装領域７３０の少なくとも一部は、端子ＶＦＢ－Ｉｎと端子ＤＡＴＡ－Ｉｎとの間、定電圧回路実装領域７２０の辺７０２側、及び第１ゲート駆動回路実装領域７４０の辺７０２側に位置している。この変調回路実装領域７３０には、図１３に示す変調回路５３０が実装されている。

また、基板７００に設けられる複数の回路実装領域の内のＤＡＣ回路実装領域７８０の少なくとも一部は、第２ゲート駆動回路実装領域７５０の辺７０２側に位置している。このＤＡＣ回路実装領域７８０には、図１３に示すＤＡＣ回路５２０が実装されている。

また、基板７００に設けられる複数の回路実装領域の内の基準電圧回路実装領域７６０の少なくとも一部は、第２ゲート駆動回路実装領域７５０の辺７０４側、及びＤＡＣ回路実装領域７８０の辺７０４側であって、端子ＶＢＳ－Ｏｕｔの辺７０２側に位置している。この場合において、基準電圧回路実装領域７６０は、端子ＶＢＳ－Ｏｕｔの近傍に位置している。この基準電圧回路実装領域７６０には、図１３に示す基準電圧信号出力回路４６０が実装されている。これにより、集積回路５００の内部における基準電圧信号ＶＢＳが伝搬する配線長を短くすることが可能となる。

また、基板７００に設けられる複数の回路実装領域の内の内部電圧回路実装領域７７０の少なくとも一部は、基準電圧回路実装領域７６０の辺７０４側に位置している。また、内部電圧回路実装領域７７０の辺７０４側には、端子ＶＤＤ－Ｉｎ及び端子ＧＮＤ２－Ｉｎが位置している。この内部電圧回路実装領域７７０には、図１３に示す内部電圧生成回路４００が実装されている。

また、基板７００に設けられる複数の回路実装領域の内のロジック回路実装領域７９０の少なくとも一部は、変調回路実装領域７３０、ＤＡＣ回路実装領域７８０、基準電圧回路実装領域７６０、及び内部電圧回路実装領域７７０の辺７０２側に位置する。また、ロジック回路実装領域７９０の辺７０３側には、端子ＤＡＴＡ－Ｉｎ，ＣＬＫ－Ｉｎが位置している。このロジック回路実装領域７９０には、図１３に示すレジスター制御回路４４０、ＶＨＶ制御信号出力回路４７０、状態信号入出力回路４８０、及びエラー信号入出力回路４９０を含む複数のロジック回路が実装されている。

ここで、図１３に示すように定電圧出力回路４２０が出力する電圧信号ＶＣＮＴは、端子ＶＦＢ－Ｉｎを介して集積回路５００の外部に出力され、駆動信号放電回路４５０は、端子ＶＦＢ－Ｉｎを介して駆動信号ＣＯＭに基づく電荷を放出し、変調回路５３０には、端子ＶＦＢ－Ｉｎを介して帰還信号ＶＦＢが入力される。すなわち、端子ＶＦＢ－Ｉｎは、定電圧出力回路４２０、駆動信号放電回路４５０、及び変調回路５３０と電気的に接続し、定電圧出力回路４２０、駆動信号放電回路４５０、及び変調回路５３０は、互いに電気的に接続している。換言すれば、端子ＶＦＢ－Ｉｎは、駆動信号放電回路４５０が実装されている放電回路実装領域７１０、定電圧出力回路４２０が実装されている定電圧回路実装領域７２０、及び変調回路５３０が実装されている変調回路実装領域７３０と電気的に接続している。

そのため、駆動信号放電回路４５０が実装されている放電回路実装領域７１０、定電圧出力回路４２０が実装されている定電圧回路実装領域７２０、及び変調回路５３０が実装
されている変調回路実装領域７３０のそれぞれに入力又は出力する信号は、相互に干渉するおそれが高い。換言すれば、信号の干渉に起因して集積回路５００の内部に誤動作が生じるおそれを低減するためには、駆動信号放電回路４５０が実装されている放電回路実装領域７１０、定電圧出力回路４２０が実装されている定電圧回路実装領域７２０、変調回路５３０が実装されている変調回路実装領域７３０、及び駆動信号放電回路４５０と定電圧出力回路４２０と変調回路５３０と電気的に接続されている端子ＶＦＢ－Ｉｎを、集積回路５００の内部において好適に配置することが有効である。

そこで、図２０～図２３を用いて、集積回路５００の内部における放電回路実装領域７１０、定電圧回路実装領域７２０、変調回路実装領域７３０、及び端子ＶＦＢ－Ｉｎの好適な配置関係について説明する。図２１～図２３は、図２０に示すＡ部を拡大した図である。また、図２１～図２３には、配線７４１，７４２，７４３を図示している。

図２１に示すように、端子ＶＦＢ－Ｉｎの近傍には、端子ＶＦＢ－Ｉｎと電気的に接続される駆動信号放電回路４５０が実装された放電回路実装領域７１０と、定電圧出力回路４２０が実装された定電圧回路実装領域７２０と、変調回路５３０が実装された変調回路実装領域７３０とが位置している。そして、放電回路実装領域７１０、定電圧回路実装領域７２０、変調回路実装領域７３０、及び端子ＶＦＢ－Ｉｎは、配線７４１で電気的に接続され、定電圧回路実装領域７２０と変調回路実装領域７３０とは、配線７４２で電気的に接続されている。すなわち、定電圧出力回路４２０及び駆動信号放電回路４５０は、端子ＶＦＢ－Ｉｎと電気的に接続し、変調回路５３０及び定電圧出力回路４２０は、端子ＶＦＢ－Ｉｎと電気的に接続し、定電圧出力回路４２０と変調回路５３０とが電気的に接続している。

そして、配線７４１には、定電圧出力回路４２０が出力する電圧信号ＶＣＮＴと、変調回路５３０に入力される帰還信号ＶＦＢと、駆動信号放電回路４５０により放出される駆動信号ＣＯＭに基づく電荷と、が伝搬し、配線７４２には、変調回路５３０が出力する電圧信号ＶＳＥＴが伝搬する。

図２０及び図２１に示すように変調回路実装領域７３０は、端子ＶＦＢ－Ｉｎの辺７０２側において、端子ＶＦＢ－Ｉｎとの最短距離が距離ａだけ離れた場所に位置している。また、定電圧回路実装領域７２０は、端子ＶＦＢ－Ｉｎの辺７０４側において、端子ＶＦＢ－Ｉｎとの最短距離が距離ｂだけ離れた場所に位置している。また、放電回路実装領域７１０は、定電圧回路実装領域７２０の辺７０１側において、端子ＶＦＢ－Ｉｎとの最短距離が距離ｃだけ離れた場所に位置している。

この場合において、定電圧回路実装領域７２０は、変調回路実装領域７３０と放電回路実装領域７１０との間に位置している。換言すれば、定電圧出力回路４２０の少なくとも一部は、変調回路５３０と駆動信号放電回路４５０との間に位置している。すなわち、変調回路５３０と定電圧出力回路４２０との最短距離は、変調回路５３０と駆動信号放電回路４５０との最短距離よりも短い。

これにより、変調回路５３０から定電圧出力回路４２０に出力される電圧信号ＶＳＥＴが伝搬する配線７４２の配線長を短くすることが可能となる。よって、定電圧出力回路４２０に入力される電圧信号ＶＳＥＴに対する配線インピーダンスの影響が低減され、定電圧出力回路４２０に入力される電圧信号ＶＳＥＴの精度が低下するおそれが低減する。その結果、定電圧出力回路４２０において電圧信号ＶＳＥＴに基づき生成され、圧電素子６０の電極６１１に供給される電圧信号ＶＣＮＴの精度が低下するおそれが低減する。すなわち、集積回路５００の動作安定性が向上する。

また、放電回路実装領域７１０、定電圧回路実装領域７２０、及び変調回路実装領域７３０のそれぞれは、端子ＶＦＢ－Ｉｎとの距離が、変調回路実装領域７３０、定電圧回路実装領域７２０、放電回路実装領域７１０の順に長くなるように位置している。すなわち、放電回路実装領域７１０、定電圧回路実装領域７２０、及び変調回路実装領域７３０の内、変調回路実装領域７３０が、最も端子ＶＦＢ－Ｉｎの近傍に位置し、定電圧回路実装領域７２０が、変調回路実装領域７３０の次に端子ＶＦＢ－Ｉｎの近傍に位置し、放電回路実装領域７１０が、端子ＶＦＢ－Ｉｎから最も離れて位置している。

換言すれば、端子ＶＦＢ－Ｉｎと変調回路５３０との最短距離である距離ａは、端子ＶＦＢ－Ｉｎと定電圧出力回路４２０との最短距離である距離ｂよりも短く、端子ＶＦＢ－Ｉｎと定電圧出力回路４２０との最短距離である距離ｂは、端子ＶＦＢ－Ｉｎと駆動信号放電回路４５０との最短距離である距離ｃよりも短い。

変調回路５３０には、帰還回路５７０から出力された帰還信号ＶＦＢが入力される。そして、変調回路５３０を含む増幅制御信号生成回路５０２は、帰還回路５７０から入力される帰還信号ＶＦＢに基づいて自励発振を行う。このような帰還信号ＶＦＢの波形に歪みが生じた場合、増幅制御信号生成回路５０２の自励発振に乱れが生じ、その結果、駆動回路５０から出力される駆動信号ＣＯＭの波形に歪みが生じる。すなわち、帰還信号ＶＦＢの波形に歪みが生じると液体吐出装置１におけるインクの吐出精度が低下するおそれがある。このような問題に対して、変調回路５３０が実装された変調回路実装領域７３０を端子ＶＦＢ－Ｉｎの近傍に配置することで、集積回路５００の内部において、帰還信号ＶＦＢが伝搬する配線長を短くすることが可能となる。したがって、帰還信号ＶＦＢに対する配線インピーダンスの影響が低減されると共に、帰還信号ＶＦＢにノイズが重畳するおそれが低減される。すなわち、集積回路５００の動作安定性がさらに向上する。その結果、変調回路５３０に入力される帰還信号ＶＦＢの精度が低下するおそれが低減し、液体吐出装置１におけるインクの吐出精度が低下するおそれが低減される。

また、定電圧出力回路４２０が実装された定電圧回路実装領域７２０が、変調回路５３０が実装された変調回路実装領域７３０の次に端子ＶＦＢ－Ｉｎの近傍に位置することで、定電圧出力回路４２０から端子ＶＦＢ－Ｉｎに入力される電圧信号ＶＣＮＴが伝搬する配線長を短くすることが可能となる。よって、定電圧出力回路４２０から出力される電圧信号ＶＣＮＴに対する配線インピーダンスの影響が低減される。すなわち、圧電素子６０の電極６１１に供給される電圧信号ＶＣＮＴの精度が低下するおそれが低減する。よって、集積回路５００の動作安定性がさらに向上する。

以上のように設けられた放電回路実装領域７１０、定電圧回路実装領域７２０、変調回路実装領域７３０、及び端子ＶＦＢ－Ｉｎは、図２０及び図２２に示すように、集積回路５００の基板７００において、集まって位置している。そして、集まって位置する放電回路実装領域７１０、定電圧回路実装領域７２０、変調回路実装領域７３０、及び端子ＶＦＢ－Ｉｎのそれぞれの回路実装領域の間には、スイッチング動作を行う第１ゲート駆動回路実装領域７４０は位置していない。

具体的には、端子ＶＦＢ－Ｉｎと定電圧出力回路４２０が実装された定電圧回路実装領域７２０とを最短距離で結ぶ仮想直線ＩＬ１の内の前記端子ＶＦＢ－Ｉｎと定電圧回路実装領域７２０との間に位置する仮想線分ＩＳ１は、ゲート駆動回路５４０が実装された第１ゲート駆動回路実装領域７４０と交差せず、端子ＶＦＢ－Ｉｎと駆動信号放電回路４５０が実装された放電回路実装領域７１０とを最短距離で結ぶ仮想直線ＩＬ２の内の端子ＶＦＢ－Ｉｎと放電回路実装領域７１０との間に位置する仮想線分ＩＳ２は、ゲート駆動回路５４０が実装された第１ゲート駆動回路実装領域７４０と交差せず、端子ＶＦＢ－Ｉｎと変調回路５３０が実装された変調回路実装領域７３０とを最短距離で結ぶ仮想直線ＩＬ
３の内の端子ＶＦＢ－Ｉｎと変調回路実装領域７３０との間に位置する仮想線分ＩＳ３は、ゲート駆動回路５４０が実装された第１ゲート駆動回路実装領域７４０と交差しない。

これにより、端子ＶＦＢ－Ｉｎ、放電回路実装領域７１０、定電圧回路実装領域７２０、及び変調回路実装領域７３０を電気的に接続する配線７４１の配線長が長くなるおそれが低減されると共に、配線７４１に配線７４１と電気的に接続されていない第１ゲート駆動回路実装領域７４０で生じたノイズが放電回路実装領域７１０、定電圧回路実装領域７２０、変調回路実装領域７３０、及び配線７４１に重畳するおそれが低減される。したがって、駆動信号放電回路４５０による駆動信号ＣＯＭに基づく電荷の放出精度、定電圧出力回路４２０から出力される電圧信号ＶＣＮＴの精度、及び変調回路５３０に入力される帰還信号ＶＦＢのそれぞれの精度が低下するおそれが低減する。すなわち、集積回路５００の動作安定性が向上する。

さらに、集積回路５００の基板７００において、端子ＶＦＢ－Ｉｎと定電圧回路実装領域７２０との間に変調回路実装領域７３０は位置せず、端子ＶＦＢ－Ｉｎと変調回路実装領域７３０との間に定電圧回路実装領域７２０が位置しない。具体的には、端子ＶＦＢ－Ｉｎと定電圧出力回路４２０が実装された定電圧回路実装領域７２０とを最短距離で結ぶ仮想直線ＩＬ１の内の端子ＶＦＢ－Ｉｎと定電圧回路実装領域７２０との間に位置する仮想線分ＩＳ１は、変調回路５３０が実装された変調回路実装領域７３０と交差せず、且つ端子ＶＦＢ－Ｉｎと変調回路５３０が実装された変調回路実装領域７３０とを最短距離で結ぶ仮想直線ＩＬ３の内の端子ＶＦＢ－Ｉｎと変調回路実装領域７３０との間に位置する仮想線分ＩＳ３は、定電圧出力回路４２０が実装された定電圧回路実装領域７２０と交差しない。

これにより、帰還信号ＶＦＢが端子ＶＦＢ－Ｉｎから変調回路５３０に伝搬する配線長と、電圧信号ＶＣＮＴが定電圧出力回路４２０から端子ＶＦＢ－Ｉｎに伝搬する配線長とが長くなることなく、且つ端子ＶＦＢ－Ｉｎから変調回路５３０に伝搬する配線と、電圧信号ＶＣＮＴが定電圧出力回路４２０から端子ＶＦＢ－Ｉｎに伝搬する配線とを分岐することができる。よって、定電圧出力回路４２０の動作に伴うノイズが帰還信号ＶＦＢに重畳するおそれが低減すると共に、変調回路５３０の動作に伴うノイズが電圧信号ＶＣＮＴに重畳するおそれが低減する。これにより、帰還信号ＶＦＢ，及び電圧信号ＶＣＮＴの精度が低下するおそれが低減する。すなわち、集積回路５００の動作安定性が向上する。

ここで、図２０及び図２３に示すように、端子ＶＦＢ－Ｉｎ、変調回路５３０が実装された変調回路実装領域７３０、及び定電圧出力回路４２０が実装された定電圧回路実装領域７２０は、仮想直線ＩＬ４に沿った方向において、端子ＶＦＢ－Ｉｎの少なくとも一部が、変調回路実装領域７３０と定電圧回路実装領域７２０との間に位置していることが好ましい。

具体的には、変調回路実装領域７３０、定電圧回路実装領域７２０、及び端子ＶＦＢ－Ｉｎは、仮想直線ＩＬ４に沿った方向において、変調回路実装領域７３０、端子ＶＦＢ－Ｉｎ、定電圧回路実装領域７２０の順に並んで設けられている。換言すれば、変調回路実装領域７３０の少なくとも一部と、定電圧回路実装領域７２０の少なくとも一部と、端子ＶＦＢ－Ｉｎの少なくとも一部とが、１つの仮想直線ＩＬ４と重なるように、変調回路実装領域７３０、端子ＶＦＢ－Ｉｎ、定電圧回路実装領域７２０の順に並んで位置している。

これにより、定電圧出力回路４２０の動作に伴うノイズが帰還信号ＶＦＢに重畳するおそれがさらに低減し、変調回路５３０の動作に伴うノイズが電圧信号ＶＣＮＴに重畳するおそれがさらに低減する。すなわち、帰還信号ＶＦＢ，及び電圧信号ＶＣＮＴの精度が低
下するおそれがさらに低減する。

また、駆動信号放電回路４５０が実装された放電回路実装領域７１０、定電圧出力回路４２０が実装された定電圧回路実装領域７２０、及び端子ＶＦＢ－Ｉｎは、仮想直線ＩＬ５に沿った方向において、端子ＶＦＢ－Ｉｎ、定電圧回路実装領域７２０、放電回路実装領域７１０の順に並んで設けられている。そして、放電回路実装領域７１０の少なくとも一部と、定電圧回路実装領域７２０の少なくとも一部と、端子ＶＦＢ－Ｉｎの少なくとも一部とが、１つの仮想直線ＩＬ５と重なるように、端子ＶＦＢ－Ｉｎ、定電圧回路実装領域７２０、放電回路実装領域７１０の順に並んで位置している。換言すれば、仮想直線ＩＬ５に沿った方向において、定電圧出力回路４２０が実装された定電圧回路実装領域７２０の少なくとも一部は、端子ＶＦＢ－Ｉｎと駆動信号放電回路４５０が実装された放電回路実装領域７１０との間に位置している。

これにより、定電圧出力回路４２０から端子ＶＦＢ－Ｉｎに入力される電圧信号ＶＣＮＴが伝搬する配線長を短くすることが可能となると共に、基板７００における端子ＶＦＢ－Ｉｎ、定電圧回路実装領域７２０、放電回路実装領域７１０、及び配線７４１が占める面積を小さくすることが可能となる。すなわち、集積回路５００の動作を安定させると共に、集積回路５００の小型化が可能となる。

さらに、変調回路５３０が実装された変調回路実装領域７３０、定電圧出力回路４２０が実装された定電圧回路実装領域７２０、及びゲート駆動回路５４０が実装された第１ゲート駆動回路実装領域７４０は、仮想直線ＩＬ６に沿った方向において、変調回路実装領域７３０、定電圧回路実装領域７２０、第１ゲート駆動回路実装領域７４０の順に並んで設けられている。すなわち、変調回路実装領域７３０の少なくとも一部と、定電圧回路実装領域７２０の少なくとも一部と、第１ゲート駆動回路実装領域７４０の少なくとも一部とが、１つの仮想直線ＩＬ６と重なるように、変調回路実装領域７３０、定電圧回路実装領域７２０、第１ゲート駆動回路実装領域７４０の順に並んで位置している。換言すれば、仮想直線ＩＬ６に沿った方向において、定電圧出力回路４２０が実装された定電圧回路実装領域７２０の少なくとも一部は、変調回路５３０が実装された変調回路実装領域７３０とゲート駆動回路５４０が実装された第１ゲート駆動回路実装領域７４０との間に位置している。

これにより、変調回路５３０から定電圧出力回路４２０に電圧信号ＶＳＥＴが伝搬する配線長を短くすることができると共に、変調回路５３０及び配線７４２にゲート駆動回路５４０の動作に伴い生じたノイズが重畳するおそれが低減する。その結果、変調回路５３０が定電圧出力回路４２０に出力する電圧信号ＶＳＥＴの精度が低下するおそれが低減する。よって、定電圧出力回路４２０において電圧信号ＶＳＥＴに基づき生成され、圧電素子６０の電極６１１に供給される電圧信号ＶＣＮＴの精度が向上する。すなわち、集積回路５００の動作安定性が向上する。

ここで、仮想直線ＩＬ１が第１仮想直線の一例であり、仮想直線ＩＬ２が第２仮想直線の一例であり、仮想線分ＩＳ１が第１仮想線分の一例であり、仮想線分ＩＳ２が第１仮想線分の一例である。

５．作用効果
以上のように構成された本実施形態における液体吐出装置１、駆動回路５０、及び集積回路５００では、直流電圧信号である電圧信号ＶＣＮＴを出力する定電圧出力回路４２０と、駆動信号ＣＯＭに基づく電荷を放出する駆動信号放電回路４５０とが共通に接続される端子ＶＦＢ－Ｉｎに対して、端子ＶＦＢ－Ｉｎと定電圧出力回路４２０の最短距離を、端子ＶＦＢ－Ｉｎと駆動信号放電回路４５０の最短距離よりも短くすることで、電圧信号
ＶＣＮＴが定電圧出力回路４２０から端子ＶＦＢ－Ｉｎへ伝搬する配線長を短くすることができる。よって、電圧信号ＶＣＮＴに対する配線インピーダンスの影響が低減し、電圧信号ＶＣＮＴの精度が低下するおそれが低減する。したがって、電圧信号ＶＣＮＴの精度が低下するおそれが低減するように定電圧出力回路４２０と駆動信号放電回路４５０とが配置された集積回路５００の動作の安定性が向上する。

以上、実施形態について説明したが、本発明はこれらの実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、上記の実施形態を適宜組み合わせることも可能である。

本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

上述した実施形態から以下の内容が導き出される。

液体吐出装置の一態様は、
駆動素子を有し、前記駆動素子に駆動信号が供給されることにより液体を吐出する液体吐出ヘッドと、
前記駆動信号を出力する駆動回路と、
を備え、
前記駆動回路は、
基駆動信号に基づく増幅制御信号を出力する集積回路と、
前記増幅制御信号に応じて動作し増幅変調信号を出力する増幅回路と、
前記増幅変調信号を復調し前記駆動信号を出力する復調回路と、
を有し、
前記集積回路は、
前記基駆動信号を変調し変調信号を出力する変調回路と、
前記変調信号に応じた前記増幅制御信号を出力するスイッチング回路と、
前記駆動信号に基づく電荷を放出する放電回路と、
直流電圧信号を出力する定電圧出力回路と、
前記直流電圧信号が出力される出力端子と、
を含み、
前記定電圧出力回路及び前記放電回路は、前記出力端子と電気的に接続し、
前記出力端子と前記定電圧出力回路との最短距離は、前記出力端子と前記放電回路との最短距離よりも短い。

この液体吐出装置によれば、集積回路における出力端子と定電圧出力回路との最短距離は、出力端子と放電回路との最短距離よりも短いが故に、直流電圧信号が伝搬する配線長を短くすることが可能となる。よって、出力端子から出力される直流電圧信号に対する配線インピーダンスの影響が低減し、出力端子から出力される直流電圧信号の精度が低下するおそれが低減する。したがって、出力端子と定電圧出力回路との最短距離が、出力端子と放電回路との最短距離よりも短くなるように出力端子、定電圧出力回路、及び放電回路が配置された集積回路における動作の安定が向上する。

前記液体吐出装置の一態様において、
前記定電圧出力回路の少なくとも一部は、前記出力端子と前記放電回路との間に位置し
ていてもよい。

この液体吐出装置によれば、集積回路における出力端子と定電圧出力回路との配線長を短くすることができ、出力端子から出力される直流電圧信号の精度が低下するおそれを低減することができる。

前記液体吐出装置の一態様において、
前記出力端子と前記定電圧出力回路とを最短距離で結ぶ第１仮想直線の内の前記出力端子と前記定電圧出力回路との間に位置する第１仮想線分は、前記スイッチング回路と交差しなくてもよい。

この液体吐出装置によれば、集積回路における出力端子と定電圧出力回路との配線長を短くすることができ、出力端子から出力される直流電圧信号の精度が低下するおそれを低減することができる。

前記液体吐出装置の一態様において、
前記出力端子と前記放電回路とを最短距離で結ぶ第２仮想直線の内の前記出力端子と前記放電回路との間に位置する第２仮想線分は、前記スイッチング回路と交差しなくてもよい。

この液体吐出装置によれば、集積回路における出力端子と放電回路との配線長を短くすることができ、放電回路における放電能力を向上することができる。

前記液体吐出装置の一態様において、
前記駆動回路は、前記駆動信号に基づく帰還信号を前記集積回路に帰還する帰還回路を有し、
前記帰還信号は、前記出力端子から前記集積回路に入力されてもよい。

この液体吐出装置によれば、集積回路が有する端子数を削減することができる。

駆動回路の一態様は、
容量性負荷を駆動する駆動信号を出力する駆動回路であって、
基駆動信号に基づく増幅制御信号を出力する集積回路と、
前記増幅制御信号に応じて動作し増幅変調信号を出力する増幅回路と、
前記増幅変調信号を復調し前記駆動信号を出力する復調回路と、
を備え、
前記集積回路は、
前記基駆動信号を変調し変調信号を出力する変調回路と、
前記変調信号に応じた前記増幅制御信号を出力するスイッチング回路と、
前記駆動信号に基づく電荷を放出する放電回路と、
直流電圧信号を出力する定電圧出力回路と、
前記直流電圧信号が出力される出力端子と、
を含み、
前記定電圧出力回路及び前記放電回路は、前記出力端子と電気的に接続し、
前記出力端子と前記定電圧出力回路との最短距離は、前記出力端子と前記放電回路との最短距離よりも短い。

この駆動回路によれば、集積回路における出力端子と定電圧出力回路との最短距離は、出力端子と放電回路との最短距離よりも短いが故に、直流電圧信号が伝搬する配線長を短くすることが可能となる。よって、出力端子から出力される直流電圧信号に対する配線イ
ンピーダンスの影響が低減し、出力端子から出力される直流電圧信号の精度が低下するおそれが低減する。したがって、出力端子と定電圧出力回路との最短距離が、出力端子と放電回路との最短距離よりも短くなるように出力端子、定電圧出力回路、及び放電回路が配置された集積回路における動作の安定が向上する。

集積回路の一態様は、
容量性負荷を駆動する駆動信号を出力する駆動回路に用いられる集積回路であって、
基駆動信号を変調し変調信号を出力する変調回路と、
前記変調信号に応じた増幅制御信号を出力するスイッチング回路と、
前記駆動信号に基づく電荷を放出する放電回路と、
直流電圧信号を出力する定電圧出力回路と、
前記直流電圧信号が出力される出力端子と、
を含み、
前記定電圧出力回路及び前記放電回路は、前記出力端子と電気的に接続し、
前記出力端子と前記定電圧出力回路との最短距離は、前記出力端子と前記放電回路との最短距離よりも短い。

この駆動回路によれば、出力端子と定電圧出力回路との最短距離は、出力端子と放電回路との最短距離よりも短いが故に、直流電圧信号が伝搬する配線長を短くすることが可能となる。よって、出力端子から出力される直流電圧信号に対する配線インピーダンスの影響が低減し、出力端子から出力される直流電圧信号の精度が低下するおそれが低減する。したがって、出力端子と定電圧出力回路との最短距離が、出力端子と放電回路との最短距離よりも短くなるように出力端子、定電圧出力回路、及び放電回路が配置された集積回路における動作の安定が向上する。

１…液体吐出装置、２…移動体、３…移動機構、４…搬送機構、２０…ヘッドユニット、２１…プリントヘッド、２４…キャリッジ、３１…キャリッジモーター、３２…キャリッジガイド軸、３３…タイミングベルト、３５…キャリッジモータードライバー、４０…プラテン、４１…搬送モーター、４２…搬送ローラー、４５…搬送モータードライバー、５０…駆動回路、５１…駆動制御回路、５５…コンデンサー、６０…圧電素子、７０…電源電圧制御回路、７１…電源電圧遮断回路、７２…電源電圧放電回路、７３…突入電流低減回路、８０，８１…ヒューズ、９０ａ…第１電源回路、９０ｂ…第２電源回路、９１…発振回路、１００…制御信号出力回路、１９０…ケーブル、２００…駆動信号選択制御回路、２１０…選択制御回路、２１２…シフトレジスター、２１４…ラッチ回路、２１６…デコーダー、２３０…選択回路、２３２…インバーター、２３４…トランスファーゲート、２３５，２３６…トランジスター、４００…内部電圧生成回路、４１０…発振回路、４１１…クロック選択回路、４２０…定電圧出力回路、４２１…コンパレーター、４２２…トランジスター、４３０…異常検出回路、４３１…発振異常検出部、４３２…動作異常検出部、４３３…電源電圧異常検出部、４４０…レジスター制御回路、４４１…シーケンスレジスター、４４２…状態レジスター、４４３…レジスター制御部、４５０…駆動信号放電回路、４５１…抵抗、４５２…トランジスター、４５３…インバーター、４６０…基準電圧信号出力回路、４６１…コンパレーター、４６２，４６３…トランジスター、４６４，４６５，４６６…抵抗、４６７…インバーター、４７０…ＶＨＶ制御信号出力回路、４７１…トランジスター、４８０…状態信号入出力回路、４８１…トランジスター、４８２…インバーター、４９０…エラー信号入出力回路、４９１…トランジスター、４９２…インバーター、５００…集積回路、５０１…駆動信号出力回路、５０２…増幅制御信号生成回路、５１０…ＤＡＣインターフェース、５２０…ＤＡＣ回路、５３０…変調回路、５４０…ゲート駆動回路、５５０…増幅回路、５５１，５５２…トランジスター、５６０…復調回路、５６１…コイル、５６２…コンデンサー、５７０…帰還回路、５７１，５７２…抵抗、６００…吐出部、６０１…圧電体、６１１，６１２…電極、６２１…振動板、６３１…キャビティー、６３２…ノズルプレート、６４１…リザーバー、６５１…ノズル、６６１…供給口、７００…基板、７０１，７０２，７０３，７０４…辺、７１０…放電回路実装領域、７１１，７１２…トランジスター、７１３，７１４…抵抗、７１５…コンデンサー、７２０…定電圧回路実装領域、７２１，７２２…トランジスター、７２３，７２４…抵抗、７２５…コンデンサー、７３０…変調回路実装領域、７３１，７３２…トランジスター、７３３，７３４，７３５，７３６，７３７…抵抗、７３８…コンデンサー、７３９…定電圧ダイオード、７４０…第１ゲート駆動回路実装領域、７４１，７４２，７４３…配線、７５０…第２ゲート駆動回路実装領域、７６０…基準電圧回路実装領域、７７０…内部電圧回路実装領域、７８０…ＤＡＣ回路実装領域、７９０…ロジック回路実装領域、Ｐ…媒体

Claims (7)

1. 駆動素子を有し、前記駆動素子に駆動信号が供給されることにより液体を吐出する液体吐出ヘッドと、
   前記駆動信号を出力する駆動回路と、
   を備え、
   前記駆動回路は、
   基駆動信号に基づく増幅制御信号を出力する集積回路と、
   前記増幅制御信号に応じて動作し増幅変調信号を出力する増幅回路と、
   前記増幅変調信号を復調し前記駆動信号を出力する復調回路と、
   を有し、
   前記集積回路は、
   前記基駆動信号を変調し変調信号を出力する変調回路と、
   前記変調信号に応じた前記増幅制御信号を出力するスイッチング回路と、
   前記駆動信号に基づく電荷を放出する放電回路と、
   直流電圧信号を出力する定電圧出力回路と、
   前記直流電圧信号が出力される出力端子と、
   を含み、
   前記定電圧出力回路及び前記放電回路は、前記出力端子と電気的に接続し、
   前記出力端子と前記定電圧出力回路との最短距離は、前記出力端子と前記放電回路との最短距離よりも短い、
   ことを特徴とする液体吐出装置。
2. 前記放電回路の少なくとも一部、前記定電圧出力回路の少なくとも一部、及び前記出力端子の少なくとも一部と重なる仮想直線に沿った方向において、前記定電圧出力回路の少なくとも一部は、前記出力端子と前記放電回路との間に位置している、
   ことを特徴とする請求項１に記載の液体吐出装置。
3. 前記出力端子と前記定電圧出力回路とを最短距離で結ぶ第１仮想直線の内の前記出力端子と前記定電圧出力回路との間に位置する第１仮想線分は、前記スイッチング回路と交差
   しない、
   ことを特徴とする請求項１又は２に記載の液体吐出装置。
4. 前記出力端子と前記放電回路とを最短距離で結ぶ第２仮想直線の内の前記出力端子と前記放電回路との間に位置する第２仮想線分は、前記スイッチング回路と交差しない、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の液体吐出装置。
5. 前記駆動回路は、前記駆動信号に基づく帰還信号を前記集積回路に帰還する帰還回路を有し、
   前記帰還信号は、前記出力端子から前記集積回路に入力される、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の液体吐出装置。
6. 容量性負荷を駆動する駆動信号を出力する駆動回路であって、
   基駆動信号に基づく増幅制御信号を出力する集積回路と、
   前記増幅制御信号に応じて動作し増幅変調信号を出力する増幅回路と、
   前記増幅変調信号を復調し前記駆動信号を出力する復調回路と、
   を備え、
   前記集積回路は、
   前記基駆動信号を変調し変調信号を出力する変調回路と、
   前記変調信号に応じた前記増幅制御信号を出力するスイッチング回路と、
   前記駆動信号に基づく電荷を放出する放電回路と、
   直流電圧信号を出力する定電圧出力回路と、
   前記直流電圧信号が出力される出力端子と、
   を含み、
   前記定電圧出力回路及び前記放電回路は、前記出力端子と電気的に接続し、
   前記出力端子と前記定電圧出力回路との最短距離は、前記出力端子と前記放電回路との最短距離よりも短い、
   ことを特徴とする駆動回路。
7. 容量性負荷を駆動する駆動信号を出力する駆動回路に用いられる集積回路であって、
   基駆動信号を変調し変調信号を出力する変調回路と、
   前記変調信号に応じた増幅制御信号を出力するスイッチング回路と、
   前記駆動信号に基づく電荷を放出する放電回路と、
   直流電圧信号を出力する定電圧出力回路と、
   前記直流電圧信号が出力される出力端子と、
   を含み、
   前記定電圧出力回路及び前記放電回路は、前記出力端子と電気的に接続し、
   前記出力端子と前記定電圧出力回路との最短距離は、前記出力端子と前記放電回路との最短距離よりも短い、
   ことを特徴とする集積回路。

Images