以下、本発明の好適な実施形態について図面を用いて説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
1.液体吐出装置の構成
本実施形態に係る液体吐出装置の一例としての印刷装置は、外部のホストコンピューターから入力される画像データに応じてインクを吐出させることで、紙などの印刷媒体にドットを形成し、当該画像データに応じた文字、図形等を含む画像を印刷するインクジェットプリンターである。
図1は、液体吐出装置1の概略構成を示す斜視図である。図1には、媒体Pが搬送される方向X、方向Xと交差し移動体2が往復動する方向Y、インクが吐出される方向Zを図示している。なお、本実施形態では、方向X、方向Y、方向Zは互いに直交する軸として説明するが、液体吐出装置1の各種構成が互いに直交して配置されていることに限るものではない。また、以下の説明において、移動体2が移動する方向Yを主走査方向と称する場合がある。
図1に示すように、液体吐出装置1は、移動体2と、移動体2を方向Yに沿って往復動させる移動機構3とを備える。移動機構3は、移動体2の駆動源となるキャリッジモーター31と、両端が固定されたキャリッジガイド軸32と、キャリッジガイド軸32とほぼ平行に延在しキャリッジモーター31により駆動されるタイミングベルト33と、を有する。
移動体2に含まれるキャリッジ24は、キャリッジガイド軸32に往復動自在に支持されるとともに、タイミングベルト33の一部に固定されている。そして、キャリッジモーター31によりタイミングベルト33を駆動させることで、キャリッジ24は、キャリッジガイド軸32に案内されて方向Yに沿って往復動する。また、移動体2のうち、媒体Pと対向する部分には多数のノズルを有するヘッドユニット20が設けられている。ヘッドユニット20には、ケーブル190を介して制御信号等が入力される。ヘッドユニット20は、入力される制御信号に基づいて、ノズルから液体の一例としてインクを吐出する。
液体吐出装置1は、媒体Pを、方向Xに沿ってプラテン40上で搬送させる搬送機構4を備える。搬送機構4は、駆動源である搬送モーター41と、搬送モーター41により回転して媒体Pを方向Xに沿って搬送する搬送ローラー42と、を備える。
以上のように構成された液体吐出装置1では、媒体Pが搬送機構4により搬送されるタイミングにおいて、ヘッドユニット20がインクを吐出することで、媒体Pの表面に画像が形成される。
2.液体吐出装置の電気構成
図2は、液体吐出装置1の電気構成を示すブロック図である。図2に示すように、液体吐出装置1は、制御ユニット10と、ヘッドユニット20とを有する。制御ユニット10とヘッドユニット20とは、フレキシブルフラットケーブル(FFC:Flexible Flat Cable)等のケーブル190により電気的に接続されている。
制御ユニット10は、制御回路100、キャリッジモータードライバー35、搬送モータードライバー45、電圧生成回路90、及び発振回路91を備える。そして、制御回路100は、ホストコンピューターから入力された画像データに基づいて、各種構成を制御するための複数の制御信号等を生成し、ヘッドユニット20に出力する。
具体的には、制御回路100は、キャリッジモータードライバー35に対して制御信号CTR1を供給する。キャリッジモータードライバー35は、制御信号CTR1に従ってキャリッジモーター31を駆動する。これにより、図1に示すキャリッジ24の方向Yにおけるキャリッジ24の移動が制御される。また、制御回路100は、搬送モータードライバー45に対して制御信号CTR2を供給する。搬送モータードライバー45は、制御信号CTR2に従って搬送モーター41を駆動する。これにより、図1に示す方向Xにおける媒体Pの移動が制御される。
また、制御回路100は、ヘッドユニット20に対して、クロック信号SCK、印刷データ信号SIa,SIb、ラッチ信号LATa,LATb、チェンジ信号CHa,CHb、及び駆動データ信号DATAa,DATAbを出力する。
電圧生成回路90は、例えばDC42Vの電圧VHVを生成する。そして、電圧生成回路90は、電圧VHVを制御ユニット10に含まれる各種構成、及びヘッドユニット20に供給する。この電圧VHVが電源電圧の一例である。
発振回路91は、クロック信号MCKを出力する。発振回路91から出力されたクロック信号MCKは、ヘッドユニット20に入力される。なお、発振回路91は、図2に示すように制御回路100と独立した構成であってもよく、また、制御回路100の内部に構成されていてもよい。
ヘッドユニット20は、プリントヘッド22と駆動回路50とを備える。
駆動回路50は、駆動信号出力回路51a,51b、及び電源電圧制御回路70を含む。そして、駆動回路50は、液体吐出ヘッド21aと液体吐出ヘッド21bとを駆動する。
電源電圧制御回路70には、電圧VHVが入力される。そして、電源電圧制御回路70は、電圧VHV_TGaとして液体吐出ヘッド21aに出力するとともに、電圧VHV_TGbとして液体吐出ヘッド21bに出力する。この電源電圧制御回路70は、プリントヘッド22に含まれる液体吐出ヘッド21a、及び液体吐出ヘッド21bへの電圧VHVの供給を制御する。
駆動信号出力回路51aには、電圧VHV、駆動データ信号DATAa、及びクロック信号MCKが入力される。そして、駆動信号出力回路51aは、入力される電圧VHV、駆動データ信号DATAa、及びクロック信号MCKに基づいて、駆動信号COMa及び基準電圧信号VBSaを生成し液体吐出ヘッド21aに出力する。ここで、基準電圧信号VBSaは、一定電圧の信号であって、例えば、グラウンド電位、DC5V、DC6V等の電圧の信号である。
また、駆動信号出力回路51bには、電圧VHV、駆動データ信号DATAb、及びクロック信号MCKが入力される。そして、駆動信号出力回路51bは、入力される電圧VHV、駆動データ信号DATAb、及びクロック信号MCKに基づいて、駆動信号COMb及び基準電圧信号VBSbを生成し液体吐出ヘッド21bに出力する。ここで、基準電圧信号VBSbは、一定電圧の信号であって、例えば、グラウンド電位、DC5V、DC6V等の電圧の信号である。なお、駆動回路50の構成及び動作の詳細については後述する。
プリントヘッド22は、液体吐出ヘッド21aと液体吐出ヘッド21bを含む。そして、プリントヘッド22は、圧電素子60a、及び圧電素子60bを有し、圧電素子60a、圧電素子60bの少なくとも一方が駆動することでインクを吐出する。
液体吐出ヘッド21aは、駆動信号選択回路200aと、複数の吐出部600aを有する。また、各吐出部600aは、圧電素子60aを含む。駆動信号選択回路200aには、クロック信号SCK、印刷データ信号SIa、ラッチ信号LATa、チェンジ信号CHa、駆動信号COMa、及び電圧VHV_TGaが入力される。そして、駆動信号選択回路200aは、クロック信号SCK、印刷データ信号SIa、ラッチ信号LATa、チェンジ信号CHa、及び電圧VHV_TGaに基づいて、駆動信号COMaを選択、又は非選択とすることで、駆動信号VOUTaを生成する。
駆動信号VOUTaは、複数の吐出部600aのそれぞれに含まれる圧電素子60aの一端に供給される。また、圧電素子60aの他端には、基準電圧信号VBSaが供給される。そして、圧電素子60aが、駆動信号VOUTaと基準電圧信号VBSaとの電位差により駆動することで、吐出部600aからインクが吐出される。すなわち、液体吐出ヘッド21aは、駆動信号COMaにより駆動される圧電素子60aと、駆動信号COMaの圧電素子60aへの供給を制御する駆動信号選択回路200aとを有する。
液体吐出ヘッド21bは、駆動信号選択回路200bと、複数の吐出部600bを有する。また、各吐出部600bは、圧電素子60bを含む。駆動信号選択回路200bには、クロック信号SCK、印刷データ信号SIb、ラッチ信号LATb、チェンジ信号CHb、駆動信号COMb、及び電圧VHV_TGbが入力される。そして、駆動信号選択回路200bは、クロック信号SCK、印刷データ信号SIb、ラッチ信号LATb、チェンジ信号CHb、及び電圧VHV_TGbに基づいて、駆動信号COMbを選択、又は非選択とすることで、駆動信号VOUTbを生成する。
駆動信号VOUTbは、複数の吐出部600bのそれぞれに含まれる圧電素子60bの一端に供給される。また、圧電素子60bの他端には、基準電圧信号VBSbが供給される。そして、圧電素子60bが、駆動信号VOUTbと基準電圧信号VBSbとの電位差により駆動することで、吐出部600bからインクが吐出される。すなわち、液体吐出ヘッド21bは、駆動信号COMbにより駆動される圧電素子60bと、駆動信号COMbの圧電素子60bへの供給を制御する駆動信号選択回路200bとを有する。
ここで、液体吐出ヘッド21aが第1デバイスの一例であり、液体吐出ヘッド21bが第2デバイスの一例である。また、液体吐出ヘッド21aに含まれる圧電素子60aが第1圧電素子の一例であり、圧電素子60aを駆動させる駆動信号COMa、及び駆動信号COMaを選択、又は非選択することで生成される駆動信号VOUTaが第1駆動信号の一例である。同様に、液体吐出ヘッド21bに含まれる圧電素子60bが第2圧電素子の一例であり、圧電素子60bを駆動させる駆動信号COMb、及び駆動信号COMbを選択、又は非選択することで生成される駆動信号VOUTbが第2駆動信号の一例である。そして、駆動信号COMaを出力する駆動信号出力回路51aが第1駆動信号出力回路の一例であり、駆動信号COMaの圧電素子60aへの供給を制御する駆動信号選択回路200aが第1選択回路の一例である。同様に、駆動信号COMbを出力する駆動信号出力回路51bが第2駆動信号出力回路の一例であり、駆動信号COMbの圧電素子60bへの供給を制御する駆動信号選択回路200bが第2選択回路の一例である。
なお、以下の説明において、駆動信号出力回路51a,51bは同様の構成であり、特に区別する必要がない場合、駆動信号出力回路51と称する場合がある。そして、駆動信号出力回路51に入力される各種信号を、電圧VHV,VHV_TG、駆動データ信号DATA、及びクロック信号MCKと称する。また、駆動信号出力回路51から出力される各種信号を、駆動信号COM、及び基準電圧信号VBSと称する。
また、液体吐出ヘッド21a,21bは同様の構成であり、特に区別する必要がない場合、液体吐出ヘッド21と称する。また、液体吐出ヘッド21は、駆動信号選択回路200と、複数の吐出部600とを有し、複数の吐出部600は、圧電素子60を含むとして説明する。この場合において、液体吐出ヘッド21に入力される各種信号を、クロック信号SCK、印刷データ信号SI、ラッチ信号LAT、チェンジ信号CH、駆動信号COM、基準電圧信号VBS、及び電圧VHV_TGと称する。また、圧電素子60に供給される信号を駆動信号VOUTと称する。
3.液体吐出ヘッドの構成及び動作
次に、駆動信号選択回路200の構成及び動作について説明する。駆動信号選択回路200の構成及び動作を説明するにあたり、まず、図3を用いて、駆動信号選択回路200に入力される駆動信号COMの一例について説明する。その後、図4から図7を用いて、駆動信号選択回路200の構成及び動作について説明する。
図3は、駆動信号COMの一例を示す図である。図3には、ラッチ信号LATが立ち上がってからチェンジ信号CHが立ち上がるまでの期間T1と、期間T1の後、次にチェンジ信号CHが立ち上がるまでの期間T2と、期間T2の後、ラッチ信号LATが立ち上がるまでの期間T3とを示している。そして、この期間T1,T2,T3からなる周期が、媒体Pに新たなドットを形成する周期Taとなる。すなわち、図3に示すように、ラッチ信号LATは、媒体Pに新たなドットが形成される周期を規定する信号であり、チェンジ信号CHは、駆動信号COMに含まれる波形の切替タイミングを規定する信号である。
図3に示すように、駆動信号出力回路51は、期間T1において台形波形Adpを生成する。台形波形Adpが圧電素子60に供給された場合、対応する吐出部600から所定量、具体的には中程度の量のインクが吐出される。また、駆動信号出力回路51は、期間T2において台形波形Bdpを生成する。台形波形Bdpが圧電素子60に供給された場合、対応する吐出部600から上記所定量よりも少ない小程度の量のインクが吐出される。また、駆動信号出力回路51は、期間T3において台形波形Cdpを生成する。台形波形Cdpが圧電素子60に供給された場合、圧電素子60は、対応する吐出部600からインクが吐出されない程度に駆動する。したがって、台形波形Cdpが圧電素子60に供給された場合、媒体Pにはドットが形成されない。この台形波形Cdpは、吐出部600のノズル開孔部付近のインクを微振動させてインクの粘度が増大することを防止するための波形である。以下の説明において、インクの粘度が増大することを防止するために、吐出部600からインクが吐出されない程度に圧電素子60を駆動させることを「微振動」と称する。
ここで、台形波形Adp、台形波形Bdp、及び台形波形Cdpのそれぞれの開始タイミングでの電圧値、及び終了タイミングでの電圧値は、いずれも電圧Vcで共通である。すなわち、台形波形Adp,Bdp,Cdpは、電圧Vcで開始し電圧Vcで終了する波形である。したがって、駆動信号出力回路51は、台形波形Adp,Bdp,Cdpが周期Taにおいて連続した波形の駆動信号COMを出力する。なお、図3に示す駆動信号COMの波形は一例であり、駆動信号COMの波形は異なる波形であってもよい。また、駆動信号出力回路51aと、駆動信号出力回路51bとが異なる波形の駆動信号COMを生成し出力してもよい。
図4は、駆動信号選択回路200の電気構成を示すブロック図である。駆動信号選択回路200は、期間T1,T2,T3のそれぞれにおいて、駆動信号COMに含まれる台形波形Adp,Bdp,Cdpを選択するか否かを切り替えことで、周期Taにおいて、圧電素子60に供給される駆動信号VOUTを生成し出力する。図4に示すように、駆動信号選択回路200は、選択制御回路210と、複数の選択回路230とを含む。
選択制御回路210には、クロック信号SCK、印刷データ信号SI、ラッチ信号LAT、チェンジ信号CH、及び電圧VHV_TGが供給される。選択制御回路210には、シフトレジスター212(S/R)とラッチ回路214とデコーダー216との組が、吐出部600のそれぞれに対応して設けられている。すなわち、ヘッドユニット20には、吐出部600の総数nと同数のシフトレジスター212とラッチ回路214とデコーダー216との組が設けられている。
シフトレジスター212は、対応する吐出部600毎に、印刷データ信号SIに含まれる2ビットの印刷データ[SIH,SIL]を一旦保持する。詳細には、吐出部600に対応した段数のシフトレジスター212が互いに縦続接続されるとともに、シリアルで供給された印刷データ信号SIが、クロック信号SCKに従って順次後段に転送される。なお、図4には、シフトレジスター212を区別するために、印刷データ信号SIが供給される上流側から順番に1段、2段、…、n段と表記している。
n個のラッチ回路214のそれぞれは、対応するシフトレジスター212で保持された印刷データ[SIH,SIL]をラッチ信号LATの立ち上がりでラッチする。n個のデコーダー216の各々は、対応するラッチ回路214によってラッチされた2ビットの印刷データ[SIH,SIL]をデコードして選択信号Sを生成し、選択回路230に供給する。
選択回路230は、吐出部600のそれぞれに対応して設けられている。すなわち、1つのヘッドユニット20が有する選択回路230の数は、ヘッドユニット20に含まれる吐出部600の総数nと同じである。選択回路230は、デコーダー216から供給される選択信号Sに基づいて、駆動信号COMの圧電素子60への供給を制御する。
図5は、吐出部600の1個分に対応する選択回路230の電気構成を示す回路図である。図5に示すように、選択回路230は、インバーター232及びトランスファーゲート234を有する。また、トランスファーゲート234は、NMOSトランジスターであるトランジスター235及びPMOSトランジスターであるトランジスター236を含む。
選択信号Sは、デコーダー216からトランジスター235のゲート端子に供給される。また選択信号Sは、インバーター232によって論理反転されて、トランジスター236のゲート端子にも供給される。トランジスター235のドレイン端子及びトランジスター236のソース端子は、一端である端子TG-Inに接続される。端子TG-Inから駆動信号COMが入力される。そして、トランジスター235及びトランジスター236が、選択信号Sに従ってオン又はオフに制御されることで、トランジスター235のソース端子及びトランジスター236のドレイン端子が共通に接続される他端である端子TG-Outから駆動信号VOUTを出力する。端子TG-Outが圧電素子60の後述する電極611と電気的に接続される。なお、以下の説明において、トランジスター235及びトランジスター236が導通状態に制御されている場合をオンと称し、トランジスター235及びトランジスター236が非導通状態に制御されている場合をオフと称する場合がある。
次に、図6を用いてデコーダー216のデコード内容について説明する。図6は、デコーダー216におけるデコード内容を示す図である。デコーダー216には、2ビットの印刷データ[SIH,SIL]、ラッチ信号LAT、及びチェンジ信号CHが入力される。そして、デコーダー216は、例えば、印刷データ[SIH,SIL]が「中ドット」を規定する[1,0]である場合、期間T1,T2,T3でH,L,Lレベルとなる選択信号Sを出力する。ここで、選択信号Sの論理レベルは、不図示のレベルシフターによって、電圧VHV_TGに基づく高振幅論理にレベルシフトされる。
図7は、駆動信号選択回路200の動作を説明するための図である。図7に示すように駆動信号選択回路200には、印刷データ信号SIがクロック信号SCKに同期してシリアルで供給され、吐出部600に対応するシフトレジスター212において順次転送される。そして、クロック信号SCKの供給が停止すると、シフトレジスター212のそれぞれには、吐出部600に対応した印刷データ[SIH,SIL]が保持される。なお、印刷データ信号SIは、シフトレジスター212における最終n段、…、2段、1段の吐出部600に対応した順番で供給される。
ここで、ラッチ信号LATが立ち上がると、ラッチ回路214のそれぞれは、対応するシフトレジスター212に保持された印刷データ[SIH,SIL]を一斉にラッチする。図7に示すLT1、LT2、…、LTnは、1段、2段、…、n段のシフトレジスター212に対応するラッチ回路214によってラッチされた印刷データ[SIH,SIL]をである。
デコーダー216は、ラッチされた印刷データ[SIH,SIL]で規定されるドットのサイズに応じて、期間T1,T2,T3のそれぞれにおいて、図6に示される内容に従う論理レベルの選択信号Sを出力する。
印刷データ[SIH,SIL]が[1,1]の場合、選択回路230は、選択信号Sに従い、期間T1において台形波形Adpを選択し、期間T2において台形波形Bdpを選択し、期間T3において台形波形Cdpを選択しない。その結果、図7に示す大ドットに対応する駆動信号VOUTが生成される。したがって、吐出部600から、中程度の量のインクと、小程度の量のインクが吐出される。よって、媒体Pには、当該インクが結合することで、大ドットが形成される。また、印刷データ[SIH,SIL]が[1,0]の場合、選択回路230は、選択信号Sに従い、期間T1において台形波形Adpを選択し、期間T2において台形波形Bdpを選択せず、期間T3において台形波形Cdpを選択しない。その結果、図7に示す中ドットに対応する駆動信号VOUTが生成される。したがって、吐出部600から、中程度の量のインクが吐出される。よって、媒体Pには、中ドットが形成される。また、印刷データ[SIH,SIL]が[0,1]の場合、選択回路230は、選択信号Sに従い、期間T1において台形波形Adpを選択せず、期間T2において台形波形Bdpを選択し、期間T3において台形波形Cdpを選択しない。その結果、図7に示す小ドットに対応する駆動信号VOUTが生成される。したがって、吐出部600から、小程度の量のインクが吐出される。よって、媒体Pには、小ドットが形成される。また、印刷データ[SIH,SIL]が[0,0]の場合、選択回路230は、選択信号Sに従い、期間T1において台形波形Adpを選択せず、期間T2において台形波形Bdpを選択せず、期間T3において台形波形Cdpを選択する。その結果、図7に示す微振動に対応する駆動信号VOUTを生成する。したがって、吐出部600からインクは吐出されず、微振動が生じる。
すなわち、駆動信号出力回路51aが出力する駆動信号COMaに含まれる台形波形を選択することで、駆動信号VOUTaが生成される。したがって、駆動信号COMaと駆動信号VOUTaとは、共に圧電素子60aを駆動させる信号であって、駆動信号出力回路51aから出力される信号でもある。同様に、駆動信号出力回路51bが出力する駆動信号COMbに含まれる台形波形を選択することで、駆動信号VOUTbが生成される。したがって、駆動信号COMbと駆動信号VOUTbとは、共に圧電素子60bを駆動させる信号であって、駆動信号出力回路51bから出力される信号でもある。
ここで、図8を用いて圧電素子60を含む吐出部600の構成及び動作について説明する。図8は、吐出部600を含むように液体吐出ヘッド21を切断した場合の吐出部600の概略構成を示す断面図である。
図8に示されるように、液体吐出ヘッド21は、吐出部600とリザーバー641とを含む。リザーバー641には、インクが供給口661からインクが導入される。また、リザーバー641は、インクの色毎に設けられている。
吐出部600は、圧電素子60、振動板621、キャビティー631及びノズル651を含む。振動板621は、キャビティー631と圧電素子60との間に設けられる。そして、振動板621は、上面に設けられた圧電素子60が駆動することで変位する。すなわち、振動板621は、変位することで、キャビティー631の内部容積を拡大/縮小させるダイヤフラムとして機能する。キャビティー631の内部には、インクが充填されている。また、キャビティー631は、圧電素子60の駆動により内部容積が変化する圧力室として機能する。ノズル651は、ノズルプレート632に設けられるとともに、キャビティー631に連通する開孔部である。
圧電素子60は、圧電体601を一対の電極611,612で挟んだ構造である。
電極611には駆動信号VOUTが供給され、電極612には基準電圧信号VBSが供給される。このような構造の圧電素子60は、電極611と電極612との電位差に応じて駆動する。そして圧電素子60の駆動に伴い、電極611,612、及び振動板621の中央部分が両端部分に対して上下方向に変位する。そして、振動板621の変位に伴いキャビティー631の内部容積が変化し、キャビティー631の内部に充填されたインクが、ノズル651から吐出される。
4.駆動回路の構成、及び動作
次に駆動回路50の構成及び動作について説明する。図9は、駆動回路50の構成を示すブロック図である。図9に示すように駆動回路50は、電源電圧制御回路70、駆動信号出力回路51a,51b、及びヒューズ80,81a,81bを有する。
ヒューズ80は、一端に電圧生成回路90から電圧VHVが入力され、他端が電源電圧制御回路70と電気的に接続されている。また、ヒューズ81aは、一端が駆動信号出力回路51a及び駆動信号選択回路200aと電気的に接続され、他端が電源電圧制御回路70と電気的に接続されている。また、ヒューズ81bは、一端が駆動信号出力回路51b及び駆動信号選択回路200bと電気的に接続され、他端が電源電圧制御回路70と電気的に接続されている。以上のように構成された駆動回路50に設けられるヒューズ80,81a,81bにおいて、ヒューズ80の定格電流は、ヒューズ81a,81bの定格電流よりも大きいことが好ましい。ヒューズ80には、ヒューズ81a,81bに対して大きな電流が流れる。そのため、ヒューズ80に定格電流の大きなヒューズを用いることで、液体吐出装置1の安全性を高めるとともに、液体吐出装置1の動作を安定させることが可能となる。ここで、ヒューズ81aが第1ヒューズの一例であり、ヒューズ81bが第2ヒューズの一例であり、ヒューズ80が第3ヒューズの一例である。
電源電圧制御回路70には、ヒューズ80を介して電圧VHVが入力される。そして、電源電圧制御回路70は、電圧VHV_TGを液体吐出ヘッド21a,21bに出力する。
具体的には、電源電圧制御回路70は、入力されるVHV制御信号VHV_CNTの論理レベルに基づいて、電圧VHV_TGとして電圧VHVを出力するか否かを切り替える。詳細には、電源電圧制御回路70は、1又は複数のスイッチング素子を有するスイッチ回路を含む。そして、入力されるVHV制御信号VHV_CNTがHレベルの場合、電源電圧制御回路70は、電圧VHV_TGの電位を電圧VHVの電位となるように、当該スイッチ回路を制御する。また、入力されるVHV制御信号VHV_CNTがLレベルの場合、電源電圧制御回路70は、電圧VHV_TGの電位をグラウンド電位となるように、当該スイッチ回路を制御する。
電源電圧制御回路70から出力された電圧VHV_TGは、ヒューズ81aを介して電圧VHV_TGaとして液体吐出ヘッド21aに入力される。また、電圧VHV_TGは、ヒューズ81bを介して電圧VHV_TGbとして液体吐出ヘッド21bに入力される。すなわち、電源電圧制御回路70は、液体吐出ヘッド21a及び液体吐出ヘッド21bへの電圧VHVの供給を制御する。なお、以下の説明において、電源電圧制御回路70は、VHV制御信号VHV_CNTがHレベルの場合、電圧VHVの電位の電圧VHV_TGを出力し、VHV制御信号VHV_CNTがLレベルの場合、グラウンド電位の電圧VHV_TGを出力するとして説明するが、VHV制御信号VHV_CNTと電圧VHV_TGの電位との関係は、これに限るものではない。
駆動信号出力回路51aは、ヒューズ80及び電源電圧制御回路70と電気的に接続されている。また、駆動信号出力回路51bは、ヒューズ80及び電源電圧制御回路70と電気的に接続されている。ここで、図10を用いて駆動信号出力回路51a,51bの構成について説明する。なお、図10では、駆動信号出力回路51a,51bを区別することなく、駆動信号出力回路51として説明する。図10は、駆動信号出力回路51の構成を示すブロック図である。駆動信号出力回路51は、集積回路500と、駆動信号増幅回路550と、抵抗555,556とを含む。
集積回路500は、増幅制御信号生成回路502、電圧生成回路400、発振回路410、クロック選択回路420、異常検出回路430、レジスター制御回路440、駆動信号放電回路450、基準電圧信号出力回路460、VHV制御信号出力回路470、状態信号入出力回路480、及びエラー信号入出力回路490を含む。
電圧生成回路400は、電圧VHVに基づいて電圧GVDDを生成する。電圧GVDDは、例えば7.5Vの直流電圧信号であり、後述するゲート駆動部540を含む集積回路500の各種構成に入力される。
増幅制御信号生成回路502は、端子DATA-Inから入力される駆動データ信号DATAに含まれる駆動信号COMの波形を規定するデータ信号に基づいて、増幅制御信号Hgd,Lgdを生成する。増幅制御信号生成回路502は、DACインターフェース(DAC_I/F:Digital to Analog Converter Interface)510、DAC部520、変調部530、及びゲート駆動部540を含む。
DACインターフェース510には、端子DATA-Inから供給される駆動データ信号DATAと、端子MCK-Inから供給されるクロック信号MCKとが入力される。DACインターフェース510は、クロック信号MCKに基づいて駆動データ信号DATAを積算し、駆動信号COMの波形を規定する例えば10bitの駆動データdAを生成する。DAC部520には、駆動データdAが入力される。DAC部520は、入力される駆動データdAをアナログ信号の基駆動信号aAに変換する。この基駆動信号aAは、駆動信号COMの増幅前の目標となる信号である。変調部530には、基駆動信号aAが入力される。変調部530は、基駆動信号aAにパルス幅変調を施した変調信号Msを出力する。ゲート駆動部540には、電圧VHV,GVDD及び変調信号Msが入力される。ゲート駆動部540は、入力される変調信号Msを電圧GVDDに基づき増幅するとともに、電圧VHVに基づいて高振幅論理にレベルシフトした増幅制御信号Hgdと、入力される変調信号Msの論理レベルを反転し、電圧GVDDに基づき増幅した増幅制御信号Lgdとを生成する。すなわち、増幅制御信号Hgdと増幅制御信号Lgdとは互いに排他的にHレベルとなる。増幅制御信号Hgdは、端子Hg-Outを介して集積回路500から出力され、駆動信号増幅回路550に入力される。同様に、増幅制御信号Lgdは、端子Lg-Outを介して集積回路500から出力され、駆動信号増幅回路550に入力される。
駆動信号増幅回路550は、増幅制御信号Hgd,Lgdに基づき動作することで駆動信号COMを出力する。駆動信号増幅回路550は、トランジスター551,552、コイル553、及びコンデンサー554を含む。なお、トランジスター551,552のそれぞれは、例えばNチャンネル型のFET(Field Effect Transistor)である。
トランジスター551のドレイン端子には、電圧VHVが供給される。トランジスター551のゲート端子には端子Hg-Outを介して増幅制御信号Hgdが供給される。トランジスター551のソース端子はトランジスター552のドレイン端子と電気的に接続される。また、トランジスター552のゲート端子には、端子Lg-Outを介して増幅制御信号Lgdが供給される。トランジスター552のソース電極はグラウンドに接続される。以上のように接続されたトランジスター551は、増幅制御信号Hgdに応じて動作し、トランジスター552は、増幅制御信号Lgdに応じて動作する。すなわち、トランジスター551とトランジスター552とは排他的にオンとなる。これにより、トランジスター551のソース端子と、トランジスター552のドレイン端子との接続点には、変調信号Msを電圧VHVに基づいて増幅した増幅変調信号が生成される。すなわち、トランジスター551とトランジスター552とが、駆動信号の元となる信号を増幅する増幅回路の一例である。
コイル553の一端は、トランジスター551のソース端子、及びトランジスター552のドレイン端子と共通に接続される。また、コイル553の他端は、コンデンサー554の一端と接続される。コンデンサー554の他端は、グラウンドに接続される。すなわち、コイル553とコンデンサー554とは、ローパスフィルターを構成する。そして、当該ローパスフィルターに増幅変調信号が供給されることで、増幅変調信号が復調され、駆動信号COMが生成される。そして、駆動信号出力回路51は、以上のように生成された駆動信号COMを出力する。
ここで、以下の説明において、集積回路500に含まれる増幅制御信号生成回路502と、駆動信号増幅回路550とを含む構成を、駆動データ信号DATAに基づいて駆動信号COMを生成する駆動信号生成回路501と称する場合がある。
発振回路410は、集積回路500の動作タイミングを規定するクロック信号LCKを生成し出力する。クロック信号LCKは、クロック選択回路420、及び異常検出回路430に入力される。
クロック選択回路420には、クロック信号MCK,LCK、及びクロック選択信号CSWが入力される。クロック選択回路420は、クロック選択信号CSWの論理レベルに基づいてクロック信号MCKをクロック信号RCKとしてレジスター制御回路440に出力するのか、又は、クロック信号LCKをクロック信号RCKとしてレジスター制御回路440に出力するのかを切り替える。なお、本実施形態においてクロック選択回路420は、クロック選択信号CSWがHレベルの場合にクロック信号MCKをクロック信号RCKとしてレジスター制御回路440に出力し、クロック選択信号CSWがLレベルの場合にクロック信号LCKをクロック信号RCKとしてレジスター制御回路440に出力するとして説明する。
異常検出回路430は、発振異常検出部431、動作異常検出部432、及び電源電圧異常検出部433を含む。
発振異常検出部431には、発振回路410が出力するクロック信号LCKが入力される。発振異常検出部431は、入力されるクロック信号LCKが正常であるか否かを検出し、検出結果に基づく論理レベルのクロック選択信号CSW、及びエラー信号NESを出力する。例えば、発振異常検出部431は、クロック信号LCKの周波数、及び電圧レベルの少なくとも一方を検出する。そして、発振異常検出部431は、クロック信号LCKの周波数、及び電圧レベルの少なくとも一方が異常である場合、Hレベルのクロック選択信号CSWをクロック選択回路420に出力するとともに、Hレベルのエラー信号NESをレジスター制御回路440に出力する。また、発振異常検出部431は、クロック信号LCKの周波数、及び電圧レベルの双方が正常である場合、Lレベルのクロック選択信号CSWをクロック選択回路420に出力するとともに、Lレベルのエラー信号NESをレジスター制御回路440に出力する。
動作異常検出部432には、駆動信号出力回路51の各種構成の動作状態を示す動作状態信号ASSが入力される。動作異常検出部432は、入力される動作状態信号ASSの論理レベルに基づいて、駆動信号出力回路51の各種構成が正常に動作しているか否かを検出する。本実施形態では、駆動信号出力回路51の各種構成のいずれかが異常である場合、Hレベルの動作状態信号ASSが動作異常検出部432に入力される。そして、Hレベルの動作状態信号ASSが入力された場合、動作異常検出部432はHレベルのエラー信号NESをレジスター制御回路440に出力する。
電源電圧異常検出部433には、駆動信号出力回路51に対応する液体吐出ヘッド21に供給される電圧VHV_TGが入力される。そして、電源電圧異常検出部433は、電圧VHV_TGの電圧値を検出する。そして、電源電圧異常検出部433は、電圧VHV_TGの電圧値に基づいて、液体吐出ヘッド21に供給される電圧VHV_TGの電圧レベルが正常であるか否かを検出する。本実施形態では、液体吐出ヘッド21に供給される電圧VHV_TGの電圧レベルが異常であると判断した場合、電源電圧異常検出部433は、Hレベルのエラー信号FESをレジスター制御回路440に出力する。
レジスター制御回路440は、シーケンスレジスター441、状態レジスター442、及びレジスター制御部443を含む。シーケンスレジスター441、及び状態レジスター442は、クロック信号MCKに同期して駆動データ信号DATAとして入力される動作情報を保持する。そして、レジスター制御部443は、クロック信号RCKに同期して、シーケンスレジスター441、及び状態レジスター442に保持された情報に基づいて、制御信号CNT1~CNT6を生成し出力する。これにより、駆動信号出力回路51の動作が制御される。
制御信号CNT1は、駆動信号放電回路450に入力される。駆動信号放電回路450は、駆動信号出力回路51から出力される駆動信号COMの出力を制御する。図11は、駆動信号放電回路450の構成を示す図である。駆動信号放電回路450は、抵抗451、及びトランジスター452を含む。なお、以下の説明では、トランジスター452をNMOSトランジスターとして説明する。
抵抗451の一端は、端子Com-Disと接続される。抵抗451の他端は、トランジスター452のドレイン端子と接続される。トランジスター452のソース端子は、グラウンドに接続される。また、トランジスター452のゲート端子には、制御信号CNT1が入力される。以上のように構成された駆動信号放電回路450にLレベルの制御信号CNT1が入力された場合、駆動信号放電回路450は、端子Com-Disに蓄えられている電荷の放出を行う。一方、駆動信号放電回路450にHレベルの制御信号CNT1が入力された場合、駆動信号放電回路450は、端子Com-Disに蓄えられている電荷を放出する。すなわち、駆動信号放電回路450は、制御信号CNT1に基づいて、駆動信号COMが液体吐出ヘッド21に供給される経路に蓄えられた電荷を、抵抗451,555を介して放出する。
制御信号CNT2は、基準電圧信号出力回路460に入力される。基準電圧信号出力回路460は、圧電素子60に供給される基準電圧信号VBSを生成し出力する。図12は、基準電圧信号出力回路460の構成を示す図である。基準電圧信号出力回路460は、コンパレーター461、トランジスター462,463、抵抗464,465,466、及びインバーター467を含む。なお、以下の説明では、トランジスター462をPMOSトランジスターとして、また、トランジスター463をNMOSトランジスターとして説明する。
コンパレーター461の入力端(-)には基準電圧Vrefが供給される。また、コンパレーター461の入力端(+)は抵抗464の一端、及び抵抗465の一端と共通に接続される。コンパレーター461の出力端は、トランジスター462のゲート端子と接続される。トランジスター462のソース端子には、電圧GVDDが供給される。トランジスター462のドレイン端子は、抵抗464の他端、抵抗466の一端、及び基準電圧信号VBSが出力される端子VBS-Outと共通に接続される。抵抗466の他端はトランジスター463のドレイン端子と接続される。トランジスター463のゲート端子にはインバーター467を介して制御信号CNT2が入力される。トランジスター463のソース端子、及び抵抗465の他端はグラウンドと接続される。
以上のように構成された基準電圧信号出力回路460において、コンパレーター461の入力端(+)に供給される電圧が、コンパレーター461の入力端(-)に供給される基準電圧Vrefよりも大きい場合、コンパレーター461は、Hレベルの信号を出力する。このとき、トランジスター462はオフに制御される。したがって、端子VBS-Outには、電圧GVDDが供給されない。一方、コンパレーター461の入力端(+)に供給される電圧が、コンパレーター461の入力端(-)に供給される基準電圧Vrefより小さい場合、コンパレーター461は、Lレベルの信号を出力する。このとき、トランジスター462は、オンに制御される。したがって、端子VBS-Outには、電圧GVDDが供給される。すなわち、基準電圧信号出力回路460は、基準電圧信号VBSを、抵抗464,465とで分圧した電圧値と、基準電圧Vrefとが等しくなるようにコンパレーター461が動作することにより、電圧GVDDに基づく一定電圧値の基準電圧信号VBSを生成する。
また、以上のように構成された基準電圧信号出力回路460にHレベルの制御信号CNT2が入力された場合、トランジスター463は非導通に制御される。したがって、抵抗466、及びトランジスター463を介して端子VBS-Outとグラウンドとを電気的に接続する経路は、ハイインピーダンスに制御される。その結果、端子VBS-Outから、一定電圧値の基準電圧信号VBSが出力される。一方、基準電圧信号出力回路460にLレベルの制御信号CNT2が入力された場合、トランジスター463は導通に制御される。したがって、端子VBS-Outは抵抗576を介してグラウンドと電気的に接続される。その結果、グラウンド電位の基準電圧信号VBSが出力される。換言すれば、基準電圧信号出力回路460にLレベルの制御信号CNT2が入力された場合、基準電圧信号VBSの出力が停止する。
制御信号CNT3は、VHV制御信号出力回路470に入力される。VHV制御信号出力回路470は、電源電圧制御回路70に供給されるVHV制御信号VHV_CNTを出力する。図13は、VHV制御信号出力回路470の構成を示す図である。VHV制御信号出力回路470は、トランジスター471を含む。なお、以下の説明では、トランジスター471をPMOSトランジスターとして説明する。
トランジスター471のソース端子には、電圧GVDDが供給される。また、トランジスター471のドレイン端子は、端子VHV_CNT-Outと接続される。また、トランジスター471のゲート端子には、制御信号CNT3が入力される。以上のように構成されたVHV制御信号出力回路470にLレベルの制御信号CNT3が入力された場合、端子VHV_CNT-Outには、電圧GVDDが供給される。
制御信号CNT4は、状態信号入出力回路480に入力される。状態信号入出力回路480は、駆動信号出力回路51の動作状態を示す状態信号BUSYを出力する。図14は、状態信号入出力回路480の構成を示す図である。状態信号入出力回路480は、トランジスター481、及びインバーター482を含む。なお以下の説明では、トランジスター481をPMOSトランジスターとして説明する。また、インバーター482は、集積回路500のCOMS入力端子として機能する。すなわち、状態信号入出力回路480は、レジスター制御回路440から出力される制御信号CNT4に基づいて、端子BUSY-Outから状態信号BUSYを出力する共に、端子BUSY-Outに入力される信号をレジスター制御回路440に入力する。なお、図14には、レジスター制御回路440から出力される制御信号CNT4を制御信号CNT5-outとして図示し、レジスター制御回路440に入力される制御信号CNT4を制御信号CNT4-inとして図示している。
トランジスター481のソース端子には、電圧GVDDが供給される。また、トランジスター481のドレイン端子は、インバーター482の入力端、及び端子BUSY-Outと接続される。また、トランジスター481のゲート端子には、レジスター制御回路440から出力される制御信号CNT4-outが入力される。また、インバーター482の出力端からレジスター制御回路440に入力される制御信号CNT4-inが出力される。以上のように構成された状態信号入出力回路480にLレベルの制御信号CNT4が入力された場合、端子BUSY-Outには、電圧GVDDが供給される。すなわち、Hレベルの状態信号BUSYが出力される。
制御信号CNT5は、エラー信号入出力回路490に入力される。エラー信号入出力回路490は、駆動信号出力回路51に異常が生じているか否かを示すエラー信号ERRを出力する。図15は、エラー信号入出力回路490の構成を示す図である。エラー信号入出力回路490は、トランジスター491、及びインバーター492を含む。なお以下の説明では、トランジスター491をPMOSトランジスターとして説明する。また、インバーター492は、集積回路500のCOMS入力端子として機能する。すなわち、エラー信号入出力回路490は、レジスター制御回路440から出力される制御信号CNT5に基づいて、端子ERR-Outからエラー信号ERRを出力する共に、端子ERR-Outに入力される信号をレジスター制御回路440に入力する。なお、図15には、レジスター制御回路440から出力される制御信号CNT5を制御信号CNT5-outとして図示し、レジスター制御回路440に入力される制御信号CNT5を制御信号CNT5-inとして図示している。
トランジスター491のソース端子には、電圧GVDDが供給される。また、トランジスター491のドレイン端子は、インバーター492の入力端、及び端子ERR-Outと接続される。また、トランジスター491のゲート端子には、レジスター制御回路440から出力される制御信号CNT5-outが入力される。また、インバーター492の出力端からは、レジスター制御回路440に入力される制御信号CNT5-inが出力される。以上のように構成されたエラー信号入出力回路490にLレベルの制御信号CNT5が入力された場合、端子ERR-Outには、電圧GVDDが供給される。すなわち、Hレベルのエラー信号ERRが出力される。
制御信号CNT6は、増幅制御信号生成回路502に入力される。増幅制御信号生成回路502に制御信号CNT6が入力された場合、駆動信号生成回路501が生成する駆動信号COMの波形は、駆動データ信号DATAによらず、制御信号CNT6により規定される。具体的には、駆動信号生成回路501は、制御信号CNT6に基づいて、所定の電圧値で一定となる駆動信号COMを生成する。また、駆動信号生成回路501は、制御信号CNT6に基づいて、グラウンド電位で一定となるような、駆動信号COMを生成してもよい。
以上のように構成された駆動信号出力回路51では、クロック信号MCKと同期して駆動データ信号DATAとして入力される動作情報が、シーケンスレジスター441に保持される。そして、レジスター制御部443が、シーケンスレジスター441に保持された動作情報に基づいて、駆動信号出力回路51のシーケンス制御を実行する。そして、シーケンス制御が実行されることで、当該シーケンス制御の実行に伴う動作モードを示す情報が状態レジスター442に保持される。レジスター制御回路440は、状態レジスター442に保持された動作モードを示す情報に基づいて、制御信号CNT1~CNT6の出力を制御する。これにより、駆動信号出力回路51から出力される各種信号が制御される。
なお、以下の説明において、駆動信号出力回路51の内、駆動信号出力回路51aに含まれる各種構成、及び各種信号を説明する場合、符合の末尾に「a」を付し、駆動信号出力回路51bに含まれる各種構成、及び各種信号を説明する場合、符合の末尾に「b」を付して説明する場合がある。
ここで、駆動信号出力回路51aに含まれる電圧VHVの電圧値を検出する電源電圧異常検出部433aが、第1検出回路の一例であり、トランジスター551a及びトランジスター552aが第1増幅回路の一例である。また、駆動信号出力回路51bに含まれる電圧VHVの電圧値を検出する電源電圧異常検出部433bが、第2検出回路の一例であり、トランジスター551b及びトランジスター552bが第2増幅回路の一例である。
図9に戻り、駆動信号出力回路51aには、ヒューズ80を介して電圧VHVが供給される。具体的には、電圧VHVは、図10に示すトランジスター551aのドレインに供給される。すなわち、トランジスター551a,552aで構成される増幅回路は、ヒューズ80及び電源電圧制御回路70と電気的に接続されている。
また、駆動信号出力回路51aには、電圧VHV_TGaが供給される。具体的には、電圧VHV_TGaは、図10に示す電源電圧異常検出部433に供給される。換言すれば、ヒューズ81aの一端は、駆動信号出力回路51aの内の電源電圧異常検出部433aとも電気的に接続されている。
駆動信号出力回路51bには、ヒューズ80を介して電圧VHVが供給される。具体的には、電圧VHVは、図10に示すトランジスター551bのドレインに供給される。すなわち、トランジスター551b,552bで構成される増幅回路は、ヒューズ80及び電源電圧制御回路70と電気的に接続されている。
また、駆動信号出力回路51bには、電圧VHV_TGbが供給される。具体的には、電圧VHV_TGbは、図10に示す電源電圧異常検出部433に供給される。換言すれば、ヒューズ81bの一端は、駆動信号出力回路51bの内の電源電圧異常検出部433bとも電気的に接続されている。
また、駆動信号出力回路51aは、電源電圧制御回路70を制御するためのVHV制御信号VHV_CNTaを生成し、電源電圧制御回路70に出力し、駆動信号出力回路51bは、電源電圧制御回路70を制御するためのVHV制御信号VHV_CNTbを生成し、電源電圧制御回路70に出力する。ここで、VHV制御信号VHV_CNTaとVHV制御信号VHV_CNTbとは、共通の配線で伝搬された後、VHV制御信号VHV_CNTとして電源電圧制御回路70に供給される。また、VHV制御信号VHV_CNTが伝搬される配線と、グラウンドとの間には、抵抗52が接続されている。すなわち、VHV制御信号VHV_CNTa及びVHV制御信号VHV_CNTbの少なくとも一方がHレベルの場合、電源電圧制御回路70には、HレベルのVHV制御信号VHV_CNTが入力され、VHV制御信号VHV_CNTa及びVHV制御信号VHV_CNTbの双方がLレベルの場合、電源電圧制御回路70には、LレベルのVHV制御信号VHV_CNTが入力される。
また、駆動信号出力回路51aは、エラー信号ERRaを生成し、制御回路100に出力する。また、駆動信号出力回路51bは、エラー信号ERRbを生成し、制御回路100に出力する。ここで、エラー信号ERRaとエラー信号ERRbとは、共通の配線で伝搬された後、エラー信号ERRとして制御回路100に供給される。また、エラー信号ERRが伝搬される配線と、グラウンドとの間には、抵抗54が接続されている。すなわち、エラー信号ERRa、及びエラー信号ERRbの少なくとも一方がHレベルの場合、制御回路100には、Hレベルのエラー信号ERRが入力され、エラー信号ERRa及びエラー信号ERRbの双方がLレベルの場合、制御回路100には、Lレベルのエラー信号ERRが入力される。
さらに、エラー信号ERRaは、駆動信号出力回路51bにも入力される。同様に、エラー信号ERRbは、駆動信号出力回路51aにも入力される。すなわち、動作異常検出部432aが駆動信号出力回路51aの動作異常を検出した場合、駆動信号出力回路51aは、駆動信号出力回路51bにエラー信号ERRaを用いて異常の発生を伝達し、動作異常検出部432bが駆動信号出力回路51bの動作異常を検出した場合、駆動信号出力回路51bは、駆動信号出力回路51aにエラー信号ERRbを用いて異常の発生を伝達する。
また、駆動信号出力回路51aは、状態信号BUSYaを生成し、制御回路100に出力する。また、駆動信号出力回路51bは、状態信号BUSYbを生成し、制御回路100に出力する。ここで、状態信号BUSYaと状態信号BUSYbとは、共通の配線で伝搬された後、状態信号BUSYとして制御回路100に供給される。また、状態信号BUSYが伝搬される配線と、グラウンドとの間には、抵抗53が接続されている。すなわち、状態信号BUSYa、及び状態信号BUSYbの少なくとも一方がHレベルの場合、制御回路100には、Hレベルの状態信号BUSYが入力され、状態信号BUSYa及び状態信号BUSYbの双方がLレベルの場合、制御回路100には、Lレベルの状態信号BUSYが入力される。
さらに、状態信号BUSYaは、駆動信号出力回路51bにも入力される。同様に、状態信号BUSYbは、駆動信号出力回路51aにも入力される。すなわち、駆動信号出力回路51aは、駆動信号出力回路51bに駆動信号出力回路51aの処理状態を伝達し、駆動信号出力回路51bは、駆動信号出力回路51aに駆動信号出力回路51bの処理状態を伝達する。
以上のように、本実施形態における駆動回路50は、液体吐出ヘッド21aに駆動信号COMaを出力する駆動信号出力回路51aと、液体吐出ヘッド21bに駆動信号COMbを出力する駆動信号出力回路51bとを有する。そして、駆動信号出力回路51a,51bのいずれか一方に異常が生じた場合、駆動信号出力回路51a,51bの他方に当該異常を伝達する構成を有する。さらに、駆動信号出力回路51a,51bのいずれか一方に処理状態を、駆動信号出力回路51a,51bの他方に伝達する構成を有する。
そこで、駆動回路50において、駆動信号出力回路51a又は駆動信号出力回路51bの一方で異常が検出された場合における駆動回路50の動作について、図16から図18を用いて説明する。なお、駆動信号出力回路51aにおいて異常が検出された場合と、駆動信号出力回路51bにおいて異常が検出された場合との動作は同様であるため、図16から図18の説明においては、駆動信号出力回路51aにおいて異常が検出された場合の駆動回路50の動作を用いて説明し、駆動信号出力回路51bにおいて異常が検出された場合の駆動回路50の動作の説明については省略する。また、図16から図18には、レジスター制御回路440aで規定される駆動信号出力回路51aの動作モードを状態AMaとして図示し、レジスター制御回路440bで規定される駆動信号出力回路51bの動作モードを状態AMbとして図示する。
図16は、動作異常検出部432aにおいて、駆動信号出力回路51aの動作異常を検出した場合における駆動回路50の動作を説明するタイミングチャート図である。ここで、駆動信号出力回路51aが検出する動作異常としては、例えば、電圧生成回路400で生成される電圧値の異常や、入力される駆動データ信号DATAaの異常などが挙げられる。
図16に示すように、時刻t1において、動作異常検出部432aに駆動信号出力回路51aに動作異常が生じたことを示すHレベルの動作状態信号ASSaが入力された場合、動作異常検出部432aは、エラー信号NESaの論理レベルを、駆動信号出力回路51aに動作異常が生じたことを示すHレベルとする。
時刻t2において、レジスター制御回路440aは、駆動信号出力回路51aの動作モードを駆動モードM1から、異常停止シーケンスS1に遷移させる。このとき、レジスター制御回路440aは、制御信号CNT4a,CNT5aの論理レベルをHレベルからLレベルに切り替える。したがって、駆動信号出力回路51aが出力する状態信号BUSYa、及びエラー信号ERRaはHレベルとなる。
そして、駆動信号出力回路51aが出力する状態信号BUSYa、及びエラー信号ERRaがHレベルになることで、駆動信号出力回路51bには、Hレベルの状態信号BUSYa、及びエラー信号ERRaが入力される。これにより、制御信号CNT4b,CNT5bはHレベルとなる。また、駆動信号出力回路51aが出力する状態信号BUSYa、及びエラー信号ERRaがHレベルになることで、制御回路100に入力されるエラー信号ERR、及び状態信号BUSYもHレベルとなる。
時刻t3において、レジスター制御回路440bは、駆動信号出力回路51bにHレベルの制御信号CNT4,CNT5が入力されることで、駆動信号出力回路51bの動作モードを駆動モードM1から、異常停止シーケンスS1に遷移させる。
時刻t4において、駆動信号出力回路51aが異常停止シーケンスS1に遷移することで、レジスター制御回路440aは、制御信号CNT2aをLレベルとする。この時、レジスター制御回路440aは、駆動信号生成回路501aが一定電圧値の電圧Vosを駆動信号COMaとして出力するように制御するための制御信号CNT6aも出力する。
時刻t6において、レジスター制御回路440aは、制御信号CNT1aをHレベルとする。この時、レジスター制御回路440aは、駆動信号生成回路501aがグラウンド電位である電圧V0を駆動信号COMaとして出力するように制御するための制御信号CNT6aも出力する。その後、時刻t8において、レジスター制御回路440aは、制御信号CNT3aをHレベルとする。そして、時刻t10において、レジスター制御回路440aは、駆動信号出力回路51aの動作モードを異常停止シーケンスS1から、スリープモードM2に遷移させる。
時刻t5において、駆動信号出力回路51bが異常停止シーケンスS1に遷移することで、レジスター制御回路440bは、制御信号CNT2bをLレベルとする。この時、レジスター制御回路440bは、駆動信号生成回路501bが一定電圧値の電圧Vosを駆動信号COMbとして出力するように制御するための制御信号CNT6bも出力する。
時刻t7において、レジスター制御回路440bは、制御信号CNT1bをHレベルとする。この時、レジスター制御回路440bは、駆動信号生成回路501bがグラウンド電位である電圧V0を駆動信号COMbとして出力するように制御するための制御信号CNT6bも出力する。その後、時刻t9において、レジスター制御回路440bは、制御信号CNT3bをHレベルとする。そして、時刻t11において、レジスター制御回路440bは、駆動信号出力回路51bの動作モードを異常停止シーケンスS1から、スリープモードM2に遷移させる。
なお、駆動信号出力回路51aは、異常停止シーケンスS1において、クロック信号RCKaとして供給されるクロック信号LCKaに基づき動作する。また、駆動信号出力回路51bは、異常停止シーケンスS1において、クロック信号RCKbとして供給されるクロック信号LCKbに基づき動作する。すなわち、駆動信号出力回路51aと、駆動信号出力回路51bとは、それぞれが異なるクロックに従い独立して動作する。そのため、図16において、駆動信号出力回路51aの制御実行される時刻t4,t6,t8,t10と、駆動信号出力回路51bの制御実行される時刻t5,t7,t9,t11と、の処理のタイミングは、図16の記載のタイミングに限るものではない。
以上のように、異常検出回路430aに含まれる動作異常検出部432aが動作異常を検出した場合、レジスター制御回路440aは、駆動信号COMaの出力を停止させる制御を行う。そして、駆動信号出力回路51aから駆動信号出力回路51bに異常の発生が伝達された場合、レジスター制御回路440bは、駆動信号COMbの出力を停止させる制御を行う。この場合において、レジスター制御回路440aは、クロック信号LCKaに基づいて駆動信号COMaの出力を停止させる制御を行う。
また説明を省略するが、異常検出回路430bに含まれる動作異常検出部432bが動作異常を検出した場合、レジスター制御回路440bは、駆動信号COMbの出力を停止させる制御を行う。そして、駆動信号出力回路51bから駆動信号出力回路51aに異常の発生が伝達された場合、レジスター制御回路440aは、駆動信号COMaの出力を停止させる制御を行う。この場合において、レジスター制御回路440bは、クロック信号LCKbに基づいて駆動信号COMbの出力を停止させる制御を行う。
図17は、発振異常検出部431aにおいて、発振回路410aから出力されるクロック信号LCKに発振停止の異常が生じた場合における駆動回路50の動作を説明するタイミングチャート図である。
図17に示すように、時刻t21において、発振異常検出部431aが、クロック信号LCKに動作異常が生じたことを検出した場合、発振異常検出部431aは、エラー信号NESaの論理レベルを、駆動信号出力回路51aに動作異常が生じたことを示すHレベルとすると共に、クロック選択信号CSWをHレベルとする。これにより、クロック選択回路420aは、クロック信号RCKとして、クロック信号MCKを選択しレジスター制御回路440に入力する。
時刻t22において、レジスター制御回路440aは、クロック信号RCKとして入力されるクロック信号MCKに基づいて駆動信号出力回路51aの動作モードを駆動モードM1から、異常停止シーケンスS1に遷移させる。このとき、レジスター制御回路440aは、制御信号CNT4a,CNT5aの論理レベルをHレベルからLレベルに切り替える。したがって、駆動信号出力回路51aが出力する状態信号BUSYa、及びエラー信号ERRaはHレベルとなる。
そして、駆動信号出力回路51aが出力する状態信号BUSYa、及びエラー信号ERRaはHレベルになることで、駆動信号出力回路51bには、Hレベルの状態信号BUSYa、及びエラー信号ERRaが入力される。これにより、制御信号CNT4b,CNT5bはHレベルとなる。また、駆動信号出力回路51aが出力する状態信号BUSYa、及びエラー信号ERRaはHレベルになることで、制御回路100に入力されるエラー信号ERR、及び状態信号BUSYもHレベルとなる。
時刻t23において、レジスター制御回路440bは、駆動信号出力回路51bにHレベルの制御信号CNT4,CNT5が入力されることで、駆動信号出力回路51bの動作モードを駆動モードM1から、異常停止シーケンスS1に遷移させる。その後、時刻t23から時刻t31において、駆動信号出力回路51a,51bは、図16に示す時刻t3から時刻t11と同様の処理を行う。
以上のように、異常検出回路430aに含まれる発振異常検出部431aが、クロック信号LCKaの出力が停止する異常を検出した場合、レジスター制御回路440aは、クロック信号MCKaに基づいて駆動信号COMaの出力を停止させる制御を行う。この場合において、異常検出回路430bに含まれる発振異常検出部431bが、クロック信号LCKbの出力が停止する異常を検出していない場合、レジスター制御回路440bは、クロック信号LCKbに基づいて駆動信号COMbの出力を停止させる制御を行う。
また説明を省略するが、異常検出回路430bに含まれる発振異常検出部431bが、クロック信号LCKbの出力が停止する異常を検出した場合、レジスター制御回路440bは、クロック信号MCKbに基づいて駆動信号COMbの出力を停止させる制御を行う。この場合において、異常検出回路430aに含まれる発振異常検出部431aが、クロック信号LCKaの出力が停止する異常を検出していない場合、レジスター制御回路440aは、クロック信号LCKaに基づいて駆動信号COMaの出力を停止させる制御を行う。
図18は、電源電圧異常検出部433aにおいて、電圧VHV_TGaの電圧値に異常が生じた場合における駆動回路50の動作を説明するタイミングチャート図である。ここで、電圧VHV_TGaの電圧値に異常が生じる要因としては、過電流によるヒューズ81aの溶断等が挙げられる。
図18に示すように、時刻t41において、電圧VHV_TGaの電圧値が、所定の閾値Vthを下回った場合、電源電圧異常検出部433aは、電圧VHV_TGaに異常が生じたとして、エラー信号FESaの論理レベルをHレベルにする。
時刻t42において、レジスター制御回路440aは、クロック信号RCKとして入力されるクロック信号MCKに基づいて駆動信号出力回路51aの動作モードを駆動モードM1から、緊急異常停止シーケンスS2に遷移させる。このとき、レジスター制御回路440aは、制御信号CNT4a,CNT5aの論理レベルをHレベルからLレベルに切り替える。したがって、駆動信号出力回路51aが出力する状態信号BUSYa、及びエラー信号ERRaはHレベルとなる。ここで、緊急異常停止シーケンスS2は、過電流によるヒューズの溶断、及びレジスター制御回路440に保持される情報の異常等、液体吐出ヘッド21に故障を生じさせるおそれがある異常を検出した場合に、遷移する動作モードであって、故障する可能性がある液体吐出ヘッド21に対応する駆動信号出力回路51の動作を短時間で停止させることで、液体吐出ヘッド21に故障が生じるおそれを低減するとともに、異なる液体吐出ヘッド21に当該異常に伴う影響が生じるおそれを低減することが可能な動作モードである。
そして、駆動信号出力回路51aが出力する状態信号BUSYa、及びエラー信号ERRaはHレベルになることで、駆動信号出力回路51bには、Hレベルの状態信号BUSYa、及びエラー信号ERRaが入力される。これにより、制御信号CNT4b,CNT5bはHレベルとなる。また、駆動信号出力回路51aが出力する状態信号BUSYa、及びエラー信号ERRaはHレベルになることで、制御回路100に入力されるエラー信号ERR、及び状態信号BUSYもHレベルとなる。
時刻t43において、レジスター制御回路440bは、駆動信号出力回路51bにHレベルの制御信号CNT4,CNT5が入力されることで、駆動信号出力回路51bの動作モードを駆動モードM1から、異常停止シーケンスS1に遷移させる。なお、時刻t45,t47~t49において、駆動信号出力回路51bは、図16に示す時刻t5,t7,t9,t11と同様の処理を行う。
時刻t44において、レジスター制御回路440aは、制御信号CNT1a,CNT2a,CNT3aのそれぞれを、H,L,Hレベルとする。また、レジスター制御回路440aは、駆動信号生成回路501aがグラウンド電位である電圧V0を駆動信号COMaとして出力するように制御する制御信号CNT6aも出力する。これにより、緊急異常停止シーケンスS2では、異常停止シーケンスS1に対して、短時間で、液体吐出ヘッド21aに供給される基準電圧信号VBSa、駆動信号COMaの供給を停止することが可能となる。
時刻t46において、レジスター制御回路440aは、駆動信号出力回路51aの動作モードを緊急異常停止シーケンスS2から、スリープモードM2に遷移させる。以上のように、液体吐出ヘッド21aを故障させるおそれのある異常を検出した場合、液体吐出ヘッド21aに対応する駆動信号出力回路51aは、制御信号CNT1~CNT3のそれぞれの論理レベルを短時間でH,L,Hレベルとする。そして、駆動信号生成回路501aがグラウンド電位である電圧V0を駆動信号COMaとして出力するように制御する制御信号CNT6aを出力する。これにより、短時間で電圧VHVの供給を停止することが可能となり、駆動信号出力回路51b、及び駆動信号出力回路51bに対応する液体吐出ヘッド21の動作を停止することが可能となる。
また、本実施形態に示すように、電源電圧異常検出部433aにおける電源電圧の検出結果に基づいて、駆動信号出力回路51bが、電源電圧制御回路70の動作を制御することで、駆動信号出力回路51bは、異常停止シーケンスS1に従い、動作を停止することが可能となる。これにより、電圧VHV、基準電圧信号VBS、及び駆動信号COMに起因して、液体吐出ヘッド21bに過度な負荷がかかるおそれを低減することが可能となる。したがって、異常が生じていない駆動信号出力回路51b、及び液体吐出ヘッド21bに、当該異常に伴う影響が生じるおそれをさらに低減することが可能となる。
5.作用効果
以上のように、本実施形態における駆動回路50は、液体吐出ヘッド21aに供給される電圧VHV_TGaの電圧値を検出する電源電圧異常検出部433aを有する駆動信号出力回路51aと、液体吐出ヘッド21bに供給される電圧VHV_TGbの電圧値を検出する電源電圧異常検出部433bを有する駆動信号出力回路51bと、を有する。そして、駆動信号出力回路51aは、電源電圧異常検出部433aの検出結果に基づいて、液体吐出ヘッド21a,21bに対して電圧VHVの供給を制御する電源電圧制御回路70を制御する。これにより、駆動信号出力回路51aに対応する液体吐出ヘッド21aに電圧VHV_TGaを供給する経路に、過電流、過電圧等の異常が生じ、当該経路に設けられたヒューズ81aが溶断した場合、駆動信号出力回路51aは、ヒューズ81aが溶断したことを電源電圧異常検出部433aにより検出し、電源電圧制御回路70を制御することで、液体吐出ヘッド21a,21bに対する電圧VHVの供給を停止することが可能となる。これにより、液体吐出装置1において、ヒューズ81aが動作した場合に、動作していないヒューズ81bと接続されている駆動信号出力回路51b、及び駆動信号選択回路200bを有する液体吐出ヘッド21bを保護することが可能となる。
6.変形例
以上に説明した液体吐出装置1は、インクを吐出する液体吐出ヘッド21がキャリッジ24に搭載され、当該キャリッジ24が媒体P上を往復動することで印刷を行う所謂シリアル方式のインクジェットプリンターであるとして説明を行ったが、液体吐出ヘッド21が、媒体Pの幅方向に並んで配置され、媒体Pを搬送することで印刷を行う所謂ライン方式のインクジェットプリンターであってもよい。
以上、実施形態及び変形例について説明したが、本発明はこれらの実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、上記の実施形態を適宜組み合わせることも可能である。
本発明は、実施形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。