JP7259542B2 - 駆動回路、及び液体吐出装置 - Google Patents

Description

本発明は、駆動回路、及び液体吐出装置に関する。

インク等の液体を吐出して画像や文書を印刷するインクジェットプリンター等の液体吐出装置には、例えばピエゾ素子などの圧電素子を用いたものが知られている。圧電素子は、プリントヘッドにおいて、インクを吐出する複数のノズル、及びノズルから吐出されるインクを貯留するキャビティーに対応して設けられる。そして、圧電素子が駆動信号に従い変位することで、圧電素子とキャビティーとの間に設けられた振動板が撓み、キャビティーの容積が変化する。これにより、ノズルから所定のタイミングで所定量のインクが吐出され、媒体上にドットが形成される。

特許文献１には、駆動信号を出力する駆動回路、及び駆動信号の圧電素子への供給を制御する選択部に、ＤＣ４２Ｖの高電圧の電圧Ｖｈを供給し、駆動回路、及び選択部が、供給される電圧Ｖｈに基づいて、圧電素子に供給する駆動信号を生成することで、ノズルから所定の量の液体を吐出させる液体吐出装置が開示されている。

特開２０１６－１４１０７０号公報

しかしながら、特許文献１に記載されるような駆動回路、及び選択部に高電圧の電圧Ｖｈが供給される液体吐出装置では、液体吐出装置が液体の吐出を行わないスリープモード等において、選択部に電圧Ｖｈに起因した微小なリーク電流が流れ、当該リーク電流の影響により圧電素子に電荷が蓄積され、その結果、圧電素子に意図しない変位が生じるおそれがある。

本発明に係る駆動回路の一態様は、
駆動信号が供給される圧電素子と、前記圧電素子への前記駆動信号の供給を制御する駆動信号選択制御回路と、を含む圧電デバイスを駆動させる駆動回路であって、
前記駆動信号を出力する駆動信号出力回路と、
電源電圧信号を出力する電源電圧信号出力回路と、
前記駆動信号選択制御回路への前記電源電圧信号の供給を制御する電源電圧制御回路と、
を備え、
前記駆動信号出力回路は、
元駆動信号を変調し、変調信号を出力する変調回路と、
前記変調信号を増幅し、増幅変調信号を出力する増幅回路と、
前記増幅変調信号を復調し、前記駆動信号を出力する復調回路と、
前記駆動信号を前記変調回路に帰還する帰還回路と、
前記帰還回路と電気的に接続されている放電回路と、
を有し、
前記帰還回路は、前記電源電圧信号が伝搬する第１配線と電気的に接続され、
前記第１配線は、前記駆動信号選択制御回路と前記電源電圧制御回路とを電気的に接続
し、
前記放電回路は、前記帰還回路を介して、前記復調回路から出力される前記駆動信号が伝搬する第２配線と電気的に接続されている。

前記駆動回路の一態様において、
前記電源電圧信号が伝搬する前記第１配線の電圧値を検出する検出回路を備えてもよい。

前記駆動回路の一態様において、
前記検出回路が前記電圧値の低下を検出した場合、前記放電回路は、前記第２配線の電荷を放出してもよい。

前記駆動回路の一態様において、
前記電源電圧信号出力回路と前記電源電圧制御回路とが電気的に接続する配線と、前記増幅回路とが電気的に接続されていてもよい。

本発明に係る液体吐出装置の一態様は、
前記駆動回路の一態様と、
請求項１乃至４のいずれか１項に記載の駆動回路と、
前記圧電デバイスを含むプリントヘッドと、
を備える。

液体吐出装置の概略構成を示す斜視図である。 液体吐出装置の電気構成を示すブロック図である。 駆動信号ＣＯＭの一例を示す図である。 駆動信号選択制御回路の電気構成を示すブロック図である。 吐出部の１個分に対応する選択回路の電気構成を示す回路図である。 デコーダーにおけるデコード内容を示す図である。 駆動信号選択制御回路の動作を説明するための図である。 吐出部の概略構成を示す断面図である。 駆動回路の構成を示すブロック図である。 電源電圧制御回路の構成を示す図である。 電源電圧遮断回路、及び電源電圧放電回路の構成を示す図である。 突入電流低減回路の構成を示す図である。 駆動信号出力回路の構成を示す図である。 駆動信号放電回路の構成を示す図である。 基準電圧信号出力回路の構成を示す図である。 ＶＨＶ制御信号出力回路の構成を示す図である。 状態信号入出力回路の構成を示す図である。 エラー信号入出力回路の構成を示す図である。 駆動信号出力回路の起動時におけるシーケンス制御を説明するための状態遷移図である。 駆動信号出力回路の動作停止時におけるシーケンス制御を説明するための状態遷移図である。 第２実施形態の駆動回路の構成を示すブロック図である。

以下、本発明の好適な実施形態について図面を用いて説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発
明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．第１実施形態
１．１ 液体吐出装置の構成
本実施形態に係る液体吐出装置の一例としての印刷装置は、外部のホストコンピューターから入力される画像データに応じてインクを吐出させることで、紙などの印刷媒体にドットを形成し、当該画像データに応じた文字、図形等を含む画像を印刷するインクジェットプリンターである。

図１は、液体吐出装置１の概略構成を示す斜視図である。図１には、媒体Ｐが搬送される方向Ｘ、方向Ｘと交差し移動体２が往復動する方向Ｙ、インクが吐出される方向Ｚを図示している。なお、本実施形態では、方向Ｘ、方向Ｙ、方向Ｚは互いに直交する軸として説明するが、液体吐出装置１の各種構成が互いに直交して配置されていることに限るものではない。また、以下の説明において、移動体２が移動する方向Ｙを主走査方向と称する場合がある。

図１に示すように、液体吐出装置１は、移動体２と、移動体２を方向Ｙに沿って往復動させる移動機構３とを備える。移動機構３は、移動体２の駆動源となるキャリッジモーター３１と、両端が固定されたキャリッジガイド軸３２と、キャリッジガイド軸３２とほぼ平行に延在しキャリッジモーター３１により駆動されるタイミングベルト３３と、を有する。

移動体２に含まれるキャリッジ２４は、キャリッジガイド軸３２に往復動自在に支持されるとともに、タイミングベルト３３の一部に固定されている。そして、キャリッジモーター３１によりタイミングベルト３３を駆動させることで、キャリッジ２４は、キャリッジガイド軸３２に案内されて方向Ｙに沿って往復動する。また、移動体２のうち、媒体Ｐと対向する部分には多数のノズルを有するヘッドユニット２０が設けられている。ヘッドユニット２０には、ケーブル１９０を介して制御信号等が入力される。ヘッドユニット２０は、入力される制御信号に基づいて、ノズルから液体の一例としてインクを吐出する。

液体吐出装置１は、媒体Ｐを、方向Ｘに沿ってプラテン４０上で搬送させる搬送機構４を備える。搬送機構４は、駆動源である搬送モーター４１と、搬送モーター４１により回転して媒体Ｐを方向Ｘに沿って搬送する搬送ローラー４２と、を備える。

以上のように構成された液体吐出装置１では、媒体Ｐが搬送機構４により搬送されるタイミングにおいて、ヘッドユニット２０がインクを吐出することで、媒体Ｐの表面に画像が形成される。

１．２ 液体吐出装置の電気構成
図２は、液体吐出装置１の電気構成を示すブロック図である。図２に示すように、液体吐出装置１は、制御回路１００、キャリッジモータードライバー３５、キャリッジモーター３１、搬送モータードライバー４５、搬送モーター４１、駆動回路５０、発振回路９１、及びプリントヘッド２１を有する。

制御回路１００は、ホストコンピューターから入力された画像データに基づいて、各種構成を制御するための複数の制御信号等を生成し、対応する構成に出力する。具体的には、制御回路１００は、キャリッジモータードライバー３５に対して制御信号ＣＴＲ１を供給する。キャリッジモータードライバー３５は、制御信号ＣＴＲ１に従ってキャリッジモーター３１を駆動する。これにより、図１に示す方向Ｙにおけるキャリッジ２４の移動が
制御される。また、制御回路１００は、搬送モータードライバー４５に対して制御信号ＣＴＲ２を供給する。搬送モータードライバー４５は、制御信号ＣＴＲ２に従って搬送モーター４１を駆動する。これにより、図１に示す方向Ｘにおける媒体Ｐの移動が制御される。

また、制御回路１００は、駆動回路５０に対して、駆動データ信号ＤＡＴＡを出力すると共に、プリントヘッド２１に対して、クロック信号ＳＣＫ、印刷データ信号ＳＩ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、及び駆動データ信号ＤＡＴＡを出力する。

発振回路９１は、クロック信号ＭＣＫを駆動回路５０に出力する。ここで、発振回路９１は、図２に示すように制御回路１００と独立した構成であってもよく、また、制御回路１００の内部に構成されていてもよい。また、クロック信号ＭＣＫは、駆動回路５０の他に液体吐出装置１の各種構成にも供給されてもよい。

駆動回路５０は、駆動信号出力回路５１、電源電圧制御回路７０、第１電圧生成回路９０ａ、及び第２電圧生成回路９０ｂを備える。

第１電圧生成回路９０ａは、例えばＤＣ４２Ｖの電圧信号ＶＨＶを生成する。そして、第１電圧生成回路９０ａは、電圧信号ＶＨＶを駆動回路５０に出力する。また、第２電圧生成回路９０ｂは、例えばＤＣ３．３Ｖの電圧信号ＶＤＤを生成する。そして、第２電圧生成回路９０ｂは、電圧信号ＶＤＤを駆動回路５０に出力する。なお、電圧信号ＶＨＶ，ＶＤＤは、駆動回路５０の他に液体吐出装置１の各種構成にも供給されてもよい。ここで、電圧信号ＶＨＶを出力する第１電圧生成回路９０ａが電源電圧信号出力回路の一例である。

電源電圧供給制御回路５２には、電圧信号ＶＨＶが入力される。そして、電源電圧供給制御回路５２は、入力された電圧信号ＶＨＶを、プリントヘッド２１、及び駆動信号出力回路５１に供給するのか否かを制御する。

駆動信号出力回路５１には、電圧信号ＶＨＶ，ＶＤＤ、駆動データ信号ＤＡＴＡ、及びクロック信号ＭＣＫが入力される。そして、駆動信号出力回路５１は、入力される電圧信号ＶＨＶ，ＶＤＤ、駆動データ信号ＤＡＴＡ、及びクロック信号ＭＣＫに基づいて、駆動信号ＣＯＭ、及び基準電圧信号ＶＢＳを生成しプリントヘッド２１に出力する。ここで、基準電圧信号ＶＢＳは、例えば、グラウンド電位、ＤＣ５Ｖ、ＤＣ６Ｖ等の一定電圧の信号である。なお、電源電圧供給制御回路５２、及び駆動信号出力回路５１を含む駆動回路５０の構成、及び動作の詳細については後述する。

プリントヘッド２１は、駆動信号選択制御回路２００と、複数の吐出部６００とを有する。また、各吐出部６００は、圧電素子６０を含む。駆動信号選択制御回路２００には、クロック信号ＳＣＫ、印刷データ信号ＳＩ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、駆動信号ＣＯＭ、及び電圧信号ＶＨＶが入力される。そして、駆動信号選択制御回路２００は、クロック信号ＳＣＫ、印刷データ信号ＳＩ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、及び電圧信号ＶＨＶに基づいて、駆動信号ＣＯＭを選択、又は非選択とすることで、駆動信号ＶＯＵＴを生成し、各吐出部６００に出力する。

駆動信号ＶＯＵＴは、複数の吐出部６００のそれぞれに含まれる圧電素子６０の一端に供給される。また、圧電素子６０の他端には、基準電圧信号ＶＢＳが供給される。そして、圧電素子６０が、駆動信号ＶＯＵＴと基準電圧信号ＶＢＳとの電位差により駆動することで、吐出部６００からインクが吐出される。

以上のように、プリントヘッド２１は、駆動信号ＣＯＭに基づく駆動信号ＶＯＵＴが供給される圧電素子６０と、圧電素子６０への駆動信号ＶＯＵＴの供給を制御する駆動信号選択制御回路２００とを含む。そして、駆動回路５０は、プリントヘッド２１が有する駆動信号選択制御回路２００への電圧信号ＶＨＶの供給を制御する電源電圧供給制御回路５２と、駆動信号ＣＯＭを出力する駆動信号出力回路５１と、電圧信号ＶＨＶを出力する第１電圧生成回路９０ａとを備える。すなわち、駆動回路５０は、プリントヘッド２１を駆動させる。なお、以上のように構成されたプリントヘッド２１は、図１に示すヘッドユニット２０に含まれる。

ここで、プリントヘッド２１が圧電デバイスの一例であり、電源電圧供給制御回路５２により、プリントヘッド２１が有する駆動信号選択制御回路２００への供給が制御される電圧信号ＶＨＶが電源電圧信号の一例である。

１．３ 液体吐出ヘッドの構成及び動作
次に、駆動信号選択制御回路２００の構成、及び動作について説明する。駆動信号選択制御回路２００の構成、及び動作を説明するにあたり、まず、図３を用いて、駆動信号選択制御回路２００に入力される駆動信号ＣＯＭの一例について説明する。その後、図４から図７を用いて、駆動信号選択制御回路２００の構成、及び動作について説明する。

図３は、駆動信号ＣＯＭの一例を示す図である。図３には、ラッチ信号ＬＡＴが立ち上がってからチェンジ信号ＣＨが立ち上がるまでの期間Ｔ１と、期間Ｔ１の後、次にチェンジ信号ＣＨが立ち上がるまでの期間Ｔ２と、期間Ｔ２の後、ラッチ信号ＬＡＴが立ち上がるまでの期間Ｔ３とを示している。そして、この期間Ｔ１，Ｔ２，Ｔ３からなる周期が、媒体Ｐに新たなドットを形成する周期Ｔａとなる。すなわち、図３に示すように、ラッチ信号ＬＡＴは、媒体Ｐに新たなドットが形成される周期を規定する信号であり、チェンジ信号ＣＨは、駆動信号ＣＯＭに含まれる波形の切替タイミングを規定する信号である。

図３に示すように、駆動信号出力回路５１は、期間Ｔ１において台形波形Ａｄｐを生成する。台形波形Ａｄｐが圧電素子６０に供給された場合、対応する吐出部６００から所定量、具体的には中程度の量のインクが吐出される。また、駆動信号出力回路５１は、期間Ｔ２において台形波形Ｂｄｐを生成する。台形波形Ｂｄｐが圧電素子６０に供給された場合、対応する吐出部６００から上記所定量よりも少ない小程度の量のインクが吐出される。また、駆動信号出力回路５１は、期間Ｔ３において台形波形Ｃｄｐを生成する。台形波形Ｃｄｐが圧電素子６０に供給された場合、圧電素子６０は、対応する吐出部６００からインクが吐出されない程度に駆動する。したがって、台形波形Ｃｄｐが圧電素子６０に供給された場合、媒体Ｐにはドットが形成されない。この台形波形Ｃｄｐは、吐出部６００のノズル開孔部付近のインクを微振動させてインクの粘度が増大することを防止するための波形である。以下の説明において、インクの粘度が増大することを防止するために、吐出部６００からインクが吐出されない程度に圧電素子６０を駆動させることを「微振動」と称する。

ここで、台形波形Ａｄｐ、台形波形Ｂｄｐ、及び台形波形Ｃｄｐのそれぞれの開始タイミングでの電圧値、及び終了タイミングでの電圧値は、いずれも電圧Ｖｃで共通である。すなわち、台形波形Ａｄｐ，Ｂｄｐ，Ｃｄｐは、電圧Ｖｃで開始し電圧Ｖｃで終了する波形である。したがって、駆動信号出力回路５１は、台形波形Ａｄｐ，Ｂｄｐ，Ｃｄｐが周期Ｔａにおいて連続した波形の駆動信号ＣＯＭを出力する。なお、図３に示す駆動信号ＣＯＭの波形は一例であり、図３に示す波形に限られるものではない。

図４は、駆動信号選択制御回路２００の電気構成を示すブロック図である。駆動信号選択制御回路２００は、期間Ｔ１，Ｔ２，Ｔ３のそれぞれにおいて、駆動信号ＣＯＭに含ま
れる台形波形Ａｄｐ，Ｂｄｐ，Ｃｄｐを選択するか否かを切り替えことで、周期Ｔａにおいて、圧電素子６０に供給される駆動信号ＶＯＵＴを生成し出力する。図４に示すように、駆動信号選択制御回路２００は、選択制御回路２１０と、複数の選択回路２３０とを含む。

選択制御回路２１０には、クロック信号ＳＣＫ、印刷データ信号ＳＩ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、及び電圧信号ＶＨＶが供給される。選択制御回路２１０には、シフトレジスター２１２（Ｓ／Ｒ）とラッチ回路２１４とデコーダー２１６との組が、吐出部６００のそれぞれに対応して設けられている。すなわち、プリントヘッド２１には、吐出部６００の総数ｎと同数のシフトレジスター２１２とラッチ回路２１４とデコーダー２１６との組が設けられている。

シフトレジスター２１２は、対応する吐出部６００毎に、印刷データ信号ＳＩに含まれる２ビットの印刷データ［ＳＩＨ，ＳＩＬ］を一旦保持する。詳細には、吐出部６００に対応した段数のシフトレジスター２１２が互いに縦続接続されているとともに、シリアルで供給された印刷データ信号ＳＩが、クロック信号ＳＣＫに従って順次後段に転送される。なお、図４には、シフトレジスター２１２を区別するために、印刷データ信号ＳＩが供給される上流側から順番に１段、２段、…、ｎ段と表記している。

ｎ個のラッチ回路２１４のそれぞれは、対応するシフトレジスター２１２で保持された印刷データ［ＳＩＨ，ＳＩＬ］をラッチ信号ＬＡＴの立ち上がりでラッチする。ｎ個のデコーダー２１６の各々は、対応するラッチ回路２１４によってラッチされた２ビットの印刷データ［ＳＩＨ，ＳＩＬ］をデコードして選択信号Ｓを生成し、選択回路２３０に供給する。

選択回路２３０は、吐出部６００のそれぞれに対応して設けられている。すなわち、１つのプリントヘッド２１が有する選択回路２３０の数は、プリントヘッド２１に含まれる吐出部６００の総数ｎと同じである。選択回路２３０は、デコーダー２１６から供給される選択信号Ｓに基づいて、駆動信号ＣＯＭの圧電素子６０への供給を制御する。

図５は、吐出部６００の１個分に対応する選択回路２３０の電気構成を示す回路図である。図５に示すように、選択回路２３０は、インバーター２３２、及びトランスファーゲート２３４を有する。また、トランスファーゲート２３４は、ＮＭＯＳトランジスターであるトランジスター２３５と、ＰＭＯＳトランジスターであるトランジスター２３６とを含む。

選択信号Ｓは、デコーダー２１６からトランジスター２３５のゲート端子に供給される。また選択信号Ｓは、インバーター２３２によって論理反転されて、トランジスター２３６のゲート端子にも供給される。トランジスター２３５のドレイン端子、及びトランジスター２３６のソース端子は、トランスファーゲート２３４の一端である端子ＴＧ－Ｉｎに接続されている。トランスファーゲート２３４の端子ＴＧ－Ｉｎには、駆動信号ＣＯＭが入力される。そして、トランジスター２３５、及びトランジスター２３６が、選択信号Ｓに従ってオン又はオフに制御されることで、トランジスター２３５のソース端子とトランジスター２３６のドレイン端子とが共通に接続されているトランスファーゲート２３４の他端である端子ＴＧ－Ｏｕｔから、駆動信号ＶＯＵＴが出力される。この駆動信号ＶＯＵＴが出力されるトランスファーゲート２３４の端子ＴＧ－Ｏｕｔは、圧電素子６０の後述する電極６１１と電気的に接続されている。なお、以下の説明において、トランジスター２３５及びトランジスター２３６が導通状態に制御されている場合をオンと称し、トランジスター２３５及びトランジスター２３６が非導通状態に制御されている場合をオフと称する場合がある。

次に、図６を用いてデコーダー２１６のデコード内容について説明する。図６は、デコーダー２１６におけるデコード内容を示す図である。デコーダー２１６には、２ビットの印刷データ［ＳＩＨ，ＳＩＬ］、ラッチ信号ＬＡＴ、及びチェンジ信号ＣＨが入力される。そして、デコーダー２１６は、例えば、印刷データ［ＳＩＨ，ＳＩＬ］が「中ドット」を規定する［１，０］である場合、期間Ｔ１，Ｔ２，Ｔ３でＨ，Ｌ，Ｌレベルとなる選択信号Ｓを出力する。ここで、選択信号Ｓの論理レベルは、不図示のレベルシフターによって、電圧信号ＶＨＶに基づく高振幅論理にレベルシフトされる。

図７は、駆動信号選択制御回路２００の動作を説明するための図である。図７に示すように駆動信号選択制御回路２００には、印刷データ信号ＳＩがクロック信号ＳＣＫに同期してシリアルで供給され、吐出部６００に対応するシフトレジスター２１２において順次転送される。そして、クロック信号ＳＣＫの供給が停止すると、シフトレジスター２１２のそれぞれには、吐出部６００に対応した印刷データ［ＳＩＨ，ＳＩＬ］が保持される。なお、印刷データ信号ＳＩは、シフトレジスター２１２における最終ｎ段、…、２段、１段の吐出部６００に対応した順番で供給される。

ここで、ラッチ信号ＬＡＴが立ち上がると、ラッチ回路２１４のそれぞれは、対応するシフトレジスター２１２に保持された印刷データ［ＳＩＨ，ＳＩＬ］を一斉にラッチする。図７に示すＬＴ１、ＬＴ２、…、ＬＴｎは、１段、２段、…、ｎ段のシフトレジスター２１２に対応するラッチ回路２１４によってラッチされた印刷データ［ＳＩＨ，ＳＩＬ］をである。

デコーダー２１６は、ラッチされた印刷データ［ＳＩＨ，ＳＩＬ］で規定されるドットのサイズに応じて、期間Ｔ１，Ｔ２，Ｔ３のそれぞれにおいて、図６に示される内容に従う論理レベルの選択信号Ｓを出力する。

印刷データ［ＳＩＨ，ＳＩＬ］が［１，１］の場合、選択回路２３０は、選択信号Ｓに従い、期間Ｔ１において台形波形Ａｄｐを選択し、期間Ｔ２において台形波形Ｂｄｐを選択し、期間Ｔ３において台形波形Ｃｄｐを選択しない。その結果、図７に示す大ドットに対応する駆動信号ＶＯＵＴが生成される。したがって、吐出部６００から、中程度の量のインクと、小程度の量のインクが吐出される。よって、媒体Ｐには、当該インクが結合することで、大ドットが形成される。また、印刷データ［ＳＩＨ，ＳＩＬ］が［１，０］の場合、選択回路２３０は、選択信号Ｓに従い、期間Ｔ１において台形波形Ａｄｐを選択し、期間Ｔ２において台形波形Ｂｄｐを選択せず、期間Ｔ３において台形波形Ｃｄｐを選択しない。その結果、図７に示す中ドットに対応する駆動信号ＶＯＵＴが生成される。したがって、吐出部６００から、中程度の量のインクが吐出される。よって、媒体Ｐには、中ドットが形成される。また、印刷データ［ＳＩＨ，ＳＩＬ］が［０，１］の場合、選択回路２３０は、選択信号Ｓに従い、期間Ｔ１において台形波形Ａｄｐを選択せず、期間Ｔ２において台形波形Ｂｄｐを選択し、期間Ｔ３において台形波形Ｃｄｐを選択しない。その結果、図７に示す小ドットに対応する駆動信号ＶＯＵＴが生成される。したがって、吐出部６００から、小程度の量のインクが吐出される。よって、媒体Ｐには、小ドットが形成される。また、印刷データ［ＳＩＨ，ＳＩＬ］が［０，０］の場合、選択回路２３０は、選択信号Ｓに従い、期間Ｔ１において台形波形Ａｄｐを選択せず、期間Ｔ２において台形波形Ｂｄｐを選択せず、期間Ｔ３において台形波形Ｃｄｐを選択する。その結果、図７に示す微振動に対応する駆動信号ＶＯＵＴが生成される。したがって、吐出部６００からインクは吐出されず、微振動が生じる。

すなわち、駆動信号出力回路５１が出力する駆動信号ＣＯＭに含まれる台形波形を選択することで、駆動信号ＶＯＵＴが生成される。したがって、駆動信号ＣＯＭと駆動信号Ｖ
ＯＵＴとは、共に圧電素子６０を駆動させる信号であって、駆動信号出力回路５１から出力される信号でもある。すなわち、駆動信号ＶＯＵＴ、及び駆動信号ＣＯＭの少なくとも一方が駆動信号の一例である。

ここで、図８を用いて圧電素子６０を含む吐出部６００の構成及び動作について説明する。図８は、吐出部６００を含むようにプリントヘッド２１を切断した場合の吐出部６００の概略構成を示す断面図である。

図８に示されるように、プリントヘッド２１は、吐出部６００とリザーバー６４１とを含む。リザーバー６４１には、インクが供給口６６１からインクが導入される。また、リザーバー６４１は、インクの色毎に設けられている。

吐出部６００は、圧電素子６０、振動板６２１、キャビティー６３１、及びノズル６５１を含む。振動板６２１は、キャビティー６３１と圧電素子６０との間に設けられる。そして、振動板６２１は、上面に設けられた圧電素子６０が駆動することで変位する。すなわち、振動板６２１は、変位することで、キャビティー６３１の内部容積を拡大／縮小させるダイヤフラムとして機能する。キャビティー６３１の内部には、インクが充填されている。また、キャビティー６３１は、圧電素子６０の駆動により内部容積が変化する圧力室として機能する。ノズル６５１は、ノズルプレート６３２に設けられるとともに、キャビティー６３１に連通する開孔部である。

圧電素子６０は、圧電体６０１を一対の電極６１１，６１２で挟んだ構造である。電極６１１には駆動信号ＶＯＵＴが供給され、電極６１２には基準電圧信号ＶＢＳが供給される。このような構造の圧電素子６０は、電極６１１と電極６１２との電位差に応じて駆動する。そして圧電素子６０の駆動に伴い、電極６１１，６１２、及び振動板６２１の中央部分が両端部分に対して上下方向に変位する。そして、振動板６２１の変位に伴いキャビティー６３１の内部容積が変化することで、キャビティー６３１の内部に充填されたインクが、ノズル６５１から吐出される。

１．４ 駆動回路の構成、及び動作
次に駆動回路５０の構成、及び動作について説明する。図９は、駆動回路５０の構成を示すブロック図である。図９に示すように駆動回路５０は、電源電圧供給制御回路５２、駆動信号出力回路５１、第１電圧生成回路９０ａ、及び第２電圧生成回路９０ｂを備える。そして、駆動回路５０は、プリントヘッド２１を駆動するための各種信号を出力する。換言すれば、駆動回路５０は、プリントヘッド２１を駆動する。なお、以下の説明では、第１電圧生成回路９０ａから電源電圧供給制御回路５２に出力される電圧信号ＶＨＶを、電圧信号ＶＨＶ１と称し、電源電圧供給制御回路５２から出力されプリントヘッド２１に入力される電圧信号ＶＨＶを、電圧信号ＶＨＶ２と称する場合がある。

電源電圧供給制御回路５２は、電源電圧制御回路７０と、ヒューズ８０，８１とを有する。電源電圧供給制御回路５２に入力された電圧信号ＶＨＶ１は、伝搬経路ａで伝搬し電源電圧供給制御回路５２が有する電源電圧制御回路７０に入力される。電源電圧制御回路７０は、入力される電圧信号ＶＨＶ１を電圧信号ＶＨＶａとして出力するか否かを制御する。電源電圧制御回路７０から出力された電圧信号ＶＨＶａは、伝搬経路ｂで伝搬しヒューズ８０に入力される。ヒューズ８０は、入力された電圧信号ＶＨＶａを電圧信号ＶＨＶｂとして出力する。電圧信号ＶＨＶｂは、伝搬経路ｃで伝搬しヒューズ８１に入力される。ヒューズ８１は、入力された電圧信号ＶＨＶｂを電圧信号ＶＨＶ２として出力する。電圧信号ＶＨＶ２は、伝搬経路ｄで伝搬し駆動回路５０から出力される。そして、駆動回路５０から出力された電圧信号ＶＨＶ２は、プリントヘッド２１が有する駆動信号選択制御回路２００に入力される。すなわち、電源電圧制御回路７０は、駆動信号選択制御回路２
００と電気的に接続され、駆動信号選択制御回路２００への電圧信号ＶＨＶの供給を制御する。なお、伝搬経路ａ，ｂ，ｃ，ｄは、例えば駆動回路５０が実装される回路基板の配線パターンであってもよく、集積回路の内部の配線パターンであってもよい。

また、電圧信号ＶＨＶｂは、伝搬経路ｃで分岐される。そして、分岐された一方の電圧信号ＶＨＶｂは、ヒューズ８１に入力され、分岐された他方の電圧信号ＶＨＶｂは、駆動信号出力回路５１に入力される。同様に、電圧信号ＶＨＶ２は、伝搬経路ｄで分岐される。そして、分岐された一方の電圧信号ＶＨＶ２は、プリントヘッド２１に入力され、分岐された他方の電圧信号ＶＨＶ２は、駆動信号出力回路５１に入力される。すなわち、駆動信号出力回路５１には、電源電圧制御回路７０から出力された電圧信号ＶＨＶａがヒューズ８０を介して出力される電圧信号ＶＨＶｂと、電源電圧制御回路７０から出力された電圧信号ＶＨＶａがヒューズ８０，８１を介して出力される電圧信号ＶＨＶ２とが入力される。

また、駆動信号出力回路５１には、第２電圧生成回路９０ｂから出力される電圧信号ＶＤＤ、発振回路９１から出力されるクロック信号ＭＣＫ、及び制御回路１００から出力される駆動データ信号ＤＡＴＡが入力される。さらに、駆動信号出力回路５１と制御回路１００との間で、エラー信号ＥＲＲ、及び状態信号ＢＵＳＹが相互に伝搬される。

ここで、駆動回路５０が有する駆動信号出力回路５１、及び電源電圧制御回路７０の構成、及び動作について説明する。図１０は、電源電圧制御回路７０の構成を示す図である。図１０に示すように、電源電圧制御回路７０は、電源電圧遮断回路７１、電源電圧放電回路７２、及び突入電流低減回路７３を有する。電圧信号ＶＨＶ１は、伝搬経路ａで伝搬し電源電圧遮断回路７１に入力される。電源電圧遮断回路７１は、入力される電圧信号ＶＨＶ１を電圧信号ＶＨＶａ１として突入電流低減回路７３に供給するのか、又は電圧信号ＶＨＶ１を遮断するのかを制御する。突入電流低減回路７３は、電源電圧遮断回路７１において、電圧信号ＶＨＶａ１の供給が遮断されていた状態から、電圧信号ＶＨＶａ１の供給が開始した場合に生じる突入電流を制限する。換言すれば、突入電流低減回路７３は、電源電圧制御回路７０から出力される電圧信号ＶＨＶａに基づく大電流の突入電流が生じるおそれを低減する。電源電圧放電回路７２は、電源電圧遮断回路７１と突入電流低減回路７３とが電気的に接続する配線と、電気的に接続する。そして、電源電圧放電回路７２は、電源電圧遮断回路７１から出力される電圧信号ＶＨＶａ１が供給される経路に蓄えられた電荷の放出を制御する。

図１１は、電源電圧遮断回路７１、及び電源電圧放電回路７２の構成を示す図である。図１１に示すように、電源電圧遮断回路７１は、トランジスター７１１，７１２、抵抗７１３，７１４、及びコンデンサー７１５を含む。ここで、本実施形態におけるトランジスター７１１はＰＭＯＳトランジスターであり、トランジスター７１２はＮＭＯＳトランジスターである。

トランジスター７１１のソース端子には、電圧信号ＶＨＶ１が入力される。そして、電圧信号ＶＨＶ１は、トランジスター７１１のドレイン端子から、電圧信号ＶＨＶａ１として出力される。換言すれば、電源電圧制御回路７０は、電圧信号ＶＨＶが伝搬する経路に設けられたトランジスター７１１を有する。そして、トランジスター７１１がスイッチ素子として機能することで、電圧信号ＶＨＶ１を電圧信号ＶＨＶａ１として出力するのか、又は遮断するのかを切り替える。また、トランジスター７１１のゲート端子は、抵抗７１３の一端、抵抗７１４の一端、及びコンデンサー７１５の一端と接続されている。

抵抗７１３の他端、及びコンデンサー７１５の他端には、電圧信号ＶＨＶ１が入力されている。すなわち、抵抗７１３、及びコンデンサー７１５は、トランジスター７１１のソ
ース端子、ゲート端子間に並列に設けられている。抵抗７１４の他端は、トランジスター７１２のドレイン端子と接続されている。トランジスター７１２のソース端子は、グラウンドと接続されている。また、トランジスター７１２のゲート端子には、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力される。

以上のように構成された電源電圧遮断回路７１にＨレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合、トランジスター７１２がオンに制御される。そして、トランジスター７１２がオンに制御されることで、トランジスター７１１がオンに制御される。これにより、トランジスター７１１のソース端子とドレイン端子とが導通し、電圧信号ＶＨＶ１は、電圧信号ＶＨＶａ１として出力される。一方、電源電圧遮断回路７１にＬレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合、トランジスター７１２がオフに制御される。そして、トランジスター７１２がオフに制御されることで、トランジスター７１１がオフに制御される。これにより、トランジスター７１１のソース端子とドレイン端子とが電気的に遮断される。よって、電圧信号ＶＨＶａ１は、遮断される。すなわち、トランジスター７１１を含む電源電圧遮断回路７１はＶＨＶ制御信号ＶＨＶ＿ＣＮＴの論理レベルに基づいて、電圧信号ＶＨＶを電圧信号ＶＨＶａ１として伝搬するのか、又は遮断するのかを制御する。換言すれば、電源電圧遮断回路７１を含む電源電圧制御回路７０は、電圧信号ＶＨＶのプリントヘッド２１への供給を制御する。以上のように、トランジスター７１１を含む電源電圧遮断回路７１が、電圧信号ＶＨＶ１のプリントヘッド２１への供給を制限する電圧制限回路として機能する。

電源電圧放電回路７２は、トランジスター７２１，７２２、抵抗７２３，７２４、及びコンデンサー７２５を含む。ここで、本実施形態におけるトランジスター７２１，７２２は、共にＮＭＯＳトランジスターである。

抵抗７２３の一端は、電圧信号ＶＨＶａ１が伝搬される配線と接続され、抵抗７２３の他端は、トランジスター７２１のドレイン端子と接続されている。トランジスター７２１のソース端子は、グラウンドと接続されている。トランジスター７２１のゲート端子は、抵抗７２４の一端、コンデンサー７２５の一端、及びトランジスター７２２のドレイン端子と接続されている。抵抗７２４の他端には、電圧信号ＶＤＤが供給されている。コンデンサー７２５の他端、及びトランジスター７２２のソース端子は、グラウンドに接続されている。そして、トランジスター７２２のゲート端子には、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力される。

以上のように、電源電圧放電回路７２は、電源電圧遮断回路７１と突入電流低減回路７３とを電気的に接続する配線と電気的に接続されている。そして、電源電圧放電回路７２は、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴの論理レベルに応じて、電圧信号ＶＨＶに基づいて蓄えられた電荷の放出を制御する。具体的には、電源電圧放電回路７２に、ＨレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合、トランジスター７２２はオンに制御される。そして、トランジスター７２２がオンすることで、トランジスター７２１はオフに制御される。このとき、電源電圧放電回路７２は、電圧信号ＶＨＶに基づく電荷を放出しない。一方、電源電圧放電回路７２に、ＬレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合、トランジスター７２２はオフに制御される。そして、トランジスター７２２がオフすることで、トランジスター７２１のゲート端子には、電圧信号ＶＤＤが供給される。したがって、トランジスター７２１はオンに制御される。このとき、電源電圧放電回路７２は、突入電流低減回路７３を介して伝搬経路ｂで伝搬される電圧信号ＶＨＶとしての電圧信号ＶＨＶａ１に基づく電圧により蓄えられた電荷を放出する。

以上のように、電源電圧遮断回路７１と電源電圧放電回路７２とは、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴの論理レベルに基づいて電圧信号ＶＨＶ１を突入電流低減回路７３に出力す
るのか、又は電圧信号ＶＨＶａ１に基づいて蓄えられた電荷を放出するのかを切り替える。具体的には、電源電圧制御回路７０にＨレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合、トランジスター７１１がオンに制御され、トランジスター７２１がオフに制御される。その結果、伝搬経路ａに供給されている電圧信号ＶＨＶ１が、トランジスター７１１を介して電圧信号ＶＨＶａ１として突入電流低減回路７３に入力される。一方、電源電圧制御回路７０にＬレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが供給された場合、トランジスター７１１がオフに制御され、トランジスター７２１がオンに制御される。その結果、伝搬経路ａに供給されている電圧信号ＶＨＶ１は、トランジスター７１１により遮断され、電圧信号ＶＨＶａ１に基づいて蓄えられた電荷がトランジスター７２１を介して放出される。

図１２は、突入電流低減回路７３の構成を示す図である。図１２に示すように、突入電流低減回路７３は、トランジスター７３１，７３２、抵抗７３３，７３４，７３５，７３６，７３７、コンデンサー７３８、及び定電圧ダイオード７３９を含む。ここで、本実施形態におけるトランジスター７３１は、ＰＭＯＳトランジスターであり、トランジスター７３２は、Ｎ型のバイポーラトランジスターである。

トランジスター７３１のソース端子には、電圧信号ＶＨＶａ１が入力される。そして、電圧信号ＶＨＶａ１は、トランジスター７３１のドレイン端子から、電圧信号ＶＨＶａとして出力される。また、トランジスター７３１のゲート端子は、抵抗７３４の一端、及び抵抗７３５の一端と接続されている。抵抗７３４の他端には、電圧信号ＶＨＶａ１が入力されている。すなわち、抵抗７３４は、トランジスター７３１のソース端子、ゲート端子間に並列に設けられている。また、抵抗７３３は、一端がトランジスター７３１のソース端子と接続され、他端がトランジスター７３１のドレイン端子と接続されている。

抵抗７３５の他端は、トランジスター７３２のコレクタ端子と接続されている。トランジスター７３２のエミッタ端子は、グラウンドと接続されている。また、トランジスター７３２のベース端子は、抵抗７３６の一端、抵抗７３７の一端、及びコンデンサー７３８の一端と接続されている。抵抗７３７の他端、及びコンデンサー７３８の他端は、グラウンドと接続されている。すなわち、抵抗７３７、及びコンデンサー７３８は、トランジスター７３２のベース端子、エミッタ端子間に並列に設けられている。

抵抗７３６の他端は、定電圧ダイオード７３９のアノード端子と接続されている。定電圧ダイオード７３９のカソード端子には、電圧信号ＶＨＶａが入力される。

以上のように構成された突入電流低減回路７３では、電源電圧遮断回路７１において、電圧信号ＶＨＶａ１の供給が遮断されている場合、電圧信号ＶＨＶａ１は入力されない。したがって、突入電流低減回路７３は、電圧信号ＶＨＶａを出力しない。そして、電圧信号ＶＨＶａが出力されないため、定電圧ダイオード７３９のアノード端子の電位は、抵抗７３７を介してグラウンドの電位となる。したがって、トランジスター７３２はオフに制御され、トランジスター７３１もオフに制御される。

そして、電源電圧遮断回路７１において、電圧信号ＶＨＶａ１の供給が遮断されていた状態から、電圧信号ＶＨＶａ１の供給が開始した場合、突入電流低減回路７３には、電圧信号ＶＨＶａ１が入力される。この場合において、トランジスター７３１はオフに制御されている。したがって、電圧信号ＶＨＶａ１は、抵抗７３３を介して電圧信号ＶＨＶａとしてトランジスター７３１のドレイン端子に伝搬される。このとき、電圧信号ＶＨＶａ１及び電圧信号ＶＨＶａに起因して生じる電流は抵抗７３３により制限される。したがって、大電流の突入電流が生じるおそれが低減される。

そして、突入電流低減回路７３に電圧信号ＶＨＶａ１の入力が開始された後、所定の期間が経過することで、電圧信号ＶＨＶａの電圧値が上昇する。具体的には、突入電流低減回路７３に入力される電圧信号ＶＨＶａ１は、抵抗７３３、及びヒューズ８０を介してコンデンサー５５に入力される。これにより、コンデンサー５５に電荷が蓄えられる。したがって、電圧信号ＶＨＶａの電圧値が上昇する。そして、電圧信号ＶＨＶａの電圧値が、定電圧ダイオード７３９で規定される所定の値以上になった場合、定電圧ダイオード７３９のアノード端子の電圧値が上昇する。定電圧ダイオード７３９のアノード端子の電圧値が、トランジスター７３２の閾値電圧を上回ることで、トランジスター７３２がオンに制御される。そして、トランジスター７３２がオンに制御されることに伴い、トランジスター７３１がオンに制御される。これにより、電圧信号ＶＨＶａ１は、トランジスター７３１を介して電圧信号ＶＨＶａとしてドレイン端子に伝搬され、電源電圧制御回路７０から出力される。

以上のように構成された突入電流低減回路７３では、電圧信号ＶＨＶａ１の供給が遮断されていた状態から、電圧信号ＶＨＶａ１の供給が開始した直後においては、電圧信号ＶＨＶａ１を、抵抗７３３を介してトランジスター７３１のドレイン端子に伝搬する。これにより、大電流の突入電流が生じるおそれを低減することができる。また、電圧信号ＶＨＶａの電圧値が定電圧ダイオード７３９で規定される所定の値以上となることで、トランジスター７３１がオンに制御される。これにより、突入電流低減回路７３における電力損失を低減することが可能となる。

図９に戻り、電源電圧制御回路７０から出力された電圧信号ＶＨＶａは、ヒューズ８０を介して電圧信号ＶＨＶｂとして駆動信号出力回路５１に入力されると共に、ヒューズ８０，８１を介して電圧信号ＶＨＶ２として駆動信号出力回路５１に入力される。

次に図１３を用いて駆動信号出力回路５１の構成、及び動作について説明する。図１３は、駆動信号出力回路５１の構成を示す図である。駆動信号出力回路５１は、集積回路５００、増幅回路５５０、復調回路５６０、及び帰還回路５７０を含む。

集積回路５００は、増幅制御信号生成回路５０２、内部電圧生成回路４００、発振回路４１０、クロック選択回路４２０、異常検出回路４３０、レジスター制御回路４４０、駆動信号放電回路４５０、基準電圧信号出力回路４６０、ＶＨＶ制御信号出力回路４７０、状態信号入出力回路４８０、及びエラー信号入出力回路４９０を含む。

内部電圧生成回路４００には、電圧信号ＶＤＤが供給される。内部電圧生成回路４００は、入力される電圧信号ＶＤＤを昇圧することで、例えばＤＣ７．５Ｖの電圧信号ＧＶＤＤを生成する。電圧信号ＧＶＤＤは、後述するゲート駆動部５４０を含む集積回路５００の各種構成に入力される。

増幅制御信号生成回路５０２は、端子ＤＡＴＡ－Ｉｎから入力される駆動データ信号ＤＡＴＡに含まれる駆動信号ＣＯＭの波形を規定するデータ信号に基づいて、増幅制御信号Ｈｇｄ，Ｌｇｄを生成する。増幅制御信号生成回路５０２は、ＤＡＣインターフェース（ＤＡＣ＿Ｉ／Ｆ：Digital to Analog Converter Interface）５１０、ＤＡＣ部５２０、変調部５３０、及びゲート駆動部５４０を含む。

ＤＡＣインターフェース５１０には、端子ＤＡＴＡ－Ｉｎから供給される駆動データ信号ＤＡＴＡと、端子ＭＣＫ－Ｉｎから供給されるクロック信号ＭＣＫとが入力される。ＤＡＣインターフェース５１０は、クロック信号ＭＣＫに基づいて駆動データ信号ＤＡＴＡを積算し、駆動信号ＣＯＭの波形を規定する例えば１０ｂｉｔの駆動データｄＡを生成する。ＤＡＣ部５２０には、駆動データｄＡが入力される。ＤＡＣ部５２０は、入力される
駆動データｄＡをアナログ信号の元駆動信号ａＡに変換する。この元駆動信号ａＡは、駆動信号ＣＯＭの増幅前の目標となる信号である。変調部５３０には、元駆動信号ａＡが入力される。変調部５３０は、元駆動信号ａＡにパルス幅変調を施した変調信号Ｍｓを出力する。ゲート駆動部５４０には、電圧信号ＶＨＶ，ＧＶＤＤ及び変調信号Ｍｓが入力される。ゲート駆動部５４０は、入力される変調信号Ｍｓを電圧信号ＧＶＤＤに基づき増幅するとともに、電圧信号ＶＨＶに基づいて高振幅論理にレベルシフトした増幅制御信号Ｈｇｄと、入力される変調信号Ｍｓの論理レベルを反転し、電圧信号ＧＶＤＤに基づき増幅した増幅制御信号Ｌｇｄとを生成する。すなわち、増幅制御信号Ｈｇｄと増幅制御信号Ｌｇｄとは互いに排他的にＨレベルとなる。増幅制御信号Ｈｇｄは、端子Ｈｇ－Ｏｕｔを介して集積回路５００から出力され、増幅回路５５０に入力される。同様に、増幅制御信号Ｌｇｄは、端子Ｌｇ－Ｏｕｔを介して集積回路５００から出力され、増幅回路５５０に入力される。ここで、増幅制御信号Ｈｇｄは、変調信号Ｍｓの論理レベルをレベルシフトした信号であり、増幅制御信号Ｌｇｄは、変調信号Ｍｓの論理レベルを反転した信号である。したがって、増幅制御信号Ｈｇｄ及び増幅制御信号Ｌｇｄも変調部５３０により生成された変調信号に相当する。ここで、変調部５３０が変調回路の一例である。また、変調部５３０と、変調部５３０により生成された変調信号Ｍｓをレベルシフトするゲート駆動部５４０とを含む構成も広義の上で変調回路の一例である。

増幅回路５５０は、増幅制御信号Ｈｇｄ，Ｌｇｄに基づき動作することで増幅変調信号ＡＭｓを出力する。換言すれば、増幅回路５５０は、変調信号Ｍｓを増幅し、増幅変調信号ＡＭｓを出力する。増幅回路５５０は、トランジスター５５１，５５２を含む。なお、トランジスター５５１，５５２のそれぞれは、例えばＮチャンネル型のＦＥＴ（Field Effect Transistor）である。

トランジスター５５１のドレイン端子には、電圧信号ＶＨＶが供給される。トランジスター５５１のゲート端子には端子Ｈｇ－Ｏｕｔを介して増幅制御信号Ｈｇｄが供給される。トランジスター５５１のソース端子はトランジスター５５２のドレイン端子と電気的に接続している。また、トランジスター５５２のゲート端子には、端子Ｌｇ－Ｏｕｔを介して増幅制御信号Ｌｇｄが供給される。トランジスター５５２のソース電極はグラウンドに接続している。以上のように接続されたトランジスター５５１は、増幅制御信号Ｈｇｄに応じて動作し、トランジスター５５２は、増幅制御信号Ｌｇｄに応じて動作する。すなわち、トランジスター５５１とトランジスター５５２とは排他的にオンとなる。これにより、トランジスター５５１のソース端子と、トランジスター５５２のドレイン端子との接続点には、変調信号Ｍｓを電圧信号ＶＨＶに基づいて増幅した増幅変調信号ＡＭｓが生成される。

増幅回路５５０で生成された増幅変調信号ＡＭｓは、復調回路５６０に入力される。復調回路５６０は、コイル５６１とコンデンサー５６２を含む。コイル５６１の一端は、トランジスター５５１のソース端子、及びトランジスター５５２のドレイン端子と共通に接続されている。また、コイル５６１の他端は、コンデンサー５６２の一端と接続されている。コンデンサー５６２の他端は、グラウンドに接続されている。すなわち、コイル５６１とコンデンサー５６２とは、ローパスフィルターを構成する。そして、当該ローパスフィルターに増幅変調信号ＡＭｓが供給されることで、増幅変調信号ＡＭｓが復調され、駆動信号ＣＯＭが生成される。すなわち、復調回路５６０は、増幅変調信号ＡＭｓを復調し、駆動信号ＣＯＭを出力する。この駆動信号ＣＯＭが、駆動信号出力回路５１から出力される。

また、復調回路５６０が生成した駆動信号ＣＯＭは、帰還回路５７０を介して変調部５３０に帰還される。換言すれば、帰還回路５７０は、駆動信号ＣＯＭを変調部５３０に帰還する。帰還回路５７０は、抵抗５７１，５７２を含む。抵抗５７１の一端は、コイル５
６１の他端と接続され、抵抗５７１の他端は、抵抗５７２の一端と接続されている。抵抗５７２の他端には、電圧信号ＶＨＶ２が供給される。そして、抵抗５７１の他端、及び抵抗５７２の一端は、端子Ｃｏｍ－Ｄｉｓで共通に接続され、端子Ｃｏｍ－Ｄｉｓを介して復調回路５６０と接続されている。すなわち、変調部５３０には、駆動信号ＣＯＭが帰還回路５７０を介して、電圧信号ＶＨＶ２でプルアップされて帰還する。換言すれば、帰還回路５７０は、電圧信号ＶＨＶとしての電圧信号ＶＨＶ２が伝搬する伝搬経路ｄと電気的に接続される。ここで、電源電圧制御回路７０から出力された電圧信号ＶＨＶとしての電圧信号ＶＨＶ２が伝搬し、駆動信号選択制御回路２００と電源電圧制御回路７０とを電気的に接続する伝搬経路ｄが第１配線の一例である。ここで、電気的に接続する伝搬経路とは、各種構成を直接電気接続する伝搬経路に限るものではなく、当該伝搬経路で伝搬される信号の本質的な特性が損なわれない程度の回路、電子部品、及びヒューズ等を介して接続される伝搬経路を含む。

なお、以下の説明において、集積回路５００に含まれる増幅制御信号生成回路５０２、増幅回路５５０、復調回路５６０、及び帰還回路５７０を含む構成を、駆動データ信号ＤＡＴＡに基づいて駆動信号ＣＯＭを生成する駆動信号生成回路５０１と称する場合がある。

発振回路４１０は、集積回路５００の動作タイミングを規定するクロック信号ＬＣＫを生成し出力する。クロック信号ＬＣＫは、クロック選択回路４２０、及び異常検出回路４３０に入力される。

クロック選択回路４２０には、クロック信号ＭＣＫ，ＬＣＫ、及びクロック選択信号ＣＳＷが入力される。クロック選択回路４２０は、クロック選択信号ＣＳＷの論理レベルに基づいてクロック信号ＭＣＫをクロック信号ＲＣＫとしてレジスター制御回路４４０に出力するのか、又はクロック信号ＬＣＫをクロック信号ＲＣＫとしてレジスター制御回路４４０に出力するのかを切り替える。なお、本実施形態においてクロック選択回路４２０は、クロック選択信号ＣＳＷがＨレベルの場合にクロック信号ＭＣＫをクロック信号ＲＣＫとしてレジスター制御回路４４０に出力し、クロック選択信号ＣＳＷがＬレベルの場合にクロック信号ＬＣＫをクロック信号ＲＣＫとしてレジスター制御回路４４０に出力するとして説明する。

異常検出回路４３０は、発振異常検出部４３１、動作異常検出部４３２、及び電源電圧異常検出部４３３を含む。

発振異常検出部４３１には、発振回路４１０が出力するクロック信号ＬＣＫが入力される。発振異常検出部４３１は、入力されるクロック信号ＬＣＫが正常であるか否かを検出し、検出結果に基づく論理レベルのクロック選択信号ＣＳＷ、及びエラー信号ＮＥＳを出力する。例えば、発振異常検出部４３１は、クロック信号ＬＣＫの周波数、及び電圧レベルの少なくとも一方を検出する。そして、発振異常検出部４３１は、クロック信号ＬＣＫの周波数、及び電圧レベルの少なくとも一方が異常である場合、Ｈレベルのクロック選択信号ＣＳＷをクロック選択回路４２０に出力するとともに、Ｈレベルのエラー信号ＮＥＳをレジスター制御回路４４０に出力する。また、発振異常検出部４３１は、クロック信号ＬＣＫの周波数、及び電圧レベルの双方が正常である場合、Ｌレベルのクロック選択信号ＣＳＷをクロック選択回路４２０に出力するとともに、Ｌレベルのエラー信号ＮＥＳをレジスター制御回路４４０に出力する。

動作異常検出部４３２には、駆動信号出力回路５１の各種構成の動作状態を示す動作状態信号ＡＳＳが入力される。動作異常検出部４３２は、入力される動作状態信号ＡＳＳの論理レベルに基づいて、駆動信号出力回路５１の各種構成が正常に動作しているか否かを
検出する。本実施形態では、駆動信号出力回路５１の各種構成のいずれかが異常である場合、Ｈレベルの動作状態信号ＡＳＳが動作異常検出部４３２に入力される。そして、動作異常検出部４３２にＨレベルの動作状態信号ＡＳＳが入力された場合、動作異常検出部４３２は、Ｈレベルのエラー信号ＮＥＳをレジスター制御回路４４０に出力する。

電源電圧異常検出部４３３には、伝搬経路ｄで伝搬されプリントヘッド２１に供給される電圧信号ＶＨＶ２が入力される。そして、電源電圧異常検出部４３３は、電圧信号ＶＨＶ２の電圧値を検出する。換言すれば、電源電圧異常検出部４３３は、電圧信号ＶＨＶとしての電圧信号ＶＨＶ２が伝搬する伝搬経路ｄの電圧値を検出する。そして、電源電圧異常検出部４３３は、電圧信号ＶＨＶ２の電圧値に基づいて、プリントヘッド２１に供給される電圧信号ＶＨＶ２の電圧レベルが正常であるか否かを検出する。本実施形態では、電源電圧異常検出部４３３において、プリントヘッド２１に供給される電圧信号ＶＨＶ２の電圧レベルが異常であると判断された場合、電源電圧異常検出部４３３は、Ｈレベルのエラー信号ＦＥＳをレジスター制御回路４４０に出力する。ここで、電源電圧異常検出部４３３が検出回路の一例である。

レジスター制御回路４４０は、シーケンスレジスター４４１、状態レジスター４４２、及びレジスター制御部４４３を含む。シーケンスレジスター４４１、及び状態レジスター４４２は、クロック信号ＭＣＫに同期して駆動データ信号ＤＡＴＡとして入力される動作情報を保持する。そして、レジスター制御部４４３は、クロック信号ＲＣＫに同期して、シーケンスレジスター４４１、及び状態レジスター４４２に保持された情報に基づいて、制御信号ＣＮＴ１～ＣＮＴ６を生成し出力する。これにより、駆動信号出力回路５１の動作が制御される。

制御信号ＣＮＴ１は、駆動信号放電回路４５０に入力される。駆動信号放電回路４５０は、帰還回路５７０を介して、復調回路５６０から出力される駆動信号ＣＯＭに基づく電荷の放出を制御する。すなわち、駆動信号放電回路４５０は、帰還回路５７０を介して、復調回路５６０から出力される駆動信号ＣＯＭが伝搬される伝搬経路ｅと電気的に接続されている。

図１４は、駆動信号放電回路４５０の構成を示す図である。駆動信号放電回路４５０は、抵抗４５１、トランジスター４５２、及びインバーター４５３を含む。なお、以下の説明では、トランジスター４５２をＮＭＯＳトランジスターとして説明する。

抵抗４５１の一端は、端子Ｃｏｍ－Ｄｉｓと接続されている。抵抗４５１の他端は、トランジスター４５２のドレイン端子と接続されている。トランジスター４５２のソース端子は、グラウンドに接続されている。また、トランジスター４５２のゲート端子には、制御信号ＣＮＴ１がインバーター４５３を介して入力される。以上のように構成された駆動信号放電回路４５０にＨレベルの制御信号ＣＮＴ１が入力された場合、トランジスター４５２はオフに制御される。したがって、駆動信号放電回路４５０は、伝搬経路ｅに蓄えられている電荷の放出を行わない。一方、駆動信号放電回路４５０にＬレベルの制御信号ＣＮＴ１が入力された場合、トランジスター４５２はオンに制御される。したがって、駆動信号放電回路４５０は、帰還回路５７０を介して伝搬経路ｅに蓄えられている電荷の放出を行う。すなわち、駆動信号放電回路４５０は、制御信号ＣＮＴ１に基づいて、駆動信号ＣＯＭがプリントヘッド２１に供給される伝搬経路ｅに蓄えられた電荷を、放出する。ここで、駆動信号放電回路４５０が放電回路の一例であり、伝搬経路ｅが第２配線の一例である。

制御信号ＣＮＴ２は、基準電圧信号出力回路４６０に入力される。基準電圧信号出力回路４６０は、圧電素子６０に供給される基準電圧信号ＶＢＳを生成し出力する。図１５は
、基準電圧信号出力回路４６０の構成を示す図である。基準電圧信号出力回路４６０は、コンパレーター４６１、トランジスター４６２，４６３、抵抗４６４，４６５，４６６、及びインバーター４６７を含む。なお、以下の説明では、トランジスター４６２をＰＭＯＳトランジスターとして、また、トランジスター４６３をＮＭＯＳトランジスターとして説明する。

コンパレーター４６１の入力端（－）には基準電圧Ｖｒｅｆが供給される。また、コンパレーター４６１の入力端（＋）は抵抗４６４の一端、及び抵抗４６５の一端と共通に接続されている。コンパレーター４６１の出力端は、トランジスター４６２のゲート端子と接続されている。トランジスター４６２のソース端子には、電圧信号ＧＶＤＤが供給される。トランジスター４６２のドレイン端子は、抵抗４６４の他端、抵抗４６６の一端、及び基準電圧信号ＶＢＳが出力される端子ＶＢＳ－Ｏｕｔと共通に接続されている。抵抗４６６の他端はトランジスター４６３のドレイン端子と接続されている。トランジスター４６３のゲート端子にはインバーター４６７を介して制御信号ＣＮＴ２が入力される。トランジスター４６３のソース端子、及び抵抗４６５の他端はグラウンドと接続されている。

以上のように構成された基準電圧信号出力回路４６０において、コンパレーター４６１の入力端（＋）に供給される電圧が、コンパレーター４６１の入力端（－）に供給される基準電圧Ｖｒｅｆよりも大きい場合、コンパレーター４６１は、Ｈレベルの信号を出力する。このとき、トランジスター４６２はオフに制御される。したがって、端子ＶＢＳ－Ｏｕｔには、電圧信号ＧＶＤＤが供給されない。一方、コンパレーター４６１の入力端（＋）に供給される電圧が、コンパレーター４６１の入力端（－）に供給される基準電圧Ｖｒｅｆより小さい場合、コンパレーター４６１は、Ｌレベルの信号を出力する。このとき、トランジスター４６２は、オンに制御される。したがって、端子ＶＢＳ－Ｏｕｔには、電圧信号ＧＶＤＤが供給される。すなわち、基準電圧信号ＶＢＳを抵抗４６４，４６５とで分圧した電圧値と、基準電圧Ｖｒｅｆとが等しくなるようにコンパレーター４６１が動作することにより、基準電圧信号出力回路４６０は、電圧信号ＧＶＤＤに基づく一定電圧値の基準電圧信号ＶＢＳを生成する。

以上のように構成された基準電圧信号出力回路４６０にＨレベルの制御信号ＣＮＴ２が入力された場合、トランジスター４６３はオフに制御される。したがって、抵抗４６６、及びトランジスター４６３を介して端子ＶＢＳ－Ｏｕｔとグラウンドとを電気的に接続する経路は、ハイインピーダンスに制御される。その結果、端子ＶＢＳ－Ｏｕｔから、一定電圧値の基準電圧信号ＶＢＳが出力される。一方、基準電圧信号出力回路４６０にＬレベルの制御信号ＣＮＴ２が入力された場合、トランジスター４６３はオンに制御される。したがって、端子ＶＢＳ－Ｏｕｔは抵抗５７６を介してグラウンドと電気的に接続される。その結果、グラウンド電位の基準電圧信号ＶＢＳが出力される。換言すれば、基準電圧信号出力回路４６０にＬレベルの制御信号ＣＮＴ２が入力された場合、基準電圧信号出力回路４６０は、基準電圧信号ＶＢＳの出力を停止する。

制御信号ＣＮＴ３は、ＶＨＶ制御信号出力回路４７０に入力される。ＶＨＶ制御信号出力回路４７０は、電源電圧制御回路７０に供給されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴを出力する。図１６は、ＶＨＶ制御信号出力回路４７０の構成を示す図である。ＶＨＶ制御信号出力回路４７０は、トランジスター４７１を含む。なお、以下の説明では、トランジスター４７１をＰＭＯＳトランジスターとして説明する。

トランジスター４７１のソース端子には、電圧信号ＧＶＤＤが供給される。トランジスター４７１のドレイン端子は、端子ＶＨＶ＿ＣＮＴ－Ｏｕｔと接続されている。トランジスター４７１のゲート端子には、制御信号ＣＮＴ３が入力される。以上のように構成されたＶＨＶ制御信号出力回路４７０にＬレベルの制御信号ＣＮＴ３が入力された場合、端子
ＶＨＶ＿ＣＮＴ－Ｏｕｔには、電圧信号ＧＶＤＤが供給され、Ｈレベルの制御信号ＣＮＴ３が入力された場合、端子ＶＨＶ＿ＣＮＴ－Ｏｕｔには、グラウンド電位の信号が供給される。すなわち、ＶＨＶ制御信号出力回路４７０は、制御信号ＣＮＴ３の論理レベルが反転し、電圧信号ＧＶＤＤで増幅された信号をＶＨＶ制御信号ＶＨＶ＿ＣＮＴとして出力する。

ＶＨＶ制御信号出力回路４７０から出力されたＶＨＶ制御信号ＶＨＶ＿ＣＮＴは、図９に示すように、電源電圧制御回路７０に入力される。そして、電源電圧制御回路７０は、入力されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴに基づいて、プリントヘッド２１に電圧信号ＶＨＶ２を供給するのか否かを制御する。

制御信号ＣＮＴ４は、状態信号入出力回路４８０に入力される。状態信号入出力回路４８０は、駆動信号出力回路５１の動作状態を示す状態信号ＢＵＳＹを出力すると共に、他の構成から出力された状態信号ＢＵＳＹを入力する。ここで、他の構成とは、例えば液体吐出装置１が複数の駆動信号出力回路５１を有する場合における異なる駆動信号出力回路５１であってもよく、例えば、制御回路１００であってもよい。図１７は、状態信号入出力回路４８０の構成を示す図である。状態信号入出力回路４８０は、トランジスター４８１、及びインバーター４８２を含む。なお以下の説明では、トランジスター４８１をＰＭＯＳトランジスターとして説明する。また、インバーター４８２は、集積回路５００のＣＯＭＳ入力端子として機能する。すなわち、状態信号入出力回路４８０は、レジスター制御回路４４０から出力される制御信号ＣＮＴ４に基づいて、端子ＢＵＳＹ－Ｏｕｔから状態信号ＢＵＳＹを出力する共に、端子ＢＵＳＹ－Ｏｕｔに入力される信号をレジスター制御回路４４０に入力する。なお、図１７には、レジスター制御回路４４０から出力される制御信号ＣＮＴ４を制御信号ＣＮＴ４－ｏｕｔとして図示し、レジスター制御回路４４０に入力される制御信号ＣＮＴ４を制御信号ＣＮＴ４－ｉｎとして図示している。

トランジスター４８１のソース端子には、電圧信号ＧＶＤＤが供給される。また、トランジスター４８１のドレイン端子は、インバーター４８２の入力端、及び端子ＢＵＳＹ－Ｏｕｔと接続されている。また、トランジスター４８１のゲート端子には、レジスター制御回路４４０から出力される制御信号ＣＮＴ４－ｏｕｔが入力される。また、インバーター４８２の出力端からレジスター制御回路４４０に入力される制御信号ＣＮＴ４－ｉｎが出力される。以上のように構成された状態信号入出力回路４８０にＬレベルの制御信号ＣＮＴ４が入力された場合、端子ＢＵＳＹ－Ｏｕｔには、電圧信号ＧＶＤＤが供給される。すなわち、Ｈレベルの状態信号ＢＵＳＹが出力される。

制御信号ＣＮＴ５は、エラー信号入出力回路４９０に入力される。エラー信号入出力回路４９０は、駆動信号出力回路５１に異常が生じているか否かを示すエラー信号ＥＲＲを出力すると共に、他の構成から出力されたエラー信号ＥＲＲを入力する。ここで、他の構成とは、例えば液体吐出装置１が複数の駆動信号出力回路５１を有する場合における異なる駆動信号出力回路５１であってもよく、例えば、制御回路１００であってもよい。図１８は、エラー信号入出力回路４９０の構成を示す図である。エラー信号入出力回路４９０は、トランジスター４９１、及びインバーター４９２を含む。なお以下の説明では、トランジスター４９１をＰＭＯＳトランジスターとして説明する。また、インバーター４９２は、集積回路５００のＣＯＭＳ入力端子として機能する。すなわち、エラー信号入出力回路４９０は、レジスター制御回路４４０から出力される制御信号ＣＮＴ５に基づいて、端子ＥＲＲ－Ｏｕｔからエラー信号ＥＲＲを出力する共に、端子ＥＲＲ－Ｏｕｔに入力される信号をレジスター制御回路４４０に入力する。なお、図１８には、レジスター制御回路４４０から出力される制御信号ＣＮＴ５を制御信号ＣＮＴ５－ｏｕｔとして図示し、レジスター制御回路４４０に入力される制御信号ＣＮＴ５を制御信号ＣＮＴ５－ｉｎとして図示している。

トランジスター４９１のソース端子には、電圧信号ＧＶＤＤが供給される。また、トランジスター４９１のドレイン端子は、インバーター４９２の入力端、及び端子ＥＲＲ－Ｏｕｔと接続されている。また、トランジスター４９１のゲート端子には、レジスター制御回路４４０から出力される制御信号ＣＮＴ５－ｏｕｔが入力される。また、インバーター４９２の出力端からは、レジスター制御回路４４０に入力される制御信号ＣＮＴ５－ｉｎが出力される。以上のように構成されたエラー信号入出力回路４９０にＬレベルの制御信号ＣＮＴ５が入力された場合、端子ＥＲＲ－Ｏｕｔには、電圧信号ＧＶＤＤが供給される。すなわち、Ｈレベルのエラー信号ＥＲＲが出力される。

以上のように、駆動信号出力回路５１が、状態信号入出力回路４８０及びエラー信号入出力回路４９０を備えることで、液体吐出装置１が、複数の駆動信号出力回路５１を有する場合に、駆動信号出力回路５１間でエラー情報、及び動作情報を共有することが可能となる。したがって、複数の駆動信号出力回路５１のいずれかで異常が生じた場合に、当該異常を示す状情報に基づいて、異常が生じていない他の駆動信号出力回路５１の動作を制御することが可能となる。

制御信号ＣＮＴ６は、増幅制御信号生成回路５０２に入力される。増幅制御信号生成回路５０２に制御信号ＣＮＴ６が入力された場合、駆動信号生成回路５０１が生成する駆動信号ＣＯＭの波形は、駆動データ信号ＤＡＴＡによらず、制御信号ＣＮＴ６により規定される。具体的には、制御信号ＣＮＴ６は、駆動信号生成回路５０１が所定の電圧値で一定となる駆動信号ＣＯＭを生成するための信号であってもよく、また、駆動信号生成回路５０１が、グラウンド電位で一定となるような、駆動信号ＣＯＭを生成するための信号であってもよい。

以上のように構成された駆動信号出力回路５１では、クロック信号ＭＣＫと同期して駆動データ信号ＤＡＴＡとして入力される動作情報が、シーケンスレジスター４４１に保持される。そして、レジスター制御部４４３が、シーケンスレジスター４４１に保持された動作情報に基づいて、駆動信号出力回路５１のシーケンス制御を実行する。そして、シーケンス制御が実行されることに伴い、動作モードを示す情報が状態レジスター４４２に保持される。レジスター制御回路４４０は、状態レジスター４４２に保持された動作モードを示す情報に基づいて、制御信号ＣＮＴ１～ＣＮＴ６の出力を制御する。これにより、駆動信号出力回路５１から出力される各種信号が制御される。

１．５ 液体吐出装置及び駆動回路のシーケンス制御
以上のように構成された駆動信号出力回路５１では、レジスター制御回路４４０が有するシーケンスレジスター４４１、及び状態レジスター４４２に保持される情報に基づいて、不図示のＰＬＣ（Programmable Logic Controller）が制御信号ＣＮＴ１～ＣＮＴ６の出力を制御するシーケンス制御を実行する。ここで、駆動信号出力回路５１で実行されるシーケンス制御について説明する。図１９は、駆動信号出力回路５１の起動時におけるシーケンス制御を説明するための状態遷移図である。

液体吐出装置１に電源が投入されることで、駆動信号出力回路５１が有するシーケンスレジスター４４１には、スリープモードＭ１に遷移させるための情報が保持される。そして、ＰＬＣは、駆動信号出力回路５１をスリープモードに遷移させるとともに、状態レジスター４４２にスリープモードＭ１を示す情報を保持させる。

レジスター制御回路４４０は、状態レジスター４４２に保持された情報に基づいて、制御信号ＣＮＴ１～ＣＮＴ３をそれぞれＬレベルとする。これにより、圧電素子６０の電極６１１，６１２の双方に蓄えられた電荷が放出され、電極６１１，６１２は、共にグラウ
ンドの電位となる。換言すれば、電極６１１と電極６１２との電位は略同等となる。なお、液体吐出装置１に電源が投入された直後において、状態レジスター４４２に保持される情報は、駆動データ信号ＤＡＴＡとして制御回路１００から供給されてもよく、レジスター制御回路４４０にあらかじめ保持されている情報であってもよい。ここで、制御回路１００は、スリープモードＭ１において、トランスファーゲート２３４をオフに制御している。

レジスター制御回路４４０は、制御回路１００から圧電素子６０を駆動させる駆動モードＭ２に状態を遷移させるための駆動データ信号ＤＡＴＡが供給された場合、シーケンスレジスター４４１に、当該駆動データ信号ＤＡＴＡに基づく情報を保持する。そして、ＰＬＣは、シーケンスレジスター４４１に保持された情報に基づいて起動シーケンスＳ１００を実行する。

起動シーケンスＳ１００が実行されることで、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ１１０に遷移させるとともに、状態レジスター４４２に、状態Ｓ１１０を示す情報を保持させる。

状態Ｓ１１０においてレジスター制御回路４４０は、異常検出回路４３０から入力されるエラー信号ＮＥＳ，ＦＥＳに基づいて駆動信号出力回路５１、及び駆動回路５０の各部の動作が正常か否かを判定する。その後、レジスター制御回路４４０は、状態レジスター４４２に保持された情報に基づいて制御信号ＣＮＴ３をＨレベルとする。これにより駆動信号選択制御回路２００への電圧信号ＶＨＶの供給が開始される。

状態Ｓ１１０で一定期間待機した後、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ１２０に遷移させるとともに、状態レジスター４４２に、状態Ｓ１２０を示す情報を保持させる。

状態Ｓ１２０においてレジスター制御回路４４０は、異常検出回路４３０から入力されるエラー信号ＮＥＳ，ＦＥＳに基づいて駆動信号出力回路５１、及び駆動回路５０の各部の動作が正常か否かを判定する。その後、レジスター制御回路４４０は、状態レジスター４４２に保持された情報に基づいて制御信号ＣＮＴ２をＨレベルとする。これにより基準電圧信号ＶＢＳの生成が開始される。このとき、トランスファーゲート２３４がオフに制御されているため、圧電素子６０の電極６１２に基準電圧信号ＶＢＳが供給されることに伴い、電極６１１の電位も上昇する。したがって、圧電素子６０の電極６１１と電極６１２との電位は略同等の状態で上昇する。そして、ＰＬＣは、駆動回路５０のシーケンス制御を状態Ｓ１２０で一定期間待機させる。

状態Ｓ１２０で一定期間待機した後、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ１３０に遷移させるとともに、状態レジスター４４２に、状態Ｓ１２０を示す情報を保持させる。

状態Ｓ１３０においてレジスター制御回路４４０は、異常検出回路４３０から入力されるエラー信号ＮＥＳ，ＦＥＳに基づいて駆動信号出力回路５１、及び駆動回路５０の各部の動作が正常か否かを判定する。その後、レジスター制御回路４４０は、状態レジスター４４２に保持された情報に基づいて制御信号ＣＮＴ１をＨレベルとする。そして、駆動信号生成回路５０１が動作を開始する。すなわち、駆動信号生成回路５０１は、トランスファーゲート２３４に電圧信号ＶＨＶが供給された後で、駆動信号ＣＯＭの出力を開始する。このとき、駆動信号生成回路５０１は、制御信号ＣＮＴ６に基づいて駆動信号ＣＯＭとして、一定の電圧値の電圧Ｖｏｓを生成する。ここで、電圧Ｖｏｓの電圧値は、基準電圧信号ＶＢＳの設定電圧値と同じに設定される。換言すれば、状態Ｓ１３０において駆動信
号ＣＯＭの電圧値は、基準電圧信号ＶＢＳの電圧値に近づくように制御される。そして、ＰＬＣは、駆動信号出力回路５１のシーケンス制御を状態Ｓ１３０で一定期間待機させる。

状態Ｓ１３０で一定期間待機した後、ＰＬＣは、駆動信号出力回路５１の動作状態を駆動モードＭ２に遷移させるとともに、状態レジスター４４２に、駆動モードＭ２を示す情報を保持させる。制御回路１００は、駆動モードＭ２に遷移した後、トランスファーゲート２３４をオンに制御する。このとき、トランスファーゲート２３４の端子ＴＧ－Ｉｎには、駆動信号ＣＯＭとして、基準電圧信号ＶＢＳと同等の電位の一定の電圧値の電圧Ｖｏｓが供給され、トランスファーゲート２３４の端子ＴＧ－Ｏｕｔには、基準電圧信号ＶＢＳと同等の電位の電圧が供給されている。したがって、トランスファーゲート２３４がオンに制御された直後であっても、圧電素子６０の電極６１１と電極６１２との間に逆極性電界が生じるおそれが低減される。そして、駆動信号生成回路５０１は、制御回路１００から入力される駆動データ信号ＤＡＴＡに基づいて駆動信号ＣＯＭの電圧値を電圧Ｖｃに制御する。その後、制御回路１００は、トランスファーゲート２３４をオフに制御する。

また、駆動信号出力回路５１は、圧電素子６０を駆動しない待機状態であって、ホストコンピューターから画像データが供給されていない場合に、スリープモードＭ１に対して短時間で駆動モードＭ２に遷移することが可能な固定出力モードＭ３を有する。レジスター制御回路４４０は、駆動モードＭ２において、制御回路１００から固定出力モードＭ３に状態を遷移させるための駆動データ信号ＤＡＴＡが供給された場合、シーケンスレジスター４４１に当該駆動データ信号ＤＡＴＡに基づく情報を保持する。そして、ＰＬＣは、固定シーケンスＳ２００を実行する。これにより駆動信号出力回路５１は、固定出力モードＭ３に遷移する。この固定出力モードＭ３では、駆動信号生成回路５０１は動作を停止し、不図示の電圧生成回路において生成された一定電圧の信号が、駆動信号出力回路５１から出力される。これにより、駆動信号生成回路５０１が動作することで生じる消費電力の低減と、短時間での駆動モードＭ２への遷移との両立が可能となる。

また、レジスター制御回路４４０は、固定出力モードＭ３において、制御回路１００から駆動モードＭ２に状態を遷移させるための駆動データ信号ＤＡＴＡが供給された場合、シーケンスレジスター４４１に当該駆動データ信号ＤＡＴＡに基づく情報を保持する。そして、ＰＬＣは、復帰シーケンスＳ３００を実行する。これにより、駆動信号生成回路５０１が動作を開始し、駆動信号出力回路５１の動作状態が駆動モードＭ２に遷移する。

次に駆動信号出力回路５１の動作停止時におけるシーケンス制御を説明する。図２０は、駆動信号出力回路５１の動作停止時におけるシーケンス制御を説明するための状態遷移図である。図２０に示すように、駆動信号出力回路５１は、動作停止時におけるシーケンス制御として第１停止シーケンスＳ４００、第２停止シーケンスＳ５００、第３停止シーケンスＳ６００、及び第４停止シーケンスＳ７００を有する。

第１停止シーケンスＳ４００は、駆動回路５０が正常に動作している状態において、駆動信号出力回路５１の動作状態を駆動モードＭ２からスリープモードＭ１に遷移させるためのシーケンス制御である。具体的には、レジスター制御回路４４０は、駆動モードＭ２において、制御回路１００からスリープモードＭ１に状態を遷移させるための駆動データ信号ＤＡＴＡが供給された場合、シーケンスレジスター４４１に当該駆動データ信号ＤＡＴＡに基づく情報を保持する。そして、ＰＬＣは、シーケンスレジスター４４１に保持された情報に基づいて第１停止シーケンスＳ４００を実行する。

第１停止シーケンスＳ４００が実行されることで、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ４１０に遷移させるとともに、状態レジスター４４２に、状態Ｓ４１０
を示す情報を保持させる。

状態Ｓ４１０においてレジスター制御回路４４０は、状態レジスター４４２に保持された情報に基づいて、制御信号ＣＮＴ２をＬレベルとする。これにより基準電圧信号ＶＢＳの圧電素子６０への供給が停止され、電極６１２にはグラウンドの電位が接続される。したがって、圧電素子６０の電極６１２に蓄えられた電荷が放出される。また、状態Ｓ４１０において、駆動信号生成回路５０１は、制御信号ＣＮＴ６に基づき駆動信号ＣＯＭとして電圧Ｖｏｓを生成する。その後、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ４１０で一定期間待機させる。

状態Ｓ４１０で一定期間待機した後、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ４２０に遷移させるとともに、状態レジスター４４２に、状態Ｓ４２０を示す情報を保持させる。

状態Ｓ４２０においてレジスター制御回路４４０は、状態レジスター４４２に保持された情報に基づいて、制御信号ＣＮＴ１をＬレベルとする。これにより駆動信号ＣＯＭに基づいて伝搬経路ｅに蓄えられた電荷が放出される。また、状態Ｓ４１０において、駆動信号生成回路５０１は、動作を停止する。そして、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ４２０で一定期間待機させる。これにより、圧電素子６０の電極６１１、及び電極６１２はともにグラウンドの電位となる。したがって、圧電素子６０に逆極性電界が印加されるおそれ、及び圧電素子６０に意図しない変位が生じるおそれが低減される。

状態Ｓ４２０で一定期間待機した後、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ４３０に遷移させるとともに、状態レジスター４４２に、状態Ｓ４３０を示す情報を保持させる。

状態Ｓ４３０においてレジスター制御回路４４０は、状態レジスター４４２に保持された情報に基づいて制御信号ＣＮＴ３をＬレベルとする。そして、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ４３０で一定期間待機させる。

状態Ｓ４３０で一定期間待機した後、ＰＬＣは、駆動信号出力回路５１の動作状態をスリープモードＭ１に遷移させるとともに、状態レジスター４４２に、スリープモードＭ１を示す情報を保持させる。制御回路１００は、スリープモードＭ１に遷移した後、トランスファーゲート２３４はオフに制御する。これにより、スリープモードＭ１において圧電素子６０の電極６１１及び電極６１２の双方にはグラウンドの電位が供給された状態で保持される。したがって、スリープモードＭ１において圧電素子６０の電極６１１，６１２に意図しない電圧が印加されることに起因して圧電素子６０に意図しない変位が生じるおそれを低減することが可能となる。

第２停止シーケンスＳ５００は、異常検出回路４３０において、駆動信号出力回路５１、又は駆動回路５０に軽微な動作異常が生じたことが検出された場合に、駆動信号出力回路５１の動作状態を駆動モードＭ２からスリープモードＭ１に遷移させるためのシーケンス制御である。具体的には、駆動モードＭ２において、レジスター制御回路４４０は、駆動信号出力回路５１、又は駆動回路５０に軽微な動作異常が生じたことに起因して、制御回路１００からスリープモードＭ１に状態を遷移させるための駆動データ信号ＤＡＴＡが供給された場合、シーケンスレジスター４４１に当該駆動データ信号ＤＡＴＡに基づく情報を保持する。そして、ＰＬＣは、シーケンスレジスター４４１に保持された情報に基づいて第２停止シーケンスＳ５００を実行する。このとき、レジスター制御回路４４０は、Ｌレベルの制御信号ＣＮＴ４，ＣＮＴ５を出力する。これにより、制御回路１００に対して、駆動信号出力回路５１、又は駆動回路５０で異常が生じていることが通知される。

第２停止シーケンスＳ５００が実行されることで、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ５１０に遷移させるとともに、状態レジスター４４２に、状態Ｓ５１０を示す情報を保持させる。

状態Ｓ５１０においてレジスター制御回路４４０は、状態レジスター４４２に保持された情報に基づいて制御信号ＣＮＴ２をＬレベルとする。これにより基準電圧信号ＶＢＳの圧電素子６０への供給が停止され、電極６１２にはグラウンドの電位が接続される。したがって、圧電素子６０の電極６１２に蓄えられた電荷が放出される。また、状態Ｓ５１０において、駆動信号生成回路５０１は、制御信号ＣＮＴ６に基づき駆動信号ＣＯＭとして、グラウンドの電位の電圧Ｖ０を生成する。その後、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ５１０で一定期間待機させる。

状態Ｓ５１０で一定期間待機した後、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ４２０に遷移させるとともに、状態レジスター４４２に、状態Ｓ４２０を示す情報を保持させる。その後、駆動信号出力回路５１は、第１停止シーケンスと同様に、状態Ｓ４２０、状態Ｓ４３０、スリープモードＭ１と動作状態が遷移する。以上に説明した第２停止シーケンスＳ５００は、駆動信号出力回路５１に軽微な動作異常が生じた場合に実行される。状態Ｓ５１０において駆動信号生成回路５０１が生成する駆動信号ＣＯＭをグラウンドの電位の電圧Ｖ０とすることで、当該動作異常の影響を低減することが可能となる。

第３停止シーケンスＳ６００は、駆動信号出力回路５１の動作状態を固定出力モードＭ３からスリープモードＭ１に遷移させるためのシーケンス制御である。具体的には、固定出力モードＭ３において、レジスター制御回路４４０は、制御回路１００からスリープモードＭ１に状態を遷移させるための駆動データ信号ＤＡＴＡが供給された場合、シーケンスレジスター４４１に当該駆動データ信号ＤＡＴＡに基づく情報を保持する。そして、ＰＬＣは、シーケンスレジスター４４１に保持された情報に基づいて第３停止シーケンスＳ６００を実行する。

第３停止シーケンスＳ６００が実行されることで、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ５１０に遷移させるとともに、状態レジスター４４２に、状態Ｓ６１０を示す情報を保持させる。

状態Ｓ６１０においてレジスター制御回路４４０は、状態レジスター４４２に保持された情報に基づいて制御信号ＣＮＴ２をＬレベルとする。これにより基準電圧信号ＶＢＳの圧電素子６０への供給が停止され、電極６１２にはグラウンドの電位が接続される。そして、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ６１０で一定期間待機させる。状態Ｓ６１０で一定期間待機した後、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ６２０に遷移させるとともに、状態レジスター４４２に、状態Ｓ６２０を示す情報を保持させる。状態Ｓ６２０においてレジスター制御回路４４０は、状態レジスター４４２に保持された情報に基づいて制御信号ＣＮＴ１をＬレベルとする。そして、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ６２０で一定期間待機させる。

状態Ｓ６２０で一定期間待機した後、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ４３０に遷移させるとともに、状態レジスター４４２に、状態Ｓ４３０を示す情報を保持させる。その後、駆動信号出力回路５１は、第１停止シーケンスと同様に、状態Ｓ４３０、スリープモードＭ１と動作状態が遷移する。以上のように、第３停止シーケンスＳ６００は、固定出力モードＭ３において、駆動信号生成回路５０１は動作を停止していることから、駆動信号生成回路５０１の動作を停止させる処理等を含まない点で、第１停止シーケンスＳ４００、及び第２停止シーケンスＳ５００と異なる。

第４停止シーケンスＳ７００は、異常検出回路４３０において、駆動信号出力回路５１、又は駆動回路５０にヒューズの溶断による電圧低下、シーケンスレジスター４４１、又は状態レジスター４４２を含む各種レジスターに保持される情報の異常等の軽微でない異常が生じたことが検出された場合に駆動信号出力回路５１の動作状態をスリープモードＭ１に遷移させるためのシーケンス制御である。具体的には、駆動モードＭ２において、レジスター制御回路４４０は、異常検出回路４３０から入力されるエラー信号ＮＥＳ，ＦＥＳに基づいて軽微でない異常が生じていると判定した場合、ＰＬＣは、第４停止シーケンスＳ７００を実行する。このとき、レジスター制御回路４４０は、Ｌレベルの制御信号ＣＮＴ４，ＣＮＴ５を出力する。これにより、制御回路１００に対して、駆動信号出力回路５１、又は駆動回路５０で異常が生じていることが通知される。

ここで、ヒューズ溶断の検出としては、電源電圧異常検出部４３３が電圧信号ＶＨＶの電圧値の低下を検出することで、レジスター制御回路４４０は、ヒューズ８０，８１の少なくとも一方が溶断したと判定する。そして、レジスター制御回路４４０は、ヒューズ８０，８１の少なくとも一方が溶断したと判定した場合に、駆動信号放電回路４５０にＬレベルの制御信号ＣＮＴ１を出力する。これにより、駆動信号放電回路４５０は、伝搬経路ｅに蓄えられた電荷を放出し、プリントヘッド２１に駆動信号ＣＯＭの供給が停止する。換言すれば、電源電圧異常検出部４３３が電圧信号ＶＨＶの電圧値の低下を検出した場合、駆動信号放電回路４５０は、伝搬経路ｅの電荷を放出する。

第４停止シーケンスＳ７００が実行されることで、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ７１０に遷移させるとともに、状態レジスター４４２に、状態Ｓ７１０を示すデータ信号を保持させる。

状態Ｓ７１０においてレジスター制御回路４４０は、状態レジスター４４２に保持された情報に基づいて制御信号ＣＮＴ１，ＣＮＴ２，ＣＮＴ３をすべてＬレベルとする。これにより駆動信号出力回路５１から出力される駆動信号ＣＯＭ、基準電圧信号ＶＢＳ、及び電圧信号ＶＨＶが伝搬される経路の電荷が放出されるとともに、プリントヘッド２１に対して、駆動信号ＣＯＭ、基準電圧信号ＶＢＳ、及び電圧信号ＶＨＶの生供給が停止する。そして、ＰＬＣは、駆動信号出力回路５１の動作状態を状態Ｓ７１０で一定期間待機させた後、スリープモードＭ１に遷移させる。

以上のように、異常検出回路４３０において、駆動信号出力回路５１にヒューズの溶断による電圧低下、シーケンスレジスター４４１、又は状態レジスター４４２を含む各種レジスターに保持される情報の異常等の軽微でない異常が生じたことが検出された場合、駆動信号ＣＯＭ、基準電圧信号ＶＢＳ、及び電圧信号ＶＨＶのプリントヘッド２１への供給を停止することで、当該異常が、液体吐出装置１の他の構成に波及するおそれを低減することが可能となる。

１．６ 作用効果
以上のように、本実施形態における駆動回路５０、及び液体吐出装置１では、帰還回路５７０は、電圧信号ＶＨＶが電圧信号ＶＨＶ２として伝搬する伝搬経路ｄと電気的に接続され、伝搬経路ｄは、駆動信号選択制御回路２００と電源電圧制御回路７０とを電気的に接続する。すなわち、電源電圧制御回路７０が、電圧信号ＶＨＶ１を遮断している場合、伝搬経路ｄには、電圧信号ＶＨＶ２が供給されない。そのため、駆動信号選択制御回路２００にも電圧信号ＶＨＶ２が供給されず、その結果、駆動信号選択制御回路２００にリーク電流が生じるおそれが低減され、圧電素子６０に意図しない電荷が蓄積されるおそれが低減される。したがって、圧電素子６０に意図しない変位が生じるおそれが低減される。

さらに、本実施形態における駆動回路５０、及び液体吐出装置１では、駆動信号放電回路４５０は、帰還回路５７０を介して、復調回路５６０から出力される駆動信号ＣＯＭが伝搬する伝搬経路ｅと電気的に接続されている。また、帰還回路５７０は、伝搬経路ｄと電気的に接続されている。したがって、電源電圧制御回路７０が、電圧信号ＶＨＶ１を遮断している場合、伝搬経路ｅには、帰還回路５７０を介して電圧信号ＶＨＶ２が供給されない。そのため、駆動信号放電回路４５０を介して伝搬経路ｅに蓄えられた電荷を放出することで、選択回路２３０にリーク電流が生じるおそれが低減される。その結果、選択回路２３０を介して圧電素子６０に意図しない電荷が蓄積されるおそれも低減される。したがって、圧電素子６０に意図しない変位が生じるおそれがさらに低減される。

２．第２実施形態
第２実施形態の液体吐出装置１及び駆動回路５０では、駆動回路５０が備える電源電圧供給制御回路５２において、電源電圧制御回路７０、及びヒューズ８０，８１の接続関係、及び電源電圧制御回路７０が突入電流低減回路７３を含まない点で、第１実施形態と異なる。なお、第２実施形態の液体吐出装置１及び駆動回路５０を説明するにあたり、第１実施形態の液体吐出装置１及び駆動回路５０と同様の構成については、同じ符号を付し、その説明を簡略、又は省略する。

図２１は、第２実施形態の駆動回路５０の構成を示すブロック図である。図２１に示すように駆動回路５０は、第１実施形態と同様に、電源電圧供給制御回路５２、駆動信号出力回路５１、第１電圧生成回路９０ａ、及び第２電圧生成回路９０ｂを備える。

第１電圧生成回路９０ａから出力された電圧信号ＶＨＶ１は、伝搬経路ｆで伝搬し電源電圧供給制御回路５２に入力される。

電源電圧供給制御回路５２は、電源電圧制御回路７０と、ヒューズ８０，８１とを有する。電源電圧供給制御回路５２に入力された電圧信号ＶＨＶ１は、伝搬経路ｆで伝搬し電源電圧供給制御回路５２が有するヒューズ８０に入力される。ヒューズ８０は、入力された電圧信号ＶＨＶ１を電圧信号ＶＨＶｃとして出力する。そして、電圧信号ＶＨＶｃは、伝搬経路ｇで伝搬し電源電圧制御回路７０に入力される。電源電圧制御回路７０は、入力される電圧信号ＶＨＶｃを電圧信号ＶＨＶｄとして出力するか否かを制御する。電源電圧制御回路７０から出力された電圧信号ＶＨＶｄは、伝搬経路ｈで伝搬しヒューズ８１に入力される。ヒューズ８１は、入力された電圧信号ＶＨＶｄを電圧信号ＶＨＶ２として出力する。電圧信号ＶＨＶ２は、伝搬経路ｉで伝搬し駆動回路５０から出力される。そして、駆動回路５０から出力された電圧信号ＶＨＶ２は、第１実施形態と同様に、プリントヘッド２１が有する駆動信号選択制御回路２００に入力される。すなわち、電源電圧制御回路７０は、駆動信号選択制御回路２００と電気的に接続され、駆動信号選択制御回路２００への電圧信号ＶＨＶの供給を制御する。なお、伝搬経路ｆ，ｇ，ｈ，ｉは、例えば駆動回路５０が実装される回路基板の配線パターンであってもよく、集積回路の内部の配線パターンであってもよく、集積回路の内部に設けられた配線パターンであってもよい。

また、電圧信号ＶＨＶｃは、伝搬経路ｇで分岐される。そして、分岐された一方の電圧信号ＶＨＶｃは、電源電圧制御回路７０に入力され、分岐された他方の電圧信号ＶＨＶｃは、駆動信号出力回路５１に入力される。駆動信号出力回路５１に入力された電圧信号ＶＨＶｃは、図１３に示す駆動信号出力回路５１の構成において、電圧信号ＶＨＶｂとして駆動信号生成回路５０１が有する増幅回路５５０に入力される。すなわち、第１電圧生成回路９０ａと電源電圧制御回路７０とが電気的に接続する配線である伝搬経路ｇと、増幅回路５５０とが電気的に接続されている。同様に、電圧信号ＶＨＶ２は、伝搬経路ｉで分岐される。そして、分岐された一方の電圧信号ＶＨＶ２は、プリントヘッド２１に入力され、分岐された他方の電圧信号ＶＨＶ２は、駆動信号出力回路５１に入力される。すなわ
ち、駆動信号出力回路５１には、電源電圧制御回路７０に入力される電圧信号ＶＨＶｃと、電源電圧制御回路７０から出力された電圧信号ＶＨＶｄがヒューズ８１を介した電圧信号ＶＨＶ２とが入力される。

ここで、図２１に示すように、駆動信号出力回路５１に電圧信号ＶＨＶｃが供給される伝搬経路ｇには、電圧の変動を低減するためのコンデンサー５５が接続されている。前述の通り、電圧信号ＶＨＶｃは、駆動信号出力回路５１が有する増幅回路５５０に入力される。そして、増幅回路５５０は、増幅制御信号Ｈｇｄ，Ｌｇｄに基づいて動作し、変調信号Ｍｓを電圧信号ＶＨＶｃに基づく電圧値に増幅することで増幅変調信号ＭＳａを生成する。復調回路５６０は、増幅変調信号ＭＳａを復調することで、駆動信号ＣＯＭを生成する。そのため、電圧信号ＶＨＶｃの電圧値に変動した場合、駆動信号ＣＯＭの波形に歪みが生じ、インクの吐出精度が悪化する。すなわち、コンデンサー５５が、駆動信号出力回路５１に入力される電圧信号ＶＨＶｃの電圧値の変動を低減することで、液体吐出装置１から吐出されるインクの吐出精度が悪化するおそれを低減することができる。

このような電圧値の変動を低減させるコンデンサー５５には、容量値の大きなコンデンサーが用いられる場合がある。第２実施形態にける駆動回路５０では、電源電圧制御回路７０に入力される電圧信号ＶＨＶｃが、駆動信号出力回路５１の増幅回路５５０に入力される。したがって、電源電圧制御回路７０に入力されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴの論理レベルに依らず、コンデンサー５５には、電圧信号ＶＨＶとしての電圧信号ＶＨＶｃが供給されている。換言すれば、電源電圧制御回路７０に入力されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴの論理レベルに依らず、コンデンサー５５には、十分な電荷が蓄えられている。そのため、電源電圧制御回路７０に入力されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴの論理レベルがＬレベルからＨレベルとなり、電源電圧制御回路７０が、電圧信号ＶＨＶｄの出力を開始した場合であっても、電圧信号ＶＨＶｄが伝搬する経路において、大電流の突入電流が生じるおそれは低減される。したがって、第２実施形態における駆動回路５０では、電源電圧制御回路７０において、突入電流低減回路７３を備える必要がない。

以上のように、第２実施形態における液体吐出装置１では、第２実施形態の液体吐出装置１及び駆動回路５０では、駆動回路５０が備える電源電圧供給制御回路５２において、及び電源電圧制御回路７０が突入電流低減回路７３を含まない場合であっても、第１実施形態と同様の作用効果が得られる。したがって、液体吐出装置１、及び駆動回路５０の小型化が可能となる。

以上、実施形態及び変形例について説明したが、本発明はこれらの実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、上記の実施形態を適宜組み合わせることも可能である。

本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

１…液体吐出装置、２…移動体、３…移動機構、４…搬送機構、２０…ヘッドユニット、２１…プリントヘッド、２４…キャリッジ、３１…キャリッジモーター、３２…キャリッジガイド軸、３３…タイミングベルト、３５…キャリッジモータードライバー、４０…プラテン、４１…搬送モーター、４２…搬送ローラー、４５…搬送モータードライバー、５
０…駆動回路、５１…駆動信号出力回路、５２…電源電圧供給制御回路、５５…コンデンサー、６０…圧電素子、７０…電源電圧制御回路、７１…電源電圧遮断回路、７２…電源電圧放電回路、７３…突入電流低減回路、８０，８１…ヒューズ、９０ａ…第１電圧生成回路、９０ｂ…第２電圧生成回路、９１…発振回路、１００…制御回路、１９０…ケーブル、２００…駆動信号選択制御回路、２１０…選択制御回路、２１２…シフトレジスター、２１４…ラッチ回路、２１６…デコーダー、２３０…選択回路、２３２…インバーター、２３４…トランスファーゲート、２３５，２３６…トランジスター、４００…内部電圧生成回路、４１０…発振回路、４２０…クロック選択回路、４３０…異常検出回路、４３１…発振異常検出部、４３２…動作異常検出部、４３３…電源電圧異常検出部、４４０…レジスター制御回路、４４１…シーケンスレジスター、４４２…状態レジスター、４４３…レジスター制御部、４５０…駆動信号放電回路、４５１…抵抗、４５２…トランジスター、４５３…インバーター、４６０…基準電圧信号出力回路、４６１…コンパレーター、４６２，４６３…トランジスター、４６４，４６５，４６６…抵抗、４６７…インバーター、４７０…ＶＨＶ制御信号出力回路、４７１…トランジスター、４８０…状態信号入出力回路、４８１…トランジスター、４８２…インバーター、４９０…エラー信号入出力回路、４９１…トランジスター、４９２…インバーター、５００…集積回路、５０１…駆動信号生成回路、５０２…増幅制御信号生成回路、５１０…ＤＡＣインターフェース、５２０…ＤＡＣ部、５３０…変調部、５４０…ゲート駆動部、５５０…増幅回路、５５１，５５２…トランジスター、５６０…復調回路、５６１…コイル、５６２…コンデンサー、５７０…帰還回路、５７１，５７２，５７６…抵抗、６００…吐出部、６０１…圧電体、６１１，６１２…電極、６２１…振動板、６３１…キャビティー、６３２…ノズルプレート、６４１…リザーバー、６５１…ノズル、６６１…供給口、７１１，７１２…トランジスター、７１３，７１４…抵抗、７１５…コンデンサー、７２１，７２２…トランジスター、７２３，７２４…抵抗、７２５…コンデンサー、７３１，７３２…トランジスター、７３３，７３４，７３５，７３６，７３７…抵抗、７３８…コンデンサー、７３９…定電圧ダイオード、Ｐ…媒体

Claims (5)

1. 駆動信号が供給される圧電素子と、前記圧電素子への前記駆動信号の供給を制御する駆動信号選択制御回路と、を含む圧電デバイスを駆動させる駆動回路であって、
   前記駆動信号を出力する駆動信号出力回路と、
   電源電圧信号を出力する電源電圧信号出力回路と、
   前記駆動信号選択制御回路への前記電源電圧信号の供給を制御する電源電圧制御回路と、
   を備え、
   前記駆動信号出力回路は、
   元駆動信号を変調し、変調信号を出力する変調回路と、
   前記変調信号を増幅し、増幅変調信号を出力する増幅回路と、
   前記増幅変調信号を復調し、前記駆動信号を出力する復調回路と、
   前記駆動信号を前記変調回路に帰還する帰還回路と、
   前記帰還回路と電気的に接続されている放電回路と、
   を有し、
   前記帰還回路は、前記電源電圧信号が伝搬する第１配線と電気的に接続され、
   前記第１配線は、前記駆動信号選択制御回路と前記電源電圧制御回路とを電気的に接続し、
   前記放電回路は、前記帰還回路を介して、前記復調回路から出力される前記駆動信号が伝搬する第２配線と電気的に接続されている、
   ことを特徴とする駆動回路。
2. 前記電源電圧信号が伝搬する前記第１配線の電圧値を検出する検出回路を備える、
   ことを特徴とする請求項１に記載の駆動回路。
3. 前記検出回路が前記電圧値の低下を検出した場合、前記放電回路は、前記第２配線の電荷を放出する、
   ことを特徴とする請求項２に記載の駆動回路。
4. 前記電源電圧信号出力回路と前記電源電圧制御回路とが電気的に接続する配線と、前記増幅回路とが電気的に接続されている、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の駆動回路。
5. 請求項１乃至４のいずれか１項に記載の駆動回路と、
   前記圧電デバイスを含むプリントヘッドと、
   を備える、
   ことを特徴とする液体吐出装置。
   

Images