JP6369057B2 - 半導体装置、液体吐出ヘッド、及び液体吐出装置 - Google Patents

Description

本発明は、半導体装置、液体吐出ヘッド、及び液体吐出装置に関する。

半導体装置として、液体吐出装置（例えばプリンター）のヘッド制御用に設けられたものが知られている。プリンターのヘッドには、ノズル毎に駆動素子（例えばピエゾ素子）が設けられており、ヘッド制御用の半導体装置は、これらの各ピエゾ素子への駆動信号の印加を制御している。より具体的には、半導体装置に設けられた印字用スイッチにより駆動信号のパルスを選択して、ピエゾ素子に駆動信号を印加している。

また、従来、駆動信号印加後の残留振動信号を検出することにより、ノズルの状態（不良ノズルなど）を検出するものが提案されている（例えば特許文献１参照）。この残留振動を検出するための検出用スイッチは、ピエゾ素子から見て印字用スイッチとは反対側に設けられている。なお、このような印字用スイッチ及び検出用スイッチは、それぞれ、印字用トランジスタ（吐出用トランジスタに相当）及び検出用トランジスタを備えて構成されている。

特開２０１３−２３３７０４公報

上述したように、ピエゾ素子から見て印字用スイッチとは反対側に検出用スイッチを設けた場合、検出用スイッチを設ける半導体装置は、印字用スイッチが設けられた半導体装置とは別になる。これに対し、ピエゾ素子から見て印字用スイッチと同じ側に検出用スイッチを設けると、印字用スイッチと検出用スイッチとを同じ半導体装置に設けることが可能になる。

その一方、印字用スイッチは、印字用スイッチを構成する印字用トランジスタの抵抗が大きいと、ピエゾ素子の充放電に時間がかかり、印字速度が低下する。また、印字用トランジスタの抵抗が大きいと、ピエゾ素子を充放電する際の発熱が問題になる。このため、印字用トランジスタの抵抗を低くする必要がある。すなわち、印字用トランジスタのサイズが大きくなる。印字用トランジスタは、前述の必要性より低抵抗を図る為、外部からの静電気印可によるダメージ軽減に有効な保護抵抗を付加することができないが、トランジスタサイズが大きいことを利用し、大きな面積で静電気を分散して受けることにより、ダメージの低減を図っていた。

印字用トランジスタのサイズが大きいため、検出用スイッチを印字用スイッチと同じ半導体装置に設ける場合、検出用スイッチのレイアウトやサイズが問題になる。具体的には、検出スイッチを構成する検出用トランジスタは電流を流す必要がないため、レイアウト面積縮小のためには、小さなトランジスタサイズで構成することが望ましい。しかし、検出用トランジスタのサイズを小さくすると、静電気印加によって検出用トランジスタが破壊することが懸念される。

そこで、本発明は、残留振動検出を行うスイッチを、印字用スイッチと同じ半導体装置に設けるにあたり、効率的なレイアウトを可能にし、面積の増大を抑制すると共に静電気印加に対する耐性を確保することを目的とする。

上記目的を達成するための主たる発明は、液体を吐出する複数のノズルにそれぞれ対応して設けられ、駆動信号の印加によって各ノズルから液体を吐出させる複数の駆動素子を制御する半導体装置であって、前記駆動素子の残留振動信号を検出する検出回路と、複数の前記駆動素子の各々に対応して設けられた出力端子と、複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記駆動素子への前記駆動信号の印加を制御する吐出用トランジスタと、複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記検出回路への前記残留振動信号の印加を制御する検出用トランジスタと、を備え、前記検出用トランジスタは、前記吐出用トランジスタよりもサイズが小さく、前記検出用トランジスタと前記出力端子との間に、前記吐出用トランジスタを配置したことを特徴とする半導体装置である。

本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。

プリンター１の構成のブロック図である。 プリンター１の斜視図である。 ヘッド４１を下から見た図である。 図４は、ヘッド４１の分解斜視図である。 図５は、ヘッド４１の内部構成を説明するための概略断面図である。 ヘッド制御部ＨＣのブロック図である。 各種信号の説明図である。 残留振動検出部６０のブロック図である。 図８の回路図である。 図１０は、ヘッド制御部ＨＣ及びフレキシブルプリント基板（ＦＰＣ）の配線パターンの説明図である。 図１１Ａは出力端子Ｔの周辺の回路図であり、図１１Ｂは出力端子Ｔの周辺のレイアウト図である。また、図１１Ｃは、スイッチ（印字用スイッチ４６Ａ，４６Ｂ）の構造を示す断面図である。 第１実施形態の改良例のレイアウト図である。 図１３Ａは第２実施形態の出力端子Ｔの周辺の回路図であり、図１３Ｂは第２実施形態の出力端子Ｔの周辺のレイアウト図である。 第２実施形態の改良例のレイアウト図である。 参考例のレイアウト図である。

本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。

液体を吐出する複数のノズルにそれぞれ対応して設けられ、駆動信号の印加によって各ノズルから液体を吐出させる複数の駆動素子を制御する半導体装置であって、前記駆動素子の残留振動信号を検出する検出回路と、複数の前記駆動素子の各々に対応して設けられた出力端子と、複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記駆動素子への前記駆動信号の印加を制御する吐出用トランジスタと、複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記検出回路への前記残留振動信号の印加を制御する検出用トランジスタと、を備え、前記検出用トランジスタは、前記吐出用トランジスタよりもサイズが小さく、前記検出用トランジスタと前記出力端子との間に、前記吐出用トランジスタを配置したことを特徴とする半導体装置が明らかとなる。
このような半導体装置によれば、吐出用トランジスタと検出用トランジスタを効率的にレイアウトすることが可能になり、また検出用トランジスタのサイズを吐出用トランジスタより小さくしているのでレイアウト面積の増大を抑制することができる。また、サイズの大きい印字用トランジスタが静電気による負荷を受け、検出用トランジスタへの電流を緩和させることができる。よって、静電気印加に対する耐性を確保することができる。

かかる半導体装置であって、複数の前記出力端子は所定方向に沿って配置されており、前記出力端子に対応する前記吐出用トランジスタと前記検出用トランジスタは、前記所定方向と交差する方向に並んで配置されており、前記所定方向と交差する方向における前記吐出用トランジスタの長さは、前記検出用トランジスタよりも長いことが望ましい。
このような半導体装置によれば、検出用トランジスタと出力端子との距離を離すことができ、レイアウトに有利である。

かかる半導体装置であって、前記吐出用トランジスタ及び前記検出用トランジスタは、それぞれ、Ｎ型トランジスタとＰ型トランジスタとによるトランスファーゲートで構成されており、前記吐出用トランジスタ及び前記検出用トランジスタのそれぞれのＮ型トランジスタ及びＰ型トランジスタの少なくとも一方は、共通のウェルに形成されていることが望ましい。
このような半導体装置によれば、レイアウト面積の縮小を図ることができる。

かかる半導体装置であって、前記吐出用トランジスタ及び前記検出用トランジスタは、それぞれ、Ｎ型トランジスタとＰ型トランジスタとによるトランスファーゲートで構成されており、前記検出用トランジスタを構成するＮ型トランジスタ及びＰ型トランジスタと前記出力端子との間に、前記吐出用トランジスタを構成するＮ型トランジスタ及びＰ型トランジスタの両方を配置したことが望ましい。
このような半導体装置によれば、さらに静電気印加に対する耐性を確保することができる。

かかる半導体装置であって、前記検出用トランジスタと、当該検出用トランジスタと対応する前記出力端子との間に抵抗を設けることが望ましい。
このような半導体装置によれば、出力端子からの静電気に対する保護を行うことができる。

また、液体を吐出する複数のノズルにそれぞれ対応して設けられた複数の駆動素子に、駆動信号を印加して各ノズルから液体を吐出させる液体吐出ヘッドであって、前記駆動素子の残留振動信号を検出する検出回路と、複数の前記駆動素子の各々に対応して設けられた出力端子と、複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記駆動素子への前記駆動信号の印加を制御する吐出用トランジスタと、複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記検出回路への前記残留振動信号の印加を制御する検出用トランジスタと、を有して、各ノズルにおける前記液体吐出動作を行う前記複数の駆動素子を制御する半導体装置を備え、前記検出用トランジスタは、前記吐出用トランジスタよりもサイズが小さく、前記検出用トランジスタと前記出力端子との間に、前記吐出用トランジスタを配置したことを特徴とする液体吐出ヘッドが明らかとなる。

また、液体を吐出する複数のノズルにそれぞれ対応して設けられた複数の駆動素子に、駆動信号を印加して各ノズルから液体を吐出させる液体吐出装置であって、前記駆動素子の残留振動信号を検出する検出回路と、複数の前記駆動素子の各々に対応して設けられた出力端子と、複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記駆動素子への前記駆動信号の印加を制御する吐出用トランジスタと、複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記検出回路への前記残留振動信号の印加を制御する検出用トランジスタと、を有して、各ノズルにおける前記液体吐出動作を行う前記複数の駆動素子を制御する半導体装置を備え、前記検出用トランジスタは、前記吐出用トランジスタよりもサイズが小さく、前記検出用トランジスタと前記出力端子との間に、前記吐出用トランジスタを配置したことを特徴とする液体吐出装置が明らかとなる。

以下の実施形態では、液体吐出装置としてインクジェットプリンター（プリンター１とする）に本発明の半導体装置を適用した場合を例に挙げて説明する。

＝＝＝第１実施形態＝＝＝
＜プリンターの基本構成＞
まず、本実施形態の半導体装置（半導体チップＩＣ：後述するヘッド制御部ＨＣ）を備えたプリンター１の構成について説明する。

図１は、プリンター１の構成のブロック図である。図２は、プリンター１の斜視図である。

プリンター１は、コントローラー１０と、搬送ユニット２０と、キャリッジユニット３０と、ヘッドユニット４０と、センサー群５０とを有する。印刷制御装置であるコンピューター１１０から印刷データを受信したプリンター１は、コントローラー１０によって各ユニットを制御する。

コントローラー１０は、プリンター１の制御を行うための制御装置である。コントローラー１０は、メモリー１１に格納されているプログラムに従って、各ユニットを制御する。また、コントローラー１０は、コンピューター１１０から受信した印刷データに基づいて、各ユニットを制御し、媒体Ｓに画像を印刷する。コントローラー１０には、センサー群５０が検出した各種の検出信号が入力している。

コントローラー１０は、駆動信号生成回路１２を備えている。駆動信号生成回路１２は、ピエゾ素子（後述）を駆動するための駆動信号（第１駆動信号ＣＯＭ#Ａ、第２駆動信号ＣＯＭ#Ｂ）を生成する駆動信号生成回路１２を備えている。駆動信号生成回路１２の生成する駆動信号やピエゾ素子の駆動については、後述する。

搬送ユニット２０は、媒体Ｓ（例えば、紙、フィルムなど）を搬送方向に搬送させるための機構である。搬送方向は、キャリッジ３１の移動方向と交差する方向である。

キャリッジユニット３０は、キャリッジ３１を移動方向に移動させるための機構である。キャリッジ３１は、移動方向に沿って往復移動可能である。キャリッジ３１には、ヘッドユニット４０のヘッド４１が設けられている。

ヘッドユニット４０は、媒体Ｓにインクを吐出するためのものである。ヘッドユニット４０は、ヘッド４１と、ヘッド４１を制御するためのヘッド制御部ＨＣとを備えている。ヘッドユニット４０には、コントローラー１０からケーブルＣＢＬを介して、ヘッド４１を制御するために必要な各種信号が送られている。

図３は、ヘッド４１を下から見た図である。ヘッド４１は、６色（ブラックＫ、イエローＹ、濃マゼンタＤＭ、淡マゼンタＬＭ、濃シアンＤＣ、淡シアンＬＣ）のノズル列を備えている。６個のノズル列は、キャリッジ３１の移動方向に沿って並んでいる。各ノズル列は、インクを吐出するための吐出口であるノズルを８００個備えている。８００個のノズルは、搬送方向に沿って１／３００インチの間隔（３００ｄｐｉ）で並んでいる。

図４は、ヘッド４１の分解斜視図である。図５は、ヘッド４１の内部構成を説明するための概略断面図である。ヘッド４１は、フレキシブルプリント基板ＦＰＣと、半導体装置（半導体チップＩＣ）であるヘッド制御部ＨＣとを有する。

ヘッド４１は、流路形成基板１００と、ノズルプレート２００と、保護基板３００と、コンプライアンス基板４００とを備えている。流路形成基板１００とノズルプレート２００と保護基板３００とは、流路形成基板１００をノズルプレート２００と保護基板３００とで挟むように積み重ねられ、保護基板３００上には、コンプライアンス基板４００が設けられている。さらに、コンプライアンス基板４００上には、保持部材であるケースヘッド６００が設けられ、その上にホルダー部材７００、中継基板８００が設けられている。

流路形成基板１００には、隔壁によって区画された複数の圧力発生室１２０が、その幅方向に並設された列として２列設けられている。ここで圧力発生室１２０は対をなして設けられている。
また、各列の圧力発生室１２０の長手方向外側の領域には連通部１３０が形成され、連通部１３０と各圧力発生室１２０とが、圧力発生室１２０毎に設けられたインク供給路１４０および連通路１５０を介して連通されている。連通部１３０は、保護基板３００のリザーバー部３１０と連通して圧力発生室１２０の列毎に共通のインク室となるマニホールド９００の一部を構成する。インク供給路１４０は、圧力発生室１２０よりも狭い幅で形成されており、連通部１３０から圧力発生室１２０に流入するインクの流路抵抗を一定に保持している。
一方、このような流路形成基板１００の開口面とは反対側には、弾性膜１７０が形成され、この弾性膜１７０上には、絶縁体膜１８０が形成されている。さらに、この絶縁体膜１８０上には、白金（Ｐｔ）などの金属やルテニウム酸ストロンチウム（ＳｒＲｕＯ）などの金属酸化物からなる下電極４７ａと、ペロブスカイト構造の圧電体層４７ｂと、Ａｕ、Ｉｒなどの金属からなる上電極４７ｃとが形成され、圧力発生素子としてのピエゾ素子４７を構成している。ここで、ピエゾ素子４７は、下電極４７ａ、圧電体層４７ｂおよび上電極４７ｃを含む部分をいう。ピエゾ素子４７は、圧力発生室１２０に対応して対をなしている。

フレキシブルプリント基板ＦＰＣは、第１の端部５１１と、第１の端部５１１の反対に位置する第２の端部５１２とを備えている。フレキシブルプリント基板ＦＰＣの第１の端部５１１は保護基板３００に差し込まれ、第２の端部２１２は中継基板８００と接続されている。なお、第１の端部５１１は対向するピエゾ素子４７に向けて配置されている。
フレキシブルプリント基板ＦＰＣは、可撓性のある基板であり、第１の端部５１１は、内角θが鈍角になるように略Ｌ字型に曲げられている。略Ｌ字の内角θは９５°以上で１１０°未満が好ましい。フレキシブルプリント基板ＦＰＣの第１の端部５１１側の配線５２０は、リード電極５３０を介して、ピエゾ素子４７の上電極４７ｃと電気的に接続されている。なお、第１の端部５１１の配線５２０とリード電極５３０は、図示しないＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄａｃｔｉｖｅ Ｆｉｌｍ）接着剤を用いて圧力を加えて接合されている。
フレキシブルプリント基板ＦＰＣの第２の端部５１２は、ホルダー部材７００のスリットおよび中継基板８００のスリットに通されている。そして、第２の端部５１２の配線５２０は中継基板８００の端子８１０に接合されている。
また、フレキシブルプリント基板ＦＰＣにはヘッド制御部ＨＣが実装されており、このヘッド制御部ＨＣによって各ピエゾ素子４７は駆動することになる。

ケースヘッド６００には、インクカートリッジ等のインク貯留手段からのインクをマニホールド９００に供給するインク導入路（不図示）が設けられている。
このようなヘッド４１では、インクカートリッジからインクを取り込み、マニホールド９００からノズル開口２１０に至るまでの内部をインクで満たした後、ヘッド制御部ＨＣからの信号に従い、圧力発生室１２０に対応するそれぞれの下電極４７ａと上電極４７ｃとの間に電圧が印加される。この電圧の印加によって、弾性膜１７０および圧電体層４７ｂがたわみ変形し、各圧力発生室１２０内の圧力が高まりノズル開口２１０からインク滴が吐出する。

図６は、ヘッド制御部ＨＣのブロック図である。ヘッド制御部ＨＣには、コントローラー１０からケーブルＣＢＬを介して、クロックＣＬＫ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、及び駆動信号ＣＯＭが入力される。また、画素データＳＩと設定データＳＰとから構成される設定信号ＴＤも、コントローラー１０からケーブルＣＢＬを介してヘッド制御部ＨＣへ入力される。
なお、ヘッド制御部ＨＣは、各色のノズル群（図３参照）に対して、それぞれ設けられている。各色のノズル群に対するヘッド制御部ＨＣはどれも共通の構成である。

ヘッド制御部ＨＣは、シフトレジスタ４２（第１シフトレジスタ４２Ａ及び第２シフトレジスタ４２Ｂ）と、ラッチ回路４３（第１ラッチ回路４３Ａ及び第２ラッチ回路４３Ｂ）と、信号選択部４４と、レベルシフト回路４５と、スイッチ４６（印字用スイッチ４６Ａ、印字用スイッチ４６Ｂ、及び、検出用スイッチ４６Ｃ）と、制御ロジック４８と、残留振動検出部６０とを備えている。制御ロジック４８と残留振動検出部６０を除いた各部（すなわち、シフトレジスタ４２、ラッチ回路４３、信号選択部４４、レベルシフト回路４５、及びスイッチ４６）は、それぞれピエゾ素子４７毎（ノズル毎）に設けられる。制御ロジック４８は、設定データＳＰを記憶するためのシフトレジスタ群４８２と、設定データＳＰに基づいて選択信号ｑ０〜ｑ３を生成する選択信号生成部４８４とを有している。

クロックＣＬＫに同期して設定信号ＴＤがヘッド制御部ＨＣに入力されると、設定信号に含まれる画素データＳＩが第１シフトレジスタ４２Ａ及び第２シフトレジスタ４２Ｂにそれぞれセットされ、設定データＳＰが制御ロジック４８のシフトレジスタ群４８２にセットされる。なお、各ノズルに対して２ビットの画素データが割り当てられており、各ノズルにそれぞれ対応する２ビットの画素データの下位ビットは第１シフトレジスタ４２Ａにセットされ、２ビットの画素データの上位ビットは第２シフトレジスタ４２Ｂにセットされる。

そして、ラッチ信号ＬＡＴのパルス（図７参照）に応じて、２ビットの画素データが第１ラッチ回路４３Ａ及び第２ラッチ回路４３Ｂにラッチされ、設定データＳＰが選択信号生成部４４にラッチされる。なお、各ノズルにそれぞれ対応する２ビットの画素データの下位ビットは第１ラッチ回路４３Ａにラッチされ、２ビットの画素データの上位ビットは第２ラッチ回路４３Ｂにラッチされる。

図７は、各種信号の説明図である。
２つの駆動信号ＣＯＭ（第１駆動信号ＣＯＭ#Ａ、第２駆動信号ＣＯＭ#Ｂ）は、駆動信号生成回路１２からヘッド制御部ＨＣに入力される信号である。駆動信号ＣＯＭは、繰返し周期Ｔ毎に繰り返し生成される。この繰返し周期Ｔは、キャリッジ３１が１画素分の距離を移動するのに要する期間である。キャリッジ３１が所定距離移動する毎に、同じ波形の駆動信号ＣＯＭが駆動信号生成回路１２から繰り返し生成される。

ここでは、繰返し周期Ｔを、５つの区間Ｔ１１〜Ｔ１５に分けることができる。駆動信号ＣＯＭは、繰返し周期Ｔ毎に複数の駆動パルスを有する。第１駆動信号ＣＯＭ#Ａは、第１区間Ｔ１１の駆動パルスＰＡ１と、第２区間Ｔ１２の駆動パルスＰＡ２と、第３区間Ｔ１３〜第５区間Ｔ１５の駆動パルスＰＡ３とを有する。第２駆動信号ＣＯＭ#Ｂは、第１区間Ｔ１１及び第２区間Ｔ１２の駆動パルスＰＢ１と、第３区間Ｔ１３の駆動パルスＰＢ２と、第４区間Ｔ１４の駆動パルスＰＢ３と、第５区間Ｔ１５の駆動パルスＰＢ４とを有する。各駆動パルスの波形は、ピエゾ素子に行わせる動作に基づいて定められている。

ラッチ信号ＬＡＴは、繰返し周期Ｔの開始タイミングを示す信号である。チェンジ信号ＣＨ（第１チェンジ信号ＣＨ#Ａ、第２チェンジ信号ＣＨ#Ｂ）は、駆動信号ＣＯＭに含まれる駆動パルスの区間を示す信号である。

選択信号ｑ０〜ｑ３は、選択信号生成部４４（図６参照）から出力される信号である。各選択信号は、一対の信号（第１選択信号ｑ#Ａ、第２選択信号ｑ#Ｂ）から構成されており、図７には、それぞれの信号に添字としてＡ又はＢを付している。選択信号ｑ０〜ｑ３は、選択信号生成部４４にラッチされた設定データＳＰに基づいて、繰返し周期Ｔの５つの区間Ｔ１１〜Ｔ１５でＨレベル又はＬレベルを示す２値信号である。

選択信号ｑ０〜ｑ３は、信号選択部４４（図６参照）に入力される。信号選択部４４は、第１ラッチ回路４３Ａ及び第２ラッチ回路４３Ｂにラッチされた２ビットの画素データに応じて、選択信号ｑ０〜ｑ３からいずれかの選択信号ｑを選択する。画素データが［００］の場合には選択信号ｑ０（ｑ０#Ａ，ｑ０#Ｂ）が選択され、画素データが［０１］の場合には選択信号ｑ１が選択され、画素データが［１０］の場合には選択信号ｑ２が選択され、画素データが［１１］の場合には選択信号ｑ３が選択される。選択された選択信号は、スイッチ信号ＳＷとして信号選択部４４から出力される。

図６に示すように、各ピエゾ素子４７にはそれぞれ２つの印字用のスイッチ４６（印字用スイッチ４６Ａ及び印字用スイッチ４６Ｂ）が設けられており、印字用スイッチ４６Ａには第１駆動信号ＣＯＭ#Ａが入力され、印字用スイッチ４６Ｂには第２駆動信号ＣＯＭ#Ｂが入力される。信号選択部４４は、選択信号を構成する一対の信号に従って２つのスイッチ信号ＳＷ（第１スイッチ信号ＳＷ#Ａ及び第２スイッチ信号ＳＷ#Ｂ）を出力し、第１スイッチ信号ＳＷ#Ａは印字用スイッチ４６Ａに入力され、第２スイッチ信号ＳＷ#Ｂは印字用スイッチ４６Ｂに入力される。

スイッチ信号がＨレベルのとき、スイッチ４６はＯＮ状態になり、駆動信号ＣＯＭがピエゾ素子４７へ印加される。スイッチ信号ＳＷがＬレベルのとき、スイッチ４６はＯＦＦ状態になり、駆動信号ＣＯＭはピエゾ素子４７へ印加されない。

この結果、画素データが［００］の場合、第２駆動信号ＣＯＭ#Ｂの第１区間Ｔ１１及び第２区間Ｔ１２の駆動パルスＰＢ１がピエゾ素子４７に印加される。ピエゾ素子４７が駆動パルスＰＢ１に応じて駆動すると、インクが吐出されない程度の圧力変動がインクに生じて、インクメニスカス（ノズル部分で露出しているインクの自由表面）が微振動する。この場合、媒体Ｓにはドットは形成されない。

画素データが［０１］の場合、第１駆動信号ＣＯＭ#Ａの第２区間Ｔ１２の駆動パルスＰＡ２がピエゾ素子４７に印加される。ピエゾ素子４７が駆動パルスＰＡ２に応じて駆動すると、小程度の量（ここでは６ｎｇ）のインクが吐出され、媒体Ｓに小ドットが形成される。

画素データが［１０］の場合、第１駆動信号ＣＯＭ#Ａの第２区間Ｔ１２の駆動パルスＰＡ２と、第２駆動信号ＣＯＭ#Ｂの第３区間Ｔ１３の駆動パルスＰＢ２とがピエゾ素子４７に印加される。ピエゾ素子４７が駆動パルスＰＡ２及び駆動パルスＰＢ２に応じて駆動すると、中程度の量（ここでは１２ｎｇ）のインクが吐出され、媒体Ｓに中ドットが形成される。

画素データが［１１］の場合、第１駆動信号ＣＯＭ#Ａの第１区間Ｔ１１の駆動パルスＰＡ１及び第２区間Ｔ１２の駆動パルスＰＡ２と、第２駆動信号ＣＯＭ#Ｂの第４区間Ｔ１４の駆動パルスＰＢ３及び第５区間Ｔ１５の駆動パルスＰＢ４とがピエゾ素子４７に印加される。これにより、最大吐出量（ここでは２４ｎｇ）のインクが吐出され、媒体Ｓに大ドット（最も大きいドット）が形成される。

残留振動検出部６０（検出回路に相当）は、駆動信号印加後のピエゾ素子４７の残留振動信号を検出することにより、ノズルの状態（不良ノズルなど）を検出する。残留振動検出部６０の構成については後述する。残留振動検出部６０と各ピエゾ素子４７の間には検出用スイッチ４６Ｃが設けられている。この検出用スイッチ４６Ｃは、制御ロジック４８から出力される検出スイッチ信号ＳＷ#Ｃによってオン・オフが制御されている。

レベルシフト回路４５は、第１スイッチ信号ＳＷ#Ａ、第２スイッチ信号ＳＷ#Ｂ、及び検出スイッチ信号ＳＷ#Ｃの供給ラインにそれぞれ設けられている。このレベルシフト回路４５は、低電圧系（例えば３Ｖ）から高電圧系（例えば４２Ｖ）に信号のレベルを変換するものである。

＜残留振動検出部６０について＞
図８は残留振動検出部６０のブロック図であり、図９は図８の回路図である。

残留振動検出部６０は、ＣＯＭセレクタ６１、バイアス抵抗Ｒ１、ハイパスフィルター（ＨＰＦ）６２Ａ、６２Ｂ、スイッチ６３Ａ、６３Ｂ、差動アンプ（ＡＭＰ）６４、ローパスフィルター（ＬＰＦ）６５、トリミングアンプ６６、バッファアンプ６７、及び、出力スイッチ６８を備えている。

なお、図８に示すヘッドドライバには、図９の印字用スイッチ４６Ａ、４６Ｂが含まれ、残留検出用セレクタには検出用スイッチ４６Ｃが含まれる。また、図８のプリンタヘッド（アクチュエータ）には、図９のピエゾ素子４７が含まれる。この印字用スイッチ４６Ａ、印字用スイッチ４６Ｂ、検出用スイッチ４６Ｃ、及び、ピエゾ素子４７は、それぞれヘッド４１の各ノズルと対応して（本実施形態では８００個）設けられている。また、ピエゾ素子４７を除いた部分はヘッド制御部ＨＣに設けられており、ヘッド制御部ＨＣから各ピエゾ素子４７への出力端子Ｔも各ノズルと対応して設けられている。図９では一つのノズルに対応する部分の構成を示している。

図９に示すように、１つのピエゾ素子４７に対して３つのスイッチが出力端子Ｔを介して並列に設けられている。

印字用スイッチ４６Ａは、出力端子Ｔを介して、ピエゾ素子４７への第１駆動信号ＣＯＭ#Ａの印加を制御する。なお、印字用スイッチ４６Ａは第１スイッチ信号ＳＷ#Ａによってオン・オフが制御される。

印字用スイッチ４６Ｂは、出力端子Ｔを介して、ピエゾ素子４７への第２駆動信号ＣＯＭ#Ｂの印加を制御する。なお、印字用スイッチ４６Ｂは第２スイッチ信号ＳＷ#Ｂによってオン・オフが制御される。

検出用スイッチ４６Ｃは、出力端子Ｔを介して、残留振動検出部６０（より具体的には、残留振動検出部６０の第２ラインＬ２）への残留振動信号の印加を制御する。

これらの各スイッチ（印字用スイッチ４６Ａ、印字用スイッチ４６Ｂ、検出用スイッチ４６Ｃ）は、後述するように、Ｐ型トランジスタとＮ型トランジスタとによるトランスファーゲート（トランスミッションゲートともいう）で構成されている。また、後述する他のスイッチもトランスファーゲートで構成されている。ただし、各スイッチの構成はトランスファーゲートには限られず、他の構成であってもよい。例えば、何れか一方のチャンネルのトランジスタで構成してもよい。

ＣＯＭセレクタ６１は、スイッチ６１Ａ、スイッチ６１Ｂを有している。
スイッチ６１Ａは、第１駆動信号ＣＯＭ#Ａの供給ラインと、残留振動検出部６０の第１ラインＬ１の間に設けられている。
スイッチ６１Ｂは、第２駆動信号ＣＯＭ#Ｂの供給ラインと、第１ラインＬ１の間に設けられている。

バイアス抵抗Ｒ１は、第２ラインＬ２（ノードＮ２）と、第１ラインＬ１（ノードＮ１）との間に設けられている。

ハイパスフィルター６２は、第１ラインＬ１に設けられた第１ハイパスフィルター６２Ａと、第２ラインＬ２に設けられた第２ハイパスフィルター６２Ｂを有している。各ハイパスフィルターはそれぞれコンデンサーと抵抗を有して構成されている。

そしてハイパスフィルター６２は、検出用スイッチ４６Ｃが接続される第２ラインＬ２の信号と、駆動信号（第１駆動信号ＣＯＭ#Ａ、第２駆動信号ＣＯＭ#Ｂ）が供給される第１ラインＬ１の信号とを差動形式の入力信号とし、第１ハイパスフィルター６２Ａ及び第２ハイパスフィルター６２Ｂにて、それぞれ低域周波数成分を減衰させた信号を差動アンプ６４に出力する。このように低域の周波数成分を減衰させることにより、残留振動の検出精度を向上させることができる。また、ハイパスフィルター６２（第１ハイパスフィルター６２Ａ、第２パイパスフィルター６２Ｂは、それぞれ、コンデンサーによって第１ラインＬ１、第２ラインＬ２の信号の直流成分をカットする。

スイッチ６３Ａは、第１ハイパスフィルター６２Ａの抵抗と並列に設けられている、またスイッチ６３Ｂは、第２ハイパスフィルター６２Ｂの抵抗と並列に設けられている。また、スイッチ６３Ａとスイッチ６３Ｂは同じタイミングでオン・オフが切り替わる。

差動アンプ６４は、３個のオペアンプを用いて構成されたインスツルメンテーションアンプであり、高い同相除去比を有する。これにより、第１ラインＬ１と、第２ラインＬ２に同相ノイズが混入しても当該同相ノイズを抑圧することができる。

ローパスフィルター６５は、差動アンプ６４の出力の高域周波成分を減衰させる。この例のローパスフィルター６５は、オペアンプを用いた多重帰還型であるが、残留振動の周波数帯域よりも高域周波成分を減衰させることができればどのような形式でもよい。これによりノイズ成分を除去することができる。

トリミングアンプ６６は、ローパスフィルター６５の出力のゲイン調整を行う。

バッファアンプ６７は、インピーダンス変換をしてローインピーダンスの信号を出力する。この例のバッファアンプ６７は、オペアンプを用いたボルテージフォロアで構成されている。

出力スイッチ６８は、バッファアンプ６７からの信号の出力のオン・オフを切り替えるものである。例えば、ヘッド４１のノズル列ごとに設けられた残留振動検出部６０の出力を切り替える。

ノズルの状態を検出する場合、まずピエゾ素子４７に駆動信号を印加し、その後に残留振動を検出する。ピエゾ素子４７に第１駆動信号ＣＯＭを印加するときには、印字用スイッチ４６Ａをオン、印字用スイッチ４６Ｂ、検出用スイッチ４６Ｃをオフにする。また、このときスイッチ６１Ａ、６１Ｂはオフ、スイッチ６３Ａ、６３Ｂはオンにする。

そして、第１駆動信号ＣＯＭ#Ａのパルス（例えば、実際にインクを吐出しない検出用パルス）がピエゾ素子４７に印加された後、残留振動を検出するときには、検出用スイッチ４６Ｃをオンにし、印字用スイッチ４６Ａをオフにする。さらに、スイッチ６１Ａをオン、スイッチ６３Ａ、６３Ｂをオフにする。

これにより、第１駆動信号ＣＯＭ#Ａを印加した後のピエゾ素子４７に発生する起電力信号（残留振動信号）が、検出用スイッチ４６Ｃ→第２ラインＬ２→第２ハイパスフィルター６２Ｂの経路で伝送される。この際、印字用スイッチ４６Ａはオフ、スイッチ６１Ａはオンなので、第１ラインＬ１には第１駆動信号ＣＯＭ#Ａが供給され、ノードＮ２の電位はバイアス抵抗Ｒ１によって第１駆動信号ＣＯＭ#Ａの所定電位にバイアスされる。第１ラインＬ１、第２ラインＬ２の信号は、それぞれ第１ハイパスフィルター６２Ａ、第２ハイパスフィルター６２Ｂを通り差動アンプ６４に入力される。

そして、差動アンプ６４で、この２つの入力信号から同相ノイズが抑制されたシングルエンド形式の信号が出力される。さらに、その信号は、ローパスフィルター６５において高周波成分が減衰され、トリミングアンプ６６でゲイン調整され、バッファアンプにおいて、インピーダンスが変換された後、出力スイッチ６８を介して、例えばコントローラー１０に設けられた異常判定部（不図示）に出力される。そして、異常判定部にて、残留振動検出部６０で検出された信号の周波数、振幅、位相などに基づいて、ノズルの状態が判定される。なお、この異常判定部を残留振動検出部６０に設けてもよい。

このように残留振動検出部６０は、駆動信号を印加した後のピエゾ素子４７に発生する残留振動信号に基づいて、ノズルの状態を検出している。

図９（及び図６）に示すように、本実施形態ではピエゾ素子４７から見て印字用スイッチ４６Ａ、４６Ｂと同じ側に検出用スイッチ４６Ｃを設けている（ピエゾ素子４７から見て同じ側に印字用スイッチ４６Ａ、４６Ｂと検出用スイッチ４６Ｃを並列に配置している）。また本実施形態では、印字用スイッチ４６Ａ、４６Ｂと検出用スイッチ４６Ｃを同じ半導体チップ（ヘッド制御部ＨＣ）に設けている。

もし仮に、ピエゾ素子４７のＧＮＤ（ＶＳＳ）側の電極の残留振動を検出するようにした場合、ピエゾ素子４７の駆動信号の印加側の電極と反対側の電極に検出用スイッチ４６Ｃを設けることになる。言い換えると、検出用スイッチ４６Ｃは、ピエゾ素子４７から見て印字用スイッチ４６Ａ、４６Ｂとは反対側に設けられることになる。このため、検出用スイッチ４６Ｃを設ける半導体チップは、印字用スイッチ４６Ａ、４６Ｂが設けられた半導体チップ（ヘッド制御部ＨＣ）とは別になってしまう。これに対し、本実施形態では、ピエゾ素子４７から見て印刷用スイッチと同じ側に検出用スイッチ４６Ｃを設けているので、検出用スイッチ４６Ｃを印刷用スイッチ４６Ａ、４６Ｂと同じ半導体装置に配置することが可能である。

＜ヘッド制御部ＨＣ（半導体装置）＞
図１０は、ヘッド制御部ＨＣ及びフレキシブルプリント基板（ＦＰＣ）の配線パターンの説明図である。
ヘッド制御部ＨＣの出力側には、出力端子Ｔが配置されている。出力端子Ｔは、多数のピエゾ素子４７に印加する信号を出力するため、ピエゾ素子の数（ノズル数）に相当する数（ここでは８００個）だけ設けられる。このため、ヘッド制御部Ｈは長方形状になり、出力側の長辺に多数の出力端子Ｔが並ぶことになる。言い換えると、出力端子Ｔの並ぶ方向は、長方形状のヘッド制御部ＨＣの長辺方向になる。なお、ヘッド制御部ＨＣの出力端子Ｔは、フレキシブルプリント基板ＦＰＣの出力側配線に電気的に接続されている。

なお、ヘッド制御部ＨＣの入力側の長辺には入力端子が配置されている。前述のクロック信号ＣＬＫ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、画素データＳＩ及び設定データＳＰとから構成される設定信号ＴＤなどが入力信号としてヘッド制御部ＨＣに入力される。フレキシブルプリント基板ＦＰＣの入力側配線パターンは、ヘッド制御部ＨＣの入力端子と電気的に接続されている。

この長方形状のヘッド制御部ＨＣの長辺方向は、ノズルが並ぶノズル列方向（図３参照）と平行である。一方、ヘッド制御部ＨＣの出力端子Ｔは、ヘッド制御部ＨＣの長辺方向に沿って配置されている。このため、ヘッド制御部ＨＣの出力端子Ｔの並ぶ方向は、ノズルが並ぶノズル列方向と平行になる。

図１１Ａは出力端子Ｔの周辺の回路図であり、図１１Ｂは出力端子Ｔの周辺のレイアウト図である。また、図１１Ｃは、図１１Ｃは、スイッチ（印字用スイッチ４６Ａ，４６Ｂ）の構造を示す断面図である。

図１１Ａに示すように、本実施形態では出力端子Ｔ（言い換えるとピエゾ素子４７）に対して、印字用スイッチ４６Ａ、印字用スイッチ４６Ｂ及び検出用スイッチ４６Ｃが並列に配置されている。

印字用スイッチ４６Ａ及び印字用スイッチ４６Ｂは、それぞれ、図１１Ａに示すように、Ｎチャンネル型ＭＯＳＦＥＴ（以下、Ｎ型トランジスタという）と、Ｐチャンネル型ＭＯＳＦＥＴ（以下、Ｐ型トランジスタという）とによるトランスファーゲートで構成されている。以下の説明において、印字用スイッチを構成するこれらのトランジスタのことを印字用トランジスタ（吐出用トランジスタに相当）ともいう。また、検出用スイッチ４６Ｃも同様にＮ型トランジスタとＰ型トランジスタによるトランスファーゲートで構成されている。

図１１Ｃには、印字用スイッチ４６Ａ及び印字用スイッチ４６ＢのうちのＰ型トランジスタの領域の構成（図１１ＢのＰ型トランジスタエリアの印字用トランジスタ部分の断面）を概念的に示している。なお、Ｎ型トランジスタエリアについても、Ｐ型トランジスタエリアと同様の構成であり、図１１Ｃの括弧内はＮ型トランジスタエリアの場合の構成を示している。

図１１Ｃに示すように、印字用スイッチ４６Ａ、４６ＢのＰ型トランジスタは、一点鎖線で囲まれたＰ型トランジスタの形成領域（Ｎウェル）に形成されており、当該Ｎウェルには電源電圧（ＶＨＶ）が印加される。なお、図１１Ｂに示すように、印字用トランジスタのＮウェルは検出用トランジスタ（Ｐ型トランジスタ）のＮウェルと連続して形成されている。言い換えると、印字用トランジスタと検出用トランジスタのそれぞれのＰ型トランジスタを共通のＮウェルに形成している。また、Ｎ型トランジスタの形成領域（Ｐウェル）についても同様に、印字用トランジスタと検出用トランジスタのそれぞれのＮ型トランジスタを共通のＰウェルに形成している。これにより、印字用トランジスタと検出用トランジスタをより効率的にレイアウトすることができ、面積の縮小を図ることができる。

図１１Ｃに示す２つのＰ型トランジスタに共通のＰ型拡散層は、出力電極である出力端子Ｔに接続されている。図１１Ｃに示す２つのＰ型トランジスタのうち、第１駆動信号ＣＯＭ#Ａの入力のある方が印字用スイッチ４６Ａ用のＰ型トランジスタであり、制御電極（ゲート）にはスイッチ信号ＳＷ#Ａの反転信号が印加される。そして、当該Ｐ型トランジスタがオンすると、出力端子Ｔに第１駆動信号ＣＯＭ#Ａが出力される。第２駆動信号ＣＯＭ#Ｂの入力のある方が印字用スイッチ４６ＢのＰ型トランジスタであり、制御電極（ゲート）にはスイッチ信号ＳＷ#Ｂの反転信号が印加される。そして、当該Ｐ型トランジスタがオンすると、出力端子Ｔに第２駆動信号ＣＯＭ#Ｂが出力される。

また図１１Ｃの括弧内に示すＮ型のトランジスタについても同様である。Ｎ型の場合、一点鎖線で囲まれたＰウェルにはＧＮＤ電圧（ＶＳＳ）が印加される。２つのＮ型トランジスタに共通のＮ型拡散層は、出力電極である出力端子Ｔに接続されている。２つのＮ型トランジスタのうちの一方には第１駆動信号ＣＯＭ#Ａが印加されており、制御電極（ゲート）にはスイッチ信号ＳＷ#Ａが印加され、当該Ｎ型トランジスタがオンすると、出力端子Ｔに第１駆動信号ＣＯＭ#Ａが出力される。また、２つのＮ型トランジスタのうちの他方には第２駆動信号ＣＯＭ#Ｂが印加されており、制御電極（ゲート）にはスイッチ信号ＳＷ#Ｂが印加され、当該Ｎ型トランジスタがオンすると、出力端子Ｔに第２駆動信号ＣＯＭ#Ｂが出力される。

ところで、印字用スイッチ４６Ａ、４６Ｂを構成する各印字用トランジスタの抵抗が大きいと、ピエゾ素子４７の充放電に時間がかかり、印字速度が低下する。また、印字用トランジスタの抵抗が大きいと、ピエゾ素子４７を充放電する際に発熱量が大きくなり発熱が問題になる。このため、印字用トランジスタのサイズ（トランジスタサイズ）を比較的大きくしている。

これに対し、検出用スイッチ４６を構成する検出用トランジスタは、印字用トランジスタのサイズに対して、サイズが小さくなっている(図１１Ｂ参照）。具体的には、本実施形態では、検出用トランジスタのサイズが印字用トランジスタのサイズの１／１０になっている。これは、残留振動検出部６０へ流れる電流が小さいため、抵抗が大きくなっても問題なく、サイズの小さいトランジスタで構成した方がレイアウト面積の縮小のために有利だからである。但し、検出用スイッチ４６のサイズが小さいため、静電気の印加時に検出用スイッチ４６を構成する検出用トランジスタの破壊が懸念される。

なお、検出用スイッチ４６の破壊を抑制するために、図１５の参考例に示すように、出力端子Ｔに対して抵抗を直列配置し、検出用スイッチ４６の検出用トランジスタに印加される電流を制限し、静電気の影響を緩和させることが考えられる。しかし、図１５のように抵抗を配置すると、印字用スイッチ４６Ａ、４６Ｂと出力端子Ｔとの間に抵抗が配置されてしまうため、印字用スイッチ４６Ａ、４６Ｂを介して駆動信号ＣＯＭを出力端子Ｔから出力してピエゾ素子４７を駆動する際に、ピエゾ素子４７の充放電に時間がかかり印字速度が低下するとともに、発熱の問題も生じる。つまり、図１５のように抵抗を配置してしまうと、印字用スイッチ４６Ａ、４６Ｂの印字用トランジスタのサイズを大きくして低抵抗にした効果が低減する。このため、図１５のような抵抗の直列配置は回避したい。

そこで、本実施形態では、図１１Ｂに示すように、検出用トランジスタと出力端子Ｔとの間に印字用トランジスタを配置している。言い換えると、検出用トランジスタを印字用トランジスタよりも出力端子Ｔから離れて奥側（ヘッド制御部ＨＣの入力側）に配置している。例えば、Ｐ型トランジスタエリアにおいては、Ｐ型の検出用トランジスタと出力端子Ｔとの間にはＰ型の印字用トランジスタが配置されている（Ｐ型の検出用トランジスタは、Ｐ型の印字用トランジスタよりも出力端子Ｔから離れて配置されている）。また、Ｎ型トランジスタエリアにおいては、Ｎ型の検出用トランジスタと出力端子Ｔとの間には、Ｎ型の印字用トランジスタが配置されている（Ｎ型の検出用トランジスタは、Ｎ型の印字用トランジスタよりも出力端子Ｔから離れて配置されている）。つまり、本実施形態では、図１１Ｂに示すように、検出用トランジスタと出力端子Ｔとの距離が、印字用トランジスタと出力端子Ｔとの距離よりも大きくなる。
これにより、出力端子Ｔの近くに印字用トランジスタが配置されるため、サイズの大きい印字用トランジスタが静電気による負荷を受け、検出用トランジスタへの電流を緩和させることができ、サイズの小さい検出用トランジスタの破壊を抑制できる。すなわち、本実施形態によれば、図１５のように抵抗を印字用スイッチ４６Ａ、４６Ｂと出力端子Ｔとの間に配置することなく、検出用トランジスタの静電気印加に対する耐性を確保することができる。

なお、検出用トランジスタと印字用トランジスタの幅（図１１Ｂの出力端子の並ぶ方向の寸法）は、同程度である。この幅は、出力端子Ｔの並ぶ間隔が例えば３０μｍの場合、３０μｍよりも狭い。これにより、出力端子Ｔの並ぶ方向（所定方向に相当）と交差する方向に沿った細長い領域（以下、スイッチ用トランジスタエリア）に、図１１Ｂのように印字用トランジスタと検出用トランジスタを並べて配置することができる。よって、狭い間隔で並ぶ出力端子Ｔのそれぞれに対し、印字用トランジスタと検出用トランジスタをレイアウトすることが可能である。

加えて、検出用トランジスタと印字用トランジスタの幅（図１１Ｂの出力端子の並ぶ方向の寸法）が同程度である場合、トランジスタのサイズは、トランジスタの長さ（図１１Ｂの出力端子の並ぶ方向と交差する方向の寸法）によって定まることになる。本実施形態では、印字用トランジスタは検出用トランジスタよりも大きいサイズであるため、印字用トランジスタの長さ（図１１Ｂの出力端子の並ぶ方向と交差する方向の寸法）は、検出用トランジスタの長さよりも長くなる。この結果、本実施形態では、寸法の長い印字用トランジスタが検出用トランジスタと出力端子Ｔとの間に配置されるため、検出用トランジスタと出力端子Ｔとの距離を離すことができ、レイアウトに有利である。

また、本実施形態では印字用トランジスタと検出用トランジスタのそれぞれのＰ型トランジスタを共通のＮウェルに形成し、印字用トランジスタと検出用トランジスタのそれぞれのＮ型トランジスタを共通のＰウェルに形成している。これにより印字用トランジスタと検出用トランジスタをより効率的にレイアウトすることができ、面積の縮小を図ることができる。

＜第１実施形態の改良例＞
図１２は第１実施形態の改良例のレイアウト図である。

改良例では、検出用のＰ型トランジスタ及びＮ型トランジスタと出力端子Ｔとの間に、印字用のＰ型トランジスタ及びＮ型トランジスタの両方を配置している。言い換えると、検出用のＰ型トランジスタ及びＮ型トランジスタを、印字用のＰ型トランジスタ及びＮ型トランジスタのいずれよりも出力端子Ｔから離れて奥側（ヘッド制御部ＨＣの入力側）に配置している。具体的には、出力端子Ｔの側から順に、印字用のＮ型トランジスタ、印字用のＰ型トランジスタ、検出用のＰ型トランジスタ、検出用のＮ型トランジスタが配置されている。改良例では、第１実施形態（図１１Ｂ）のレイアウトと比べて、Ｎ型の検出用トランジスタが出力端子Ｔから遠くなるように配置されている。これにより、図１１Ｂのレイアウトよりも検出用トランジスタの静電気印加に対する耐性を確保することができる。

図１２に示す改良例において、検出用のＰ型トランジスタを、検出量のＮ型トランジスタよりも印字用トランジスタ側に配置しているのは、印字用のＰ型トランジスタのＮウェルと連続的にＮウェルを形成できるからである。これにより、レイアウト面積の縮小を図ることができる。

また、前述の図１１Ｂの場合、Ｎ型の印字用トランジスタとＰ型の印字用トランジスタの間に検出用のＮ型トランジスタが配置されるため、この検出用のＮ型トランジスタを避けるようにＮ型とＰ型の印字用トランジスタの配線を接続する必要がある。このため、Ｎ型とＰ型の印字用トランジスタの接続配線が細くなり抵抗が大きくなってしまう。
これに対し、図１２に示す改良例では、Ｎ型とＰ型の印字用トランジスタの間に検出用トランジスタが配置されない。よって、Ｎ型とＰ型の印字用トランジスタの接続配線を細くせずに済む。

＝＝＝第２実施形態＝＝＝
図１３Ａは第２実施形態の出力端子Ｔの周辺の回路図であり、図１３Ｂは第２実施形態の出力端子Ｔの周辺のレイアウト図である。

第２実施形態では、第１実施形態の回路構成に抵抗Ｒａを追加している。具体的には、検出用スイッチ４６Ｃと抵抗Ｒａを直列に配置している。そして、出力端子Ｔに対して、直列配置した検出用スイッチ４６Ｃ及び抵抗Ｒａと、印字用スイッチ４６Ａ、４６Ｂとを並列に配置している。

第２実施形態によれば、検出用スイッチ４６Ｃと出力端子Ｔとの間に抵抗Ｒａが配置されているため、この抵抗Ｒａが静電気印加の際に検出用スイッチ４６Ｃへの電流を制限するため、出力端子Ｔからの静電気に対して検出用スイッチを保護（電流制限）することができる。なお、残留振動検出部６０へ流れる電流が小さいため、抵抗を配置することが許容される。また、印字用スイッチ４６Ａ、４６Ｂと出力端子Ｔとの間には抵抗Ｒａが配置されていないので、抵抗Ｒａによってピエゾ素子４７の充放電に時間がかかる問題も発熱の問題も生じない。

＜第２実施形態の改良例＞
図１４は第２実施形態の改良例のレイアウト図である。

第２実施形態の改良例も、第１実施形態の改良例と同様に、検出用のＰ型トランジスタ及びＮ型トランジスタと出力端子Ｔとの間に、印字用のＰ型トランジスタ及びＮ型トランジスタの両方を配置している。言い換えると、検出用のＰ型トランジスタ及びＮ型トランジスタを、印字用のＰ型トランジスタ及びＮ型トランジスタのいずれよりも出力端子Ｔから離れて奥側（ヘッド制御部ＨＣの入力側）に配置している。具体的には、出力端子Ｔの側から順に、印字用のＮ型トランジスタ、印字用のＰ型トランジスタ、抵抗、検出用のＰ型トランジスタ、検出用のＮ型トランジスタが配置されている。改良例では、第２実施形態（図１３Ｂ）のレイアウトと比べて、Ｎ型の検出用トランジスタが出力端子Ｔから遠くなるように配置されている。これにより、図１１Ｂのレイアウトよりも検出用トランジスタの静電気印加に対する耐性を確保することができる。

また、前述の図１３Ｂの場合、Ｎ型の印字用トランジスタとＰ型の印字用トランジスタの間に検出用のＮ型トランジスタ及び抵抗が配置されるため、この検出用のＮ型トランジスタ及び抵抗を避けるようにＮ型とＰ型の印字用トランジスタの配線を接続する必要がある。このため、Ｎ型とＰ型の印字用トランジスタの接続配線が細くなり抵抗が大きくなってしまう。
これに対し、図１４に示す改良例では、Ｎ型とＰ型の印字用トランジスタの間に検出用トランジスタや抵抗が配置されない。よって、Ｎ型とＰ型の印字用トランジスタの接続配線を細くせずに済む。

更に、第２実施形態の改良例によれば、検出用トランジスタと印字用トランジスタとの間に抵抗が配置されている。これにより、第２実施形態の改良例によれば、第１実施形態の改良例（図１２参照）と比べて、検出用トランジスタを出力端子Ｔから更に離して配置できる。

＝＝＝その他の実施の形態＝＝＝
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。

＜プリンター１について＞
前述の実施形態では、液体吐出装置は、ヘッド４１の移動するシリアル型プリンターであった。但し、液体吐出装置は、ヘッドの固定されたライン型プリンターであっても良い。また、液体吐出装置は、インクを吐出するプリンターに限られるものではない。例えば、液体吐出装置は、ノズルから加工液を吐出する加工装置でも良い。

＜ピエゾ素子４７について＞
前述の実施形態では、ノズルからインクを吐出させる駆動素子としてピエゾ素子４７が用いられていた。但し、ノズルからインクを吐出させる駆動素子は、ピエゾ素子４７に限らず、他の圧電素子でも良い。

＜駆動信号ＣＯＭについて＞
前述の実施形態では２種類の駆動信号（第１駆動信号ＣＯＭ#Ａ、第２駆動信号ＣＯＭ#Ｂ）を２つの印字用スイッチ（４６Ａ、４６Ｂ）を用いてピエゾ素子４７に印加していたが、これには限られず、駆動信号ＣＯＭが１つでもよい。この場合、印字用スイッチは一つでよい。

＜残留振動検出部６０について＞
残留振動検出部６０の構成は前述したものには限られず、他の構成の検出回路であってもよい。例えば、ハイパスフィルター６２を第２ハイパスフィルター６２Ｂのみで構成してもよい。この場合、差動アンプ６４にはシングル入力のアンプを用いる。
また例えば、ローパスフィルター６５を用いないようにしてもよい。

１ プリンター、１０ コントローラー、
１１ メモリー、１２ 駆動信号生成回路、
２０ 搬送ユニット、３０ キャリッジユニット、３１ キャリッジ、
４０ ヘッドユニット、４１ ヘッド、
４２Ａ 第１シフトレジスタ、４２Ｂ 第２シフトレジスタ、
４３Ａ 第１ラッチ回路、４３Ｂ 第２ラッチ回路、
４４ 信号選択部、４５ レベルシフト回路、
４６Ａ 印字用スイッチ、４６Ｂ 印字用スイッチ、４６Ｃ 検出用スイッチ、
４７ ピエゾ素子、４８ 制御ロジック、
５０ センサー群、
６０ 残留振動検出部、６１ ＣＯＭセレクタ、６２ ハイパスフィルター、
６２Ａ 第１ハイパスフィルター、６２Ｂ 第２ハイパスフィルター、
６３Ａ スイッチ、６３Ｂ スイッチ、６４ 差動アンプ、
６５ ローパスフィルター、６６ トリミングアンプ、
６７ バッファアンプ、６８ 出力スイッチ、
ＨＣ ヘッド制御部（半導体装置）、
ＣＬＫ クロック信号、ＬＡＴ ラッチ信号、ＣＨ チェンジ信号、
ＴＤ 設定信号、ＳＩ 画素データ、ＳＰ 設定データ、
ＣＯＭ#Ａ 第１駆動信号、ＣＯＭ#Ｂ 第２駆動信号

Claims (6)

1. 液体を吐出する複数のノズルにそれぞれ対応して設けられ、駆動信号の印加によって各ノズルから液体を吐出させる複数の駆動素子を制御する半導体装置であって、
   前記駆動素子の残留振動信号を検出する検出回路と、
   複数の前記駆動素子の各々に対応して設けられた出力端子と、
   複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記駆動素子への前記駆動信号の印加を制御する吐出用トランジスタと、
   複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記検出回路への前記残留振動信号の印加を制御する検出用トランジスタと、
   を備え、
   前記検出用トランジスタは、前記吐出用トランジスタよりもサイズが小さく、前記検出用トランジスタと前記出力端子との間に、前記吐出用トランジスタを配置され、
   前記吐出用トランジスタ及び前記検出用トランジスタは、それぞれ、Ｎ型トランジスタとＰ型トランジスタとによるトランスファーゲートで構成されており、
   前記検出用トランジスタを構成するＮ型トランジスタ及びＰ型トランジスタと前記出力端子との間に、前記吐出用トランジスタを構成するＮ型トランジスタ及びＰ型トランジスタの両方を配置した
   ことを特徴とする半導体装置。
   
   
2. 請求項１に記載の半導体装置であって、
   複数の前記出力端子は所定方向に沿って配置されており、
   前記出力端子に対応する前記吐出用トランジスタと前記検出用トランジスタは、前記所定方向と交差する方向に並んで配置されており、
   前記所定方向と交差する方向における前記吐出用トランジスタの長さは、前記検出用トランジスタよりも長い
   ことを特徴とする半導体装置。
3. 請求項１又は２に記載の半導体装置であって、
   前記吐出用トランジスタ及び前記検出用トランジスタは、それぞれ、Ｎ型トランジスタとＰ型トランジスタとによるトランスファーゲートで構成されており、
   前記吐出用トランジスタ及び前記検出用トランジスタのそれぞれのＮ型トランジスタ及びＰ型トランジスタの少なくとも一方は、共通のウェルに形成されている
   ことを特徴とする半導体装置。
4. 請求項１〜３の何れかに記載の半導体装置であって、
   前記検出用トランジスタと、当該検出用トランジスタと対応する前記出力端子との間に抵抗を設けた
   ことを特徴とする半導体装置。
5. 液体を吐出する複数のノズルにそれぞれ対応して設けられた複数の駆動素子に、駆動信号を印加して各ノズルから液体を吐出させる液体吐出ヘッドであって、
   前記駆動素子の残留振動信号を検出する検出回路と、
   複数の前記駆動素子の各々に対応して設けられた出力端子と、
   複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記駆動素子への前記駆動信号の印加を制御する吐出用トランジスタと、
   複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記検出回路への前記残留振動信号の印加を制御する検出用トランジスタと、
   を有して、各ノズルにおける前記液体吐出動作を行う前記複数の駆動素子を制御する半導体装置を備え、
   前記検出用トランジスタは、前記吐出用トランジスタよりもサイズが小さく、前記検出用トランジスタと前記出力端子との間に、前記吐出用トランジスタを配置され、
   前記吐出用トランジスタ及び前記検出用トランジスタは、それぞれ、Ｎ型トランジスタとＰ型トランジスタとによるトランスファーゲートで構成されており、
   前記検出用トランジスタを構成するＮ型トランジスタ及びＰ型トランジスタと前記出力端子との間に、前記吐出用トランジスタを構成するＮ型トランジスタ及びＰ型トランジスタの両方を配置した
   ことを特徴とする液体吐出ヘッド。
6. 液体を吐出する複数のノズルにそれぞれ対応して設けられた複数の駆動素子に、駆動信号を印加して各ノズルから液体を吐出させる液体吐出装置であって、
   前記駆動素子の残留振動信号を検出する検出回路と、
   複数の前記駆動素子の各々に対応して設けられた出力端子と、
   複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記駆動素子への前記駆動信号の印加を制御する吐出用トランジスタと、
   複数の前記駆動素子の各々に対応して設けられ、前記出力端子を介して前記検出回路への前記残留振動信号の印加を制御する検出用トランジスタと、
   を有して、各ノズルにおける前記液体吐出動作を行う前記複数の駆動素子を制御する半導体装置を備え、
   前記検出用トランジスタは、前記吐出用トランジスタよりもサイズが小さく、前記検出用トランジスタと前記出力端子との間に、前記吐出用トランジスタを配置され、
   前記吐出用トランジスタ及び前記検出用トランジスタは、それぞれ、Ｎ型トランジスタとＰ型トランジスタとによるトランスファーゲートで構成されており、
   前記検出用トランジスタを構成するＮ型トランジスタ及びＰ型トランジスタと前記出力端子との間に、前記吐出用トランジスタを構成するＮ型トランジスタ及びＰ型トランジスタの両方を配置した
   ことを特徴とする液体吐出装置。

Images