JP2007245405A - 記録ヘッド用基体 - Google Patents
記録ヘッド用基体 Download PDFInfo
- Publication number
- JP2007245405A JP2007245405A JP2006069296A JP2006069296A JP2007245405A JP 2007245405 A JP2007245405 A JP 2007245405A JP 2006069296 A JP2006069296 A JP 2006069296A JP 2006069296 A JP2006069296 A JP 2006069296A JP 2007245405 A JP2007245405 A JP 2007245405A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- recording head
- polycrystalline silicon
- resistor
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
【課題】 インクジェットプリントヘッドの記録ヘッド用基体の静電破壊耐量を向上させるとともに、破壊した場合の誤動作を合わせて防止する。
【解決手段】 入力保護抵抗として用いる多結晶シリコン膜を、直線状のレイアウトとして複数配置し、それを金属配線で直列接続したものとする。これにより従来の湾曲させたレイアウトと比較して電流の集中部が発生しないため、静電耐圧の向上が期待できる。またあわせて、多結晶シリコン膜下部のシリコン基板に、基板の不純物型と異なる不純物のウエル層を形成する。これにより、接合容量が付加することで絶縁耐圧の向上と、絶縁破壊時の基板電位への導通防止が期待できる。
【選択図】 図1
【解決手段】 入力保護抵抗として用いる多結晶シリコン膜を、直線状のレイアウトとして複数配置し、それを金属配線で直列接続したものとする。これにより従来の湾曲させたレイアウトと比較して電流の集中部が発生しないため、静電耐圧の向上が期待できる。またあわせて、多結晶シリコン膜下部のシリコン基板に、基板の不純物型と異なる不純物のウエル層を形成する。これにより、接合容量が付加することで絶縁耐圧の向上と、絶縁破壊時の基板電位への導通防止が期待できる。
【選択図】 図1
Description
本発明は、インクを噴射する事により記録をインクジェットプリンタの記録ヘッド用基体に関する。なお、本発明において記録とは布や糸などのプリントをも含む。
例えばワードプロセッサ、パーソナルコンピュータ、ファクシミリ等における情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に行うプリンタがある。
プリンタの記録方式としては様々な方式が知られているが、用紙等の記録媒体に非接触記録が可能である、カラー化が容易である、静粛性に富む、等の理由でインクジェット方式が近年特に注目されており、又その構成としては所望される記録情報に応じてインクを吐出する記録ヘッドを装着すると共に用紙等の記録媒体の送り方向と直角な方向に往復走査しながら記録を行うシリアル記録方式が安価で小型化が容易などの点から一般的に広く用いられている。
インクジェット方式の中でも、ヒータへ電流を流した時に発生する熱エネルギーで引き起こされるインクの発泡現象を吐出エネルギーとするサーマルインクジェットプリンタのプリントヘッドでは、構造上ノズルを密に配列することが可能である。この特徴を活かし、記録速度向上のために複数のノズルをヘッドに高密度に作りこむことが行われている。また複数のノズルからインクを吐出させるために、ノズルに対応した同数のヒータおよびそのヒータへ電流を流すためのドライバ回路が高密度に配列される形でヘッドに設けられている。
このドライバ回路は半導体プロセス技術を用いて形成されるが、消費電力が小さい、製造コストが低いなどの理由からCMOSプロセスで形成するMOSトランジスタが用いられることが多い。
またさらに、上述のような記録ヘッドにおいては、メンテナンス性やオプションへの対応などのため、記録ヘッドを記録装置本体から取り外し可能な構成とする場合がある。その場合、記録ヘッドと記録装置本体との電気的接点であるヘッドパッドにユーザーが直接触れることができるため、ユーザーの人体からの静電放電が記録ヘッドのパッド、配線を通じて基体に印加され、基体の入出力回路部が破壊されるという懸念が生じる。
特にMOSトランジスタ回路においては、数百Å程度の薄い酸化膜を用いたゲート電極部における破壊耐性が低いために、十分な静電耐性を有する保護回路を設ける必要がある。この保護回路の代表的な構成の等価回路を、図3に示す。この保護回路は、入力端子301からしてくる静電気からの電流を制限するための制限抵抗である入力保護抵抗302、および静電気により流れる電荷を電源ラインVDD303、およびGND304などの電源ラインへ逃がすための保護ダイオード305から構成される。以上の構成の入力保護抵抗を介し、ロジック回路(インバーターゲートに簡略化して表記)306へと接続される。
ここで入力保護抵抗は、想定される静電気の印加電圧から必要とされる電流制限値を元にその値が決定され、一般的に数百Ωから1kΩ程度の抵抗値を持つ抵抗体が用いられる場合が多い。この抵抗体には、半導体基体中に形成される拡散抵抗や、基体上に形成された熱酸化膜(フィールド酸化膜)上の多結晶シリコン膜などが用いられる。ここで拡散抵抗を用いる場合、拡散抵抗を形成するpn接合に高電位のサージが印加されることで接合破壊が発生する場合がある。この接合破壊耐量は、半導体プロセスで用いられる拡散抵抗の濃度、深さなどのプロセスパラメータによってある程度規定されるため、十分な耐量が期待できないプロセスの場合などには多結晶シリコン膜が用いられることが多い。また拡散抵抗ではラッチアップに対して十分な対策を行う必要があり、レイアウト面積が大きくなる場合がある。これを嫌い、多結晶シリコン膜が用いられることも多い。
このように、入力保護抵抗としては拡散抵抗よりも多結晶シリコン膜を用いた方が比較的設計自由度としては高い傾向にある。
図4に入力保護抵抗として多結晶シリコン膜を用いた場合の入力端子部および抵抗膜の配置図を模式的に示す。ここで401は入力端子に相当する外部との電気的接続を行うためのパッド開口、402は基体内部での電気的接続を行うための金属膜であるアルミ配線、403は入力保護抵抗として機能する多結晶シリコン抵抗、404はアルミ配線と多結晶シリコン抵抗との接続を行うためのコンタクト部であり、404a、404bはそれぞれ入力端子側、回路側のコンタクト部である。
従来例としては、例えば特許文献1と特許文献2をあげることが出来る。
特開2002−307695号公報
特開2001−162803号公報
多結晶シリコン膜を入力保護抵抗として用いた場合、抵抗の破壊モードとしては以下の2点が挙げられる。
(1) 多結晶シリコン膜に流す事が出来る電流容量以上の電流が流れることによる溶断破壊
(2) 多結晶シリコン膜に、フィールド酸化膜の耐圧以上の電圧が印加されることによるシリコン基板との間での絶縁破壊
これらの破壊により、(1)の場合は抵抗が溶断する事で端子がオープンとなる。そのため外部から信号が印加できなくなり、基体動作が行えない故障として現れる。
(2) 多結晶シリコン膜に、フィールド酸化膜の耐圧以上の電圧が印加されることによるシリコン基板との間での絶縁破壊
これらの破壊により、(1)の場合は抵抗が溶断する事で端子がオープンとなる。そのため外部から信号が印加できなくなり、基体動作が行えない故障として現れる。
さらに(2)の場合は、端子が基体内部で基板電位と導通することになる。これは外部から印加した信号と異なる論理状態で基体が動作する可能性があり、ヒーターの発熱によるインク発泡を吐出エネルギーとするサーマルインクジェットプリントヘッドの場合、最悪の場合ヒーターの焼き切れなどの二次的な破壊を誘発しかねない。
そのためこれらの破壊モードに対する耐性向上が多結晶シリコン膜を入力保護抵抗として用いる場合に望まれる。
ここで(1)の溶断破壊は、多結晶シリコン抵抗を限られたチップ面積上でレイアウトするために、ある曲率を持たせて配置している場合など、その湾曲部で電荷が集中して発生することが多い(図4の405に示す部位)。また(2)の絶縁破壊は、フィールド酸化膜を介して多結晶シリコン膜とシリコン基板との間で形成される寄生容量に耐量以上の電界が印加される事により発生することとなる。
本発明に係る第一の目的は、これら入力保護抵抗の(1)溶断破壊耐性の向上を達成する事である。また本発明に係る第二の目的は、入力保護抵抗の(2)絶縁破壊耐性の向上、あるいはこの破壊により生じる記録ヘッド誤動作を防止する事である。
上記目的を達成するための本出願に係る第一の発明は、記録ヘッド基体の入力保護抵抗として用いる多結晶シリコン膜を、静電気サージが入力してくる側(入力端子側)において金属配線膜と抵抗体との接続を行うコンタクト部と、この抵抗体により電流制限された静電気サージを出力する側(回路側)へと接続される金属配線とのコンタクト部とにおいて、それらコンタクト部を一直線上に結ぶ様に抵抗体(多結晶シリコン膜)を配置するとともに、同様の抵抗体が隣接して複数配置され、隣接して配置されたコンタクト部分が、それら複数の抵抗体を直列接続するように金属配線により接続されている事を特徴とする記録ヘッド用基体である。
上記構成において、直線状の抵抗体を入力保護抵抗として用いることで、抵抗体を湾曲させてレイアウトした場合に生じる湾曲部での電荷集中に起因した溶断破壊に対する耐性向上が期待できる。また、限られた面積上で所望の抵抗値を得るために、これら直線状の抵抗体を隣接して複数配置、隣接コンタクト間を電流容量が多結晶シリコンよりも高い金属配線で直列接続することで、溶断耐性を確保しながらにしてレイアウト面積を効率的に活用可能した抵抗値の実現が可能となる。
次に本出願に係る第二の発明は、記録ヘッド基体の入力保護抵抗として用いる多結晶シリコン膜の下層の絶縁膜(酸化膜)下部の半導体基板において、基板の半導体型と相反する型の拡散層(p型基板の場合はn型拡散層、n型基板の場合はp型拡散層)が形成された事を特徴とする記録ヘッド用基体である。
上記構成において、従来は『多結晶シリコン膜/酸化膜/基板』と構成されていた断面構造が、『多結晶シリコン膜/酸化膜/拡散層/基板』という断面構造になる。ここで拡散層が挿入された事により、静電気サージにより従来酸化膜に直接印加されていた電界が、極性によっては拡散層/基板間の接合容量によって分圧されることになる。このことにより、酸化膜の耐性の向上が期待できる。
またさらに、想定される以上の静電気が印加され、酸化膜の絶縁耐圧が破壊されることを想定する。その場合、従来の基板電位との間での絶縁破壊では、端子が一定のインピーダンスを介して基板電位に同通する事になり、場合によってはヘッドの誤動作を招く危険性がある。しかし上記構成をとることにより、基板電位と異なる型の拡散層とすることで、基板電位と異なるの論理状態の電位が端子に入力される時には、拡散層と基板との間で形成されるpnダイオードが逆方向電位となるため論理が基板電位となることはない。これにより回路の誤動作を防ぐ効果が期待できる。
以上説明したように、本発明によれば、サーマルインクジェットの記録ヘッド基体の対静電保護抵抗のレイアウトを、抵抗と金属配線膜とのコンタクトを一直線上に結ぶ様に配置し、同様の抵抗体を複数隣接してさらに配置、直列に金属配線で接続する事で、抵抗体を湾曲して配置していた場合に発生していた湾曲部での溶断に対して耐性向上が期待できるとともに、限られたレイアウト面積を有効に活用して所望の抵抗値を得る事が可能となる。さらに、この抵抗体として基体半導体基板上の熱酸化膜上に配置された多結晶膜を用いた場合、この抵抗体が配置されている下層の半導体基板内に基板の不純物型と異なるウエル層、例えばp型基板の場合にはn型ウエル層を配置することで、高電位の静電サージが印加されたときに発生する熱酸化膜の絶縁破壊耐性を向上させ、さらにこの耐性を越えてサージが印加され絶縁破壊が発生したとしてもこれに起因した記録ヘッド基体の誤動作を防止する効果が期待できる。
図1は本発明の実施例の特徴を表す記録ヘッド用基体の入力保護回路の入力パッドと、それに接続される多結晶ポリシリコン保護抵抗付近の配置図である。また、図2は図1中の点A-A'間の断面構造の模式図である。
これらの配置図と断面図において、同様の膜や部位を示すものは同じ番号としている。
ここで用いられている記録ヘッド用基体の基板はp型半導体基板109であり、101は記録ヘッド用基体の信号入出力端子であるパッド開口、102は多結晶シリコン膜とAl配線膜の接続を行うためのコンタクト部で102aはその端子側、102bはその回路側であり、103は入力保護抵抗として機能する多結晶シリコン膜、104は金属配線としてのAl配線膜、105はp基板と逆のキャリアを有する拡散層であるnウエル層、106は多結晶シリコン膜とAl配線膜との層間絶縁を行うための酸化膜(層間膜)、107は多結晶シリコン膜、およびAl配線膜と基板との絶縁を行うための熱酸化膜(フィールド酸化膜)である。
記録ヘッド基体において、ヘッド基体とプリンタ本体の電気的な接続は以下の方法による。まず図1のパッド開口にバンプを形成、そのバンプと、ヘッドパッドと配線が形成されたプリント基板とを、TABにより接続する。そしてそのヘッドをプリンタ本体のヘッドキャリッジに装填することで、キャリッジに設けられたパッドと機械的に圧着される。このような接続形態により、本体からの記録信号が記録基体に送られ、その記録信号に応じた記録動作が記録ヘッド基体で行われる。
この本体キャリッジと記録ヘッドは、ユーザーが比較的容易に取り外し可能な構成となっている。これはヘッド故障などの際に、ユーザーがヘッド交換を自身で行える構成とする事で、メンテナンスの容易さを実現すると共に、このキャリッジにスキャナーなどのオプションを換装するなどの製品の付加価値の向上を実現できるようになる。
しかしながら、ヘッドをユーザーが取り外せるために、ヘッドパッドへ印加される静電気によって記録基体の破壊が懸念される。そのため、記録ヘッド基体には、通常のICと同様な実装時に実装装置などから印加されると想定される静電気に対して耐性を確保する必要があるとともに、ヘッドパッドから人の手を介して印加される静電気に対する耐性も確保する必要がある。
まず本発明の第一の目的である多結晶シリコン膜に電流容量以上の電流が流れることによる溶断破壊の耐性向上を図1を用いて説明する。
図1に示した多結晶シリコン103は、パッド開口から引き出されたAl配線104とコンタクト部の端子側102aを介して電気的に接続される。このパッド開口部に接続された多結晶シリコンは回路側のコンタクトである102bを介してAl配線と接続される。ここでこれら両端のコンタクト部102aと102bは、一直線上に多結晶シリコン膜で接続される様に多結晶シリコン103が配置されている。
このように、多結晶シリコン抵抗体を一直線状に配置する事で、パッド開口から入力される静電気に起因した電荷の流れは特定部分で不連続に制限される事なく、コンタクト部102a−102bの間で連続的に流れることが可能となる。そのため配置した多結晶シリコン膜の配線幅分の電流容量の電流を溶断することなく流す事が可能となる。
また回路側コンタク部102bで接続されたAl配線は、一直線上に配置された多結晶シリコンに直行する形で隣接して配置された同様の第二の多結晶シリコン配線に接続している。さらにこのAl配線に接続された多結晶シリコンは、もう一方の端部のコンタクトで同様にAl配線に接続、多結晶シリコン配線に直行するAl配線に接続され、第三の多結晶シリコン配線へ接続される。そして第三の多結晶シリコン配線の回路側のコンタクト部でAl配線に接続される。ここでは図示しないが、この第三の多結晶シリコン配線の回路側コンタクトからのAl配線は、保護ダイオードやトランジスタゲートなどの内部回路へと接続されていく。
このようにAl配線に接続する両端のコンタクトを直線でに結ぶ様に多結晶シリコン配線を配置する事で、電流容量を大きく確保すると共に、複数の同様の配線を電流容量の大きいAl配線で直列接続する事で限られたレイアウト面積を有効に活用、所望の抵抗値を得る事ができる。なお、ここでは3本の多結晶シリコンを抵抗体として直列接続する例を示しているが、これは3本に限定するものではなく、所望の抵抗値を得る事が可能な複数本数で実現されるものである。またここでは、全く同形態の抵抗体を3つ用いた例を示しているが、これらのうち一部の抵抗体が他の抵抗体と異なる形態をとっても問題はない。例えば、シリーズ接続された抵抗体のひとつの長さを調節して所望の入力抵抗値の微調整を行うことも可能である。
次に本発明の第二の目的である多結晶シリコン膜に、フィールド酸化膜の耐圧以上の電圧が印加されることによるシリコン基板との間での絶縁破壊の耐性向上、および破壊発生時の誤動作防止について、図2を用いて説明する。
図2に示した105n−ウエル層(拡散層)は、パッド下部と多結晶シリコン配線を包含するように、シリコン基板(p−)の中に形成されている。
ここでn−ウエル層のうち、パッド下部にある層は主にボンディングなど、実装工程でパッド開口に与えられる機械的なストレスによって、Alの下部の層間膜(酸化膜)106、および熱酸化膜(フィールド酸化膜)107、にクラックなどが入った場合を想定し、基板とパッドが導通しないように配置されているものである。
一方、本発明の特徴の一つである多結晶シリコン膜の下部に配置しているウエル層は、印加される静電サージにより多結晶シリコンに大きい電圧が印加された場合を想定して配置しているものである。
保護抵抗である多結晶シリコン膜と基板との間で生じる絶縁破壊は、熱酸化膜107の膜厚に規定される絶縁耐圧以上のサージが印加されたときに発生する。本発明では、この熱酸化膜の下層基板中にn−ウエル層をもうけることで、この耐性の向上を狙っている。静電気サージとして基板電位に対して+となるサージがパッドに印加されたときを想定する。このとき、基板との間には熱酸化膜107を誘電体として形成される第一の寄生容量と、n−ウエル層とp−基板の間に形成されるpn接合の空乏層により形成される接合容量とがシリーズに接続された等価回路で表される構成になる。なお、図2には酸化膜容量を110、接合容量を111としてそれぞれ模式的に記している。
ここで保護抵抗下にn−ウエル層がない従来の場合では、印加された静電気によって基板109に対してある電位が多結晶シリコン膜に印加されたとき、熱酸化膜107にはその電位が全て加わることになる。それに対し、本実施例では酸化膜の容量に直列に接合容量が挿入されるため、印加された電位はこれらの容量で分圧される。そのため従来に比較し、酸化膜に印加される電界は緩和されることになり、従来発生していた熱酸化膜のみの耐性よりも高い絶縁破壊耐性が期待できる。
さらに次に、本実施例において、このn−ウエル層による電界緩和効果を越えた電界が熱酸化膜107に印加され、結果的に熱酸化膜の絶縁破壊が発生した場合の記録ヘッド基体の動作を考える。記録ヘッドを動作させるときには、p−基板109を基準にしてパッドには基板と同じ電位の信号か、基板電位よりも高い電位(+)信号が入力される事になる。ここで基板電位と同電位の信号が入力される場合は熱酸化膜を通じて多結晶シリコン膜と基板が同通している状態は特に問題にはならない。また、基板電位よりも高い電位(+)の信号が入力される場合には、多結晶シリコンが絶縁破壊した熱酸化膜109を介してn−ウエル層と導通する。ここでn−ウエル層とp−基板との間で形成されるpn接合は逆方向バイアス状態となるため、多結晶シリコン膜に接続される電位は基板電位と同電位となることがない。そのため本来プリンタ本体側から送られてくる信号を反転して記録ヘッド基体が受け取る事がなくなり、基体の誤動作を防ぐ事が可能となる。特に記録素子としてインクを加熱するヒータを用いるサーマルインクジェットプリンタの場合、基体の誤動作はヒータの焼き切れなどの二次的な破壊を生じる可能性が高いため、このような誤動作防止の構成は特に有効となる。
Claims (5)
- 半導体基板上に複数の発熱体と、該発熱体を駆動するためのドライバ回路と、該ドライバの駆動制御を行うための論理回路と、該論理回路と記録装置本体との間で記録信号の受け渡しを行うための入出力回路とを有する記録ヘッド基体であって、
該入出力回路には前記記録信号をバイパスするように半導体不純物拡散層あるいは導電膜層を用いた抵抗体を設けており、該抵抗体は該抵抗体層よりも導電率の高い金属膜との電気的な接続を行うコンタクト部分を併せて兼ね備え、該コンタクト部分のうち、一方端の電気的接続を行うコンタクト部と、それに対向する他方端の電気的接続を行うコンタクト部とを直線上に結線する形状で抵抗体が配置されており、かつ同様の抵抗体が複数個隣接して配置され、それら複数の抵抗体が金属膜により電気的に直列接続されており、該抵抗の下層には基板との電気的絶縁を行うための絶縁層があり、該絶縁層の下部にある基板には、基板電位の不純物と異なるウエル層が配置されていることを特徴とする記録ヘッド用基体。 - 請求項1記載の抵抗体は、多結晶シリコン膜を用いる事を特徴とする記録ヘッド用基体。
- 請求項1記載の記録ヘッド用基体は、サーマルインクジェットプリンタに用いられることを特徴とする記録ヘッド用基体。
- 請求項1記載の記録ヘッド用基体に形成される論理回路は、MOSトランジスタを用いた集積回路で実現されていることを特徴とする記録ヘッド用基体。
- 請求項1記載の記録ヘッド用基体は、記録装置本体と記録ヘッドをユーザーが取り外し可能な構成となっていることを特徴とする記録ヘッドに搭載される記録ヘッド用基体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006069296A JP2007245405A (ja) | 2006-03-14 | 2006-03-14 | 記録ヘッド用基体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006069296A JP2007245405A (ja) | 2006-03-14 | 2006-03-14 | 記録ヘッド用基体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007245405A true JP2007245405A (ja) | 2007-09-27 |
Family
ID=38590200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006069296A Withdrawn JP2007245405A (ja) | 2006-03-14 | 2006-03-14 | 記録ヘッド用基体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007245405A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011183786A (ja) * | 2010-03-11 | 2011-09-22 | Canon Inc | 液体吐出ヘッド用基板及びヘッドユニット。 |
JP2012121272A (ja) * | 2010-12-09 | 2012-06-28 | Canon Inc | 液体吐出ヘッドの駆動方法、液体吐出ヘッド、及び液体吐出装置 |
JP2015168090A (ja) * | 2014-03-05 | 2015-09-28 | セイコーエプソン株式会社 | 半導体装置、液体吐出ヘッド、及び液体吐出装置 |
-
2006
- 2006-03-14 JP JP2006069296A patent/JP2007245405A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011183786A (ja) * | 2010-03-11 | 2011-09-22 | Canon Inc | 液体吐出ヘッド用基板及びヘッドユニット。 |
JP2012121272A (ja) * | 2010-12-09 | 2012-06-28 | Canon Inc | 液体吐出ヘッドの駆動方法、液体吐出ヘッド、及び液体吐出装置 |
US9056461B2 (en) | 2010-12-09 | 2015-06-16 | Canon Kabushiki Kaisha | Method for driving liquid discharge head, liquid discharge head, and liquid discharge apparatus |
JP2015168090A (ja) * | 2014-03-05 | 2015-09-28 | セイコーエプソン株式会社 | 半導体装置、液体吐出ヘッド、及び液体吐出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10226921B2 (en) | Printhead substrate and printing apparatus | |
JP5190913B2 (ja) | 半導体集積回路装置 | |
US5371395A (en) | High voltage input pad protection circuitry | |
TWI240404B (en) | Separated power ESD protection circuit and integrated circuit using the same | |
TW200850075A (en) | Integrated circuit and electrostatic discharge protection circuit | |
JP2008182239A (ja) | 静電気放電保護装置 | |
TWI765956B (zh) | 半導體裝置 | |
CN109428535A (zh) | 电机驱动电路、半导体装置以及电子设备 | |
CN107275326B (zh) | 半导体装置和液体排出头基板 | |
JP2007245405A (ja) | 記録ヘッド用基体 | |
JP2016134455A (ja) | 半導体装置 | |
US9895879B2 (en) | Semiconductor device and recording device | |
US20110051299A1 (en) | Semiconductor integrated circuit | |
TW392328B (en) | Electrostatic discharge protection circuit triggered by MOS transistor | |
JP2006140371A (ja) | 静電破壊保護機能を備えた半導体装置、及び静電破壊保護回路 | |
JP4857353B2 (ja) | 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置 | |
TWI520298B (zh) | 免於閂鎖之靜電放電保護 | |
JP5031860B2 (ja) | 液体吐出ヘッド用基板及びヘッドユニット。 | |
US6680838B2 (en) | Electrostatic discharge protection circuit | |
JP2016195198A (ja) | 半導体集積回路装置及び電子機器 | |
US20220293200A1 (en) | Substrate, printing apparatus, and manufacturing method | |
TW439251B (en) | Electric static discharge protection device framework for N type input/output circuit | |
JP2007250649A (ja) | 記録素子駆動回路および記録素子駆動回路のレイアウト方法 | |
JP2008047642A (ja) | 静電気放電保護半導体装置 | |
TW506111B (en) | On-chip ESD protection circuits with substrate-triggered SCR device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090602 |