JP4299890B2 - 半導体メモリ応用装置の電源供給回路 - Google Patents

半導体メモリ応用装置の電源供給回路 Download PDF

Info

Publication number
JP4299890B2
JP4299890B2 JP28828896A JP28828896A JP4299890B2 JP 4299890 B2 JP4299890 B2 JP 4299890B2 JP 28828896 A JP28828896 A JP 28828896A JP 28828896 A JP28828896 A JP 28828896A JP 4299890 B2 JP4299890 B2 JP 4299890B2
Authority
JP
Japan
Prior art keywords
voltage
control means
detection circuit
dropped
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28828896A
Other languages
English (en)
Other versions
JPH10134558A (ja
Inventor
正法 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28828896A priority Critical patent/JP4299890B2/ja
Publication of JPH10134558A publication Critical patent/JPH10134558A/ja
Application granted granted Critical
Publication of JP4299890B2 publication Critical patent/JP4299890B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)
  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電子スチルカメラや音声記憶装置等メモリを応用した装置の電源供給回路に関する。
【０００２】
【従来の技術】
従来、電池を使用した半導体メモリ応用装置では、所定の電圧に降下するまでメモリへのデータの書き込み、消去、読み出しを行っていた。
【０００３】
この場合、特にフラッシュメモリ等、書き込み動作及び消去動作が増加するものは、電池の消耗時又は使い古しの電池を使用した場合、書き込み動作や消去動作を行っている状態で動作停止に至る可能性がある。このため通常は、動作停止電圧を高めに設定し、電池容量に余力がある状態で動作を停止していた。
【０００４】
【発明が解決しようとする課題】
上記したように、従来では電圧源に余力がある状態でメモリへのデータの書き込み動作、消去動作、読み出し動作を停止していた。
【０００５】
そこで本発明は、電圧源を有効に利用する半導体メモリ応用装置の電源供給回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
（第１の構成例） 本願発明の構成としては、電圧変動が発生し得る電圧源と、前記電圧源の電圧変動を検出する電圧検出回路と、メモリ手段と、制御手段とを具備し、前記電圧検出回路が前記電圧源の電圧が降下し、第一の電圧レベルと第二の電圧レベルとの間に入ったと検出したとき、前記制御手段は前記メモリ手段のデータの書き込み動作を禁止するとともに、データの読み出し動作は可能とし、前記第二の電圧レベルより降下したと検出したときは、前記制御手段は前記メモリ手段の全ての動作を停止させることを特徴とする。
【０００７】
（第２の構成例） 本願発明の別の構成としては、電圧変動が発生し得る電圧源と、前記電圧源の電圧変動を検出する電圧検出回路と、メモリ手段と、制御手段と、を具備し、前記電圧検出回路が前記電圧源の電圧が降下し、第一の電圧レベルと第二の電圧レベルとの間に入ったと検出したとき、前記制御手段は前記メモリ手段のデータの消去動作を禁止するとともに、データの読み出し動作は可能とし、前記第二の電圧レベルより降下したと検出したときは、前記制御手段は前記メモリ手段の全ての動作を停止させることを特徴とする。
【０００８】
（第３の構成例） 本願発明の構成としては、電圧変動が発生し得る電圧源と、前記電圧源の電圧変動を検出する電圧検出回路と、メモリ手段と、制御手段とを具備し、 前記電圧検出回路が前記電圧源の電圧が降下し、第一の電圧レベルと第二の電圧レベルとの間に入ったと検出したとき、前記制御手段は前記メモリ手段のデータの書き込み動作及び消去動作を禁止するとともに、データの読み出し動作は可能とし、前記第二の電圧レベルより降下したと検出したときは、前記制御手段は前記メモリ手段の全ての動作を停止させることを特徴とする。
【０００９】
【発明の実施の形態】
図１に、本発明の半導体メモリ応用装置の電源供給回路の実施の形態の構成を示す。また図２に、図１の電源供給回路の動作を説明するための供給電圧変化図を示す。
【００１０】
電圧検出回路３は、電池１の電圧を検出する。電池１の電圧が図２のＡで示す電圧レベルになるまでは、電圧検出回路３はマイコン５に対して何ら信号を供給しない。マイコン５は、フラッシュメモリ７に対し例えば映像信号等のデータの書き込み動作、消去動作、読み出し動作を行わせる。
【００１１】
電池１の動作時間が経過し、電池１の電圧が降下して図２のＡで示す電圧レベルからＢで示す電圧レベルの間にある間、電圧検出回路３はマイコン５に対し電池消耗警告信号ａを供給する。するとマイコン５は、フラッシュメモリ７に対しデータの書き込み動作と消去動作を禁止させる。ただしマイコン５は、フラッシュメモリに対し読み出し動作は行わせる。つまりフラッシュメモリ７は、データの書き込み動作と消去動作を停止し、読み出し動作のみとなる。
【００１２】
電池１の動作時間が更に経過し、電池１の電圧降下が進んで図２のＢで示す電圧レベル未満になったら、電圧検出回路３はマイコン５に対して動作停止信号ｂを供給する。するとマイコン５は、フラッシュメモリ７に対しデータの読み出し動作を禁止させる。つまりフラッシュメモリ７は、全ての動作を停止する。
【００１３】
上記実施の形態では電圧源は電池１であったが、これに限定することなく交流電圧源からの交流電圧を整流して生成した直流電圧であってもよい。またマイコンが制御するものは、フラッシュメモリに限定されず半導体メモリであれば良い。
【００１４】
【発明の効果】
本発明によれば、電源電圧の急激な変化によるメモリ内情報の破壊を防止することを可能にし、さらに電池等の電圧源の容量を無駄にすることなく、装置を動作できる。
【図面の簡単な説明】
【図１】本発明の半導体メモリ応用装置の電源供給回路の実施の形態の構成を示すブロック図である。
【図２】図１の電源供給回路の動作を説明するための供給電圧変化図である。
【符号の説明】
１・・・電池、３・・・電圧検出回路、５・・・マイコン、７・・・フラッシュメモリ。

Claims (3)

  1. 電圧変動が発生し得る電圧源と、
    前記電圧源の電圧変動を検出する電圧検出回路と、
    メモリ手段と、
    制御手段と、
    を具備し、
    前記電圧検出回路が前記電圧源の電圧が降下し、第一の電圧レベルと第二の電圧レベルとの間に入ったと検出したとき、前記制御手段は前記メモリ手段のデータの書き込み動作を禁止するとともに、データの読み出し動作は可能とし、
    前記第二の電圧レベルより降下したと検出したときは、前記制御手段は前記メモリ手段の全ての動作を停止させることを特徴とする半導体メモリ応用装置の電源供給回路。
  2. 電圧変動が発生し得る電圧源と、
    前記電圧源の電圧変動を検出する電圧検出回路と、
    メモリ手段と、
    制御手段と、
    を具備し、
    前記電圧検出回路が前記電圧源の電圧が降下し、第一の電圧レベルと第二の電圧レベルとの間に入ったと検出したとき、前記制御手段は前記メモリ手段のデータの消去動作を禁止するとともに、データの読み出し動作は可能とし、
    前記第二の電圧レベルより降下したと検出したときは、前記制御手段は前記メモリ手段の全ての動作を停止させることを特徴とする半導体メモリ応用装置の電源供給回路。
  3. 電圧変動が発生し得る電圧源と、
    前記電圧源の電圧変動を検出する電圧検出回路と、
    メモリ手段と、
    制御手段と、
    を具備し、
    前記電圧検出回路が前記電圧源の電圧が降下し、第一の電圧レベルと第二の電圧レベルとの間に入ったと検出したとき、前記制御手段は前記メモリ手段のデータの書き込み動作及び消去動作を禁止するとともに、データの読み出し動作は可能とし、
    前記第二の電圧レベルより降下したと検出したときは、前記制御手段は前記メモリ手段の全ての動作を停止させることを特徴とする半導体メモリ応用装置の電源供給回路。
JP28828896A 1996-10-30 1996-10-30 半導体メモリ応用装置の電源供給回路 Expired - Fee Related JP4299890B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28828896A JP4299890B2 (ja) 1996-10-30 1996-10-30 半導体メモリ応用装置の電源供給回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28828896A JP4299890B2 (ja) 1996-10-30 1996-10-30 半導体メモリ応用装置の電源供給回路

Publications (2)

Publication Number Publication Date
JPH10134558A JPH10134558A (ja) 1998-05-22
JP4299890B2 true JP4299890B2 (ja) 2009-07-22

Family

ID=17728227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28828896A Expired - Fee Related JP4299890B2 (ja) 1996-10-30 1996-10-30 半導体メモリ応用装置の電源供給回路

Country Status (1)

Country Link
JP (1) JP4299890B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008165536A (ja) * 2006-12-28 2008-07-17 Fujitsu Ltd 情報処理装置，記憶部誤書込み防止方法，および情報処理システム
JP2010272156A (ja) * 2009-05-20 2010-12-02 Renesas Electronics Corp 半導体装置
JP4938893B2 (ja) * 2007-08-06 2012-05-23 サンディスク コーポレイション 不揮発性メモリのための改良された書き込み中断機構

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10201958A1 (de) 2002-01-19 2003-07-31 Bosch Gmbh Robert Verfahren zur Überwachung der Betriebsbereitschaft mindestens eines einer elektronischen Einheit zugeordneten Speicherelements
KR100660537B1 (ko) 2004-12-27 2006-12-22 삼성전자주식회사 락 아웃 장치 및 이를 구비한 반도체 집적회로 장치
JP2008077669A (ja) * 2007-10-09 2008-04-03 Mitsubishi Electric Corp 記録方式
JP5974893B2 (ja) * 2010-09-10 2016-08-23 日本電気株式会社 処理装置および処理方法
CN109767803A (zh) * 2013-08-09 2019-05-17 慧荣科技股份有限公司 数据储存装置及其电压保护方法
US10649896B2 (en) 2016-11-04 2020-05-12 Samsung Electronics Co., Ltd. Storage device and data processing system including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008165536A (ja) * 2006-12-28 2008-07-17 Fujitsu Ltd 情報処理装置，記憶部誤書込み防止方法，および情報処理システム
JP4938893B2 (ja) * 2007-08-06 2012-05-23 サンディスク コーポレイション 不揮発性メモリのための改良された書き込み中断機構
JP2010272156A (ja) * 2009-05-20 2010-12-02 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JPH10134558A (ja) 1998-05-22

Similar Documents

Publication Publication Date Title
US6452826B1 (en) Memory module system
US20030095463A1 (en) Non-volatile semiconductor memory device with enhanced erase/write cycle endurance
KR101070601B1 (ko) 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘
EP1228510A4 (en) SPACE MANAGEMENT FOR MANAGING NON-VOLATILE HIGH CAPACITY MEMORY
JP4299890B2 (ja) 半導体メモリ応用装置の電源供給回路
JPH03144879A (ja) 携帯型半導体記憶装置
JPS63221446A (ja) 不揮発性メモリ保護装置及び方法
US7184235B2 (en) Power management in operating recording media
JP2001290791A (ja) 不揮発性半導体記憶装置内蔵マイクロコンピュータとその制御方法
US7149127B2 (en) Flash memory card
JPS5855591B2 (ja) バブルメモリ・ユニット用電源装置
JPH0442496A (ja) 不揮発性ｒａｍ
US20090190428A1 (en) Nonvolatile semiconductor memory device
JP4911449B2 (ja) 記録媒体保護装置
KR100660537B1 (ko) 락 아웃 장치 및 이를 구비한 반도체 집적회로 장치
JP2004159451A (ja) 電源バックアップ回路、電子機器及び半導体装置
KR20020057360A (ko) 메모리 카드 시스템
JP2004310312A (ja) 電子装置
JPH11167794A (ja) 半導体記憶装置及びそのバックアップ方法
KR0122339B1 (ko) 칩마운트 시스템의 메모리 기억장치
JP2002042479A (ja) 半導体記憶装置
KR100250879B1 (ko) 메모리 데이터 백업장치
KR930020473A (ko) 불휘발성 메모리 제어 장치
JPH05233474A (ja) 記憶内容保護方式
JP2000075968A (ja) 小型電子機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050421

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060919

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees