JP2004310312A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2004310312A JP2004310312A JP2003101059A JP2003101059A JP2004310312A JP 2004310312 A JP2004310312 A JP 2004310312A JP 2003101059 A JP2003101059 A JP 2003101059A JP 2003101059 A JP2003101059 A JP 2003101059A JP 2004310312 A JP2004310312 A JP 2004310312A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- serial eeprom
- time
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
【課題】電源オフ時のシリアルEEPROMの誤書き込みを低いコストで防止する。
【解決手段】シリアルEEPROM100の電源端子100aと電源ライン104の間にインダクタ106が挿入され、かつ、電源端子100aにコンデンサ108が並列接続される。リセットIC110は、電源オフにより電源電圧が検出電圧まで下がるとリセット信号をアサートしてメモリ制御IC102によるシリアルEEPROMのアクセスを抑止する。その時点からシリアルEEPROM100の書き込み時間以上の期間、電源端子100aの電圧がシリアルEEPROMの書き込み保護電圧以上に保持されるように、コンデンサとインダクタにより決まる時定数が選ばれる。
【選択図】 図2
【解決手段】シリアルEEPROM100の電源端子100aと電源ライン104の間にインダクタ106が挿入され、かつ、電源端子100aにコンデンサ108が並列接続される。リセットIC110は、電源オフにより電源電圧が検出電圧まで下がるとリセット信号をアサートしてメモリ制御IC102によるシリアルEEPROMのアクセスを抑止する。その時点からシリアルEEPROM100の書き込み時間以上の期間、電源端子100aの電圧がシリアルEEPROMの書き込み保護電圧以上に保持されるように、コンデンサとインダクタにより決まる時定数が選ばれる。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、シリアルEEPROMが含まれる電子装置に係り、特に、電源オフ時のシリアルEEPRPMの誤書き込み動作を防止する技術に関する。
【0002】
【従来の技術】
パソコン、マイクロコンピュータ、プリンタ、その他各種の電子装置において、EEPROMが広く用いられている。EEPROMには、ユーザ情報、システム構成情報、バックアップ情報など重要な情報が記憶される。例えば課金データがEEPROMに記憶されている場合、それが誤書き込みにより消去もしくは破壊されると重大な問題となる。また、インクジェットプリンタ等ではマシン固有のヘッドの特性値などがEEPROMに記憶されていて、それが誤書き込みによって破壊されると、ヘッドの破損などの障害を引き起こす。
【0003】
さて、コマンド、アドレス、データをシリアル・インターフェースを通じて1ビットずつやり取りするシリアルEEPROMは、インターフェース信号線が少ないことやパッケージを小型化できるなどの理由から利用頻度が高い。しかし、シリアルEEPROMは、パラレルEEPROMに比べ、書き込みに要する時間が長いため、電源がオフした場合に、誤書き込みが発生する危険性が大きい。
【0004】
ここで、3線式シリアルEEPROMを例に、電源オフ時の誤書き込み発生のプロセスについて説明する。図1は、3線式シリアルEEPROMの書き込みシーケンスを示す。クロック信号Cに同期して信号Dよりコマンド、アドレス、データが順にシリアルに入力される。その後、ストローブ信号Sの立下りでデバイス内部で書き込み動作が開始し、図中のtW時間後にデバイス内部の書き込み動作が完了する。信号Qは内部の書き込み状態を外部に示すための信号で、この信号の状態がREADY状態になると内部の書き込み動作は完了したということであり、これを確認して次のアクセスが行われる。
【0005】
ストローブ信号Sが立ち下がり、デバイス内部で書き込みが行われているtW時間内に、デバイスの電源端子に供給される電圧が、デバイスの正常な書き込み動作を保証する電圧(以下、書き込み保護電圧と記す)より下がると、誤書き込みが発生する。したがって、電源オフによる誤書き込みを防止するためには、tW時間内はデバイスの電源端子に印加される電圧を書き込み保護電圧以上に維持する必要がある。
【0006】
かかる観点から電源オフ時の誤書き込みを防止するため、本出願人は、「画像形成装置の各負荷に給電する直流電源と、データの電気的消去が可能なメモリ素子と、前記直流電源の入力となる商用交流電源入力のゼロ点でゼロクロス信号を発生するゼロクロス信号発生手段と、前記ゼロクロス信号に同期して前記メモリ素子への書き込みを行う書込手段と、前記ゼロクロス信号の発生間隔を計測するタイマ手段と、予め設定されている設定時間以上の時間が前記タイマ手段によって計測されたときに、前記直流電源より給電される特定の負荷に対する給電を停止して直流電源の電圧保持時間を増加させ、前記メモリ素子の書き込み期間中における電源電圧が書き込み動作可能電圧以下に低下することを防止する制御手段と、を備えたことを特徴とする画像形成装置のメモリ制御回路」を提案している(特許文献1参照)。
【0007】
【特許文献1】
特開平9−91208号公報
【0008】
【発明が解決しようとする課題】
本発明の目的は、シリアルEEPROMを含む電子装置において、極めて低いコストで、電源オフ時のシリアルEEPROMの誤書き込みを防止することにある。
【0009】
【課題を解決するための手段】
請求項1の発明は、シリアルEEPROMと、電源電圧が所定の検出電圧(VR)まで低下したことを検出して前記シリアルEEPROMに対する書き込みを抑止するための手段を含む電子装置において、前記シリアルEEPROMの電源端子と電源ラインとの間にインダクタが挿入され、かつ、前記シリアルEEPROMの電源端子にコンデンサが並列に接続され、電源電圧が検出電圧(VR)まで低下してから前記シリアルEEPROMの電源端子の電圧が前記シリアルEEPROMの書き込み保護電圧(Vm)まで低下するまでの時間(tD)と、前記シリアルEEPROMの書き込み時間(tW)が、tD>tWの関係を満たすように、前記インダクタと前記コンデンサで決まる時定数が選ばれることを特徴とする。
【0010】
請求項2の発明は、シリアルEEPROMと、電源電圧が所定の検出電圧(VR)まで低下したことを検出して前記シリアルEEPROMに対する書き込みを抑止するための手段を含む電子装置において、前記シリアルEEPROMは、電源電圧が検出電圧(VR)まで低下してから前記シリアルEEPROMの電源端子の電圧が前記シリアルEEPROMの書き込み保護電圧(Vm)まで低下するまでの時間(tD)と、前記シリアルEEPROMの書き込み時間(tW)が、
tD>tWの関係を満たすような書き込み保護電圧(Vm)を持つシリアルEEPROMであることを特徴とする。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図2は、請求項1記載の発明の一実施例の構成説明図である。この実施例は、マイクロコンピュータ、プリンタのコントローラなどのシリアルEEPROMを含む各種の電子装置に関わるものであるが、図2には説明に直接関係する構成のみが示されている。
【0012】
図2において、100はシリアルEEPROMであり、102はシリアルEEPROM100の書き込み及び読み出しを制御する回路であるメモリ制御ICである。この実施例では、シリアルEEPROM100及びメモリ制御IC102は+3.3Vの電源電圧で動作するデバイスである。メモリ制御IC102の電源端子102a(Vcc)は不図示の直流電源より+3.3Vが供給される電源ライン104に直接接続されている。シリアルEEPROM100の電源端子100a(Vcc)は、電源オフ時の誤書き込み防止のために、インダクタ(フィルタ)106を介して電源ライン104に接続され、また、その電源端子100aにコンデンサ108が並列に接続されている。110はリセットICであり、これは電源ライン104の電圧(電源電圧)を監視し、その電圧が所定の検出電圧VR 以下に低下するとシステムをリセットするためのリセット信号をアサートする回路である。このリセット信号はメモリ制御IC102のリセット端子102b(Reset)に入力される。メモリ制御IC102は、リセット信号がアサートされるとリセットし、シリアルEEPROM100へのアクセスを停止する。つまり、リセットIC110は、電源電圧が検出電圧VR 以下に下がるとシリアルEEPROM100の書き込みを抑止するための手段でもある。
【0013】
図3は、この実施例における電源オフ時の各部電圧の時間的変化を示す図である。(a)は電源ライン104の電圧、(b)はメモリ制御IC102のリセット端子102b(Reset)の電圧、(c)はシリアルEEPROM100の電源端子100a(Vcc)の電圧をそれぞれ示す。
【0014】
電源がオフすると、電源ライン104の電圧は図3(a)に示すように徐々に低下し、検出電圧VR まで低下した時に図3(b)に示すようにリセット信号がアサートされ、シリアルEEPROM100への新規の書き込みは抑止される。シリアルEEPROM100の電源端子100aの電圧は、インダクタ106とコンデンサ108の作用により、図3(c)に示すように電源ライン電圧より緩やかに低下する。リセット信号がアサートされてから、シリアルEEPROM100の電源端子100aの電圧がシリアルEEPROM100の書き込み保護電圧Vmまで低下するまでの時間をtDとする。この時間tDの長さはインダクタ106とコンデンサ108で決まる時定数に依存するが、tD>tW(シリアルEEPrOMの書き込み時間;図1参照)に設定するならば、電源オフ時におけるシリアルEEPROM100の誤書き込みは確実に回避される。
【0015】
このように、請求項1記載の発明によれば、シリアルEEPROM100の電源端子100aにインダクタ106とコンデンサ108を接続するという簡易かつ低コストな手段により、電源オフ時のシリアルEEPROM100の誤書き込みを確実に防止することができる。
【0016】
図4は、請求項2記載の発明の第1の実施例の構成説明図である。この実施例は、マイクロコンピュータ、プリンタのコントローラなどのシリアルEEPROMを含む各種の電子装置に関わるものであるが、図4には説明に直接関係する構成のみが示されている。
【0017】
図4において、200はシリアルEEPROMであり、202はシリアルEEPROM200の書き込み及び読み出しを制御する回路であるメモリ制御ICである。この実施例では、メモリ制御IC202は+3.3Vの電源電圧で動作するデバイスであるが、シリアルEEPROM200は+2.5Vの電源電圧で動作するデバイスである。メモリ制御IC202の電源端子202a(Vcc)は不図示の直流電源より+3.3Vが供給される電源ライン204に接続されている。シリアルEEPROM200の電源端子200a(Vcc)は、前記直流電源より+2.5Vが供給される電源ライン205に接続されている。110はリセットICであり、これは電源ライン204の電圧(電源電圧)を監視し、その電圧が所定の検出電圧VR 以下に低下するとシステムをリセットするためのリセット信号をアサートする回路である。このリセット信号はメモリ制御IC202のリセット端子202b(Reset)に入力される。メモリ制御IC202は、リセット信号がアサートされるとリセットし、シリアルEEPROM200へのアクセスを停止する。つまり、リセットIC210は、電源ライン電圧が検出電圧VR 以下に下がるとシリアルEEPROM200の書き込みを抑止するための手段でもある。
【0018】
図5は、この実施例における電源オフ時の各部電圧の時間的変化を示す図である。(a)は+3.3Vの電源ライン204の電圧、(b)はメモリ制御IC202のリセット端子202b(Reset)の電圧、(c)は+2.5Vの電源ライン205の電圧をそれぞれ示す。
【0019】
電源がオフすると、電源ライン204及び同205の電圧は図5の(a)及び(b)に示すように徐々に低下する。電源ライン204の電圧が検出電圧VR まで低下した時に図5(b)に示すようにリセット信号がアサートされ、シリアルEEPROM200への新規の書き込みは抑止される。リセット信号がアサートされてから、シリアルEEPROM200の電源端子200aの電圧が書き込み保護電圧Vmまで低下するまでの時間をtDとすると、tD>tW(シリアルEEPrOMの書き込み時間;図1参照)ならば、電源オフ時の誤書き込みは回避される。
【0020】
tD>tWの条件を満たすためには、書き込み保護電圧Vmが検出電圧VR より十分に低くければよい。3.3Vの電源電圧で動作するシリアルEEPROMの場合、一般に、その書き込み保護電圧は3.3Vの電源電圧を監視するリセットICの検出電圧VR との差が小さく、そのような関係を満たさない。この実施例においては、シリアルEEPROM200として、2.5Vの電源電圧で動作するデバイスを用いることにより、tD>tWの条件を満たし、電源オフ時の誤書き込みを回避する。
【0021】
このように、請求項2記載の発明によれば、シリアルEEPROM200として、tD>tWの関係を満たす低い書き込み保護電圧を持つ、低電圧動作のデバイスを選ぶことにより、格別のコスト増加を伴うことなく、電源オフ時のシリアルEEPROM200の誤書き込みを確実に防止することができる。
【0022】
上に述べたように、3.3Vの電源電圧で動作するシリアルEEPROMの場合、一般に、その書き込み保護電圧は3.3Vの電源電圧を監視するリセットICの検出電圧VR との差が小さいが、中には通常のデバイスより書き込み保護電圧が低いタイプのデバイスも存在する。請求項2の発明の第2の実施例では、そのような書き込み保護電圧の低いタイプのシリアルEEPROMを用いることにより、tD>tWの条件を満たして電源オフ時の誤書き込みを防止する。
【0023】
図6は、このような請求項2記載の発明の第2の実施例の構成説明図である。図4及び図5を参照して説明した第1の実施例と、この第2の実施例との違いは、シリアルEEPROM200として、2.5V動作のデバイスと同等の低い書き込み保護電圧Vmを持つ3.3V動作のデバイスが用いられることである。したがって、シリアルEEPROM200の電源端子200aは+3.3Vの電源ライン204に接続される。この実施例においても、第1の実施例と同様に、シリアルEEPROM200の電源オフ時の誤書き込みを防止できる。しかも、第1の実施例のようにシリアルEEPROM200のための低電圧の電源ラインを用意する必要がなく、電源関連のコストも削減できる。
【0024】
【発明の効果】
以上に説明したごとく、請求項1及び2に記載の発明によれば、シリアルEEPROMの電源オフ時の誤書き込みを確実に防止することができる。そして、請求項1記載の発明によれば、誤書き込みの防止のために追加する部品はインダクタとコンデンサのみであり、そのコストは僅かで済む。請求項2記載の発明によれば、誤書き込み防止のために格別の部品などを追加する必要がなく、さらに低いコストで誤書き込み防止を防止できる。
【図面の簡単な説明】
【図1】3線式シリアルEEPROMの書き込みシーケンスの説明図である。
【図2】請求項1記載の発明の一実施例の構成説明図である。
【図3】図2に示す実施例における誤書き込み防止の説明図である。
【図4】請求項2記載の発明の第1の実施例の構成説明図である。
【図5】図4に示す実施例における誤書き込み防止の説明図である。
【図6】請求項2記載の発明の第2の実施例の構成説明図である。
【符号の説明】
100 シリアルEEPROM
100a シリアルEEPROMの電源端子
102 メモリ制御IC
102a メモリ制御ICの電源端子
102b メモリ制御ICのリセット端子
104 +3.3V電源ライン
106 インダクタ(フィルタ)
108 コンデンサ
110 リセットIC
200 シリアルEEPROM
200a シリアルEEPROMの電源端子
202 メモリ制御IC
202a メモリ制御ICの電源端子
202b メモリ制御ICのリセット端子
204 +3.3V電源ライン
205 +2.5V電源ライン
210 リセットIC
【発明の属する技術分野】
本発明は、シリアルEEPROMが含まれる電子装置に係り、特に、電源オフ時のシリアルEEPRPMの誤書き込み動作を防止する技術に関する。
【0002】
【従来の技術】
パソコン、マイクロコンピュータ、プリンタ、その他各種の電子装置において、EEPROMが広く用いられている。EEPROMには、ユーザ情報、システム構成情報、バックアップ情報など重要な情報が記憶される。例えば課金データがEEPROMに記憶されている場合、それが誤書き込みにより消去もしくは破壊されると重大な問題となる。また、インクジェットプリンタ等ではマシン固有のヘッドの特性値などがEEPROMに記憶されていて、それが誤書き込みによって破壊されると、ヘッドの破損などの障害を引き起こす。
【0003】
さて、コマンド、アドレス、データをシリアル・インターフェースを通じて1ビットずつやり取りするシリアルEEPROMは、インターフェース信号線が少ないことやパッケージを小型化できるなどの理由から利用頻度が高い。しかし、シリアルEEPROMは、パラレルEEPROMに比べ、書き込みに要する時間が長いため、電源がオフした場合に、誤書き込みが発生する危険性が大きい。
【0004】
ここで、3線式シリアルEEPROMを例に、電源オフ時の誤書き込み発生のプロセスについて説明する。図1は、3線式シリアルEEPROMの書き込みシーケンスを示す。クロック信号Cに同期して信号Dよりコマンド、アドレス、データが順にシリアルに入力される。その後、ストローブ信号Sの立下りでデバイス内部で書き込み動作が開始し、図中のtW時間後にデバイス内部の書き込み動作が完了する。信号Qは内部の書き込み状態を外部に示すための信号で、この信号の状態がREADY状態になると内部の書き込み動作は完了したということであり、これを確認して次のアクセスが行われる。
【0005】
ストローブ信号Sが立ち下がり、デバイス内部で書き込みが行われているtW時間内に、デバイスの電源端子に供給される電圧が、デバイスの正常な書き込み動作を保証する電圧(以下、書き込み保護電圧と記す)より下がると、誤書き込みが発生する。したがって、電源オフによる誤書き込みを防止するためには、tW時間内はデバイスの電源端子に印加される電圧を書き込み保護電圧以上に維持する必要がある。
【0006】
かかる観点から電源オフ時の誤書き込みを防止するため、本出願人は、「画像形成装置の各負荷に給電する直流電源と、データの電気的消去が可能なメモリ素子と、前記直流電源の入力となる商用交流電源入力のゼロ点でゼロクロス信号を発生するゼロクロス信号発生手段と、前記ゼロクロス信号に同期して前記メモリ素子への書き込みを行う書込手段と、前記ゼロクロス信号の発生間隔を計測するタイマ手段と、予め設定されている設定時間以上の時間が前記タイマ手段によって計測されたときに、前記直流電源より給電される特定の負荷に対する給電を停止して直流電源の電圧保持時間を増加させ、前記メモリ素子の書き込み期間中における電源電圧が書き込み動作可能電圧以下に低下することを防止する制御手段と、を備えたことを特徴とする画像形成装置のメモリ制御回路」を提案している(特許文献1参照)。
【0007】
【特許文献1】
特開平9−91208号公報
【0008】
【発明が解決しようとする課題】
本発明の目的は、シリアルEEPROMを含む電子装置において、極めて低いコストで、電源オフ時のシリアルEEPROMの誤書き込みを防止することにある。
【0009】
【課題を解決するための手段】
請求項1の発明は、シリアルEEPROMと、電源電圧が所定の検出電圧(VR)まで低下したことを検出して前記シリアルEEPROMに対する書き込みを抑止するための手段を含む電子装置において、前記シリアルEEPROMの電源端子と電源ラインとの間にインダクタが挿入され、かつ、前記シリアルEEPROMの電源端子にコンデンサが並列に接続され、電源電圧が検出電圧(VR)まで低下してから前記シリアルEEPROMの電源端子の電圧が前記シリアルEEPROMの書き込み保護電圧(Vm)まで低下するまでの時間(tD)と、前記シリアルEEPROMの書き込み時間(tW)が、tD>tWの関係を満たすように、前記インダクタと前記コンデンサで決まる時定数が選ばれることを特徴とする。
【0010】
請求項2の発明は、シリアルEEPROMと、電源電圧が所定の検出電圧(VR)まで低下したことを検出して前記シリアルEEPROMに対する書き込みを抑止するための手段を含む電子装置において、前記シリアルEEPROMは、電源電圧が検出電圧(VR)まで低下してから前記シリアルEEPROMの電源端子の電圧が前記シリアルEEPROMの書き込み保護電圧(Vm)まで低下するまでの時間(tD)と、前記シリアルEEPROMの書き込み時間(tW)が、
tD>tWの関係を満たすような書き込み保護電圧(Vm)を持つシリアルEEPROMであることを特徴とする。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図2は、請求項1記載の発明の一実施例の構成説明図である。この実施例は、マイクロコンピュータ、プリンタのコントローラなどのシリアルEEPROMを含む各種の電子装置に関わるものであるが、図2には説明に直接関係する構成のみが示されている。
【0012】
図2において、100はシリアルEEPROMであり、102はシリアルEEPROM100の書き込み及び読み出しを制御する回路であるメモリ制御ICである。この実施例では、シリアルEEPROM100及びメモリ制御IC102は+3.3Vの電源電圧で動作するデバイスである。メモリ制御IC102の電源端子102a(Vcc)は不図示の直流電源より+3.3Vが供給される電源ライン104に直接接続されている。シリアルEEPROM100の電源端子100a(Vcc)は、電源オフ時の誤書き込み防止のために、インダクタ(フィルタ)106を介して電源ライン104に接続され、また、その電源端子100aにコンデンサ108が並列に接続されている。110はリセットICであり、これは電源ライン104の電圧(電源電圧)を監視し、その電圧が所定の検出電圧VR 以下に低下するとシステムをリセットするためのリセット信号をアサートする回路である。このリセット信号はメモリ制御IC102のリセット端子102b(Reset)に入力される。メモリ制御IC102は、リセット信号がアサートされるとリセットし、シリアルEEPROM100へのアクセスを停止する。つまり、リセットIC110は、電源電圧が検出電圧VR 以下に下がるとシリアルEEPROM100の書き込みを抑止するための手段でもある。
【0013】
図3は、この実施例における電源オフ時の各部電圧の時間的変化を示す図である。(a)は電源ライン104の電圧、(b)はメモリ制御IC102のリセット端子102b(Reset)の電圧、(c)はシリアルEEPROM100の電源端子100a(Vcc)の電圧をそれぞれ示す。
【0014】
電源がオフすると、電源ライン104の電圧は図3(a)に示すように徐々に低下し、検出電圧VR まで低下した時に図3(b)に示すようにリセット信号がアサートされ、シリアルEEPROM100への新規の書き込みは抑止される。シリアルEEPROM100の電源端子100aの電圧は、インダクタ106とコンデンサ108の作用により、図3(c)に示すように電源ライン電圧より緩やかに低下する。リセット信号がアサートされてから、シリアルEEPROM100の電源端子100aの電圧がシリアルEEPROM100の書き込み保護電圧Vmまで低下するまでの時間をtDとする。この時間tDの長さはインダクタ106とコンデンサ108で決まる時定数に依存するが、tD>tW(シリアルEEPrOMの書き込み時間;図1参照)に設定するならば、電源オフ時におけるシリアルEEPROM100の誤書き込みは確実に回避される。
【0015】
このように、請求項1記載の発明によれば、シリアルEEPROM100の電源端子100aにインダクタ106とコンデンサ108を接続するという簡易かつ低コストな手段により、電源オフ時のシリアルEEPROM100の誤書き込みを確実に防止することができる。
【0016】
図4は、請求項2記載の発明の第1の実施例の構成説明図である。この実施例は、マイクロコンピュータ、プリンタのコントローラなどのシリアルEEPROMを含む各種の電子装置に関わるものであるが、図4には説明に直接関係する構成のみが示されている。
【0017】
図4において、200はシリアルEEPROMであり、202はシリアルEEPROM200の書き込み及び読み出しを制御する回路であるメモリ制御ICである。この実施例では、メモリ制御IC202は+3.3Vの電源電圧で動作するデバイスであるが、シリアルEEPROM200は+2.5Vの電源電圧で動作するデバイスである。メモリ制御IC202の電源端子202a(Vcc)は不図示の直流電源より+3.3Vが供給される電源ライン204に接続されている。シリアルEEPROM200の電源端子200a(Vcc)は、前記直流電源より+2.5Vが供給される電源ライン205に接続されている。110はリセットICであり、これは電源ライン204の電圧(電源電圧)を監視し、その電圧が所定の検出電圧VR 以下に低下するとシステムをリセットするためのリセット信号をアサートする回路である。このリセット信号はメモリ制御IC202のリセット端子202b(Reset)に入力される。メモリ制御IC202は、リセット信号がアサートされるとリセットし、シリアルEEPROM200へのアクセスを停止する。つまり、リセットIC210は、電源ライン電圧が検出電圧VR 以下に下がるとシリアルEEPROM200の書き込みを抑止するための手段でもある。
【0018】
図5は、この実施例における電源オフ時の各部電圧の時間的変化を示す図である。(a)は+3.3Vの電源ライン204の電圧、(b)はメモリ制御IC202のリセット端子202b(Reset)の電圧、(c)は+2.5Vの電源ライン205の電圧をそれぞれ示す。
【0019】
電源がオフすると、電源ライン204及び同205の電圧は図5の(a)及び(b)に示すように徐々に低下する。電源ライン204の電圧が検出電圧VR まで低下した時に図5(b)に示すようにリセット信号がアサートされ、シリアルEEPROM200への新規の書き込みは抑止される。リセット信号がアサートされてから、シリアルEEPROM200の電源端子200aの電圧が書き込み保護電圧Vmまで低下するまでの時間をtDとすると、tD>tW(シリアルEEPrOMの書き込み時間;図1参照)ならば、電源オフ時の誤書き込みは回避される。
【0020】
tD>tWの条件を満たすためには、書き込み保護電圧Vmが検出電圧VR より十分に低くければよい。3.3Vの電源電圧で動作するシリアルEEPROMの場合、一般に、その書き込み保護電圧は3.3Vの電源電圧を監視するリセットICの検出電圧VR との差が小さく、そのような関係を満たさない。この実施例においては、シリアルEEPROM200として、2.5Vの電源電圧で動作するデバイスを用いることにより、tD>tWの条件を満たし、電源オフ時の誤書き込みを回避する。
【0021】
このように、請求項2記載の発明によれば、シリアルEEPROM200として、tD>tWの関係を満たす低い書き込み保護電圧を持つ、低電圧動作のデバイスを選ぶことにより、格別のコスト増加を伴うことなく、電源オフ時のシリアルEEPROM200の誤書き込みを確実に防止することができる。
【0022】
上に述べたように、3.3Vの電源電圧で動作するシリアルEEPROMの場合、一般に、その書き込み保護電圧は3.3Vの電源電圧を監視するリセットICの検出電圧VR との差が小さいが、中には通常のデバイスより書き込み保護電圧が低いタイプのデバイスも存在する。請求項2の発明の第2の実施例では、そのような書き込み保護電圧の低いタイプのシリアルEEPROMを用いることにより、tD>tWの条件を満たして電源オフ時の誤書き込みを防止する。
【0023】
図6は、このような請求項2記載の発明の第2の実施例の構成説明図である。図4及び図5を参照して説明した第1の実施例と、この第2の実施例との違いは、シリアルEEPROM200として、2.5V動作のデバイスと同等の低い書き込み保護電圧Vmを持つ3.3V動作のデバイスが用いられることである。したがって、シリアルEEPROM200の電源端子200aは+3.3Vの電源ライン204に接続される。この実施例においても、第1の実施例と同様に、シリアルEEPROM200の電源オフ時の誤書き込みを防止できる。しかも、第1の実施例のようにシリアルEEPROM200のための低電圧の電源ラインを用意する必要がなく、電源関連のコストも削減できる。
【0024】
【発明の効果】
以上に説明したごとく、請求項1及び2に記載の発明によれば、シリアルEEPROMの電源オフ時の誤書き込みを確実に防止することができる。そして、請求項1記載の発明によれば、誤書き込みの防止のために追加する部品はインダクタとコンデンサのみであり、そのコストは僅かで済む。請求項2記載の発明によれば、誤書き込み防止のために格別の部品などを追加する必要がなく、さらに低いコストで誤書き込み防止を防止できる。
【図面の簡単な説明】
【図1】3線式シリアルEEPROMの書き込みシーケンスの説明図である。
【図2】請求項1記載の発明の一実施例の構成説明図である。
【図3】図2に示す実施例における誤書き込み防止の説明図である。
【図4】請求項2記載の発明の第1の実施例の構成説明図である。
【図5】図4に示す実施例における誤書き込み防止の説明図である。
【図6】請求項2記載の発明の第2の実施例の構成説明図である。
【符号の説明】
100 シリアルEEPROM
100a シリアルEEPROMの電源端子
102 メモリ制御IC
102a メモリ制御ICの電源端子
102b メモリ制御ICのリセット端子
104 +3.3V電源ライン
106 インダクタ(フィルタ)
108 コンデンサ
110 リセットIC
200 シリアルEEPROM
200a シリアルEEPROMの電源端子
202 メモリ制御IC
202a メモリ制御ICの電源端子
202b メモリ制御ICのリセット端子
204 +3.3V電源ライン
205 +2.5V電源ライン
210 リセットIC
Claims (2)
- シリアルEEPROMと、電源電圧が所定の検出電圧(VR)まで低下したことを検出して前記シリアルEEPROMに対する書き込みを抑止するための手段を含む電子装置において、
前記シリアルEEPROMの電源端子と電源ラインとの間にインダクタが挿入され、かつ、前記シリアルEEPROMの電源端子にコンデンサが並列に接続され、
電源電圧が検出電圧(VR)まで低下してから前記シリアルEEPROMの電源端子の電圧が前記シリアルEEPROMの書き込み保護電圧(Vm)まで低下するまでの時間(tD)と、前記シリアルEEPROMの書き込み時間(tW)が、
tD>tW
の関係を満たすように、前記インダクタと前記コンデンサで決まる時定数が選ばれることを特徴とする電子装置。 - シリアルEEPROMと、電源電圧が所定の検出電圧(VR)まで低下したことを検出して前記シリアルEEPROMに対する書き込みを抑止するための手段を含む電子装置において、
前記シリアルEEPROMは、電源電圧が検出電圧(VR)まで低下してから前記シリアルEEPROMの電源端子の電圧が前記シリアルEEPROMの書き込み保護電圧(Vm)まで低下するまでの時間(tD)と、前記シリアルEEPROMの書き込み時間(tW)が、
tD>tW
の関係を満たすような書き込み保護電圧(Vm)を持つシリアルEEPROMであることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003101059A JP2004310312A (ja) | 2003-04-04 | 2003-04-04 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003101059A JP2004310312A (ja) | 2003-04-04 | 2003-04-04 | 電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004310312A true JP2004310312A (ja) | 2004-11-04 |
Family
ID=33464974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003101059A Pending JP2004310312A (ja) | 2003-04-04 | 2003-04-04 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004310312A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011024004A (ja) * | 2009-07-16 | 2011-02-03 | Oki Data Corp | 光プリントヘッド及び画像形成装置 |
US8366233B2 (en) | 2005-12-26 | 2013-02-05 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
JP2016185707A (ja) * | 2005-12-26 | 2016-10-27 | セイコーエプソン株式会社 | 印刷材収納体 |
JP2016186747A (ja) * | 2015-03-27 | 2016-10-27 | Necエンベデッドプロダクツ株式会社 | 記録処理制御装置、記録装置、記録処理制御方法及びプログラム |
-
2003
- 2003-04-04 JP JP2003101059A patent/JP2004310312A/ja active Pending
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019142242A (ja) * | 2005-12-26 | 2019-08-29 | セイコーエプソン株式会社 | 印刷材収納体 |
US8382250B2 (en) | 2005-12-26 | 2013-02-26 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
US9505226B2 (en) | 2005-12-26 | 2016-11-29 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
US8454116B2 (en) | 2005-12-26 | 2013-06-04 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
US8794749B2 (en) | 2005-12-26 | 2014-08-05 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
US8801163B2 (en) | 2005-12-26 | 2014-08-12 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
US8882513B1 (en) | 2005-12-26 | 2014-11-11 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
US9180675B2 (en) | 2005-12-26 | 2015-11-10 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
JP2017154506A (ja) * | 2005-12-26 | 2017-09-07 | セイコーエプソン株式会社 | 印刷材収納体 |
JP2016185707A (ja) * | 2005-12-26 | 2016-10-27 | セイコーエプソン株式会社 | 印刷材収納体 |
US11945231B2 (en) | 2005-12-26 | 2024-04-02 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
US8366233B2 (en) | 2005-12-26 | 2013-02-05 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
US9381750B2 (en) | 2005-12-26 | 2016-07-05 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
JP2018122600A (ja) * | 2005-12-26 | 2018-08-09 | セイコーエプソン株式会社 | 印刷材収納体 |
US10259230B2 (en) | 2005-12-26 | 2019-04-16 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
US11667126B2 (en) | 2005-12-26 | 2023-06-06 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
US10625510B2 (en) | 2005-12-26 | 2020-04-21 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
JP2020128100A (ja) * | 2005-12-26 | 2020-08-27 | セイコーエプソン株式会社 | 印刷材収容体 |
US10836173B2 (en) | 2005-12-26 | 2020-11-17 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
US11279138B2 (en) | 2005-12-26 | 2022-03-22 | Seiko Epson Corporation | Printing material container, and board mounted on printing material container |
JP2011024004A (ja) * | 2009-07-16 | 2011-02-03 | Oki Data Corp | 光プリントヘッド及び画像形成装置 |
JP2016186747A (ja) * | 2015-03-27 | 2016-10-27 | Necエンベデッドプロダクツ株式会社 | 記録処理制御装置、記録装置、記録処理制御方法及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5106219B2 (ja) | メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法 | |
JP3687740B2 (ja) | 電源供給システム、コンピュータ装置、および最大電力制御方法 | |
KR20170090655A (ko) | Usb 전력 전송 장치와 이를 포함하는 시스템 | |
KR20100029268A (ko) | 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘 | |
CN110764964B (zh) | 存储装置及其控制方法 | |
WO2024078231A1 (zh) | 数据保护电路、方法、装置、电子设备及存储介质 | |
US20100237913A1 (en) | Electronic device | |
JP2020013271A (ja) | 電源装置、電源制御方法及び記憶装置 | |
TW406221B (en) | Power switching apparatus for increasing the battery lifetime and the full-time operation apparatus | |
US9423857B2 (en) | Apparatus and method for extending life of a storage unit by delaying transitioning to a hibernation state for a predetermined time calculated based on a number of writing times of the storage unit | |
EP1612647A2 (en) | Image forming apparatus having power supply apparatus | |
CN104735278B (zh) | 信息处理装置及信息处理装置的控制方法 | |
US7599241B2 (en) | Enhanced write abort mechanism for non-volatile memory | |
US7694163B1 (en) | System for generating and monitoring voltages generated for a variety of different components on a common printed circuit board | |
CN109346114B (zh) | 图像形成装置和耗材芯片掉电处理方法 | |
JP2020144783A (ja) | 情報処理装置、その電力供給方法およびプログラム | |
US20090040842A1 (en) | Enhanced write abort mechanism for non-volatile memory | |
JP2004310312A (ja) | 電子装置 | |
JP4299890B2 (ja) | 半導体メモリ応用装置の電源供給回路 | |
JP2004070767A (ja) | 制御装置 | |
EP2223420B1 (en) | Multi-regulator power delivery system for asic cores | |
CN107291639A (zh) | 一种提高总线读写稳定性的方法和装置 | |
JP4911449B2 (ja) | 記録媒体保護装置 | |
JP5428969B2 (ja) | 画像形成装置 | |
JP2004094821A (ja) | 記録装置 |