JP2002042479A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP2002042479A JP2002042479A JP2000222486A JP2000222486A JP2002042479A JP 2002042479 A JP2002042479 A JP 2002042479A JP 2000222486 A JP2000222486 A JP 2000222486A JP 2000222486 A JP2000222486 A JP 2000222486A JP 2002042479 A JP2002042479 A JP 2002042479A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- memory
- unit
- data
- host system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 外部からの電源供給が遮断されたときにメモ
リ部及び該メモリ部の動作制御を行うコントロール部、
又はコントロール部に内蔵されたメモリに対して電源の
供給を行うバックアップ機能を、コストが増大すること
なく簡単な構成で備えることができる半導体記憶装置を
得る。 【解決手段】 外部からの電源電圧ＶＣＣが低下又は遮
断された場合、内蔵する電池４からメモリ部２及びメモ
リ部２の動作制御を行うコントロール部３へ電源供給す
ると共に、ダイオード５によって電源電圧ＶＣＣが低下
した際のメモリ部２及びコントロール部３への電源電圧
の低下を防止するようにした。
リ部及び該メモリ部の動作制御を行うコントロール部、
又はコントロール部に内蔵されたメモリに対して電源の
供給を行うバックアップ機能を、コストが増大すること
なく簡単な構成で備えることができる半導体記憶装置を
得る。 【解決手段】 外部からの電源電圧ＶＣＣが低下又は遮
断された場合、内蔵する電池４からメモリ部２及びメモ
リ部２の動作制御を行うコントロール部３へ電源供給す
ると共に、ダイオード５によって電源電圧ＶＣＣが低下
した際のメモリ部２及びコントロール部３への電源電圧
の低下を防止するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、ノートパソコン、
ＰＤＡ、ディジタルカメラ等の携帯型情報端末に記録媒
体として使用するメモリカード等の半導体記憶装置に関
し、特に外部からの電源供給低下及び遮断時におけるデ
ータ書き込みの失敗を防止する半導体記憶装置に関す
る。
ＰＤＡ、ディジタルカメラ等の携帯型情報端末に記録媒
体として使用するメモリカード等の半導体記憶装置に関
し、特に外部からの電源供給低下及び遮断時におけるデ
ータ書き込みの失敗を防止する半導体記憶装置に関す
る。
【０００２】
【従来の技術】図５は、従来の半導体記憶装置の構成例
を示したブロック図であり、図５では、メモリカードを
例にして示している。図５において、メモリカード１０
０は、情報処理機器等で構成されたホストシステム装置
１１０からのコマンド、データ、制御信号等がコントロ
ール部１０１に入力され、コントロール部１０１は、ホ
ストシステム装置１１０からの指令にしたがってフラッ
シュメモリ等で構成されたメモリ部１０２の動作制御を
行う。メモリ部１０２にデータを書き込む際、ホストシ
ステム装置１１０からの書き込みデータがコントロール
部１０１に入力され、該入力されたデータはコントロー
ル部１０１内に設けられたバッファメモリ１０３に一時
的に格納された後、メモリ部１０２に書き込まれる。
を示したブロック図であり、図５では、メモリカードを
例にして示している。図５において、メモリカード１０
０は、情報処理機器等で構成されたホストシステム装置
１１０からのコマンド、データ、制御信号等がコントロ
ール部１０１に入力され、コントロール部１０１は、ホ
ストシステム装置１１０からの指令にしたがってフラッ
シュメモリ等で構成されたメモリ部１０２の動作制御を
行う。メモリ部１０２にデータを書き込む際、ホストシ
ステム装置１１０からの書き込みデータがコントロール
部１０１に入力され、該入力されたデータはコントロー
ル部１０１内に設けられたバッファメモリ１０３に一時
的に格納された後、メモリ部１０２に書き込まれる。
【０００３】
【発明が解決しようとする課題】しかし、メモリ部１０
２へのデータ書き込みが終了していない状態で、メモリ
カード１００への電源供給が遮断されると、メモリ部１
０２へのデータ書き込みが正常に行うことができないと
いう問題があった。そこで、特開平８−２６３２２９号
公報では、電源供給が遮断されるとメモリチップに対し
てのみバックアップ電源を用いて電源の供給を行うよう
にした半導体記憶装置が開示されている。しかし、メモ
リチップの動作制御を行うデータ制御回路に対してはバ
ックアップ電源の供給を行わないことから、データ制御
回路のライトバッファにデータが格納されている状態、
及び該ライトバッファからメモリチップにデータが転送
されている状態で電源供給が遮断されると、データの書
き込みを失敗することになる。
２へのデータ書き込みが終了していない状態で、メモリ
カード１００への電源供給が遮断されると、メモリ部１
０２へのデータ書き込みが正常に行うことができないと
いう問題があった。そこで、特開平８−２６３２２９号
公報では、電源供給が遮断されるとメモリチップに対し
てのみバックアップ電源を用いて電源の供給を行うよう
にした半導体記憶装置が開示されている。しかし、メモ
リチップの動作制御を行うデータ制御回路に対してはバ
ックアップ電源の供給を行わないことから、データ制御
回路のライトバッファにデータが格納されている状態、
及び該ライトバッファからメモリチップにデータが転送
されている状態で電源供給が遮断されると、データの書
き込みを失敗することになる。
【０００４】また、特開平６−２８３９９８号公報で
は、ＥＥＰＲＯＭの電源端子にコンデンサを接続するこ
とによって、電源遮断時にＥＥＰＲＯＭへの書き込み動
作が終了するまでの時間だけバックアップするようにし
た計数装置が開示されている。しかし、電源Ｖｃｃの電
圧が低下するとコンデンサの充電電圧も低下するため、
バックアップ電源としての電圧が外部電源の電圧に影響
されるという問題が考えられる。
は、ＥＥＰＲＯＭの電源端子にコンデンサを接続するこ
とによって、電源遮断時にＥＥＰＲＯＭへの書き込み動
作が終了するまでの時間だけバックアップするようにし
た計数装置が開示されている。しかし、電源Ｖｃｃの電
圧が低下するとコンデンサの充電電圧も低下するため、
バックアップ電源としての電圧が外部電源の電圧に影響
されるという問題が考えられる。
【０００５】一方、特開平９−２０４３６６号公報で
は、制御回路及びフラッシュメモリに対して電源遮断時
に内蔵電池を使用して電源を供給し、ライト／イレーズ
動作を保証するバックアップ装置が開示されているが、
供給電源切替回路、供給電源監視回路、比較器及び内蔵
電池を必要とし、コストの増大が懸念される。
は、制御回路及びフラッシュメモリに対して電源遮断時
に内蔵電池を使用して電源を供給し、ライト／イレーズ
動作を保証するバックアップ装置が開示されているが、
供給電源切替回路、供給電源監視回路、比較器及び内蔵
電池を必要とし、コストの増大が懸念される。
【０００６】本発明は、上記のような問題を解決するた
めになされたものであり、外部からの電源供給が遮断さ
れたときにメモリ部及び該メモリ部の動作制御を行うコ
ントロール部、又はコントロール部に内蔵されたメモリ
に対して電源の供給を行うバックアップ機能を、コスト
が増大することなく簡単な構成で備えることができる半
導体記憶装置を得ることを目的とする。
めになされたものであり、外部からの電源供給が遮断さ
れたときにメモリ部及び該メモリ部の動作制御を行うコ
ントロール部、又はコントロール部に内蔵されたメモリ
に対して電源の供給を行うバックアップ機能を、コスト
が増大することなく簡単な構成で備えることができる半
導体記憶装置を得ることを目的とする。
【０００７】なお、特開平９−２８８６４６号公報で
は、電源電圧低下時にデータをコピーするための作業領
域を設けたデータ記録装置が開示されているが、本発明
では、通常使用しているバッファメモリに対して電源電
圧低下時にバックアップを行うようにしていることか
ら、特開平９−２８８６４６号公報とは異なるものであ
る。
は、電源電圧低下時にデータをコピーするための作業領
域を設けたデータ記録装置が開示されているが、本発明
では、通常使用しているバッファメモリに対して電源電
圧低下時にバックアップを行うようにしていることか
ら、特開平９−２８８６４６号公報とは異なるものであ
る。
【０００８】
【課題を解決するための手段】この発明に係る半導体記
憶装置は、外部から電源が供給され、情報処理機器等で
構成されたホストシステム装置からのデータの格納、及
び格納したデータのホストシステム装置への読み出しを
行う半導体記憶装置において、ホストシステム装置から
のデータを格納するメモリ部と、ホストシステム装置か
らの指令にしたがって該メモリ部の動作制御を行うコン
トロール部と、外部からの電源供給低下及び遮断時にメ
モリ部及び該コントロール部に対する電源供給を行う電
源部と、外部からの電源供給低下及び遮断時に該電源部
からの電源が外部へ供給されることを防止する外部供給
遮断部とを備えるものである。
憶装置は、外部から電源が供給され、情報処理機器等で
構成されたホストシステム装置からのデータの格納、及
び格納したデータのホストシステム装置への読み出しを
行う半導体記憶装置において、ホストシステム装置から
のデータを格納するメモリ部と、ホストシステム装置か
らの指令にしたがって該メモリ部の動作制御を行うコン
トロール部と、外部からの電源供給低下及び遮断時にメ
モリ部及び該コントロール部に対する電源供給を行う電
源部と、外部からの電源供給低下及び遮断時に該電源部
からの電源が外部へ供給されることを防止する外部供給
遮断部とを備えるものである。
【０００９】また、この発明に係る半導体記憶装置は、
具体的には、上記外部供給遮断部が、外部から供給され
た電源をメモリ部及びコントロール部に出力するダイオ
ードで構成されるものである。
具体的には、上記外部供給遮断部が、外部から供給され
た電源をメモリ部及びコントロール部に出力するダイオ
ードで構成されるものである。
【００１０】この発明に係る半導体記憶装置は、外部か
ら電源が供給され、情報処理機器等で構成されたホスト
システム装置からのデータの格納、及び格納したデータ
のホストシステム装置への読み出しを行う半導体記憶装
置において、ホストシステム装置からのデータを格納す
るメモリ部と、ホストシステム装置からの各種データを
一時的に格納する内蔵メモリを有し、ホストシステム装
置からの指令にしたがってメモリ部の動作制御を行うコ
ントロール部と、外部からの電源供給低下及び遮断時
に、該コントロール部の内蔵メモリに対する電源供給を
行う電源部とを備えるものである。
ら電源が供給され、情報処理機器等で構成されたホスト
システム装置からのデータの格納、及び格納したデータ
のホストシステム装置への読み出しを行う半導体記憶装
置において、ホストシステム装置からのデータを格納す
るメモリ部と、ホストシステム装置からの各種データを
一時的に格納する内蔵メモリを有し、ホストシステム装
置からの指令にしたがってメモリ部の動作制御を行うコ
ントロール部と、外部からの電源供給低下及び遮断時
に、該コントロール部の内蔵メモリに対する電源供給を
行う電源部とを備えるものである。
【００１１】また、この発明に係る半導体記憶装置は、
具体的には、上記電源部が、電池で構成されるものであ
る。
具体的には、上記電源部が、電池で構成されるものであ
る。
【００１２】また、この発明に係る半導体記憶装置は、
上記電源部が、２次電池で構成されるようにしてもよ
い。
上記電源部が、２次電池で構成されるようにしてもよ
い。
【００１３】また、この発明に係る半導体記憶装置は、
上記電源部が、大容量のキャパシタで構成されるように
してもよい。
上記電源部が、大容量のキャパシタで構成されるように
してもよい。
【００１４】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１における
半導体記憶装置の構成例を示した図であり、図１では、
情報処理機器等に接続されて使用されるメモリカードを
例にして示している。
づいて、本発明を詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１における
半導体記憶装置の構成例を示した図であり、図１では、
情報処理機器等に接続されて使用されるメモリカードを
例にして示している。
【００１５】図１において、メモリカード１は、フラッ
シュメモリ等で構成されたメモリ部２と、情報処理機器
等で構成されたホストシステム装置１０からのコマン
ド、データ、制御信号等に応じてメモリ部２の動作制御
を行って、メモリ部２に対するデータの書き込み及び読
み出しを行うコントロール部３とを備えている。更に、
メモリカード１は、メモリ部２及びコントロール部３に
対して電源の供給を行う電池４と、外部からの電源電圧
ＶＣＣの低下に伴う電池４の電圧低下を防止するダイオ
ード５とを備えている。
シュメモリ等で構成されたメモリ部２と、情報処理機器
等で構成されたホストシステム装置１０からのコマン
ド、データ、制御信号等に応じてメモリ部２の動作制御
を行って、メモリ部２に対するデータの書き込み及び読
み出しを行うコントロール部３とを備えている。更に、
メモリカード１は、メモリ部２及びコントロール部３に
対して電源の供給を行う電池４と、外部からの電源電圧
ＶＣＣの低下に伴う電池４の電圧低下を防止するダイオ
ード５とを備えている。
【００１６】また、コントロール部３には、ホストシス
テム装置１０からのデータ、又はメモリ部２から読み出
されたデータが一時的に格納されるバッファメモリ６を
備えている。ダイオード５のアノードにはホストシステ
ム装置１０から電源電圧ＶＣＣが印加されており、ダイ
オード５のカソードと接地ＧＮＤとの間に、メモリ部
２、コントロール部３及び電池４がそれぞれ並列に接続
されている。なお、上記のように、電源電圧ＶＣＣが、
ホストシステム装置１０から供給されるようにしてもよ
いし、ホストシステム装置１０以外から供給されるよう
にしてもよい。
テム装置１０からのデータ、又はメモリ部２から読み出
されたデータが一時的に格納されるバッファメモリ６を
備えている。ダイオード５のアノードにはホストシステ
ム装置１０から電源電圧ＶＣＣが印加されており、ダイ
オード５のカソードと接地ＧＮＤとの間に、メモリ部
２、コントロール部３及び電池４がそれぞれ並列に接続
されている。なお、上記のように、電源電圧ＶＣＣが、
ホストシステム装置１０から供給されるようにしてもよ
いし、ホストシステム装置１０以外から供給されるよう
にしてもよい。
【００１７】このような構成において、図２は、図１で
示したメモリカード１に対するデータ書き込みのシーケ
ンスを示した図であり、図２を参照しながらデータ書き
込み時のメモリカード１の動作例について説明する。メ
モリ部２にデータを書き込む場合、メモリ部２の書き込
みアドレスを含む書き込みコマンドがホストシステム装
置１０からコントロール部３に入力される。コントロー
ル部３は、メモリ部２のアドレスデータをバッファメモ
リ６に保持してデータ書き込みの準備が完了すると、ホ
ストシステム装置１０へ所定のレディ（ｒｅａｄｙ）信
号を出力する。
示したメモリカード１に対するデータ書き込みのシーケ
ンスを示した図であり、図２を参照しながらデータ書き
込み時のメモリカード１の動作例について説明する。メ
モリ部２にデータを書き込む場合、メモリ部２の書き込
みアドレスを含む書き込みコマンドがホストシステム装
置１０からコントロール部３に入力される。コントロー
ル部３は、メモリ部２のアドレスデータをバッファメモ
リ６に保持してデータ書き込みの準備が完了すると、ホ
ストシステム装置１０へ所定のレディ（ｒｅａｄｙ）信
号を出力する。
【００１８】ホストシステム装置１０は、上記レディ信
号を受けると、コントロール部３にデータ転送を行い、
コントロール部３は、転送されたデータを一旦バッファ
メモリ６に書き込む。ホストシステム装置１０からのデ
ータ転送が終了すると、コントロール部３は、書き込み
完了を示す信号をホストシステム装置１０に出力すると
共に、メモリ部２に書き込みを開始するためにコントロ
ール部３は、まずメモリ部２に格納されているデータの
消去を行わせる。メモリ部２は、データ消去が完了する
とコントロール部３にデータ消去が完了したことを示す
信号を出力する。
号を受けると、コントロール部３にデータ転送を行い、
コントロール部３は、転送されたデータを一旦バッファ
メモリ６に書き込む。ホストシステム装置１０からのデ
ータ転送が終了すると、コントロール部３は、書き込み
完了を示す信号をホストシステム装置１０に出力すると
共に、メモリ部２に書き込みを開始するためにコントロ
ール部３は、まずメモリ部２に格納されているデータの
消去を行わせる。メモリ部２は、データ消去が完了する
とコントロール部３にデータ消去が完了したことを示す
信号を出力する。
【００１９】コントロール部３は、メモリ部２からデー
タ消去が完了したことを示す信号が入力されると、バッ
ファメモリ６に格納している書き込みデータをメモリ部
２に転送する。メモリ部２は、データの書き込みが完了
すると、コントロール部３に所定のデータ書き込み完了
信号を出力する。このように、ホストシステム装置１０
が、コントロール部３から書き込み完了信号が入力され
た時点では、実際にはメモリ部２にデータの書き込みが
実施されていないことが分かる。このため、該時点から
メモリ部２に書き込みデータの書き込みが完了するまで
の間に、メモリカード１への電源供給が遮断されると、
メモリ部２へのデータ書き込みが行われることなくホス
トシステム装置１０からの書き込みデータが失われるこ
とになる。
タ消去が完了したことを示す信号が入力されると、バッ
ファメモリ６に格納している書き込みデータをメモリ部
２に転送する。メモリ部２は、データの書き込みが完了
すると、コントロール部３に所定のデータ書き込み完了
信号を出力する。このように、ホストシステム装置１０
が、コントロール部３から書き込み完了信号が入力され
た時点では、実際にはメモリ部２にデータの書き込みが
実施されていないことが分かる。このため、該時点から
メモリ部２に書き込みデータの書き込みが完了するまで
の間に、メモリカード１への電源供給が遮断されると、
メモリ部２へのデータ書き込みが行われることなくホス
トシステム装置１０からの書き込みデータが失われるこ
とになる。
【００２０】このようなことを防止するために、メモリ
カード１への電源供給が遮断されると、メモリ部２及び
コントロール部３は、電池４から電源供給を受けること
から、外部からの電源供給が遮断された場合において
も、メモリ部２へのデータ書き込み動作を行うことがで
き、ホストシステム装置１０からの書き込みデータが失
われることなくメモリ部２に正常に書き込まれる。ま
た、電源電圧ＶＣＣが低下した場合、ダイオード５によ
ってメモリ部２及びコントロール部３に印加される電源
電圧の低下を防止することができる。
カード１への電源供給が遮断されると、メモリ部２及び
コントロール部３は、電池４から電源供給を受けること
から、外部からの電源供給が遮断された場合において
も、メモリ部２へのデータ書き込み動作を行うことがで
き、ホストシステム装置１０からの書き込みデータが失
われることなくメモリ部２に正常に書き込まれる。ま
た、電源電圧ＶＣＣが低下した場合、ダイオード５によ
ってメモリ部２及びコントロール部３に印加される電源
電圧の低下を防止することができる。
【００２１】なお、電池４に２次電池を使用してもよ
く、このようにすることによって、データ書き込み時に
頻繁に電源電圧ＶＣＣが低下して発生する電池４の消耗
によって発生する、電源電圧ＶＣＣ遮断時におけるメモ
リ部２へのデータ書き込みの失敗を防止することができ
る。また、電池４の代わりに大容量のキャパシタを使用
しても、２次電池を使用した場合と同様の効果を得るこ
とができる。
く、このようにすることによって、データ書き込み時に
頻繁に電源電圧ＶＣＣが低下して発生する電池４の消耗
によって発生する、電源電圧ＶＣＣ遮断時におけるメモ
リ部２へのデータ書き込みの失敗を防止することができ
る。また、電池４の代わりに大容量のキャパシタを使用
しても、２次電池を使用した場合と同様の効果を得るこ
とができる。
【００２２】このように、本実施の形態１における半導
体記憶装置は、外部からの電源電圧ＶＣＣが低下又は遮
断された場合、内蔵する電池４からメモリ部２及びメモ
リ部２の動作制御を行うコントロール部３へ電源供給す
ると共に、ダイオード５によって電源電圧ＶＣＣが低下
した際のメモリ部２及びコントロール部３への電源電圧
の低下を防止するようにした。このことから、簡単で安
価な構成で、外部からの電源電圧の低下及び遮断時にお
いて、ホストシステム装置からの書き込みデータが失わ
れることなく正常にメモリ部へのデータ書き込みを行う
ことができる。
体記憶装置は、外部からの電源電圧ＶＣＣが低下又は遮
断された場合、内蔵する電池４からメモリ部２及びメモ
リ部２の動作制御を行うコントロール部３へ電源供給す
ると共に、ダイオード５によって電源電圧ＶＣＣが低下
した際のメモリ部２及びコントロール部３への電源電圧
の低下を防止するようにした。このことから、簡単で安
価な構成で、外部からの電源電圧の低下及び遮断時にお
いて、ホストシステム装置からの書き込みデータが失わ
れることなく正常にメモリ部へのデータ書き込みを行う
ことができる。
【００２３】実施の形態２．上記実施の形態１では、電
源電圧ＶＣＣの低下及び遮断時に、メモリ部２及びコン
トロール部３に対して電池４とダイオード５とを用いて
電源供給を行うようにしたが、コントロール部３のバッ
ファメモリ６に対してのみ電池等で電源供給を行うよう
にしてもよく、このようにしたものを本発明の実施の形
態２とする。図３は、本発明の実施の形態２における半
導体記憶装置の構成例を示した図であり、図３において
も、情報処理機器等に接続されて使用されるメモリカー
ドを例にして示している。なお、図３では、図１と同じ
ものは同じ符号で示しており、ここではその説明を省略
すると共に図１との相違点のみ説明する。
源電圧ＶＣＣの低下及び遮断時に、メモリ部２及びコン
トロール部３に対して電池４とダイオード５とを用いて
電源供給を行うようにしたが、コントロール部３のバッ
ファメモリ６に対してのみ電池等で電源供給を行うよう
にしてもよく、このようにしたものを本発明の実施の形
態２とする。図３は、本発明の実施の形態２における半
導体記憶装置の構成例を示した図であり、図３において
も、情報処理機器等に接続されて使用されるメモリカー
ドを例にして示している。なお、図３では、図１と同じ
ものは同じ符号で示しており、ここではその説明を省略
すると共に図１との相違点のみ説明する。
【００２４】図３における図１との相違点は、図１の電
池４の代わりに電池２０をバッファメモリ６と接地ＧＮ
Ｄとの間に接続すると共にダイオード５をなくしたこと
にあり、これに伴って、図１のメモリカード１をメモリ
カード１ａにした。このような構成において、実施の形
態１で説明したように、ホストシステム装置１０から転
送されてきたデータは、バッファメモリ６に格納され
る。メモリ部２にデータの書き込みが完了していない場
合は、バッファメモリ６にデータが書き込まれた状態で
あり、このとき電源電圧ＶＣＣが遮断されるとバッファ
メモリ６には電池２０によって電源電圧が印加され、バ
ッファメモリ６に格納されているデータを失うことはな
い。
池４の代わりに電池２０をバッファメモリ６と接地ＧＮ
Ｄとの間に接続すると共にダイオード５をなくしたこと
にあり、これに伴って、図１のメモリカード１をメモリ
カード１ａにした。このような構成において、実施の形
態１で説明したように、ホストシステム装置１０から転
送されてきたデータは、バッファメモリ６に格納され
る。メモリ部２にデータの書き込みが完了していない場
合は、バッファメモリ６にデータが書き込まれた状態で
あり、このとき電源電圧ＶＣＣが遮断されるとバッファ
メモリ６には電池２０によって電源電圧が印加され、バ
ッファメモリ６に格納されているデータを失うことはな
い。
【００２５】また、バッファメモリ６には、メモリ部２
におけるデータ書き込み場所の情報も格納されている。
このことから、電源電圧ＶＣＣが遮断されてメモリ部２
へのデータ書き込みが失敗に終わった場合においても、
再度電源電圧ＶＣＣが印加される状態になったときに、
バッファメモリ６に格納されているデータ書き込み場所
の情報及び書き込み用データを用いてメモリ部２にデー
タ書き込みを正常に行うことができる。
におけるデータ書き込み場所の情報も格納されている。
このことから、電源電圧ＶＣＣが遮断されてメモリ部２
へのデータ書き込みが失敗に終わった場合においても、
再度電源電圧ＶＣＣが印加される状態になったときに、
バッファメモリ６に格納されているデータ書き込み場所
の情報及び書き込み用データを用いてメモリ部２にデー
タ書き込みを正常に行うことができる。
【００２６】なお、電池２０の代わりに２次電池２５を
使用してもよく、このようにした場合、図４で示すよう
に、２次電池２５にダイオード２６を介して電源電圧Ｖ
ＣＣが印加されるようにする。このようにすることによ
り、電池２０の消耗から電源電圧ＶＣＣ遮断時にバッフ
ァメモリ６のデータが失われることを防止することがで
きる。また、電池２０の代わりに大容量のキャパシタを
使用しても、２次電池を使用した場合と同様の効果を得
ることができる。
使用してもよく、このようにした場合、図４で示すよう
に、２次電池２５にダイオード２６を介して電源電圧Ｖ
ＣＣが印加されるようにする。このようにすることによ
り、電池２０の消耗から電源電圧ＶＣＣ遮断時にバッフ
ァメモリ６のデータが失われることを防止することがで
きる。また、電池２０の代わりに大容量のキャパシタを
使用しても、２次電池を使用した場合と同様の効果を得
ることができる。
【００２７】このように、本実施の形態２における半導
体記憶装置は、外部からの電源電圧ＶＣＣが低下又は遮
断された場合、内蔵する電池２０からバッファメモリ６
に電源供給するようにした。このことから、簡単で安価
な構成で、外部からの電源電圧の低下及び遮断時におい
て、ホストシステム装置からの書き込みデータが失われ
ることなく正常にメモリ部へのデータ書き込みを行うこ
とができる。
体記憶装置は、外部からの電源電圧ＶＣＣが低下又は遮
断された場合、内蔵する電池２０からバッファメモリ６
に電源供給するようにした。このことから、簡単で安価
な構成で、外部からの電源電圧の低下及び遮断時におい
て、ホストシステム装置からの書き込みデータが失われ
ることなく正常にメモリ部へのデータ書き込みを行うこ
とができる。
【００２８】なお、上記実施の形態１及び実施の形態２
では、メモリカードを例にして説明したが、本発明は、
これに限定するものではなく外部から電源供給を受けて
いる半導体記憶装置に適用するものである。
では、メモリカードを例にして説明したが、本発明は、
これに限定するものではなく外部から電源供給を受けて
いる半導体記憶装置に適用するものである。
【００２９】
【発明の効果】請求項１に係る半導体記憶装置は、外部
からの電源供給が低下又は遮断された場合、電源部から
メモリ部及びメモリ部の動作制御を行うコントロール部
へ電源供給すると共に、外部供給遮断部によって外部か
らの電源電圧低下時にメモリ部及びコントロール部への
電源電圧の低下を防止するようにした。このことから、
簡単で安価な構成で、外部からの電源電圧の低下及び遮
断時において、ホストシステム装置からの書き込みデー
タが失われることなく正常にメモリ部へのデータ書き込
みを行うことができる。
からの電源供給が低下又は遮断された場合、電源部から
メモリ部及びメモリ部の動作制御を行うコントロール部
へ電源供給すると共に、外部供給遮断部によって外部か
らの電源電圧低下時にメモリ部及びコントロール部への
電源電圧の低下を防止するようにした。このことから、
簡単で安価な構成で、外部からの電源電圧の低下及び遮
断時において、ホストシステム装置からの書き込みデー
タが失われることなく正常にメモリ部へのデータ書き込
みを行うことができる。
【００３０】請求項２に係る半導体記憶装置は、請求項
１において、上記外部供給遮断部を、外部から供給され
た電源をメモリ部及びコントロール部に出力するダイオ
ードで構成するようにした。このことから、簡単で安価
な構成で、外部からの電源電圧の低下及び遮断時におい
て、電源部から供給される電源の電圧低下を防止するこ
とができる。
１において、上記外部供給遮断部を、外部から供給され
た電源をメモリ部及びコントロール部に出力するダイオ
ードで構成するようにした。このことから、簡単で安価
な構成で、外部からの電源電圧の低下及び遮断時におい
て、電源部から供給される電源の電圧低下を防止するこ
とができる。
【００３１】請求項３に係る半導体記憶装置は、外部か
らの電源供給が低下又は遮断された場合、電源部からコ
ントロール部の内蔵メモリに電源供給するようにした。
このことから、簡単で安価な構成で、外部からの電源電
圧の低下及び遮断時において、ホストシステム装置から
の書き込みデータが失われることなく正常にメモリ部へ
のデータ書き込みを行うことができる。
らの電源供給が低下又は遮断された場合、電源部からコ
ントロール部の内蔵メモリに電源供給するようにした。
このことから、簡単で安価な構成で、外部からの電源電
圧の低下及び遮断時において、ホストシステム装置から
の書き込みデータが失われることなく正常にメモリ部へ
のデータ書き込みを行うことができる。
【００３２】請求項４に係る半導体記憶装置は、請求項
１から請求項３のいずれかにおいて、具体的には、上記
電源部を電池で構成するようにした。このことから、簡
単で安価な構成で、外部からの電源電圧の低下及び遮断
時に確実に電源供給を行うことができる。
１から請求項３のいずれかにおいて、具体的には、上記
電源部を電池で構成するようにした。このことから、簡
単で安価な構成で、外部からの電源電圧の低下及び遮断
時に確実に電源供給を行うことができる。
【００３３】請求項５に係る半導体記憶装置は、請求項
１から請求項３のいずれかにおいて、具体的には、上記
電源部を２次電池で構成するようにした。このことか
ら、電源部を簡単な構成で実現することができ、外部か
らの電源電圧の低下及び遮断時に、より確実に電源供給
を行うことができる。
１から請求項３のいずれかにおいて、具体的には、上記
電源部を２次電池で構成するようにした。このことか
ら、電源部を簡単な構成で実現することができ、外部か
らの電源電圧の低下及び遮断時に、より確実に電源供給
を行うことができる。
【００３４】請求項６に係る半導体記憶装置は、請求項
１から請求項３のいずれかにおいて、具体的には、上記
電源部を大容量のキャパシタで構成するようにした。こ
のことから、電源部を簡単で安価に構成することがで
き、外部からの電源電圧の低下及び遮断時に、より確実
に電源供給を行うことができる。
１から請求項３のいずれかにおいて、具体的には、上記
電源部を大容量のキャパシタで構成するようにした。こ
のことから、電源部を簡単で安価に構成することがで
き、外部からの電源電圧の低下及び遮断時に、より確実
に電源供給を行うことができる。
【図１】 本発明の実施の形態１における半導体記憶装
置の構成例を示した図である。
置の構成例を示した図である。
【図２】 図１のメモリカード１に対するデータ書き込
みのシーケンスを示した図である。
みのシーケンスを示した図である。
【図３】 本発明の実施の形態２における半導体記憶装
置の構成例を示した図である。
置の構成例を示した図である。
【図４】 本発明の実施の形態２における半導体記憶装
置の他の構成例を示した図である。
置の他の構成例を示した図である。
【図５】 従来の半導体記憶装置の構成例を示した図で
ある。
ある。
１，１ａ メモリカード、 ２ メモリ部、 ３ コン
トロール部、 ４，２０ 電池、 ５ ダイオード、
６ バッファメモリ、 １０ ホストシステム装置、
２５ ２次電池。
トロール部、 ４，２０ 電池、 ５ ダイオード、
６ バッファメモリ、 １０ ホストシステム装置、
２５ ２次電池。
Claims (6)
- 【請求項１】 外部から電源が供給され、情報処理機器
等で構成されたホストシステム装置からのデータの格
納、及び格納したデータのホストシステム装置への読み
出しを行う半導体記憶装置において、 上記ホストシステム装置からのデータを格納するメモリ
部と、 上記ホストシステム装置からの指令にしたがって該メモ
リ部の動作制御を行うコントロール部と、 外部からの電源供給低下及び遮断時に、上記メモリ部及
び該コントロール部に対する電源供給を行う電源部と、 外部からの電源供給低下及び遮断時に、該電源部からの
電源が外部へ供給されることを防止する外部供給遮断部
と、を備えることを特徴とする半導体記憶装置。 - 【請求項２】 上記外部供給遮断部は、外部から供給さ
れた電源を上記メモリ部及びコントロール部に出力する
ダイオードで構成されることを特徴とする請求項１に記
載の半導体記憶装置。 - 【請求項３】 外部から電源が供給され、情報処理機器
等で構成されたホストシステム装置からのデータの格
納、及び格納したデータのホストシステム装置への読み
出しを行う半導体記憶装置において、 上記ホストシステム装置からのデータを格納するメモリ
部と、 上記ホストシステム装置からの各種データを一時的に格
納する内蔵メモリを有し、ホストシステム装置からの指
令にしたがってメモリ部の動作制御を行うコントロール
部と、 外部からの電源供給低下及び遮断時に、該コントロール
部の内蔵メモリに対する電源供給を行う電源部と、を備
えることを特徴とする半導体記憶装置。 - 【請求項４】 上記電源部は、電池で構成されることを
特徴とする請求項１から請求項３のいずれかに記載の半
導体記憶装置。 - 【請求項５】 上記電源部は、２次電池で構成されるこ
とを特徴とする請求項１から請求項３のいずれかに記載
の半導体記憶装置。 - 【請求項６】 上記電源部は、大容量キャパシタで構成
されることを特徴とする請求項１から請求項３のいずれ
かに記載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222486A JP2002042479A (ja) | 2000-07-24 | 2000-07-24 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222486A JP2002042479A (ja) | 2000-07-24 | 2000-07-24 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002042479A true JP2002042479A (ja) | 2002-02-08 |
| JP2002042479A5 JP2002042479A5 (ja) | 2007-07-19 |
Family
ID=18716720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000222486A Pending JP2002042479A (ja) | 2000-07-24 | 2000-07-24 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002042479A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8806271B2 (en) | 2008-12-09 | 2014-08-12 | Samsung Electronics Co., Ltd. | Auxiliary power supply and user device including the same |
| US9905284B2 (en) | 2016-03-09 | 2018-02-27 | Toshiba Memory Corporation | Data reading procedure based on voltage values of power supplied to memory cells |
-
2000
- 2000-07-24 JP JP2000222486A patent/JP2002042479A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8806271B2 (en) | 2008-12-09 | 2014-08-12 | Samsung Electronics Co., Ltd. | Auxiliary power supply and user device including the same |
| US9626259B2 (en) | 2008-12-09 | 2017-04-18 | Samsung Electronics Co., Ltd. | Auxiliary power supply and user device including the same |
| US9905284B2 (en) | 2016-03-09 | 2018-02-27 | Toshiba Memory Corporation | Data reading procedure based on voltage values of power supplied to memory cells |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100483643B1 (ko) | 메모리 장치 | |
| US10438669B2 (en) | Flash storage device with data integrity protection | |
| US6693840B2 (en) | Non-volatile semiconductor memory device with enhanced erase/write cycle endurance | |
| US7793035B2 (en) | Memory system and controller | |
| US6851018B2 (en) | Exchanging operation parameters between a data storage device and a controller | |
| US20110231609A1 (en) | Method of controlling semiconductor memory card system | |
| CN107544919B (zh) | 数据储存装置的数据储存方法 | |
| JP2006172477A (ja) | パワーオフ制御部、それを含むメモリ貯蔵装置及びそれの動作方法 | |
| JP2003091463A (ja) | メモリ装置 | |
| US7516283B2 (en) | Memory control device, in-car device, memory control method, and computer product for managing data in response to various power states | |
| JP4841070B2 (ja) | 記憶装置 | |
| US6345333B1 (en) | Method and apparatus for reverse rewriting | |
| JP4153802B2 (ja) | 記憶装置 | |
| EP0990987A2 (en) | Electric device with flash memory built-in | |
| JPH08249244A (ja) | データ保持回路 | |
| US6850436B2 (en) | Non-volatile semiconductor device having a means to relieve a deficient erasure address | |
| JP4841069B2 (ja) | 記憶装置 | |
| US6739515B1 (en) | Low-cost write protect tab for a non-volatile memory device | |
| JP2002042479A (ja) | 半導体記憶装置 | |
| US20070250661A1 (en) | Data recording apparatus and method of controlling the same | |
| JP2009176147A (ja) | 電子機器および電子機器のメモリアクセス許可判別方法 | |
| JP2584119B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| US20090190428A1 (en) | Nonvolatile semiconductor memory device | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| JPH10240633A (ja) | メモリシステム及びメモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |