JP2006172477A

JP2006172477A - パワーオフ制御部、それを含むメモリ貯蔵装置及びそれの動作方法

Info

Publication number: JP2006172477A
Application number: JP2005362289A
Authority: JP
Inventors: Jeong-Hyon Yoon; 正鉉尹
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-12-16
Filing date: 2005-12-15
Publication date: 2006-06-29
Also published as: US20090106570A1; US20060136758A1; US7478252B2; FR2880445A1; FR2880445B1; KR20060068450A; KR101107152B1; US7882375B2

Abstract

【課題】パワーオフ制御部、それを含むメモリ貯蔵装置及びそれの動作方法を提供する。
【解決手段】本発明のメモリ貯蔵装置はデータを貯蔵する不揮発性メモリと外部供給電源の電圧レベルを感知してパワーオフをあらかじめ予測する電源管理部と、前記外部供給電源が低下する時間を制御するパワーポーリングタイム制御回路と、前記電源管理部の前記パワーオフ予測結果に応答して、前記不揮発性メモリの読み出し及び書き込み動作を制御する制御ロジックとを含むことを特徴とする。
【選択図】図２

Description

本発明はメモリ貯蔵装置の外部から入力される電圧レベル感知を通じて、外部電源供給遮断をあらかじめ予測して、メモリ貯蔵装置内に貯蔵されているデータを保護することができるメモリ貯蔵装置に関する。

現在コンピュータ・通信・放送の融合によって進展されているＩＴ技術の急速な発達に従って高度の先端電子情報器機が絶えず出現している。このような急速なデジタル技術の発展によって人々は以前には享受することができなかった多様な恵みを受けながら生活している。近来にはデジタル技術の発展に応じてマルチメディアデータを貯蔵することができる多様な携帯用貯蔵装置が大衆化されている。このような装置は、例えば、デジタルカムコーダ、デジタルカメラ、ＭＰ３プレーヤー、デジタル録音機、携帯電話機、個人情報端末機（ＰＤＡ）などに使用されており、前記の装置でデータを貯蔵するための媒体として大部分メモリ素子を利用するか、小型のハードディスクを使用している。この中の一般的に広く使用されている移動式メモリカードではマルチメディアカード（Ｍｕｌｔｉ−ＭｅｄｉａＣａｒｄ）、ＳＤカード（ＳｅｃｕｒｅＤｉｇｉｔａｌＣａｒｄ）、ＣＦカード（ＣｏｍｐａｃｔＦｌａｓｈＣａｒｄ）、ＵＳＢフラッシュディスク（ＵＳＢＦｌａｓｈＤｉｓｋ）、メモリステックなどのような脱着装可能であり、軽薄であり、短小した移動式メモリカードがある。メモリカードは切手のほどのサイズの貯蔵装置として、電源供給がなくても内容が消されず、小さいサイズと高い貯蔵能力のため徐徐に情報生活の必需品になっている。

メモリカードの歴史はＰＣカードから始まる。ＰＣカードは８０年代の後半、ノートブックなどの携帯機器に使用されたものであって、クレジットカードのサイズの拡張メモリ規格である。創始期には日本電子工業振興協会（ＪＥＩＤＡ）でまず規格化が行われ、以後米国でも同一のカード型メモリに対する規格化がＰＣＭＣＩＡを通じて行われた。以後、ＪＥＩＤＡとＰＣＭＣＩＡが共同で規格化を進行して１９９５年にＰＣＣａｒｄＳｔａｎｄａｒｄとして国際規格になった。

初めてデジタルカメラが登場した時、大部分のカメラは内蔵メモリにデータを貯蔵したが、一部機種はＰＣカードをメディアとして使ったりした。しかし、９０年代に入って携帯用器機の小型化が進行されることによって、ＰＣカードは大きすぎるメディアに変わるようになる。したがって、これを取り替えるために小さくて軽いメモリカードの必要性が台頭し、結局、米国のＳａｎｄｉｓｋ社によって“コンパクトフラッシュ（登録商標）”が開発された。

コンパクトフラッシュ（登録商標）はＰＣカード規格をそのまま模倣したので、インターフェース上ではＰＣカードと互換性を有しており、アダプダを使用してＰＣカードスロットに装着することができる形態を有している。勿論、他のメモリなどもＰＣカードアダプダを使用するが、コンパクトフラッシュ（登録商標）はアダプダが論理的データ変換なしに単純なコネクタの役割だけを実行するという差異を有している。

コンパクトフラッシュ（登録商標）から企業がメモリカード市場に跳びこむことによって、他の形態の小型メモリカードなども続々と登場するようになる。９５年に東芝がスマートメディア（その当時はＳＳＦＤＣ（ＳｏｌｉｄＳｔａｔｅＦｌｏｐｐｙ（登録商標）ＤｉｓｋＣａｒｄ）を、９７年にはソニーがメモリステックを、日立とＳａｎＭｅｄｉａは共同でＭＭＣ（Ｍｕｌｔｉ−ＭｅｄｉａＣａｒｄ）を発表するようになる。そして９８年にMatushitaと東芝、Ｓａｎｄｉｓｋが共同で‘ＳＤメモリカード’を発表し、９９年には著作権保護技術を追加した日立、三洋の“ＳｅｃｕｒｅＭＭＣ”とソニーの‘マジックゲートメモリステック’が登場した。

上述のすべての移動式メモリ貯蔵装置は動作するために電源が必要になる。メモリ貯蔵装置が動作するための電源の供給はメモリ貯蔵装置の内部の電源供給源が別に存在して、自体的に電源を供給する場合もあるが、一般的にはメモリ貯蔵装置と連結されたホストから電源が供給される場合が大部分である。前記のようにメモリ貯蔵装置が動作するためにホストから電源が供給されるようになれば、メモリ貯蔵装置はメモリ貯蔵装置がホストから急に除去されるか、ホストの電源が急に切れる問題に対する対策を具備していなければならない。前記問題に対する対策として現在大部分のメモリ貯蔵装置は添付の図１のようにコントローラ３０の内部にパワーオフ復旧アルゴリズム５０を有しているようになる。

図１の移動式メモリ貯蔵装置２０はデータ貯蔵のための空間である不揮発性メモリ４０と不揮発性メモリの読み出し及び書き込み動作を制御するコントローラと３０を含んでいる。前記コントローラの内部の貯蔵媒体には外部の電源供給が急に切れる場合を備えたパワーオフ復旧アルゴリズム５０が存在するようになる。前記パワーオフ復旧アルゴリズム５０はメモリ貯蔵装置２０に非正常的な電源供給遮断が発生されても、不揮発性メモリ４０に貯蔵されているデータの欠陥が生じないように動作するようになる。

したがって、前記パワーオフ復旧アルゴリズム５０は移動式メモリ貯蔵装置２０が動作中には常に繰り返して実行されなければならないので、全体メモリ貯蔵装置２０の側面で性能低下を起こすようになる。またパワーオフ復旧アルゴリズム５０のための別途のソフトウェアコードが追加されることによって、全体メモリ貯蔵装置２０のファームウエアを複雑にさせて、パワーオフ復旧アルゴリズム５０のための別途の貯蔵空間が必要になってコントローラ３０の内部の貯蔵媒体メモリ使用量が増加する問題があるようになる。

本発明の課題は、上述した諸般の問題点を解決するために提案されたものであり、移動式メモリ貯蔵装置の外部から入力される電圧レベル感知を通じて、外部電源供給遮断をあらかじめ予測して、メモリ貯蔵装置内に貯蔵されているデータを保護することができるメモリ貯蔵装置を提供することによって、メモリ貯蔵装置の性能を向上させることである。

本発明によるメモリ貯蔵装置はデータを貯蔵する不揮発性メモリと、外部供給電源の電圧レベルを感知して外部供給電源の損失を予測する電源管理部と、前記外部供給電源が低下する時間を制御するパワーポーリングタイム制御回路と、前記電源管理部の前記外部供給電源の損失予測に応答して、前記不揮発性メモリの読み出し及び書き込み動作を制御する制御ロジックとを含む。

本発明によるメモリ貯蔵装置のパワーオフ制御部は、外部供給電源の電圧レベルを感知して、前記感知されたレベルに応答して電源損失予測信号を生成して、前記メモリ貯蔵装置のメモリに電源を供給する電源管理部と、前記外部供給電源が低下する時間を制御するパワーポーリングタイム制御回路と、前記電源管理部の前記外部供給電源の損失予測に応答して、前記メモリの読み出し及び書き込み動作を制御する制御ロジックとを含む。

本発明による外部供給電源の損失が発生した後、メモリ貯蔵装置の制御方法は、前記外部供給電源から前記メモリ貯蔵装置へ入力される電圧レベルを感知する段階と、前記感知された電圧レベルが基準電圧レベルの以下に低下すれば、電源損失予測信号を生成する段階と、前記外部供給電源の損失が発生した後、前記メモリ貯蔵装置の不揮発性メモリに入力される電源のレベル減少率を制御する段階と、前記電源損失予測信号に応答して、前記外部供給電源の損失によって前記不揮発性メモリ内のデータ損失がないように、前記不揮発性メモリの読み出し及び書き込み動作を制御する段階とを含み、前記基準電圧は前記外部供給電源の正常レベルの以下であり、前記メモリ貯蔵装置が動作することができる最小電圧以上であることを特徴とする。

本発明によると、移動式メモリ貯蔵装置の外部から入力される電圧レベル感知を通じて、外部電源供給遮断をあらかじめ予測することができるので、メモリ貯蔵装置内に貯蔵されているデータを欠陥なしに有していることができるようになる。また本発明では、従来のパワーオフ復旧アルゴリズムをハードウェア的に入れ替って、メモリ装置のファームウエア複雑性を低下させ、メモリ使用量を減少させて、メモリ装置動作性能の向上に寄与するようになる。

以下では、本発明による実施形態を添付の図を参照して詳細に説明する。

まず、図２は本発明が適用された移動式メモリ貯蔵装置の概略的なブロック図を示し、移動式メモリ貯蔵装置１０００はデータを貯蔵する不揮発性メモリ１５００と外部から入力される電圧のレベルを感知して外部電源供給中断をあらかじめ予測する電源管理部１２００、外部から入力される電圧が低下する時間を制御するパワーポーリングタイム制御回路１１００、前記電源管理部１２００からパワーオフ感知信号が入力される時、前記不揮発性メモリの読み出し及び書き込み動作を制御するコントローラ１３００を含むようになる。

前記電源管理部１２００は図１に明示されたホスト３０００からバス線１０１０を通じて電源が供給される。電源管理部１２００に入力される電源はホスト３０００の電源が切れない限り一定のレベルで維持される。反対に、ホスト３０００の電源が急に切れるか、または移動式メモリ貯蔵装置１０００がホスト３０００から急に除去される場合には電源管理部１２００に入力される電源のレベルは正常な電源供給に比べて低下するようになる。したがって、電源管理部１２００は入力される外部電源が基準電圧より低下することを感知して、外部電源が完全に切られる前に外部電圧供給中断をあらかじめ予測するようになる。外部電圧供給中断をあらかじめ予測するようになれば、電源管理部１２００はインタラプト信号ｎＩＲＱを出力するようになる。電源管理部１２００で外部電圧供給中断をあらかじめ予測することができる基準電圧は外部から入力される電圧よりは小さくなければならず、不揮発性メモリ１５００が動作可能な最小電圧よりは大きくなければならない。

前記パワーポーリングタイム制御回路１１００は電源管理部１２００と同様にホスト３０００から電源が供給される。パワーポーリングタイム制御回路１１００の主な役割は外部から印加される電源が低下するようになる時（すなわち、外部電源供給が中断される時）、電圧がすぐ遮断されず、電圧が徐徐に低下しながら遮断されるように、外部電源が低下する時間を増やすものである。したがって、パワーポーリングタイム制御回路１１００は電荷を蓄積することができるキャパシタのような素子を利用して実現することができる。パワーポーリングタイム制御回路１１００で保障しなければならない最大時間は、外部電源供給中断予測信号としてインタラプト信号ｎＩＲＱが生成される時点で不揮発性メモリ１５００の動作開始命令が入力される場合として、開始された不揮発性メモリ１５００の動作が完了する時点まで保障されなければならない。またパワーポーリングタイム制御回路１１００が電圧を保障する時間の間、不揮発性メモリ１５００に供給されなければならない電圧のレベルは不揮発性メモリ１５００が動作することができる最小電圧より大きくなければならない。したがって、パワーポーリングタイム制御回路１１００は不揮発性メモリの動作電圧源として作用しなければならないので、パワーポーリングタイム制御回路１１００を経た電圧は常に不揮発性メモリ１５００の入力電圧に供給されなければならない。

一般的なメモリ装置でコントローラ１３００は不揮発性メモリ１５００の読み出し及び書き込み動作を制御する役割を果たすようになる。しかし、本発明が適用されたコントローラ１３００では前記の一般的なメモリ装置でコントローラの役割とともに、図２に制御ロジック１４００と明示された部分の役割をさらに要するようになる。コントローラ１３００内の制御ロジック１４００は外部電源供給中断をあらかじめ予測して、電源管理部１２００から送ったインタラプト信号１０２０が入力される。インタラプト信号１０２０が入力された制御ロジック１４００は不揮発性メモリ１５００の動作の可否をチェックする。もし不揮発性メモリ１５００が読み出し及び書き込み動作を実行中である場合であれば、制御ロジック１４００では現在実行されている不揮発性メモリ１５００の動作を最後に不揮発性メモリ１５００がこれ以上動作開始命令を受けないように制御する。反対に、不揮発性メモリ１５００がどのような動作もしていなければ、不揮発性メモリ１５００がどんな動作開始命令も受けないように制御する。

不揮発性メモリ１５００はパワーポーリングタイム制御回路１１００を経た電圧を入力電圧として受け入れて動作実行をするようになる。またコントローラ１３００内の制御ロジック１４００から送られる制御信号１０３０によって不揮発性メモリ１５００の動作が制御される。例えば、不揮発性メモリ１５００に書き込み動作が実行されている中に外部電源供給中断が予測されれば、電源管理部１２００から制御ロジック１４００にインタラプト信号１０２０を送り、再び制御ロジック１４００では不揮発性メモリ１５００に制御信号１０３０を送るようになる。そして、現在不揮発性メモリ１５００で実行される書き込み動作が正常に完了するようにパワーポーリングタイム制御回路１１００は電源を供給するようになる。したがって、前記のような一連の動作によって、不揮発性メモリ１５００が書き込み動作中に外部電源供給が中断されたにもかかわらず、不揮発性メモリ１５００に貯蔵されているデータは欠陥なしに保存するようになる。

上述した移動式メモリ貯蔵装置１０００の外部電源供給中断による動作実行過程を図３を参考して説明する。

ホスト３０００から移動式メモリ貯蔵装置１０００の電源管理部１２００に外部電源を供給する段階（Ｓ４０００）を経ると、電源管理部１２００では外部電源供給が中断されるか否かを予測するために、入力された外部電源が基準レベルより低くなるか否かを判別する（Ｓ４１００）。もし外部電源が基準レベルより低くなれば、電源管理部１２００は外部電源供給中断が予測されると認知して、コントローラ１３００内の制御ロジック１４００にインタラプト信号を送る（Ｓ４２００）。そしてコントローラ１３００内の制御ロジック１４００では不揮発性メモリ１５００の動作の可否をチェックする段階（Ｓ４３００）が行われる。もし不揮発性メモリ１５００が動作中であれば、制御ロジック１４００によって、現在不揮発性メモリ１５００が実行中である動作を完了するように制御される（Ｓ４４００）。上述のように、一連の過程を経た後、移動式メモリ貯蔵装置１０００の電源がオフされる（Ｓ４５００）。

上述の内容を図４Ａの外部電源供給変化による移動式メモリ貯蔵装置の信号変化として説明する。

図４Ａの入力電圧Ｖｉｎ信号は移動式メモリ貯蔵装置１０００の外部から入力される電圧を示し、外部入力電圧が徐徐に低下していることを示す。ホスト３０００の電源が急に切れるか、ホスト３０００と連結された移動式メモリ貯蔵装置１０００が急に除去される場合、移動式メモリ貯蔵装置１０００に印加される外部入力電圧も急に低下する。しかし、図４Ａの入力電圧Ｖｉｎ信号のように一定の勾配を有して電圧が低下することは本発明のパワーポーリングタイム回路１１００を経たからである。パワーポーリングタイム回路１１００は電荷を蓄積することができるキャパシタのような素子を使用することによって、入力電圧Ｖｉｎが一定の勾配を有して徐徐に低下するように制御することができるようになる。また入力電圧Ｖｉｎが低下する勾配はパワーポーリングタイム制御回路１１００で使用するキャパシタの容量によって調整可能であろう。パワーポーリングタイム制御回路１１００を経て電圧レベルが徐徐に低下する前記入力電圧Ｖｉｎ信号は移動式メモリ貯蔵装置１０００内の不揮発性メモリ１５００の入力電圧に供給される。

図４Ａの感知信号Ｖｓｅｎｓｅは図２の移動式メモリ貯蔵装置１０００内の電源管理部１２００が感知する信号を示す。外部から電源管理部１２００に入力される電圧が、外部入力電圧遮断を予測するための基準電圧である感知信号Ｖｓｅｎｓｅより低くなるようになれば、感知信号Ｖｓｅｎｓｅはハイレベルからローレベルに低下するようになる。

電源管理部１２００では感知信号Ｖｓｅｎｓｅで外部入力電圧遮断を予測して、コントローラ１３００内の制御ロジック１４００にインタラプトｎＩＲＱ信号を送るようになる。インタラプトｎＩＲＱ信号は感知信号Ｖｓｅｎｓｅがハイレベルからローレベルに低下した後、続いてハイレベルからローレベルに変更される。感知信号ＶｓｅｎｓｅとインタラプトｎＩＲＱ信号との間に少しの時間差が発生することによって、入力電圧Ｖｉｎレベルの側面でもα程度の電圧レベル差が生ずるようになる。

図４Ａの外部入力電圧Ｖｉｎ信号で不揮発性メモリ１５００が動作可能な電圧レベル区間はインタラプトｎＩＲＱ信号が印加される時点の電圧レベルＶｓｅｎｓｅ-αから、不揮発性メモリの動作最小電圧Ｖｍｉｎの間になる。

図４Ｂは移動式メモリ貯蔵装置１０００内の不揮発性メモリ１５００動作開始命令が外部電源供給中断予測信号が印加される以前に入力される時、不揮発性メモリ１５００の入力及び出力信号を示すものであり、図４Ｃは移動式メモリ貯蔵装置１０００内の不揮発性メモリ１５００動作開始命令が外部電源供給中断予測信号が印加される時点に入力される時、不揮発性メモリ１５００の入力及び出力信号を示すものである。

図４ＢのＩ／Ｏｉは不揮発性メモリ１５００とコントローラ１３００との間のインターフェース入力及び出力を示すものであり、Ｒ／Ｂバーは不揮発性メモリ１５００の動作状態を示す信号である。まずＩ／ＯｉではＣＭＤ１、ＤＡＴＡ、ＣＭＤ２を送るようになる。ＣＭＤ１は不揮発性メモリ１５００の読み出し及び書き込み動作に対する命令になり、ＤＡＴＡは実際に不揮発性メモリ１５００に貯蔵されるデータが伝送される部分であり、ＣＭＤ２では不揮発性メモリ１５００の動作が実行されるプログラムコマンドを送るようになる。図４Ｂのように、不揮発性メモリ１５００の読み出し及び書き込み動作開始命令であるＣＭＤ１が、外部電源供給中断を予測したインタラプトｎＩＲＱ信号が印加される以前に入ってくるようになれば、不揮発性メモリ１５００ではＣＭＤ１に伝送された動作命令を不揮発性メモリ１５００の動作可能な電圧区間内で実行完了するようになる。そして、不揮発性メモリ１５００では入、出力インターフェースを通じてどんな動作実行命令も入ってこなくなる。同様に、図４Ｃのように、不揮発性メモリ１５００の読み出し及び書き込み動作開始命令であるＣＭＤ１が入ってくる中に、外部電源供給中断を予測したインタラプトｎＩＲＱ信号が印加されれば、不揮発性メモリ１５００ではＣＭＤ１に伝送された動作命令が不揮発性メモリ１５００の動作可能な電圧区間内で実行完了するようになる。

しかし、コントローラ１３００は不揮発性メモリ１５００の読み出し及び書き込み動作開始命令であるＣＭＤ１が、外部電源供給中断を予測したインタラプトｎＩＲＱ信号が印加された以後に入ってくる場合は許容しない。

図５は本発明の他の実施形態として、図２の変形された形態の移動式メモリ貯蔵装置２０００を示すものである。図２と比較して異なる点はパワーポーリングタイム制御回路２２００と電源管理部２３００がコントローラ２１００の内部に入るようになるものである。外部電源供給変化による図５の移動式メモリ貯蔵装置２０００の動作原理は上述の図２の移動式メモリ貯蔵装置１０００と同一である。

上述のように、図２の移動式メモリ貯蔵装置１０００内の各構成要素を一つの単一チップで構成して、本発明の内容を拡張させることができる。例えば、図２の移動式メモリ貯蔵装置１０００の電源管理部１２００とパワーポーリングタイム制御回路１１００が単一チップで構成されることもできるし、電源管理部１２００、パワーポーリングタイム制御回路１１００、及び制御ロジック１４００が一つの単一チップで構成されたメモリ貯蔵装置でも拡張されることができる。また電源管理部１２００、パワーポーリングタイム制御回路１１００、制御ロジック１４００、及び不揮発性メモリ１５００を一つの単一チップで構成することもできるであろう。

本発明による移動式メモリ貯蔵装置内の各構成要素に印加される電源体系を具体的に説明する。

図６は本発明の望ましい実施形態による移動式メモリ貯蔵装置１００の各構成要素に印加される電源を示すブロック図である。移動式メモリ貯蔵装置１００が動作するためには外部から電源が供給される外部電圧ピン１６０とグラウンドピン１７０が存在するようになる。外部電圧ピン１６０を通じて印加される電圧は電源管理部１１０とパワーポーリングタイム制御回路の一例であるキャパシタ１５０の入力電圧源として作用するようになる。パワーポーリングタイム制御回路（キャパシタ１５０）を通過した電圧は、コントローラ１２０と不揮発性メモリ１３０に適当な電圧を供給するために、電圧を調整するレギュレータ１４０を経た後、コントローラ１２０と不揮発性メモリ１３０に電圧を供給するようになる。

図７から図１３までは図６で変形された形態として、本発明による移動式メモリ貯蔵装置内の各構成要素に入力される多様な電源供給体系を示す。

図１４から図１８までは本発明の多様な応用の中、移動式メモリ貯蔵装置の中のＵＳＢ移動型貯蔵装置に本発明を適用した一つの例を示すブロック図である。

図１４のＵＳＢ移動型貯蔵装置６０００でＶＢＵＳを通じて入力される外部電圧をＵＳＢバス電源管理部６２００でチェックして、外部電圧供給中断をあらかじめ予測するようになる。この際、ＵＳＢ移動型貯蔵装置６０００のＶＢＵＳを通じて入力される外部電圧はパワーポーリングタイム制御回路６５００にも印加されて、電圧が低下する時間を制御するようになる。ＵＳＢバス電源管理部６２００で外部電圧供給中断を予測するようになれば、ＵＳＢコントローラ６３００内の制御ロジック６６００にインタラプト信号を送るようになり、制御ロジック６６００は不揮発性メモリ６４００の動作状態をチェックして制御信号を送るようになる。

図１５は図１４の変形された形態として、外部電圧供給中断を予測することができるＵＳＢバス電源管理部７２００と外部電圧が低下する時間を制御するパワーポーリングタイム制御回路７４００がＵＳＢコントローラ７１００内部に入っている形態を示すブロック図である。

図１６はＵＳＢ移動式貯蔵装置６０００で４個の外部連結ピンの構成を示す表である。一般的なＵＳＢ移動式貯蔵装置は４個の外部連結ピンを有する。外部から電源が供給されるＶＢＵＳ１とグラウンドＧＮＤ４、及び外部とＵＳＢ移動式貯蔵装置とのデータが伝送されるマイナスデータＤ−（２）とプラスデータＤ＋（３）で構成される。

図１７は本発明が適用されたＵＳＢ移動式貯蔵装置の一部回路図を示し、電圧感知器８１００はＵＳＢ移動式貯蔵装置のＶＢＵＳ線に入ってくる５Ｖ電源が入力されて、入力電源が一定のレベルより低くなれば、外部電源供給遮断を予測する信号を出力するようになる。図１７の電圧感知器８１００周辺に構成されているキャパシタは、上述のパワーポーリングタイム制御回路のキャパシタ成分とは別個の構成要素として、電圧感知器８１００の動作を補助する役割を果たすようになる。

図１８は図１７の変形された形態として、電圧感知器８３００がＵＳＢコントローラ８２００の内部に存在することを示す回路図である。図１８の電圧感知器８３００は図１７の電圧感知器８１００と同様に、ＵＳＢ移動式貯蔵装置のＶＢＵＳ線に入ってくる５Ｖ電源が入力されて、入力電源が一定のレベルより低くなれば、外部電源供給遮断を予測するインタラプト信号を出力するようになる。

以上のように、図面と明細書で最適の実施形態が開示された。ここで特定の用語が使用されたが、これはただ本発明を説明するための目的として使用されたものであって、意味限定や特許請求の範囲に記載した本発明の範囲を制限するために使用されたものではない。したがって、本技術分野の通常の知識を持った者であれば、今後多様な変形及び均等な他の実施形態が可能であることを理解するであろう。したがって、本発明の真正な技術的保護範囲は特許請求範囲の技術的思想によって決められなければならないであろう。

従来技術による移動式メモリ貯蔵装置を示すブロック図である。本発明の望ましい実施形態による移動式メモリ貯蔵装置のブロック図である。本発明の望ましい実施形態による外部供給電源中断による移動式メモリ貯蔵装置の動作実行段階を示すフローチャートである。外部供給電源変化による移動式メモリ貯蔵装置の信号変化を示すタイミング図である。移動式メモリ貯蔵装置内の不揮発性メモリ動作開始命令が外部供給電源中断予測信号が印加される以前に入力される時、不揮発性メモリの入力及び出力信号を示すタイミング図である。移動式メモリ貯蔵装置内の不揮発性メモリ動作開始命令が外部供給電源中断予測信号が印加される時点に入力される時、不揮発性メモリの入力及び出力信号を示すタイミング図である。本発明の望ましい実施形態による図２の変形された形態の移動式メモリ貯蔵装置を示すブロック図である。本発明の望ましい実施形態による移動式メモリ貯蔵装置の電源体系を示すブロック図である。図６で変形された移動式メモリ貯蔵装置の多様な電源体系を示すブロック図である。図６で変形された移動式メモリ貯蔵装置の多様な電源体系を示すブロック図である。図６で変形された移動式メモリ貯蔵装置の多様な電源体系を示すブロック図である。図６で変形された移動式メモリ貯蔵装置の多様な電源体系を示すブロック図である。図６で変形された移動式メモリ貯蔵装置の多様な電源体系を示すブロック図である。図６で変形された移動式メモリ貯蔵装置の多様な電源体系を示すブロック図である。図６で変形された移動式メモリ貯蔵装置の多様な電源体系を示すブロック図である。本発明の一例で、本発明が適用されたＵＳＢ移動式貯蔵装置を概略的に示すブロック図である。図１４の変形された形態のＵＳＢ移動式貯蔵装置を概略的に示すブロック図である。本発明の一例で、本発明が適用されたＵＳＢ移動式貯蔵装置の各ピン構成を示す切符である。本発明の一例で、本発明が適用されたＵＳＢ移動式貯蔵装置の一部を示す回路図である。図１７の変形された形態のＵＳＢ移動式貯蔵装置の一部を示す回路図である。

符号の説明

１０、３０００ホスト
２０、１０００移動式メモリ貯蔵装置
３０、１３００コントローラ
４０、１５００不揮発性メモリ
５０パワーオフ復旧アルゴリズム
１１００パワーポーリングタイム制御回路
１２００電源管理部
１３００制御ロジック

Claims

データを貯蔵する不揮発性メモリと、
外部供給電源の電圧レベルを感知して外部供給電源の損失を予測する電源管理部と、
前記外部供給電源が低下する時間を制御するパワーポーリングタイム制御回路と、
前記電源管理部の前記外部供給電源の損失予測に応答して、前記不揮発性メモリの読み出し及び書き込み動作を制御する制御ロジックとを含むことを特徴とするメモリ貯蔵装置。
前記電源管理部は前記外部供給電源が基準電圧レベルの以下に低下するようになればＭインタラプト信号を前記制御ロジックに出力することを特徴とする請求項１に記載のメモリ貯蔵装置。
前記基準電圧レベルは前記外部供給電源の正常レベル以下であれば、前記不揮発性メモリが動作することができる最小電圧以上であることを特徴とする請求項２に記載のメモリ貯蔵装置。
前記制御ロジックは前記インタラプト信号が入力されて、前記不揮発性メモリの読み出し及び書き込み動作を制御するための制御信号を出力することを特徴とする請求項２に記載のメモリ貯蔵装置。
前記外部供給電源中断が予測される時、前記パワーポーリングタイム制御回路は現在実行されている前記不揮発性メモリの読み出し及び書き込み動作が完了することができる時間だけパワーが維持されるように制御することを特徴とする請求項１に記載のメモリ貯蔵装置。
前記外部供給電源中断が予測される時、前記電源管理部から前記不揮発性メモリに供給される電源は、前記不揮発性メモリの読み出し及び書き込み動作を完了することができる時間の間、前記不揮発性メモリ動作電圧の以内にあることを特徴とする請求項１に記載のメモリ貯蔵装置。
前記外部供給電源中断が予測されて、前記インタラプト信号が発生される時、前記不揮発性メモリが読み出し及び書き込み動作モード進入の後である場合、前記制御ロジックは前記不揮発性メモリの読み出し及び書き込み動作を完了するように制御することを特徴とする請求項２に記載のメモリ貯蔵装置。
前記外部供給電源中断が予測されて、前記インタラプト信号が発生される時、前記不揮発性メモリが読み出し及び書き込み動作モード進入の前である場合、前記制御ロジックは前記不揮発性メモリに動作開始命令を入力しないことを特徴とする請求項２に記載のメモリ貯蔵装置。
前記電源管理部と、前記パワーポーリングタイム制御回路が単一チップで構成されることを特徴とする請求項１に記載のメモリ貯蔵装置。
前記電源管理部と、前記パワーポーリングタイム制御回路と、前記制御ロジックは単一チップで構成されることを特徴とする請求項１に記載のメモリ貯蔵装置。
前記電源管理部と、前記パワーポーリングタイム制御回路と、前記制御ロジックと、前記不揮発性メモリは単一チップで構成されることを特徴とする請求項１に記載のメモリ貯蔵装置。
前記メモリ貯蔵装置内にパワーオフ復旧アルゴリズムを含んでいないことを特徴とする請求項１に記載のメモリ貯蔵装置。
前記電源管理部、前記パワーポーリングタイム制御回路、前記制御ロジック、及び前記不揮発性メモリに入力される電源は前記メモリ貯蔵装置と連結される外部装置から供給される電源であることを特徴とする請求項１に記載のメモリ貯蔵装置。
前記制御ロジックと、前記不揮発性メモリに入力される電源は前記外部供給電源レギュレータを通過した出力電圧であることを特徴とする請求項１に記載のメモリ貯蔵装置。
前記外部供給電源から前記不揮発性メモリに入力される電源は少なくとも二つのレギュレータを通過したことを特徴とする請求項１に記載のメモリ貯蔵装置。
前記メモリ貯蔵装置はマルチメディアカードとＳＤカード、ＣＦカード、ＵＳＢフラッシュディスク、メモリステックのうちのいずれか一つであることを特徴とする請求項１に記載のメモリ貯蔵装置。
メモリ貯蔵装置のパワーオフ制御部において、
外部供給電源の電圧レベルを感知して、前記感知されたレベルに応答して電源損失予測信号を生成し、前記メモリ貯蔵装置のメモリに電源を供給する電源管理部と、
前記外部供給電源が低下する時間を制御するパワーポーリングタイム制御回路と、
前記電源管理部の前記外部供給電源の損失予測に応答して、前記メモリの読み出し及び書き込み動作を制御する制御ロジックとを含むことを特徴とするパワーオフ制御部。
前記メモリをさらに含むことを特徴とする請求項１７に記載のパワーオフ制御部。
前記メモリ貯蔵装置はマルチメディアカードとＳＤカード、ＣＦカード、ＵＳＢフラッシュディスク、メモリステックのうちのいずれか一つであることを特徴とする請求項１８に記載のパワーオフ制御部。
外部供給電源の損失が発生した後、メモリ貯蔵装置の制御方法において、
前記外部供給電源から前記メモリ貯蔵装置へ入力される電圧レベルを感知する段階と、
前記感知された電圧レベルが基準電圧レベルの以下に低下すれば、電源損失予測信号を生成する段階と、
前記外部供給電源の損失が発生した後、前記メモリ貯蔵装置の不揮発性メモリに入力される電源のレベル減少率を制御する段階と、
前記電源損失予測信号に応答して、前記外部供給電源の損失によって前記不揮発性メモリ内のデータ損失がないように、前記不揮発性メモリの読み出し及び書き込み動作を制御する段階とを含み、
前記基準電圧は前記外部供給電源の正常レベルの以下であり、同時に前記メモリ貯蔵装置が動作することができる最小電圧の以上であることを特徴とするメモリ貯蔵装置の制御方法。