KR100849224B1 - 메모리 카드 시스템의 메모리 카드에 전원을 공급하는 방법및 메모리 카드 시스템 - Google Patents

메모리 카드 시스템의 메모리 카드에 전원을 공급하는 방법및 메모리 카드 시스템 Download PDF

Info

Publication number
KR100849224B1
KR100849224B1 KR1020070010460A KR20070010460A KR100849224B1 KR 100849224 B1 KR100849224 B1 KR 100849224B1 KR 1020070010460 A KR1020070010460 A KR 1020070010460A KR 20070010460 A KR20070010460 A KR 20070010460A KR 100849224 B1 KR100849224 B1 KR 100849224B1
Authority
KR
South Korea
Prior art keywords
memory card
power
write operation
host
completion
Prior art date
Application number
KR1020070010460A
Other languages
English (en)
Inventor
김선택
김병국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070010460A priority Critical patent/KR100849224B1/ko
Priority to US11/970,364 priority patent/US20080189564A1/en
Application granted granted Critical
Publication of KR100849224B1 publication Critical patent/KR100849224B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations

Abstract

메모리 카드에 전원을 공급하는 방법 및 메모리 카드 시스템이 개시된다. 상기 메모리 카드에 전원을 공급하는 방법은 쓰기 요청에 상응하는 메모리 카드의 쓰기 동작의 완료 시점을 호스트가 검출하는 단계, 상기 호스트가 상기 검출된 쓰기 동작의 완료 시점부터 미리 결정된 지연 시간이 경과한 후에 상기 메모리 카드로 파워 오프 기준 시점을 알려주는 단계, 및 상기 호스트가 상기 파워 오프 기준 시점으로부터 미리 결정된 파워 오프 지연 시간 후에 상기 메모리 카드로 공급되는 전원을 차단시키는 단계를 구비한다. 상기 메모리 카드에 전원을 공급하는 방법은 메모리 카드가 상기 쓰기 동작의 완료 시점을 검출하는 단계, 상기 메모리 카드가 상기 검출된 쓰기 동작의 완료 시점부터 미리 결정된 파워 오프 지연 시간 경과 후에 상기 메모리 카드의 전원 공급을 차단하기 위한 파워 오프 스트로브 신호를 발생시키는 단계를 구비한다.
MMC(MultiMedia Card)

Description

메모리 카드 시스템의 메모리 카드에 전원을 공급하는 방법 및 메모리 카드 시스템{Method and Memory Card system for supplying power with a memory card of the memory card system}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 MMC의 쓰기 동작 및 전원 공급 차단에 관한 타이밍도이다.
도 2는 본 발명의 실시 예들에 따른 메모리 카드 시스템에 대한 블록도이다.
도 3은 도 2에 도시된 메모리 카드에 포함된 핀들을 나타낸다.
도 4는 도 3에 도시된 핀들 각각에 대한 설명을 나타낸다.
도 5은 본 발명의 실시 예들에 따른 메모리 카드에 전원을 공급하는 방법에 대한 플로챠트이다.
도 6는 도 5에 도시된 전원 공급 방법을 설명하기 위한 제1 타이밍도이다.
도 7는 도 5에 도시된 전원 공급 방법을 설명하기 위한 제2 타이밍도이다.
도 8은 본 발명의 다른 실시 예들에 따른 메모리 카드에 전원을 공급하는 방법에 대한 플로챠트이다.
도 9는 도 8에 도시된 전원 공급 방법을 설명하기 위한 제3 타이밍도이다.
도 10은 도 8에 도시된 전원 공급 방법을 설명하기 위한 제4 타이밍도이다.
본 발명은 메모리 카드 시스템에 관한 것으로, 보다 상세하게는 메모리 카드에 전원을 공급하는 방법 및 메모리 카드 시스템에 관한 것이다.
NAND 플레쉬 메모리를 사용하는 MMC(MultiMeadia Card)와 같은 메모리 카드는 호스트, 예컨대 컴퓨터, 디지털 카메라, 전자 전화기, MP3 플레이어 등과 함께 사용된다.
일반적으로 메모리 카드, 예컨대 MMC, 컴팩트 플래쉬(Compact Flash), 스마트 미디어 카드(Smart Media Card, SMC), 및 SD(Secure Digital) 카드는 상기 호스트와 분리 가능하며, 상기 호스트로부터 동작을 위한 기본 전원을 공급받는다.
상기 호스트는 상기 메모리 카드에 읽기(Read) 또는 쓰기(Write) 동작 수행을 요청할 수 있으며, 상기 메모리 카드가 상기 읽기(Read) 동작 또는 상기 쓰기(Write) 동작 수행을 완료하면, 상기 메모리 카드에 의한 전류 소모를 줄이기 위하여 상기 메모리 카드로 공급하는 상기 기본 전압을 차단할 수 있다.
도 1는 일반적인 MMC의 쓰기 동작 및 전원 공급 차단에 관한 타이밍도이다. 도 1을 참조하면, 상기 호스트로부터 상기 메모리 카드로 전송된 쓰기 명령(CMD-1)에 응답하여 상기 메모리 카드는 응답 신호(Res1)를 상기 호스트로 전송한다. 상기 호스트는 상기 응답 신호(Res1)에 응답하여, 상기 메모리 카드의 데이터 핀(DAT0 내지 DAT7)을 통하여 데이터 블록(Data block) 및 CRC(cycle Redundance codes)를 전송할 수 있다.
상기 전송된 데이터 블록(Data block)은 상기 메모리 카드의 페이지 버퍼(page buffer)에 완전히 저장된 후 메모리 메모리 셀 어레이에 페이지 단위로 기록되며, 이 때 소요되는 시간을 프로그램 비지 시간(Program Busy time)이라 한다.
상기 프로그램 비지 시간 동안 상기 메모리 카드의 제1 입력 핀(DAT0)의 데이터 레벨은 제1 레벨 상태(예컨대, 로우 레벨 상태)를 유지할 수 있다. 상기 프로그램 비지 시간 경과 후 상기 제1 입력 핀(DAT0)의 전압 레벨은 제2 레벨 상태(예컨대, 하이 레벨 상태)로 천이한다.
상기 프로그램 비지 시간 동안 상기 제1 입력 핀의 전압 상태를 프로그램 비지 신호(Pbusy)라 한다. 상기 프로그램 비지 신호(Pbusy)가 상기 제2 레벨 상태로 천이하는 시점(T1)이 상기 쓰기 동작의 완료 시점(T1)이 될 수 있다. 상기 호스트는 상기 프로그램 비지 신호(Pbusy)의 레벨 상태를 체크할 수 있다. 따라서 상기 제1 데이터 핀(DAT0)은 호스트가 상기 쓰기 요청을 상기 메모리 카드에 할 경우 상기 쓰기 요청이 완료되었는지를 체크하기 위한 용도로 사용될 수 있다.
상기 메모리 카드의 상기 쓰기 동작의 수행이 완료된 후 상기 호스트는 상기 메모리 카드로 공급되는 전압을 차단할 수 있다.
상기 메모리 카드의 상기 쓰기 명령 수행의 완료 시점(T1 또는 T1')은 상기 쓰기 명령(CMD-1)의 종류에 따라 달라질 수 있다. 정지 명령(Stop Command, CMD-2)에 의해 상기 쓰기 동작이 완료되는 경우에는 상기 정지 명령(CMD-2) 후 발생하는 비지 신호(busy)가 상기 제2 레벨 상태로 천이하는 시점(T1')이 상기 쓰기 동작의 완료 시점(T1')이 될 수 있다.
상기 메모리 카드(200)는 상기 쓰기 동작 완료 후 백그라운 작업(Background operation)을 할 수 있다.
상기 백그라운드 작업이란 상기 호스트가 상기 메모리 카드에 엑세스하지 않는 상태(예컨대, 쓰기 동작 완료 후)에서 상기 메모리 카드는 메모리 셀 어레이에 이산적으로 분포되어 기록된 하나의 큰 데이터를 다음 쓰기 동작 전에 미리 정리하거나, 삭제(erase)될 예정인 상기 메모리 셀 어레이의 블록을 미리 지우는 동작을 수행하는 것을 말한다.
이러한 백그라운드 작업은 상기 호스트로부터의 쓰기 요청에 대한 상기 메모리 카드의 성능을 향상시킬 수 있는 효과가 있다. 이러한 상기 백그라운드 작업은 상기 호스트로부터 상기 기본 전압의 공급이 차단되면 수행될 수 없다.
따라서 상술한 바와 같이 상기 호스트는 상기 쓰기 동작에 대한 수행 완료 후 상기 메모리 카드로 공급되는 전원을 차단할 수 있으므로 상기 메모리 카드는 상기 호스트가 요청하는 동작(예컨대, 쓰기 동작)에 대한 수행 완료 후 상술한 백그라운드 작업을 수행할 수 있는 기회를 잃게 될 수 있다.
따라서 상기 메모리 카드의 상기 백그라운드 작업 수행을 보장받을 수 있기 위한 상기 메모리 카드의 전원 공급 방법이 요구된다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 상기 호스트로부터 공급되는 전압의 공급 차단 시점을 상기 메모리 카드가 알 수 있게 함으로써, 쓰기 동작 완료 후 상기 백그라운드 작업 수행을 보장할 수 있는 방법 및 메모리 카드 시스템을 제공하기 위함이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 메모리 카드 시스템에서 메모리 카드에 전원을 공급하는 방법은 검출 단계, 파워 스트로브 신호를 발생시키는 단계, 및 전원 차단 단계를 구비한다.
상기 검출 단계는 메모리 카드의 쓰기 동작의 완료 시점을 상기 호스트가 검출한다. 상기 파워 스트로브 신호를 발생시키는 단계는 상기 호스트가 상기 검출된 쓰기 동작의 완료 시점부터 미리 결정된 지연 시간 경과 후 상기 메모리 카드에 파워 오프 스트로브 신호를 발생시킨다.
상기 전원 차단 단계는 상기 호스트가 상기 파워 오프 스트로브 신호 발생 시점부터 미리 결정된 파워 오프 지연 시간 경과 후에 상기 메모리 카드로 공급되는 전원을 차단시킨다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 메모리 카드 시스템에서 상기 메모리 카드에 전원을 공급하는 방법은 검출 단계 및 파워 오프 스트로브 신호 발생 단계를 구비한다.
상기 검출 단계는 메모리 카드가 쓰기 동작의 완료 시점을 검출한다. 상기 파워 오프 스트로브 신호 발생 단계는 상기 메모리 카드가 상기 검출된 쓰기 동작의 완료 시점부터 미리 결정된 파워 오프 지연 시간 경과 후에 상기 메모리 카드의 전원 공급을 차단하기 위한 파워 오프 스트로브 신호를 발생시킨다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 기록 매체는 상술한 메모리 카드 시스템에서 상기 메모리 카드에 전원을 공급하는 방법을 수행하기 위한 프로그램이 기록된 기록 매체이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 메모리 카드 시스템은 호스트 및 메모리 카드를 구비한다. 상기 호스트는 상기 메모리 카드의 쓰기 동작의 완료 시점을 검출한다.
상기 호스트는 상기 검출된 쓰기 동작의 완료 시점부터 미리 결정된 지연 시간 경과 후에 상기 메모리 카드에 파워 오프 스트로브 신호를 발생시킨다.
상기 호스트는 상기 파워 오프 신호를 상기 메모리 카드에 발생시킨 때부터 미리 결정된 파워 오프 지연 시간 경과 후에 상기 메모리 카드로 공급되는 전원을 차단한다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 메모리 카드 시스템은 호스트 및 메모리 카드를 구비한다.
상기 메모리 카드는 데이터를 저장한다. 상기 호스트는 파워 오프 스트로브 신호에 응답하여 상기 메모리 카드에 공급되는 전원을 차단한다. 상기 메모리 카드는 상기 호스트로부터의 쓰기 요청에 상응하는 쓰기 동작의 완료 시점을 검출하고, 검출된 쓰기 동작의 완료 시점부터 미리 결정된 파워 오프 지연 시간 경과 후에 상기 파워 오프 스트로브 신호를 발생시킨다.
상기 기술적 과제를 달성하기 위한 본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바 람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 실시 예들에 따른 메모리 카드 시스템(200)에 대한 블록도이다. 도 2을 참조하면, 상기 메모리 카드 시스템(200)은 호스트(210) 및 메모리 카드(220)를 구비한다.
상기 호스트(210)는 일련의 단계들을 수행하는 프로그램(또는 코드(code))을 저장하는 데이터 저장부(미도시) 및 상기 일련의 단계들을 수행하기 위한 프로세서(미도시)를 포함한다.
상기 호스트(210)는 상기 메모리 카드(220)를 리셋하고, 상기 메모리 카드(220)를 식별할 수 있다. 상기 호스트(210)는 상기 메모리 카드(220)로 명령(CMD) 및 데이터(DATA)를 전송할 수 있다. 상기 메모리 카드(220)는 상기 명령(CMD)에 응답하는 응답 신호(Res)를 상기 호스트(210)로 전송할 수 있으며, 읽기 동작 시 데이터를 상기 호스트(210)로 전송할 수 있다.
상기 일련의 단계들은 상기 메모리 카드(220)의 쓰기 동작의 완료 시점을 상기 호스트(210)가 검출하는 단계, 상기 호스트(210)가 상기 검출된 쓰기 동작의 완료 시점부터 미리 결정된 지연 시간 경과 후 상기 메모리 카드(220)에 파워 오프 스트로브 신호(POSS)(Power Off Strobe Signal, POSS)를 발생시키는 단계, 및 상기 호스트(210)가 상기 파워 오프 스트로브 신호(POSS) 발생 시점부터 미리 결정된 파 워 오프 지연 시간 경과 후에 상기 메모리 카드(220)로 공급되는 전원(VDD)을 차단시키는 단계이다.
상기 미리 결정된 파워 오프 지연 시간은 상기 메모리 카드(220)에 포함된 레지스터(미도시)에 미리 설정되어 저장될 수 있으며, 상기 호스트(210)가 상기 메모리 카드(220)를 리셋할 때, 상기 호스트(210)는 상기 메모리 카드(220)로부터 상기 미리 결정된 파워 오프 지연 시간에 관한 정보를 수신할 수 있다.
따라서 상기 호스트(210)는 상기 메모리 카드(220)에 파워 오프 스트로브 신호(POSS)를 발생시킬 수 있다. 그리고 상기 메모리 카드(220)는 적어도 상기 파워 오프 스트로브 신호(POSS) 발생시부터 상기 미리 결정된 파워 오프 지연 시간 경과 전까지 상기 백그라운드 작업을 수행할 수 있는 시간을 보장받을 수 있다.
상술한 바와 달리 상기 메모리 카드(220)가 파워 오프 스트로브 신호(POSS)를 발생시키는 방법도 있다.
상기 메모리 카드(220)는 상기 호스트(210)로부터의 쓰기 요청(CMD)에 상응하는 쓰기 동작의 완료 시점을 검출하고, 검출된 쓰기 동작의 완료 시점부터 미리 결정된 파워 오프 지연 시간 경과 후에 상기 파워 오프 스트로브 신호(POSS)를 발생시킬 수 있다. 상기 메모리 카드(220)는 상기 파워 오프 스트로브 신호(POSS)를 상기 호스트로 전송하고, 상기 호스트(210)는 전송된 상기 파워 오프 스트로브 신호(POSS)에 응답하여 상기 메모리 카드로 공급되는 전원(VDD)을 차단할 수 있다.
도 3은 도 2에 도시된 메모리 카드에 포함된 핀들(1 내지 13)을 나타내며, 도 4는 도 3에 도시된 핀들(1 내지 13) 각각에 대한 설명을 나타낸다. 도 3 및 도 4를 참조하면, 핀 넘버 7인 제1 데이터 핀(DAT0)에 프로그램 비지 신호가 나타나며, 상기 파워 오프 스트로브 신호(POSS)는 도 3에 도시된 데이터 핀들(DAT0, DAT1 내지 DAT7) 중 제2 데이터 핀(예컨대, DAT1)을 통하여 상기 호스트(210)와 상기 메모리 카드(220) 사이에 송수신될 수 있다.
도 5는 본 발명의 실시 예들에 따른 메모리 카드에 전원을 공급하는 방법에 대한 플로챠트이다. 도 2 및 도 5을 참조하면, 상기 호스트(210)가 상기 메모리 카드(220)를 리셋(reset)하는 동안 상기 호스트(10)는 상기 메모리 카드(220)로부터 미리 결정된 파워 오프 지연 시간(Power Off Delay Time, PODT)에 관한 정보를 수신한다(S510).
상기 호스트(210)는 상기 메모리 카드(220)로 전송된 쓰기 명령에 상응하는 상기 메모리 카드(220)의 쓰기 동작의 완료 시점을 검출한다(S520).
상기 메모리 카드(220)의 쓰기 동작의 완료 시점은 상기 쓰기 명령의 종류에 기초하여 결정될 수 있다.
도 6은 도 5에 도시된 전원 공급 방법을 설명하기 위한 제1 타이밍도이고, 도 7은 도 5에 도시된 전원 공급 방법을 설명하기 위한 제2 타이밍도이다. 도 6과 도 7은 상기 호스트(210)로부터 상기 메모리 카드(220)로 전송된 쓰기 명령(CMD-1' 또는 CMD-1'')의 종류에 따라 상기 쓰기 동작의 완료 시점(T1 또는 T1')이 다름을 도시한다.
도 6는 상기 정지 명령(CMD-2)에 의하여 상기 쓰기 동작이 완료되는 경우이다. 예컨대, 상기 호스트(210)로부터 정지 명령(CMD-2)을 수신한 후에 상기 제1 데 이터 핀(DAT0)에 발생된 제1 레벨 상태(예컨대, 로우 레벨 상태)의 비지 신호(busy)가 제2 레벨 상태(예컨대, 하이 레벨 상태)로 천이하는 시점(T1')이 제1 쓰기 명령(CMD-1')에 상응하는 쓰기 동작의 완료 시점이 될 수 있다.
도 7은 프로그램 비지 상태가 종료된 때가 상기 쓰기 동작이 완료되는 경우이다. 예컨대, 상기 제1 레벨 상태(예컨대, 로우 레벨 상태)의 프로그램 비지 신호(Pbusy)가 상기 제2 레벨 상태(예컨대, 하이 레벨 상태)로 천이하는 시점(T1)이 제2 쓰기 명령(CMD-2'')에 상응하는 쓰기 동작의 완료 시점이 될 수 있다.
상기 호스트(210)는 상기 쓰기 동작의 완료 여부를 상기 메모리 카드(220)의 제1 데이터 핀(DAT0)의 프로그램 비지 신호(Pbusy)를 체크하여 알 수 있다.
예컨대, 상기 호스트(210)는 상기 정지 명령(CMD-2) 후 상기 제1 데이터 핀(DAT0)의 전압 레벨이 상기 제1레벨 상태(예컨대, 로우 레벨 상태)에서 상기 제2 레벨 상태로 천이하는 시점(T1)을 체크하여 상기 쓰기 동작의 완료 시점을 검출할 수 있다.
상기 호스트(210)는 상기 검출된 쓰기 동작의 완료 시점(T1 또는 T1')부터 미리 결정된 지연 시간(TD)이 경과한 후에 상기 메모리 카드(220)로 파워 오프 기준 시점을 알려준다(S530). 상기 호스트(210)는 상기 파워 오프 기준 시점을 상기 메모리 카드(220)로 알려주기 위하여 상기 메모리 카드(220)의 데이터 핀들 중 어느 하나의 데이터 핀을 사용할 수 있다.
예컨대, 상기 호스트(210)는 상기 쓰기 동작의 완료 시점(T1' 또는 T1)부터 상기 어느 하나의 데이터 핀(DATx, 예컨대, x=1)의 전압 레벨을 제1 레벨 상태(예 컨대, 하이 레벨 상태)로 유지한다. 상기 호스트(210)는 상기 쓰기 동작의 완료 시점(T1' 또는 T1)부터 상기 미리 결정된 지연 시간이 경과한 후에 상기 어느 하나의 데이터 핀(예컨대, DAT1)의 전압 레벨을 제2 레벨 상태(예컨대, 로우 레벨 상태)로 천이하도록 할 수 있다.
따라서 상기 호스트(210)에 의하여 상기 쓰기 동작의 완료 시점(T1' 또는 T1)부터 상기 미리 결정된 지연 시간(TD)이 경과한 후(T2' 또는 T2)에 상기 어느 하나의 데이터 핀(예컨대, DAT1)에 상기 제1 레벨에서 상기 제2레벨로 천이하는 신호가 발생된다. 상기 제1 레벨에서 상기 제2레벨로 천이하는 신호를 파워 오프 스트로브 신호(POSS)(power off strobe signal, POSS)라 한다.
상술한 바와 같이 상기 메모리 카드(220)는 상기 어느 하나의 데이터 핀(예컨대, DAT1)에 발생된 상기 파워 오프 스트로브 신호(POSS)를 통하여 상기 파워 오프 기준 시점(T2' 또는 T2)을 알 수 있다.
상기 호스트(210)는 상기 파워 오프 스트로브 신호 발생 시점(T2' 또는 T2)으로부터 상기 파워 오프 지연 시간(PODT) 경과 후(T3' 또는 T3) 상기 메모리 카드로 전원 공급을 차단할 수 있다(S540).
즉 상기 호스트(210)는 상기 파워 오프 스트로브 신호(POSS)를 상기 메모리 카드(220)에 발생시킨 시점(T2' 또는 T2)부터 상기 미리 결정된 파워 오프 지연 시간(Power Off Delay Time, PODT) 경과 후에 상기 메모리 카드(220)로 공급되는 전원(VDD)을 차단할 수 있다.
상기 메모리 카드(220)는 상기 파워 오프 스트로브 신호(POSS)가 발생된 시 점(T2' 또는 T2)부터 상기 미리 결정된 파워 오프 지연 시간(PODT)이 경과하기 전까지 상기 백그라운드 작업을 완료할 수 있다. 따라서 상기 메모리 카드(220)는 상기 백그라운드 작업을 수행할 수 있는 시간을 보장받을 수 있다.
도 8은 본 발명의 다른 실시 예들에 따른 메모리 카드에 전원을 공급하는 방법에 대한 플로챠트이다. 도 9는 도 8에 도시된 전원 공급 방법을 설명하기 위한 제3 타이밍도이고, 도 10은 도 8에 도시된 전원 공급 방법을 설명하기 위한 제4 타이밍도이다.
도 2 및 도 8 내지 도 10을 참조하면, 미리 결정된 파워 오프 지연 시간은 상기 메모리 카드(220) 내부의 레지스터(미도시)에 저장될 수 있다(S810).
상기 호스트(210)가 상기 메모리 카드(220)를 리셋할 때, 상기 메모리 카드(220)는 상기 미리 결정된 파워 오프 지연 시간(PODT)에 관한 정보를 상기 호스트(210)로 전송한다(820).
상기 메모리 카드(220)는 상기 제1 쓰기 명령(CMD-1') 또는 제2 쓰기 명령(CMD-1'')에 응답하여 쓰기 동작을 수행한다(S830). 상기 제1 쓰기 명령(CMD-1') 또는 제2 쓰기 명령(CMD-1'')에 응답하여 수행되는 쓰기 동작의 완료 시점(T1' 또는 T1) 은 도 4 및 도 5에서 설명하였는바 중복을 피하기 위하여 설명을 생략한다.
상기 메모리 카드(220)는 상기 쓰기 동작의 완료 시점(T1' 또는 T1)을 검출한다(S840).
예컨대, 상기 메모리 카드(220)는 상기 제1 데이터 핀(DAT0)의 발생되는 프로그램 비지 신호(pbusy) 또는 비지 신호(busy)를 체크한다.
구체적으로 상기 메모리 카드(220)는 제1레벨 상태(예컨대, 로우 레벨 상태)의 프로그램 비지 신호(pbusy) 또는 상기 제1 레벨 상태의 비지 신호(busy)가 제2 레벨 상태(예컨대, 하이 레벨 상태)로 천이하는 시점(T1' 또는 T1)을 상기 쓰기 동작의 완료 시점으로 검출할 수 있다.
상기 메모리 카드(220)는 상기 검출된 쓰기 동작의 완료 시점(T1' 또는 T1)부터 상기 미리 결정된 파워 오프 지연 시간(PODT) 경과 후(T4' 또는 T4)에 상기 메모리 카드(220)의 전원 공급을 차단하기 위한 파워 오프 스트로브 신호(POSS)를 발생시킨다(S850).
상기 메모리 카드(220)는 상기 발생된 파워 오프 스트로브 신호(POSS)를 상기 호스트(210)로 전송한다. 상기 호스트(210)는 상기 전송된 파워 스트로브 신호에 응답하여 상기 메모리 카드(220)로 공급되는 전원을 차단할 수 있다.
도 5에 도시된 전원 공급 방법은 상기 호스트(210)가 상기 메모리 카드(220)의 데이터 핀들(DAT1~DAT7) 중 어느 하나의 데이터 핀(DATx, 예컨대, x=1)을 드라이빙하여 상기 파워 오프 스트로브 신호(POSS)를 생성하는 것이다.
반면에 도 8에 도시된 전원 공급 방법은 상기 메모리 카드(220)가 상기 어느 하나의 데이터 핀(DATx, 예컨대, x=1)을 드라이빙하여 상기 파워 오프 스트로브 신호(POSS)를 생성하는 것이다.
따라서 상기 메모리 카드(220)는 상기 쓰기 동작 완료 후(T1' 또는 T1) 상기 미리 결정된 파워 오프 지연 시간(PODT) 동안 상기 백그라운드 작업의 수행을 보장받을 수 있다.
본 발명은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 메모리 카드에 전원을 공급하기 위한 방법및 메모리 카드 시스템은 쓰기 동작 완료 후 메모리 카드의 백그라운드 작업 수행을 보장할 수 있는 효과가 있다.

Claims (13)

  1. 메모리 카드의 쓰기 동작의 완료 시점을 상기 호스트가 검출하는 단계;
    상기 호스트가 상기 검출된 쓰기 동작의 완료 시점부터 미리 결정된 지연 시간 경과 후 상기 메모리 카드에 파워 오프 스트로브 신호를 발생시키는 단계; 및
    상기 호스트가 상기 파워 오프 스트로브 신호 발생 시점부터 미리 결정된 파워 오프 지연 시간 경과 후에 상기 메모리 카드로 공급되는 전원을 차단시키는 단계를 구비하는 메모리 카드 시스템에서 메모리 카드에 전원을 공급하는 방법.
  2. 제1항에 있어서, 상기 메모리 카드에 전원을 공급하는 방법은,
    상기 호스트가 상기 메모리 카드를 초기화시킬 때, 상기 메모리 카드로부터 상기 미리 결정된 파워 오프 지연 시간에 관한 정보를 수신하는 단계를 더 구비하는 메모리 카드 시스템에서 메모리 카드에 전원을 공급하는 방법.
  3. 제2항에 있어서, 상기 쓰기 동작의 완료 시점을 검출하는 단계는,
    상기 쓰기 동작시 발생된 비지 신호에 기초하여 상기 쓰기 동작의 완료 시점을 검출하는 메모리 카드 시스템에서 메모리 카드에 전원을 공급하는 방법.
  4. 제3항에 있어서, 상기 파워 오프 스트로브 신호를 발생시키는 단계는,
    상기 쓰기 동작의 완료 시점부터 상기 미리 결정된 지연 시간 경과 전까지 상기 메모리 카드의 다수의 데이터 핀들 중 어느 하나의 데이터 핀의 전압 레벨을 제1 레벨로 유지하는 단계; 및
    상기 미리 결정된 지연 시간이 경과한 후 상기 어느 하나의 데이터 핀의 전압 레벨을 제2 레벨 레벨로 천이시키는 단계를 구비하는 메모리 카드 시스템에서 메모리 카드에 전원을 공급하는 방법.
  5. 메모리 카드가 쓰기 동작의 완료 시점을 검출하는 단계; 및
    상기 메모리 카드가 상기 검출된 쓰기 동작의 완료 시점부터 미리 결정된 파워 오프 지연 시간 경과 후에 상기 메모리 카드의 전원 공급을 차단하기 위한 파워 오프 스트로브 신호를 발생시키는 단계를 구비하는 메모리 카드 시스템에서 상기 메모리 카드에 전원을 공급하는 방법.
  6. 제5항에 있어서, 상기 메모리 카드에 전원을 공급하는 방법은,
    상기 미리 결정된 파워 오프 지연 시간을 저장하는 단계; 및
    상기 메모리 카드가 초기화될 때, 상기 저장된 미리 결정된 파워 오프 지연 시간에 관한 정보를 상기 호스트로 알려주는 단계를 더 구비하는 메모리 카드 시스템에서 메모리 카드에 전원을 공급하는 방법.
  7. 제6항에 있어서, 상기 메모리 카드에 전원을 공급하는 방법은,
    상기 발생된 파워 오프 스트로브 신호를 상기 호스트로 전송하는 단계를 더 구비하며,
    상기 호스트는 상기 파워 오프 스트로브 신호에 응답하여 상기 메모리 카드로의 전원 공급을 차단하는 메모리 카드 시스템에서 메모리 카드에 전원을 공급하는 방법.
  8. 제7항에 있어서, 상기 쓰기 동작의 완료 시점을 검출하는 단계는,
    상기 쓰기 동작의 비지 신호에 기초하여 상기 쓰기 동작의 완료 시점을 검출하는 메모리 카드 시스템에서 메모리 카드에 전원을 공급하는 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 기재된 메모리 카드에 전원을 공급하는 방법을 수행하는 프로그램을 기록한 기록매체.
  10. 데이터를 저장하기 위한 메모리 카드; 및
    상기 메모리 카드의 쓰기 동작의 완료 시점을 검출하고, 검출된 쓰기 동작의 완료 시점부터 미리 결정된 지연 시간 경과 후에 상기 메모리 카드에 파워 오프 스트로브 신호를 발생시키는 호스트를 구비하며,
    상기 호스트는,
    상기 파워 오프 스트로브 신호를 상기 메모리 카드에 발생시킨 때부터 미리 결정된 파워 오프 지연 시간 경과 후에 상기 메모리 카드로 공급되는 전원을 차단하는 메모리 카드 시스템.
  11. 제10항에 있어서, 상기 호스트는,
    상기 쓰기 동작의 비지 신호에 기초하여 상기 쓰기 동작의 완료 시점을 검출하는 메모리 카드 시스템.
  12. 데이터를 저장하기 위한 메모리 카드; 및
    파워 오프 스트로브 신호에 응답하여 상기 메모리 카드에 공급되는 전원을 차단하는 호스트를 구비하며,
    상기 메모리 카드는,
    상기 호스트로부터의 쓰기 요청에 상응하는 쓰기 동작의 완료 시점을 검출하고, 검출된 쓰기 동작의 완료 시점부터 미리 결정된 파워 오프 지연 시간 경과 후에 상기 파워 오프 스트로브 신호를 발생시키는 메모리 카드 시스템.
  13. 제12항에 있어서, 상기 메모리 카드는,
    상기 쓰기 동작의 비지 신호에 기초하여 상기 쓰기 동작의 완료 시점으로 검출하는 메모리 카드 시스템.
KR1020070010460A 2007-02-01 2007-02-01 메모리 카드 시스템의 메모리 카드에 전원을 공급하는 방법및 메모리 카드 시스템 KR100849224B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070010460A KR100849224B1 (ko) 2007-02-01 2007-02-01 메모리 카드 시스템의 메모리 카드에 전원을 공급하는 방법및 메모리 카드 시스템
US11/970,364 US20080189564A1 (en) 2007-02-01 2008-01-07 Method for supplying power to memory card and memory card system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070010460A KR100849224B1 (ko) 2007-02-01 2007-02-01 메모리 카드 시스템의 메모리 카드에 전원을 공급하는 방법및 메모리 카드 시스템

Publications (1)

Publication Number Publication Date
KR100849224B1 true KR100849224B1 (ko) 2008-07-31

Family

ID=39677195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070010460A KR100849224B1 (ko) 2007-02-01 2007-02-01 메모리 카드 시스템의 메모리 카드에 전원을 공급하는 방법및 메모리 카드 시스템

Country Status (2)

Country Link
US (1) US20080189564A1 (ko)
KR (1) KR100849224B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116994635B (zh) * 2023-06-28 2024-04-09 珠海妙存科技有限公司 闪存掉电测试方法和系统、电子设备、存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537584A (en) 1989-06-13 1996-07-16 Hitachi Maxell, Ltd. Power instability control of a memory card and a data processing device therefor
JP2001075941A (ja) 1999-09-02 2001-03-23 Mitsubishi Electric Corp フラッシュメモリ内蔵マイクロコンピュータおよびその動作方法
JP2001188689A (ja) 2000-01-04 2001-07-10 Mitsubishi Electric Corp データ処理装置
US6593785B1 (en) 1996-12-17 2003-07-15 Cypress Semiconductor Corp. Method and circuit for reducing power and/or current consumption
KR20030097485A (ko) * 2002-06-21 2003-12-31 삼성전자주식회사 메모리 보호 장치 및 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
AU1265195A (en) * 1993-12-06 1995-06-27 Telequip Corporation Secure computer memory card
US5519663A (en) * 1994-09-28 1996-05-21 Sci Systems, Inc. Preservation system for volatile memory with nonvolatile backup memory
JP4017248B2 (ja) * 1998-04-10 2007-12-05 株式会社日立製作所 半導体装置
US6646844B1 (en) * 1999-12-15 2003-11-11 Motorola, Inc. Apparatus for power-on disable in a multiple power supply system and a method therefor
JP4082913B2 (ja) * 2002-02-07 2008-04-30 株式会社ルネサステクノロジ メモリシステム
JP2003233990A (ja) * 2002-02-08 2003-08-22 Sony Corp 複合記憶回路構造及び同複合記憶回路構造を有する半導体装置
US7103730B2 (en) * 2002-04-09 2006-09-05 Intel Corporation Method, system, and apparatus for reducing power consumption of a memory
US20040059954A1 (en) * 2002-09-20 2004-03-25 Rainer Hoehler Automatic low power state entry
US7003620B2 (en) * 2002-11-26 2006-02-21 M-Systems Flash Disk Pioneers Ltd. Appliance, including a flash memory, that is robust under power failure
US7188235B2 (en) * 2003-07-22 2007-03-06 Winbond Electronics Corp. Method for booting computer system with memory card
US7802117B2 (en) * 2003-09-02 2010-09-21 Henry Wong Automated power management for electronic devices
JP2006172121A (ja) * 2004-12-15 2006-06-29 Toshiba Corp カード状記憶装置とそのアダプタ及びホスト機器
US20060218324A1 (en) * 2005-03-25 2006-09-28 Matsushita Electrical Industrial Co., Ltd Systems and methods for flexible data transfers in SDIO and/or MMC
US7664968B2 (en) * 2005-06-09 2010-02-16 International Business Machines Corporation System and method for managing power usage of a data processing system subsystem
KR100702766B1 (ko) * 2005-12-07 2007-04-03 주식회사 하이닉스반도체 안정적인 ｄｌｌ용 내부 전압을 생성하는 내부 전압발생기와 이를 포함하는 내부 클록 발생기 및 그 내부 전압발생 방법
JP4945183B2 (ja) * 2006-07-14 2012-06-06 株式会社東芝 メモリコントローラ
KR100826649B1 (ko) * 2006-11-24 2008-05-06 주식회사 하이닉스반도체 딥 파워다운 모드 제어 회로
KR100816761B1 (ko) * 2006-12-04 2008-03-25 삼성전자주식회사 낸드 플래시 메모리 및 에스램/노어 플래시 메모리를포함하는 메모리 카드 및 그것의 데이터 저장 방법
US7917719B2 (en) * 2006-12-04 2011-03-29 Sandisk Corporation Portable module interface with timeout prevention by dummy blocks
TWI323424B (en) * 2006-12-19 2010-04-11 Realtek Semiconductor Corp Memory card control apparatus and protection method thereof
US8041968B2 (en) * 2007-01-04 2011-10-18 Apple Inc. Power management for driving display with baseband portion when application portion is in low power mode
KR100892640B1 (ko) * 2007-05-10 2009-04-09 주식회사 하이닉스반도체 반도체 집적 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537584A (en) 1989-06-13 1996-07-16 Hitachi Maxell, Ltd. Power instability control of a memory card and a data processing device therefor
US6593785B1 (en) 1996-12-17 2003-07-15 Cypress Semiconductor Corp. Method and circuit for reducing power and/or current consumption
JP2001075941A (ja) 1999-09-02 2001-03-23 Mitsubishi Electric Corp フラッシュメモリ内蔵マイクロコンピュータおよびその動作方法
JP2001188689A (ja) 2000-01-04 2001-07-10 Mitsubishi Electric Corp データ処理装置
KR20030097485A (ko) * 2002-06-21 2003-12-31 삼성전자주식회사 메모리 보호 장치 및 방법

Also Published As

Publication number Publication date
US20080189564A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
KR101986872B1 (ko) 메모리 칩 전력 관리
US8897092B2 (en) Memory storage device, memory controller and controlling method
KR102571747B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US9165667B2 (en) Electronic device with solid state drive and associated control method
US9424177B2 (en) Clock switching method, memory controller and memory storage apparatus
JP2015064860A (ja) 画像形成装置およびその制御方法、並びにプログラム
KR20150029402A (ko) 데이터 저장 시스템 및 그것의 동작 방법
KR20100029268A (ko) 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘
US9384125B2 (en) Method for accessing flash memory having pages used for data backup and associated memory device
CN105373338A (zh) 一种flash的控制方法和控制器
CN113325942A (zh) 存储设备和操作该存储设备的方法
JP2021125248A (ja) コントローラ、コントローラの動作方法及びそれを含む保存装置
EP3836145A1 (en) System approach to reduce stable threshold voltage (vt) read disturb degradation
KR20150057397A (ko) 데이터 저장 장치
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US10191533B2 (en) Method of enabling sleep mode, memory control circuit unit and storage apparatus
TWI668569B (zh) 主機記憶體緩衝區配置方法、記憶體儲存裝置與記憶體控制電路單元
US11347634B2 (en) Memory system performing write-same operation and operating method thereof
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
KR100849224B1 (ko) 메모리 카드 시스템의 메모리 카드에 전원을 공급하는 방법및 메모리 카드 시스템
US11803307B2 (en) Memory system and operating method thereof
US11593242B2 (en) Method of operating storage device for improving reliability, storage device performing the same and method of operating storage using the same
CN103198861A (zh) 存储器储存装置、存储器控制器与控制方法
CN110297595B (zh) 主机存储器缓冲区配置方法、储存装置与控制电路单元
TWI512623B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee