CN113325942A - 存储设备和操作该存储设备的方法 - Google Patents

存储设备和操作该存储设备的方法 Download PDF

Info

Publication number
CN113325942A
CN113325942A CN202110190414.5A CN202110190414A CN113325942A CN 113325942 A CN113325942 A CN 113325942A CN 202110190414 A CN202110190414 A CN 202110190414A CN 113325942 A CN113325942 A CN 113325942A
Authority
CN
China
Prior art keywords
buffer memory
mode
memory
power
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110190414.5A
Other languages
English (en)
Inventor
郑宇圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113325942A publication Critical patent/CN113325942A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

提供了一种存储设备和操作该存储设备的方法。所述存储设备包括：非易失性存储器，所述非易失性存储器包括多个非易失性存储单元；缓冲存储器，所述缓冲存储器被配置为临时存储要被写入到所述非易失性存储器的写入数据或从所述非易失性存储器读取的读取数据；以及控制器，所述控制器被配置为从外部主机接收睡眠模式信号。所述控制器被配置为当所述控制器接收到所述睡眠模式信号时，阻断向所述非易失性存储器供应第一电力，并基于数据转储条件将所述缓冲存储器设置为第一模式和第二模式之一，在所述第一模式下向所述缓冲存储器供应第二电力被阻断，在所述第二模式下所述缓冲存储器以低功率工作。当所述缓冲存储器被设置为所述第一模式时，存储在所述缓冲存储器中的所述写入数据被写入到所述非易失性存储器。

Description

存储设备和操作该存储设备的方法
相关申请的交叉引用
本申请要求于2020年2月28日向韩国知识产权局提交的韩国专利申请No.10-2020-0025531的优先权，其公开内容通过引用整体合并于此。
技术领域
本发明构思的示例性实施例涉及一种存储设备，更具体地，涉及一种包括非易失性存储器和缓冲存储器的存储设备和操作该存储设备的方法。
背景技术
闪存是即使断电也可以保留所存储的数据的非易失性存储器。近来，越来越广泛地使用包括闪存(例如，固态硬盘(SSD))和存储卡的存储设备。存储设备可以包括缓冲存储器，该缓冲存储器缓冲要存储在非易失性存储器中的数据或从非易失性存储器读取的数据，并且该缓冲存储器存储用于管理非易失性存储器的元数据。
发明内容
参照比较示例，在当存储设备进入深度睡眠模式时缓冲存储器的电力被阻断时，存储在缓冲存储器中的元数据可以被写入非易失性存储器，因此在写入元数据时所需的时间和所消耗的功率可能会增加。此外，当不阻断缓冲存储器的电力时，由于缓冲存储器的待机功率，存储设备的功耗也可能会增加。本发明构思的示例性实施例提供了一种当根据主机的请求进入深度睡眠模式时基于预定条件设置缓冲存储器的功率模式的存储设备，以及一种可以减少在将存储在缓冲存储器中的元数据写入到非易失性存储器时所需的时间和所消耗的功率的操作存储设备的方法。
根据本发明构思的示例性实施例，一种存储设备，包括：非易失性存储器，所述非易失性存储器包括多个非易失性存储单元；缓冲存储器，所述缓冲存储器被配置为临时存储要被写入到所述非易失性存储器的写入数据或从所述非易失性存储器读取的读取数据；以及控制器，所述控制器被配置为从外部主机接收睡眠模式信号。所述控制器被配置为当所述控制器接收到所述睡眠模式信号时，阻断向所述非易失性存储器供应第一电力，并基于数据转储(dump)条件将所述缓冲存储器设置为第一模式和第二模式之一，在所述第一模式下向所述缓冲存储器供应第二电力被阻断，在所述第二模式下所述缓冲存储器以低功率工作。当所述缓冲存储器被设置为所述第一模式时，存储在所述缓冲存储器中的所述写入数据被写入到所述非易失性存储器。
根据本发明构思的示例性实施例，一种存储设备，包括：非易失性存储器，所述非易失性存储器包括多个非易失性存储单元；以及控制器，所述控制器包括缓冲存储器，所述缓冲存储器被配置为存储用于管理所述非易失性存储器的元数据。当进入深度睡眠模式时，所述控制器基于第一条件，将所述缓冲存储器设置为断电模式或自刷新模式，所述第一条件是基于将所述元数据写入到所述非易失性存储器所花费的转储时间、或者将所述元数据从所述非易失性存储器重新加载到所述缓冲存储器所花费的重新加载时间而确定的。
根据本发明构思的示例性实施例，一种存储设备，包括：非易失性存储器，所述非易失性存储器包括多个非易失性存储单元；缓冲存储器，所述缓冲存储器被配置为临时存储要被写入到所述非易失性存储器的数据或从所述非易失性存储器读取的数据；电源管理集成电路(PMIC)，所述PMIC被配置为向所述非易失性存储器提供第一电力，并向所述缓冲存储器提供第二电力；以及功率模式管理器，所述功率模式管理器配置为从外部主机接收睡眠模式信号。当所述功率模式管理器接收到所述睡眠模式信号时，当满足将存储在所述缓冲存储器中的所述数据写入到所述非易失性存储器的条件时，所述功率模式管理器将所述缓冲存储器设置为第一模式，在所述第一模式下向所述缓冲存储器供应所述第二电力被阻断，而当不满足所述条件时，所述功率模式管理器将所述缓冲存储器设置为第二模式，在所述第二模式下自刷新操作被执行。
根据本发明构思的示例性实施例，一种操作包括非易失性存储器和缓冲存储器的存储设备的方法，所述方法包括：从外部主机接收睡眠模式信号；基于将存储在所述缓冲存储器中的元数据写入到所述非易失性存储器所花费的转储时间来确定所述缓冲存储器的模式；将所述缓冲存储器设置为所确定的模式；以及通过阻断向所述非易失性存储器供应第一电力而进入睡眠模式。
根据本发明构思的示例性实施例，一种存储设备，包括：非易失性存储器，所述非易失性存储器包括多个非易失性存储单元；缓冲存储器，所述缓冲存储器被配置为存储用于控制所述非易失性存储器的操作的元数据；以及控制器，所述控制器被配置为响应于从外部主机接收到的睡眠模式信号，控制所述非易失性存储器被断电并且控制所述缓冲存储器的多个存储区域当中的至少一个存储区域被断电。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思的上述以及其他特征将变得更加容易理解，在附图中：
图1是示出根据本发明构思的示例性实施例的存储系统的框图。
图2是示出根据本发明构思的示例性实施例的存储设备的框图。
图3A、图3B、图3C和图3D是示出根据本发明构思的示例性实施例的存储设备的功率状态的示例的示图。
图4A和图4B是根据本发明构思的示例性实施例的操作存储设备的方法的流程图。
图5是示出根据本发明构思的示例性实施例的存储设备进入和退出睡眠模式的定时图。
图6是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。
图7A是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。
图7B是示出根据本发明构思的示例性实施例的从存储设备到缓冲存储器的数据转储操作的示图。
图8A是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。
图8B是示出根据本发明构思的示例性实施例的从存储设备到缓冲存储器的数据重新加载操作的示图。
图9是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。
图10是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。
图11是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。
图12是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。
图13A和图13B是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。
图14是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。
图15是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。
图16A和图16B是根据本发明构思的示例性实施例的操作存储设备的方法的流程图。
图17是示出根据本发明构思的示例性实施例的控制器的实施方式的框图。
图18是示出根据本发明构思的示例性实施例的存储设备的框图。
图19是示出根据本发明构思的示例性实施例的存储设备的框图。
图20是示出根据本发明构思的示例性实施例的固态硬盘(SSD)以及包括该固态硬盘的SSD系统的框图。
具体实施方式
在下文中将参照附图更全面地描述本发明构思的示例性实施例。在整个附图中，相同的附图标记可以指代相同的元件。
将理解的是，术语“第一”、“第二”、“第三”等在本文中用于将一个元件与另一元件区分开，并且元件不受这些术语的限制。因此，示例性实施例中的“第一”元件可以在另一示例性实施例中被描述为“第二”元件。
应当理解的是，除非上下文另外明确指出，否则每个示例性实施例中的特征或方面的描述通常应被认为可用于其他示例性实施例中的其他类似特征或方面。
图1是示出根据本发明构思的示例性实施例的存储系统的框图。
参照图1，存储系统10可以包括存储设备100和主机200。存储设备100可以包括控制器110、非易失性存储器(NVM)120和缓冲存储器130。主机200可以设置在存储设备100的外部，因此可以被称为外部主机200。
主机200可以通过各种接口与存储设备100通信。例如，主机200可以被实现为应用处理器(AP)或片上系统(SoC)。此外，例如，主机200可以被实现为集成电路、母板或数据库服务器。然而，主机200不限于此。
主机200可以向存储设备100发送写入请求和读取请求。存储设备100可以响应于写入请求将从主机200接收到的数据存储在非易失性存储器120中，响应于读取请求读取存储在非易失性存储器120中的数据，以及向主机200发送读取到的数据。
另外，主机200可以控制存储设备100的功率操作。主机200可以向存储设备100发送用于控制存储设备100的功率状态的设备功率控制信号，例如，睡眠模式信号S_SLP或唤醒信号S_WU。例如，在存储设备100不工作的时段(例如，不需要存储设备100工作的时段)内，主机200可以发送请求存储设备100处于存储设备100可以被设置成的多种功率状态当中的最低功率状态(即，对应于每单位时间最低功耗的状态)的睡眠模式信号S_SLP(也可以被称为设备睡眠模式信号、深度睡眠模式信号等)，并且存储设备100可以响应于睡眠模式信号S_SLP进入睡眠模式。睡眠模式信号S-SLP(也可以被称为深度睡眠模式信号)可以使存储设备100进入睡眠模式(也可以被称为深度睡眠模式)。在示例性实施例中，当存储设备100进入睡眠模式时，存储设备100的控制器110和非易失性存储器120不执行任何操作。
之后，当存储设备100工作时(例如，当需要存储设备100工作时)，主机200可以向存储设备100发送唤醒信号S_WU。存储设备100可以响应于唤醒信号S_WU退出睡眠模式，并且存储设备100的操作模式可以从睡眠模式变为正常操作模式(或空闲模式)。当存储设备100进入正常操作模式时，存储设备的控制器110和非易失性存储器120可以执行操作。
非易失性存储器120可以包括其中多个存储单元具有2维或3维阵列结构的存储单元阵列。存储单元可以包括每个单元用1位来编程的单阶单元(single-level cell)或每个单元用2位或更多位来编程的多阶单元(multi-level cell)、三阶单元(triple-levelcell)或四阶单元(quadruple-level cell)。存储单元可以是NAND闪存单元。然而，本发明构思不限于此。例如，在示例性实施例中，存储单元可以诸如电阻RAM(ReRAM)单元、相变RAM(PRAM)单元和磁RAM(MRAM)单元的非易失性存储单元。
非易失性存储器120可以被实现为多个非易失性存储器件(或非易失性存储模块)，每个非易失性存储器件包括存储单元阵列，并且非易失性存储器件可以经由多个信道向控制器110发送数据以及从控制器110接收数据。
缓冲存储器130可以临时存储(缓存)要被写入到非易失性存储器120的数据或从非易失性存储器120读取的数据。缓冲存储器130可以存储元数据。元数据是由控制器110生成的用于管理用户数据或非易失性存储器120的数据。例如，元数据可以包括用于将主机200的逻辑地址转换成非易失性存储器120的物理地址的映射信息(映射数据)。元数据可以包括用于管理非易失性存储器120的存储空间的各种信息，例如，非易失性存储器120的多个区域的编程/擦除(P/E)周期、关于具有缺陷的坏块的信息等。
尽管在图1中将缓冲存储器130示为设置在控制器110的外部作为与控制器110分开的单独配置，但是本发明构思不限于此。例如，在示例性实施例中，缓冲存储器130可以设置在控制器110的内部。
控制器110(或存储控制器)可以控制存储设备100的整体操作，并且可以控制非易失性存储器120响应于来自主机200的读取请求读取存储在非易失性存储器120中的数据，或响应于来自主机200的写入请求写入数据。控制器110可以基于作为元数据存储在缓冲存储器130中的映射信息来控制非易失性存储器120的写入操作和读取操作。
控制器110可以基于从主机200接收的设备功率控制信号(例如，睡眠模式信号S_LSP和唤醒信号S_WU)来控制存储设备100的功率状态。
控制器110可以包括功率模式管理器150，其可以控制存储设备100的功率状态。功率模式管理器150可以控制非易失性存储器120和缓冲存储器130的功率状态，并且还可以控制控制器110的功率状态。功率模式管理器150响应于接收到的睡眠模式信号S_SLP来控制存储设备100进入睡眠模式。除了功率模式管理器150之外，功率模式管理器150还可以使非易失性存储器120和控制器110的组件断电。例如，功率模式管理器150可以阻断对非易失性存储器120和控制器110的供电。
在示例性实施例中，当存储设备100进入睡眠模式时，功率模式管理器150可以基于预定条件将缓冲存储器130设置为电力阻断模式(断电模式)或至少一个低功率模式。电力阻断模式可以被称为第一模式，并且至少一个低功率模式可以被称为第二模式。
当缓冲存储器130被设置为电力阻断模式时，存储在缓冲存储器130中的数据(例如，元数据)可以被写入到非易失性存储器120，并且缓冲存储器130可以被断电。由于缓冲存储器130被断电，所以缓冲存储器130可以不消耗功率或仅消耗很少的功率。
至少一种低功率模式可以包括自刷新模式(也被称为完全自刷新模式)、部分自刷新模式和低电压模式中的至少一种。当缓冲存储器130被设置为低功率模式时，缓冲存储器130的功耗可以相对低于正常操作模式(例如，活动模式)下的功耗。
例如，当缓冲存储器130在自刷新模式下工作时，阻断对缓冲存储器130的输入/输出电路的供电，但是设置在缓冲存储器130中的存储单元阵列可以执行自刷新操作以保持所存储的数据，例如，保持存储在其中的写入数据。例如，在示例性实施例中，在自刷新模式下，可以定期刷新其中存储有诸如元数据的数据的区域以保持所存储的数据。由于缓冲存储器130在没有输入/输出数据的情况下以预定周期自刷新存储单元阵列，因此施加到缓冲存储器130的时钟信号的频率可以相对低于将数据存储在存储单元阵列或从存储单元阵列读取数据的正常操作期间的时钟信号的频率。
当缓冲存储器130在部分自刷新模式下工作时，存储在缓冲存储器130的多个存储区域当中的至少一个存储区域中的数据被写入到非易失性存储器120，并且该至少一个存储区域可以被断电。缓冲存储器130中的除了该至少一个存储区域之外的存储区域可以以自刷新模式工作。例如，缓冲存储器130的一些存储区域可以被断电，而其他存储区域可以在不被断电的情况下以自刷新模式工作。
当缓冲存储器130在低电压模式下工作时，施加到缓冲存储器130的电源电压的电平可以低于当缓冲存储器130正常操作时施加到缓冲存储器130的电源电压的电平。当存储设备100处于睡眠模式时，不向缓冲存储器130写入数据或不从缓冲存储器130读取数据，因此，缓冲存储器130可以基于低电源电压以低速工作。因此，可以减少缓冲存储器130的功耗。
当缓冲存储器130被设置为电力阻断模式时缓冲存储器130的功耗可以明显小于当缓冲存储器130被设置为低功率模式时缓冲存储器130的功耗。然而，在缓冲存储器130断电之前，存储在缓冲存储器130中的数据(以下被称为转储数据)可以被写入(或转储)到非易失性存储器120以防止数据丢失。结果，存储设备100进入睡眠模式的进入等待时间(latency)会增加转储数据被转储到非易失性存储器120所花费的时间(例如，所需的时间)(以下被称为数据转储时间)。当存储设备100退出睡眠模式时，转储数据可以被重新加载(或恢复)到缓冲存储器130，并且存储设备100退出睡眠模式的退出等待时间会增加将转储数据重新加载到缓冲存储器130所花费的时间(例如，所需的时间)(以下被称为重新加载时间)。当转储数据的大小很大时，会消耗大量功率，并且会产生大量热量。另外，非易失性存储器的写入和擦除次数受到限制。当转储次数增加时，可能降低非易失性存储器120的耐久性。
因此，功率模式管理器150可以设置如下数据转储条件：在该数据转储条件下，可以通过考虑针对缓冲存储器130被设置成的每种模式下非易失性存储器120的功耗、进入/退出等待时间和耐久性来转储数据；基于转储数据的大小和非易失性存储器120的写入条件来检查是否满足数据转储条件，当确定满足数据转储条件时将缓冲存储器130设置为电力阻断模式，以及当确定不满足数据转储条件时将缓冲存储器130设置为至少一种低功率模式。
功率模式管理器150可以从主机200接收唤醒信号S_WU，并且响应于唤醒信号S_WU，控制存储设备100退出睡眠模式。例如，响应于唤醒信号S_WU，功率模式管理器150可以控制控制器110和非易失性存储器120被通电，控制缓冲存储器130被通电，或者控制缓冲存储器130从低功率模式切换到活动模式。
功率模式管理器150可以被实现为电路或模块。此外，功率模式管理器150可以被实现为硬件、软件(或固件)或者硬件和软件的组合。在示例性实施例中，功率模式管理器150可以被实现为执行上述功能的程序代码，并且可以由至少一个处理器(例如，设置在控制器110内部的处理器)执行。
尽管图1示出了功率模式管理器150被设置在控制器110的内部，但是本发明构思不限于此。例如，在示例性实施例中，功率模式管理器150可以作为与控制器110分离的集成电路被设置在存储设备100中。功率模式管理器150可以始终保持通电状态并控制存储设备100中的其他组件(即，控制器110、非易失性存储器120和缓冲存储器130)的功率状态。
如上所述，当根据本发明构思的示例性实施例的存储设备100进入与最低功率状态相对应的睡眠模式时，缓冲存储器130的功率模式可以根据当前情况被设置为电力阻断模式或至少一种低功率模式。因此，可以改善存储设备100的总体功耗效率，并且可以减少存储设备100的睡眠模式进入/退出等待时间。
存储系统10可以被实现为例如个人计算机(PC)、数据服务器、网络附接存储器(NAS)、物联网(IoT)设备或便携式电子设备。便携式电子设备可以是膝上型计算机、移动电话、智能电话、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数字静态照相机、数字摄像机、音频设备、便携式多媒体播放器(PMP)、个人导航设备(PND)、MP3播放器、手持游戏机、电子书设备、可穿戴设备等。
在示例性实施例中，存储设备100可以是嵌入在电子设备中的内部存储器。例如，存储设备100可以是嵌入式固态硬盘(SSD)、嵌入式通用闪存(UFS)存储设备或嵌入式多媒体卡(eMMC)。在示例性实施例中，存储设备100可以是可以附接到电子设备和从电子设备拆卸的外部存储器。例如，存储设备100可以是SSD、UFS存储卡、紧凑型闪存(CF)卡、安全数字(SD)卡、微安全数字(SD)卡、迷你安全数字(SD)卡、极限数字(xD)卡或记忆棒。
图2是示出根据本发明构思的示例性实施例的存储设备的框图。图2更详细地示出了图1的存储设备100。上面参照图1给出的描述也可以应用于图2的存储设备100a。因此，为了便于解释，可以省略先前描述的元件和技术方面的进一步描述。
参照图2，存储设备100a可以包括控制器110、非易失性存储器120、缓冲存储器130和电源管理集成电路(以下被称为PMIC)140。PMIC 140也可以被称为电源管理模块。
例如，PMIC 140可以提供分别与存储设备100a的其他组件(即，控制器110、非易失性存储器120和缓冲存储器130)相对应的电力P1、P2和P3。例如，PMIC 140可以产生与存储设备100a的其他组件相对应的电源电压和时钟信号，并且分别向相应组件提供电源电压和时钟信号。例如，在图2中，第一电力P1可以指提供给控制器110的电源电压或者提供给控制器110的电源电压和时钟信号。
在功率模式管理器150的控制下，PMIC 140可以控制分别提供给控制器110、非易失性存储器120和缓冲存储器130的电力P1、P2和P3。PMIC 140可以保持或阻断电力P1、P2和P3中的每一者的供应，或者降低或增加电力P1、P2和P3中的每一者的水平。
例如，当存储设备100a进入睡眠模式时，响应于从功率模式管理器150接收到的功率控制信号CON_P，PMIC 140可以阻断分别提供给控制器110和非易失性存储器120的第一电力P1和第三电力P3。例如，PMIC 140可以停止分别向控制器110和非易失性存储器120提供电源电压和/或时钟信号。
PMIC 140可以响应于功率控制信号CON_P阻断提供给缓冲存储器130的第二电力P2或降低第二电力P2的水平。例如，PMIC 140可以通过停止向缓冲存储器130提供电源电压和/或时钟信号来阻断第二电力P2，或者可以通过降低电源电压的电平或减小时钟信号的频率来降低第二电力P2的水平。
当存储设备100a进入睡眠模式时，功率模式管理器150可以基于预定条件将缓冲存储器130设置为电力阻断模式或至少一种低功率模式，并且可以基于缓冲存储器130被设置成的模式来控制PMIC 140以阻断第二功率电力P2或降低第二电力P2的水平。
当存储设备100a退出睡眠模式时，功率模式管理器150可以控制PMIC140以分别向控制器110、非易失性存储器120和缓冲存储器130提供目标水平的电力P1、P2和P3。
图3A、图3B、图3C和图3D是示出根据本发明构思的示例性实施例的存储设备的功率状态的示例的示图。
图3A示出了当存储设备100a处于活动模式时存储设备100a的功率模式，并且图3B、图3C和图3D示出了当存储设备100a处于睡眠模式时存储设备的功率状态。
参照图3A，PMIC 140可以基于从存储设备100a的外部或从存储设备100a的电池接收到的输入电压(例如，输入电压Vin)，产生分别对应于存储设备100a的组件(例如，控制器110、缓冲存储器130和非易失性存储器120)的电力P1-1、P1-2、P2和P3，并且可以分别向相应组件提供电力P1-1、P1-2、P2和P3。在示例性实施例中，无论存储设备100a的功率模式如何，功率模式管理器150都是一直工作的始终开启的操作模块，并且可以接收与提供给控制器110的电力P1-1分开的电力P1-2。
当存储设备100a处于睡眠模式时，存储设备100a的功率状态可以是图3B、图3C和图3D所示的功率状态中的任何一种。
图3B示出了当缓冲存储器130被设置为电力阻断模式时存储设备100a的功率状态。
参照图3B，控制器110、缓冲存储器130和非易失性存储器120可以断电。PMIC 140可以阻断分别提供给控制器110、缓冲存储器130和非易失性存储器120的电力P1、P2和P3。在缓冲存储器130的电力P2被阻断之前，存储在缓冲存储器130中的数据(例如，元数据)可以被转储到非易失性存储器120。即使电力P3被阻断，非易失性存储器120也可以保持存储在其中的数据。如上所述，由于功率模式管理器150是始终开启的操作模块，所以电力P1-2可以被提供给功率模式管理器150。
图3C示出了当缓冲存储器130被设置为低功率模式时存储设备100a的功率状态。例如，缓冲存储器130可以被设置为自刷新模式。
参照图3C，可以使控制器110和非易失性存储器120断电。PMIC 140可以阻断分别提供给控制器110和非易失性存储器120的电力P1和P3。同时，电力P2可以被提供给缓冲存储器130，但是缓冲存储器130可以在低功率模式下工作。
当缓冲存储器130被设置为自刷新模式时，阻断向设置在缓冲存储器130中的输入/输出电路供应电力P2。然而，电力P2被供应给缓冲存储器130的存储单元阵列，并且存储单元阵列可以以预定间隔自刷新以保持数据，例如，元数据。
在示例性实施例中，缓冲存储器130可以被设置为低电压模式。可以减小施加到缓冲存储器130的电力P2的水平。例如，施加到缓冲存储器130的电源电压可以低于当存储设备100a处于活动模式时施加到缓冲存储器130的电源电压。或者，施加到缓冲存储器130的时钟信号的频率可以低于当存储设备100a处于活动模式时施加到缓冲存储器130的时钟信号的频率。
图3D示出了当缓冲存储器130被设置为另一低功率模式时存储设备100a的功率状态。例如，缓冲存储器130可以被设置为部分自刷新模式。
参照图3D，缓冲存储器130可以包括多个存储区域(例如，第一存储区域AR1、第二存储区域AR2和第三存储区域AR3)，并且，当缓冲存储器130被设置为部分自刷新模式时，存储在至少一个存储区域的数据(例如，分别存储在第二存储区域AR2和第三存储区域AR3中的第二元数据和第三元数据)可以被转储到非易失性存储器120，并且提供给至少一个存储区域(例如，第二存储区域AR2和第三存储区域AR3)的电力P2-2和P2-3可以被阻断。电力P2-1可以被施加到其余存储区域(例如，第一存储区域AR1)，并且可以保持存储在第一存储区域AR1中的数据(例如，第一元数据)。此时，第一存储区域AR1可以被设置为低功率模式(例如，自刷新模式)。在处于部分自刷新模式时，可以定期刷新第一存储区域AR1、第二存储区域AR2和第三存储区域AR3当中的要保持元数据的存储区域，并且可以阻断向第一存储区域AR1、第二存储区域AR2和第三存储区域AR3当中的相应元数据已经被写入到非易失性存储器120的(一个或更多个)另一存储区域的供电。
在示例性实施例中，可以预先设置当缓冲存储器130被设置为部分自刷新模式时电力被阻断的存储区域。然而，本发明构思不限于此。例如，在示例性实施例中，当缓冲存储器130被设置为部分自刷新模式时，被阻断电力的存储区域可以根据缓冲存储器130的状态而变化。
图4A和图4B是根据本发明构思的示例性实施例的操作存储设备的方法的流程图。图4A和图4B的方法可以由图1的存储设备100执行。
图4A示出了当进入睡眠模式时操作存储设备的方法。参照图1和图4A，存储设备100可以从主机200接收睡眠模式信号(操作S110)。例如，存储设备100可以通过专用引脚(或专用信道)从主机200接收睡眠模式信号。然而，本发明构思不限于此。例如，在示例性实施例中，存储设备100可以通过通用引脚(或通用信道)接收用于请求睡眠模式的命令。
存储设备100可以确定缓冲存储器130的功率模式(操作S120)。如以上参照图1所描述的，功率模式管理器150可以基于预定条件(例如，数据转储条件)来确定缓冲存储器130的功率模式。当满足数据转储条件时，功率模式管理器150可以将断电模式确定为缓冲存储器130的功率模式。当不满足数据转储条件时，功率模式管理器150可以将低功率模式确定为缓冲存储器130的功率模式。在低功率模式下，缓冲存储器130可以被提供低功率并以低功率工作，例如，比在正常操作模式下缓冲存储器130被提供并以其操作的功率低的功率。
当在操作S130中确定缓冲存储器130被设置为断电模式时，存储在缓冲存储器130中的数据可以被转储到非易失性存储器120(操作S140)。例如，当缓冲存储器130被设置为断电模式时，存储在缓冲存储器130中的写入数据可以被写入到非易失性存储器120。在数据转储完成之后，可以将缓冲存储器130断电(操作S150)。即，可以阻断从PMIC(图2中的140)向缓冲存储器130的供电。
或者，当在操作S130中确定缓冲存储器130未被设置为断电模式时(例如，当缓冲存储器130被设置为至少一种低功率模式时)，缓冲存储器130可以在低功率模式下工作(操作S160)。例如，缓冲存储器130可以在自刷新模式、部分自刷新模式或低电压模式下工作，如上面参照图3C和图3D所述。例如，参照低电压模式，在示例性实施例中，当缓冲存储器130被设置为第二模式(例如，低功率模式)时，可以降低施加到缓冲存储器130的电源电压的电压电平。
在设置了缓冲存储器130的功率模式之后，可以使控制器110和非易失性存储器120断电(操作S170)。例如，可以阻断从PMIC(图2中的140)分别向控制器110和非易失性存储器120提供的功率。
当在操作S110中缓冲存储器130被设置为第一模式(例如，对应于操作S150的电力阻断模式)并且存储设备100响应于接收到睡眠模式信号而进入睡眠模式时，PMIC 140可以阻断向缓冲存储器130和非易失性存储器120的供电。
图4B示出了当退出睡眠模式时操作存储设备的方法。参照图1和图4B，存储设备100可以从主机200接收唤醒信号(操作S210)。当存储设备100处于睡眠模式时，功率模式管理器150可以处于通电状态。因此，功率模式管理器150可以从主机200接收唤醒信号。
存储设备100可以检查缓冲存储器130的功率模式(操作S220)。例如，功率模式管理器150可以通过检查存储在功率模式管理器150中的PMIC 140的历史或设置值来检查缓冲存储器130的功率模式。
在操作S230中，确定缓冲存储器130是否被设置为断电模式。当确定缓冲存储器130被设置为断电模式时，缓冲存储器130可以通电(操作S240)，然后转储到非易失性存储器120的元数据可以被加载到缓冲存储器(操作S250)。
或者，当确定缓冲存储器130未被设置为断电模式时，即，当缓冲存储器130被设置为至少一种低功率模式时，缓冲存储器130可以被切换到活动模式(操作S260)。
之后，控制器110和非易失性存储器120可以通电(操作S270)。PMIC140可以提供分别对应于控制器110和非易失性存储器120的功率。结果，存储设备100可以被切换到与和睡眠模式相比更高的功率状态相对应的活动模式或空闲模式。
图5是示出根据本发明构思的示例性实施例的存储设备进入和退出睡眠模式的定时图。
参照图1和图5，响应于从主机200提供的设备功率控制信号DPCS，存储设备100可以进入或退出睡眠模式。
例如，睡眠模式信号S_SLP可以在设备功率控制信号DPCS从第一电平(例如，逻辑低电平)转变为第二电平(例如，逻辑高电平)时被接收到，并且唤醒信号S_WU可以在设备功率控制信号DPCS从第二电平转变为第一电平时被接收到。然而，本发明构思不限于此。例如，在示例性实施例中，存储设备100可以分别通过单独的引脚从主机200接收睡眠模式信号S_SLP和唤醒信号S_WU。
当存储设备100的缓冲存储器130被设置为第一模式(例如，电力阻断模式)并且存储设备100进入睡眠模式时，存储在缓冲存储器130中的数据可以被转储到非易失性存储器120。当存储设备100退出睡眠模式时，存储在非易失性存储器120中的数据(例如，元数据)可以被重新加载(或恢复)到缓冲存储器130。因此，在时间点t1接收到睡眠模式信号S_SLP之后，存储设备100可以在时间段Ten1之后的时间点t2进入睡眠模式。在时间点t3接收到唤醒信号S_WU之后，存储设备100可以在时间段Tex1之后的时间点t4退出睡眠模式。
当存储设备100的缓冲存储器130被设置为第二模式(例如，低功率模式)时，不执行数据转储和/或数据重新加载。因此，在时间点t1接收到睡眠模式信号S_SLP之后，存储设备100可以在比时间段Ten1短的时间段Ten2之后的时间点t2'进入睡眠模式，并且在时间点t3接收到唤醒信号S_WU之后，可以在比时间段Tex1短的时间段Tex2之后的时间点t4'退出睡眠模式。
图6是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。图4A和图4B的方法可以由图1的存储设备100的功率模式管理器150来执行。
参照图1和图6，功率模式管理器150可以检查数据转储条件(操作S310)。数据转储条件可以包括例如数据转储时间、转储数据大小、数据重新加载时间、非易失性存储器120的耐久性裕度、执行数据转储所消耗的能量、热辐射、缓冲存储器130已经被设置的功率模式的历史等。功率模式管理器150可以通过以下方式检查数据转储条件：例如，计算数据转储时间，计算在数据被转储到非易失性存储器120时用于在下次唤醒时将数据重新加载到缓冲存储器130要用(例如，所需)的重新加载时间，检查转储数据大小，基于非易失性存储器120的P/E周期计算耐久性裕度，计算与数据转储的性能相关联的功耗或热辐射，或者检查缓冲存储器130的功率模式历史。
功率模式管理器150可以确定存储设备100的当前状态是否满足数据转储条件(操作S320)。例如，功率模式管理器150可以确定数据转储时间是否超过阈值时间。
当确定满足数据转储条件时，功率模式管理器150可以将缓冲存储器130设置为断电模式(操作S330)。或者，当确定不满足数据转储条件时，可以将缓冲存储器130设置为低功率模式(操作S340)。
图7A是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。图7A的方法是图6的方法的示例。
参照图1和图7A，存储设备100可以计算数据转储时间Td(操作S11)。将参照图7B描述数据转储时间Td。
图7B是示出根据本发明构思的示例性实施例的从存储设备100到缓冲存储器130的数据转储操作的示图。
参照图7B，缓冲存储器130可以存储元数据和日志数据。当在存储设备100中执行写入操作和读取操作时，元数据可以被改变。日志数据可以包括指示元数据的改变的更新信息。例如，日志数据可以包括关于改变元数据的操作的类型的信息以及用于将元数据恢复(或还原)为改变之前的元数据的实际数据。关于改变元数据的操作的类型的信息可以包括用于定义可以改变元数据的各种操作(例如，编程操作、块分配操作和页面复制操作)的类型的信息。用于恢复改变后的元数据的实际数据可以包括例如逻辑地址、旧的物理地址、新的物理地址等。
在转储存储在缓冲存储器130中的数据时，基于日志数据来重构元数据，并且可以将重构后的元数据存储在非易失性存储器120中。日志数据的大小越大，重构元数据以及将重构后的元数据存储在非易失性存储器120中所可能花费的数据转储时间(例如，所需的数据转储时间)越长。
再次参照图7A，功率模式管理器150可以基于日志数据的大小和元数据的大小来计算重构元数据所花费的时间(例如，所需的时间)，以及计算将重构后的元数据写入到非易失性存储器120所花费的时间(例如，所需的时间)。因此，可以计算出数据转储时间Td。
在将转储数据存储在非易失性存储器120的单阶(single-level)区域(即，包括单阶单元的存储块)中时每单位时间写入的第一数据大小，可以大于在将转储数据存储在非易失性存储器120的多阶区域(即，包括多阶单元的存储块)中时每单位时间写入的第二数据大小。因此，功率模式管理器150可以在计算数据转储时间Td时考虑非易失性存储器120的写入环境。
存储设备100可以将数据转储时间Td与预定第一阈值时间Tth1进行比较(操作S12)。第一阈值时间Tth1可以是例如为进入睡眠模式而设置的进入等待时间的最大值。
当数据转储时间Td小于或等于第一阈值时间Tth1时，存储设备100可以将缓冲存储器130设置为断电模式(操作S13)。当数据转储时间Td小于或等于第一阈值时间Tth1时，存储设备100可以确定满足数据转储条件，并且可以将缓冲存储器130设置为断电模式。在断电模式下，可以将存储在缓冲存储器130中的转储数据转储到非易失性存储器120。
或者，当数据转储时间Td超过第一阈值时间Tth1时，存储设备100可以将缓冲存储器130设置为低功率模式(操作S14)。当数据转储时间Td超过第一阈值时间Tth1时，存储设备100可以确定不满足数据转储条件，并且可以将缓冲存储器130设置为低功率模式。
图8A是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。图8A的方法是图6的方法的示例。
参照图1和图8A，存储设备100可以计算数据重新加载时间Tr(操作S21)。将参照图8B描述数据重新加载时间Tr。
图8B是示出根据本发明构思的示例性实施例的从存储设备100到缓冲存储器130的数据重新加载操作的示图。
参照图8B，元数据和日志数据可以存储在非易失性存储器120中。当从缓冲存储器130向非易失性存储器120执行数据转储时，可以将日志数据写入到非易失性存储器120，而无需基于日记数据重构元数据。改变之前的元数据可以已经被写入到非易失性存储器120。
之后，当存储设备100退出睡眠模式时，可以将元数据从非易失性存储器120重新加载到缓冲存储器130。此时，可以基于日志数据来重构元数据，并且重构后的元数据可以被重新加载到缓冲存储器130。日志数据的大小越大，重构元数据以及将重构后的元数据重新加载到缓冲存储器130可能花费的(例如，所需的)数据重新加载时间Tr越长。
再次参照图8A，功率模式管理器150可以基于日志数据的大小和元数据的大小计算重构元数据所花费的时间(例如，所需的时间)，以及计算将重构后的元数据写入到缓冲存储器130所花费的时间(例如，所需的时间)。因此，可以计算出数据重新加载时间Tr。
当从非易失性存储器120的单阶区域(即，包括单阶单元的存储块)中读出重新加载的数据时每单位时间读出的第三数据大小，可以大于当从非易失性存储器120的多阶区域(即，包括多阶单元的存储块)中读出重新加载的数据时每单位时间读出的第四数据大小。因此，功率模式管理器150可以在计算数据重新加载时间Tr时考虑非易失性存储器120的读取环境。
存储设备100可以将数据重新加载时间Tr与预定第二阈值时间Tth2进行比较(操作S22)。例如，第二阈值时间Tth2可以是为退出睡眠模式而设置的退出等待时间的最大值。
当数据重新加载时间Tr小于或等于第二阈值时间Tth2时，存储设备100可以将缓冲存储器130设置为断电模式(操作S23)。当数据重新加载时间Tr小于或等于第二阈值时间Tth2时，存储设备100可以确定满足数据转储条件，并且可以将缓冲存储器130设置为断电模式。
或者，当数据重新加载时间Tr超过第二阈值时间Tth2时，存储设备100可以将缓冲存储器130设置为低功率模式(操作S24)。当数据重新加载时间Tr超过第二阈值时间Tth2时，存储设备100可以确定不满足数据转储条件，并且可以将缓冲存储器130设置为低功率模式。
图9是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。图9的方法是图6的方法的示例。
参照图9，存储设备100可以检查转储数据大小Sd(操作S31)。例如，功率模式管理器150可以检查将要从缓冲存储器130写入非易失性存储器120的转储数据大小Sd。
存储设备100可以将转储数据大小Sd与预定阈值大小Sth进行比较(操作S32)。当转储数据大小Sd小于或等于阈值大小Sth时，存储设备100可以确定满足数据转储条件，并将缓冲存储器130设置为断电模式(操作S33)。或者，当转储数据大小Sd超过阈值大小Sth时，存储设备100可以确定不满足数据转储条件，并将缓冲存储器130设置为低功率模式(操作S34)。
转储数据大小Sd越大，数据转储时间(图7A中的Td)和数据重新加载时间(图8A中的Tr)可能越长。随着转储数据大小Sd增加，与数据转储相关联的能量消耗和热辐射可能会增加。因此，如上所述，存储设备100可以基于转储数据大小Sd来确定是否满足数据转储条件。
图10是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。图10的方法是图6的方法的示例。
参照图10，存储设备100可以检查非易失性存储器120的耐久性裕度EM(操作S41)。例如，功率模式管理器150可以基于作为元数据存储在缓冲存储器130中的P/E周期来计算非易失性存储器120的耐久性裕度EM。在示例性实施例中，功率模式管理器150可以基于非易失性存储器120的多个区域(例如，多个块或多个存储区域)的各个P/E周期计算非易失性存储器120的平均P/E周期，以及基于针对非易失性存储器120设置的最大P/E周期和平均P/E周期计算非易失性存储器120的耐久性裕度EM。在示例性实施例中，功率模式管理器150还可以计算非易失性存储器120的特定区域(例如，非易失性存储器120的多个存储区域当中的要向其写入转储数据的存储区域)的耐久性裕度EM。
存储设备100可以将耐久性裕度EM与预定阈值耐久性裕度EMth进行比较(操作S42)。当耐久性裕度EM等于或大于阈值耐久性裕度EMth时，存储设备100可以确定满足数据转储条件，并将缓冲存储器130设置为断电模式(操作S43)。或者，当耐久性裕度EM小于阈值耐久性裕度EMth时，存储设备100可以确定不满足数据转储条件，并将缓冲存储器130设置为低功率模式(操作S44)。因此，当耐久性裕度EM小于阈值耐久性裕度EMth时，为了防止非易失性存储器120的特定区域被磨损，存储设备100可以将缓冲存储器130设置为低功率模式，这样就不会执行数据转储操作。
图11是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。图11的方法是图6的方法的示例。
参照图11，存储设备100可以计算转储数据(例如，将写入数据写入到非易失性存储器120)所消耗的能量EV(操作S51)。例如，功率模式管理器150可以基于将写入数据写入到非易失性存储器120的每单位时间消耗的功率和数据转储时间，来计算转储数据所消耗的能量EV。
存储设备100可以将计算出的能量EV与预定阈值能量Eth进行比较(操作S52)。当能量EV小于或等于阈值能量Eth时，存储设备100可以确定满足数据转储条件，并将缓冲存储器130设置为断电模式(操作S53)。或者，当能量EV超过阈值能量Eth时，存储设备100可以确定不满足数据转储条件，并将缓冲存储器130设置为低功率模式(操作S54)。因此，存储设备100可以将缓冲存储器130设置为断电模式，使得在转储数据所消耗的能量EV不超过阈值能量Eth时执行数据转储操作。
图12是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。图12的方法是图6的方法的示例。
参照图12，存储设备100可以计算在转储数据时产生的热辐射HV(操作S61)。例如，功率模式管理器150可以基于每单位时间的热辐射和数据转储时间(例如，将写入数据写入到非易失性存储器120的转储时间)，来计算在转储数据时产生的热辐射HV。
存储设备100可以将热辐射HV与预定阈值热辐射Hth进行比较(操作S62)。当热辐射HV小于或等于阈值热辐射Hth时，存储设备100可以确定满足数据转储条件，并将缓冲存储器130设置为断电模式(操作S63)。或者，当热辐射HV超过阈值热辐射Hth时，存储设备100可以确定不满足数据转储条件，并将缓冲存储器130设置为低功率模式(操作S64)。因此，存储设备100可以将缓冲存储器130设置为低功率模式，使得在转储数据时产生的热辐射HV很大时(即，当热辐射HV超过阈值热辐射Hth时)，不执行数据转储操作。
图13A和图13B是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。图13A和图13B的方法是图6的方法的示例，示出了基于缓冲存储器被设置的功率模式的历史来确定缓冲存储器的功率模式的方法。
参照图1和图13A，存储设备100可以检查缓冲存储器130的先前功率模式(操作S71)。例如，功率模式管理器150可以检查在存储设备100先前进入睡眠模式时缓冲存储器130被设置的功率模式。在示例性实施例中，功率模式管理器150可以将缓冲存储器130被设置的功率模式存储为功率模式历史，并且基于功率模式历史检查在存储设备100先前进入睡眠模式时缓冲存储器130被设置的功率模式。
存储设备100可以确定缓冲存储器130是否先前已被设置为断电模式(操作S72)。当确定缓冲存储器130先前已被设置为断电模式时，存储设备100可以将缓冲存储器130设置为断电模式(操作S73)。当缓冲存储器130先前已被设置为断电模式时，存储设备100可以确定在当前操作中要转储到非易失性存储器120的转储数据的大小不大。因此，存储设备100可以确定满足数据转储条件，并将缓冲存储器130设置为断电模式。
或者，当确定存储设备100先前未被设置为断电模式时，可以将缓冲存储器130设置为低功率模式(操作S74)。当缓冲存储器130先前未被设置为断电模式时，存储设备100可以确定在当前操作中要转储到非易失性存储器120的转储数据的大小很大。因此，存储设备100可以确定不满足数据转储条件，并将缓冲存储器130设置为不执行数据转储的低功率模式。
参照图1和图13B，存储设备100可以检查缓冲存储器130每单位时间被设置为每种功率模式的次数(操作S81)。例如，当存储设备100的缓冲存储器130进入睡眠模式时，功率模式管理器150可以将缓冲存储器130被设置的功率模式存储为功率模式历史，并且基于功率模式历史检查缓冲存储器130每单位时间被设置为每种功率模式的次数。功率模式管理器150可以计算：指示缓冲存储器130每单位时间被设置为电力阻断模式(例如，第一模式)的次数的第一模式计数N-M1，以及指示缓冲存储器130每单位时间被设置为低功率模式(例如，第二模式)的次数的第二模式计数N-M2。
存储设备100可以将第一模式计数N-M1与第二模式计数N-M2进行比较(操作S82)。当第一模式计数N-M1大于第二模式计数N-M2时，存储设备100可以将缓冲存储器130设置为断电模式(例如，第一模式)(操作S83)。或者，当第一模式计数N-M1小于或等于第二模式计数N-M2时，可以将缓冲存储器130设置为低功率模式(例如，第二模式)(操作S84)。
在示例性实施例中，存储设备100可以基于缓冲存储器130被设置为特定功率模式的频率来确定缓冲存储器130的功率模式。
图14是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。图14的方法可以由图1的存储设备100的功率模式管理器150执行。
参照图1和图14，功率模式管理器150可以检查第一数据转储条件(操作S410)。例如，第一数据转储条件可以是上面参照图7A至图13B描述的各种条件之一。
功率模式管理器150可以确定是否满足第一数据转储条件(操作S420)，并且，当满足第一数据转储条件时，可以将缓冲存储器130设置为断电模式(操作S450)。
或者，当确定不满足第一数据转储条件时，功率模式管理器150可以检查第二数据转储条件(操作S430)。第二数据转储条件可以是上面参照图7A至图13B描述的各种条件中的除了第一数据转储条件之外的一种条件。
功率模式管理器150可以确定是否满足第二数据转储条件(操作S440)，并且，当满足第二数据转储条件时，可以将缓冲存储器130设置为断电模式(操作S450)。或者，当确定不满足第二数据转储条件时，功率模式管理器150可以将缓冲存储器130设置为低功率模式(操作S460)。
例如，第一数据转储条件可以是数据转储时间，并且第二数据转储条件可以是转储数据大小。存储设备100可以在数据转储时间小于或等于预定阈值时间时确定满足第一数据转储条件，并且在数据转储大小小于或等于预定阈值大小时确定满足第二数据转储条件。因此，存储设备100可以在数据转储时间小于或等于阈值时间或转储数据大小小于或等于阈值大小时将缓冲存储器130设置为断电模式，并且可以在数据转储时间超过阈值时间并且转储数据大小超过阈值大小时将缓冲存储器130设置为低功率模式。
如上所述，在示例性实施例中，可以基于两个数据转储条件来设置缓冲存储器130的功率模式。然而，本发明构思不限于此。例如，在示例性实施例中，存储设备100可以基于三个或更多个数据转储条件来设置缓冲存储器130的功率模式。
图15是根据本发明构思的示例性实施例的确定存储设备中的缓冲存储器的功率模式的方法的流程图。图15的方法可以由图1的存储设备100的功率模式管理器150执行。
参照图1和图15，功率模式管理器150可以检查第一数据转储条件(操作S510)。第一数据转储条件可以是例如上面参照图7A至图13B描述的各种条件之一。
功率模式管理器150可以确定是否满足第一数据转储条件(操作S520)，并且，当满足第一数据转储条件时，可以将缓冲存储器130设置为断电模式(操作S550)。
或者，当确定不满足第一数据转储条件时，功率模式管理器150可以检查第二数据转储条件(操作S530)。第二数据转储条件可以是上面参照图7A至图13B描述的各种条件中的除了第一数据转储条件之外的一种条件。
功率模式管理器150可以确定是否满足第二数据转储条件(操作S540)，并且，当满足第二数据转储条件时，可以将缓冲存储器130设置为第一低功率模式(操作S560)。第一低功率模式可以是例如部分自刷新模式。
或者，当确定不满足第二数据转储条件时，功率模式管理器150可以将缓冲存储器130设置为第二低功率模式(操作S570)。第二低功率模式可以是例如自刷新模式(即，全部自刷新模式)。
如上所述，在示例性实施例中，存储设备100可以基于多个条件将缓冲存储器130设置为三种或更多种功率模式之一。
图16A和图16B是根据本发明构思的示例性实施例的操作存储设备的方法的流程图。图16A和图16B的方法可以由图1的存储设备100执行。
图16A示出了当进入睡眠模式时操作存储设备的方法。参照图1和图16A，存储设备100可以从主机200接收睡眠模式信号(操作S610)。存储设备100可以响应于睡眠模式信号而进入睡眠模式。此时，存储设备100可以将缓冲存储器130设置为部分自刷新模式(操作S620)。
缓冲存储器130可以包括多个存储区域，并且存储在第一存储区域中的第一元数据可以被转储到非易失性存储器120(操作S630)。在数据转储完成之后，可以使缓冲存储器130的第一存储区域断电(操作S640)。即，可以阻断向第一存储区域的供电。
缓冲存储器130的存储区域中的第二存储区域可以被设置为自刷新模式(操作S650)。缓冲存储器130可以通过对第二存储区域的存储单元阵列执行自刷新操作来保持存储在第二存储区域中的第二元数据。
可以使控制器110和非易失性存储器120断电(操作S660)。例如，在操作S620至S650中设置了缓冲存储器130的功率模式之后，可以使控制器110和非易失性存储器120断电。即，可以阻断从PMIC(图2中的140)提供给控制器110和非易失性存储器120的功率。
如上所述，在示例性实施例中，在缓冲存储器130的存储区域当中，仅一些存储区域可以被断电，并且其余存储区域可以被设置为自刷新模式。缓冲存储器130可以由多个存储器芯片、多个存储体(memory bank)或多个存储平面(memory plan)来实现，并且存储器芯片、存储体或存储平面可以分别对应于缓冲存储器130的存储区域。
图16B示出了当退出睡眠模式时操作存储设备的方法。参照图1和图16B，存储设备100可以从主机200接收唤醒信号(操作S710)。当存储设备100处于睡眠模式时，功率模式管理器150可以处于通电状态。因此，功率模式管理器150可以从主机200接收唤醒信号。
存储设备100可以使缓冲存储器130的第一存储区域通电(操作S720)。例如，功率模式管理器150可以控制PMIC 140向缓冲存储器130的第一存储区域提供功率。
之后，可以将第一元数据加载到缓冲存储器130的第一存储区域(操作S730)。例如，在图16A的操作S630中转储到非易失性存储器120的第一元数据可以被重新加载到缓冲存储器130的第一存储区域。
缓冲存储器130可以被设置为活动模式(操作S740)。例如，可以将缓冲存储器130的存储区域设置为活动模式。
之后，可以使控制器110和非易失性存储器120通电(操作S750)。PMIC140可以提供分别对应于控制器110和非易失性存储器120的功率。结果，存储设备100可以被切换到与和睡眠模式相比更高功率状态相对应的活动模式或空闲模式。
图17是示出根据本发明构思的示例性实施例的控制器的实施方式的框图。
参照图17，控制器110a可以包括处理器111、随机存取存储器(RAM)112、纠错码(ECC)模块113、主机接口114、功率模式管理器150、缓冲控制器116和非易失性存储器接口117，它们可以经由总线118彼此通信。控制器110a还可以包括其他通用组件，例如，只读存储器(ROM)和通信模块。
处理器111可以包括中央处理单元(CPU)或微处理器，并且可以控制控制器110a的整体操作。处理器111可以包括一个或更多个能够执行被配置为执行特定操作的程序代码的指令集的处理器核。例如，处理器111可以执行加载到RAM 112的指令代码或存储在ROM中的固件的指令代码。
RAM 112在处理器111的控制下工作，并且可以用作例如工作存储器、缓冲存储器、高速缓冲存储器等。例如，RAM 112可以用诸如DRAM或SRAM的易失性存储器或者诸如PRAM或闪存的非易失性存储器来实现。
ECC模块113可以通过基于关于数据的ECC执行纠错操作来检测从非易失性存储器120接收到的数据中的错误位，并且纠正检测到的错误位。
主机接口114可以提供主机200与控制器110a之间的接口。例如，主机接口114可以提供基于通用串行总线(USB)、MMC、快速PCI(PCI-E)、AT附件(ATA)、串行AT附件(SATA)、并行AT附件(PATA)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、增强型小型磁盘接口(ESDI)或集成驱动电子设备(IDE)的接口。
如上所述，功率模式管理器150可以控制存储设备(图1中的100)的功率状态，并且，当存储设备(图1中的100)进入睡眠模式时，功率模式管理器150可以设置缓冲存储器130的功率模式。功率模式管理器150可以基于预定条件将缓冲存储器130设置为断电模式或至少一种低功率模式。功率模式管理器150可以在存储设备进入睡眠模式时控制PMIC140阻断向非易失性存储器120和控制器110a的供电，并且还可以控制PMIC 140根据缓冲存储器130被设置的功率模式阻断或保持功率。
缓冲控制器116可以提供控制器110a与缓冲存储器130之间的接口，并且非易失性存储器接口117可以提供控制器110a与非易失性存储器120之间的接口。例如，诸如元数据的转储数据可以从缓冲存储器130转储到非易失性存储器120，并且可以通过缓冲控制器116和非易失性存储器接口117从非易失性存储器120加载到缓冲存储器130。
在示例性实施例中，当存储设备(图1中的100)进入睡眠模式时，可以使控制器110a的除了功率模式管理器150之外的组件断电。例如，可以阻断向除了功率模式管理器150之外的上述组件的供电。例如，当存储设备100处于睡眠模式时，功率模式管理器150可以是包括在控制器110a中的唯一接收电力的组件。如上所述，功率模式管理器150可以确定缓冲存储器130的模式。
图18是示出根据本发明构思的示例性实施例的存储设备的框图。
参照图18，存储设备100b可以包括控制器110b、非易失性存储器120、缓冲存储器130、PMIC 140和功率模式管理器150。
与图2的存储设备100a相比，功率模式管理器150可以作为与控制器110b分开的模块设置在控制器110b的外部。
功率模式管理器150可以始终保持通电状态，而不管存储设备100b的功率状态如何。当存储设备100b响应于来自主机(图1中的200)的睡眠模式信号而进入睡眠模式时，功率模式管理器150可以控制PMIC 140以阻断提供给控制器110b的电力P1和提供给非易失性存储器120的电力P3，并且还可以根据缓冲存储器130被设置的功率模式来控制PMIC 140阻断或保持提供给缓冲存储器130的电力P2。
功率模式管理器150可以响应于从主机(图1中的200)接收到的唤醒信号来控制存储设备100b退出睡眠模式。
图19是示出根据本发明构思的示例性实施例的存储设备的框图。
参照图19，存储设备100c可以包括控制器110c、非易失性存储器120和PMIC 140，并且控制器110c可以包括缓冲存储器130和功率模式管理器150。
与图2的存储设备100a相比，缓冲存储器130可以设置在控制器110c的内部。例如，缓冲存储器130可以用SRAM实现，并且可以与控制器110c集成在同一半导体芯片上。
图20是示出根据本发明构思的示例性实施例的固态硬盘(SSD)以及包括该固态硬盘的SSD系统的框图。
参照图20，SSD系统1000可以包括主机1100和SSD 1200。SSD 1200可以通过信号连接器SGL向主机1100发送信号和从主机1100接收信号。SSD 1200还可以通过电力连接器PC从主机1100接收电力。
SSD 1200可以包括：SSD控制器1210，多个非易失性存储设备1220、1230和1240，缓冲存储器1250，以及PMIC 1260。如上面参照图1至图19描述的存储设备100可以应用于SSD1200。SSD 1200可以响应于来自主机1100的睡眠模式信号而进入睡眠模式，并且根据预定条件缓冲存储器1250可以被设置为断电模式或至少一种低功率模式。
根据本发明构思的上述示例性实施例的存储系统不仅可以安装在SSD系统1000上或应用于SSD系统1000，而且还可以安装在例如存储卡系统、通用闪存(UFS)或嵌入式存储器等上或应用于例如存储卡系统、通用闪存(UFS)或嵌入式存储器等。
如在本发明构思的领域中传统的那样，从功能块、单元和/或模块的角度描述并在附图中示出了示例性实施例。本领域技术人员将理解的是，这些块、单元和/或模块由诸如逻辑电路、分立组件、微处理器、硬连线电路、存储元件、布线连接等的电子(或光学)电路物理地实现，可以使用基于半导体的制造技术或其他制造技术来形成这些块、单元和/或模块。在由微处理器或类似物实现这些块、单元和/或模块的情况下，可以使用软件(例如，微代码)对它们进行编程以执行本文所讨论的各种功能，并且可以可选地由固件和/或软件驱动。或者，每个块、单元和/或模块可以由专用硬件来实现，或者由执行一些功能的专用硬件和执行另一些功能的处理器(例如，一个或更多个被编程的微处理器和相关电路)的组合来实现。
尽管已经参照上述示例性实施例具体示出和描述了本发明构思，但是应当理解的是，在不脱离由所附权利要求限定的本发明构思的精神和范围的情况下，可以对本文进行形式和细节上的各种改变。

Claims (20)

1.一种存储设备，包括：
非易失性存储器，所述非易失性存储器包括多个非易失性存储单元；
缓冲存储器，所述缓冲存储器被配置为临时存储要被写入到所述非易失性存储器的写入数据或从所述非易失性存储器读取的读取数据；以及
控制器，所述控制器被配置为从外部主机接收睡眠模式信号，
其中，所述控制器还被配置为当所述控制器接收到所述睡眠模式信号时，阻断向所述非易失性存储器供应第一电力，并将所述缓冲存储器设置为第一模式和第二模式之一，在所述第一模式下向所述缓冲存储器供应第二电力被阻断，在所述第二模式下所述缓冲存储器以低功率工作，
其中，当所述缓冲存储器被设置为所述第一模式时，存储在所述缓冲存储器中的所述写入数据被写入到所述非易失性存储器。
2.根据权利要求1所述的存储设备，所述存储设备还包括：
电源管理集成电路，所述电源管理集成电路被配置为向所述非易失性存储器提供所述第一电力，向所述缓冲存储器提供所述第二电力，以及向所述控制器提供第三电力，
其中，当所述缓冲存储器被设置为所述第一模式并且所述存储设备进入睡眠模式时，所述电源管理集成电路阻断向所述缓冲存储器供应所述第二电力，并且阻断向所述非易失性存储器供应所述第一电力。
3.根据权利要求1所述的存储设备，其中，
所述控制器计算将所述写入数据写入到所述非易失性存储器的转储时间，并且当所述转储时间小于或等于阈值时间时将所述缓冲存储器设置为所述第一模式。
4.根据权利要求1所述的存储设备，其中，
在将所述写入数据写入到所述非易失性存储器之后，所述控制器计算将所述写入数据再次存储在所述缓冲存储器中的重新加载时间，并且当所述重新加载时间小于或等于阈值时间时将所述缓冲存储器设置为所述第一模式。
5.根据权利要求1所述的存储设备，其中，
当所述写入数据的大小小于或等于阈值大小时，所述控制器将所述缓冲存储器设置为所述第一模式。
6.根据权利要求1所述的存储设备，其中，
所述控制器检查所述非易失性存储器的耐久性裕度，并且当所述耐久性裕度等于或大于阈值时将所述缓冲存储器设置为所述第一模式。
7.根据权利要求1所述的存储设备，其中，
所述控制器基于用于将所述写入数据写入到所述非易失性存储器每单位时间消耗的功率和转储时间，计算将所述写入数据写入到所述非易失性存储器所消耗的能量，并且当所述能量小于或等于阈值能量时将所述缓冲存储器设置为所述第一模式。
8.根据权利要求1所述的存储设备，其中，
所述控制器基于将所述写入数据写入到所述非易失性存储器的每单位时间热辐射和转储时间，计算在将所述写入数据写入到所述非易失性存储器时产生的热辐射，并且当所述热辐射小于或等于阈值热辐射时将所述缓冲存储器设置为所述第一模式。
9.根据权利要求1所述的存储设备，其中，当所述缓冲存储器被设置为所述第二模式时，
所述缓冲存储器的存储单元阵列通过执行自刷新操作来保持存储在所述缓冲存储器中的所述写入数据。
10.根据权利要求1所述的存储设备，其中，当所述缓冲存储器被设置为所述第二模式时，
存储在所述缓冲存储器的第一区域中的第一写入数据被写入到所述非易失性存储器，向所述第一区域供应所述第二电力被阻断，存储在所述缓冲存储器的第二区域中的第二写入数据被保持，并且所述第二区域的存储单元阵列执行自刷新操作。
11.根据权利要求1所述的存储设备，其中，当所述缓冲存储器被设置为所述第二模式时，
施加到所述缓冲存储器的电源电压的电压电平降低。
12.根据权利要求1所述的存储设备，
其中，所述控制器包括被配置为确定所述缓冲存储器的模式的功率模式管理器，并且
当所述存储设备处于睡眠模式时，向所述控制器中的除了所述功率模式管理器之外的组件供应第三电力被阻断。
13.一种存储设备，包括：
非易失性存储器，所述非易失性存储器包括多个非易失性存储单元；以及
控制器，所述控制器包括缓冲存储器，所述缓冲存储器被配置为存储用于管理所述非易失性存储器的元数据，
其中，当进入深度睡眠模式时，所述控制器基于第一条件，将所述缓冲存储器设置为断电模式或自刷新模式，所述第一条件是基于将所述元数据写入到所述非易失性存储器所花费的转储时间、或者将所述元数据从所述非易失性存储器重新加载到所述缓冲存储器所花费的重新加载时间而确定的。
14.根据权利要求13所述的存储设备，
其中，当所述缓冲存储器被设置为所述断电模式时，所述元数据被写入到所述非易失性存储器，并且向所述缓冲存储器的电力供应被阻断，并且，
当所述缓冲存储器被设置为所述自刷新模式时，所述缓冲存储器以低功率模式工作，并且设置在所述缓冲存储器中的存储单元阵列被定期地刷新以保持所述元数据。
15.根据权利要求13所述的存储设备，其中，
所述控制器将所述缓冲存储器设置为所述自刷新模式包括：所述控制器基于第二条件将所述缓冲存储器设置为全部自刷新模式或部分自刷新模式。
16.根据权利要求13所述的存储设备，
其中，所述自刷新模式是部分自刷新模式，并且所述元数据包括存储在所述缓冲存储器的第一区域中的第一元数据和存储在所述缓冲存储器的第二区域中的第二元数据，
当所述缓冲存储器被设置为所述部分自刷新模式时，存储在所述缓冲存储器的所述第一区域中的所述第一元数据被写入到所述非易失性存储器，向所述第一区域的电力供应被阻断，并且存储在所述缓冲存储器的所述第二区域中的所述第二元数据通过定期刷新所述第二区域被保持。
17.根据权利要求13所述的存储设备，其中，
所述控制器基于所述转储时间是否小于或等于预定第一阈值时间或所述重新加载时间是否小于或等于预定第二阈值时间来确定是否满足所述第一条件；
当满足所述第一条件时，所述缓冲存储器被设置为所述断电模式，而当不满足所述第一条件时，所述缓冲存储器被设置为所述自刷新模式。
18.一种存储设备，包括：
非易失性存储器，所述非易失性存储器包括多个非易失性存储单元；
缓冲存储器，所述缓冲存储器被配置为临时存储要被写入到所述非易失性存储器的数据或从所述非易失性存储器读取的数据；
电源管理模块，所述电源管理模块被配置为向所述非易失性存储器提供第一电力，并向所述缓冲存储器提供第二电力；以及
功率模式管理器，所述功率模式管理器被配置为从外部主机接收睡眠模式信号，
其中，当所述功率模式管理器接收到所述睡眠模式信号时，在满足将存储在所述缓冲存储器中的所述数据写入到所述非易失性存储器的条件时，所述功率模式管理器将所述缓冲存储器设置为第一模式，在所述第一模式下向所述缓冲存储器供应所述第二电力被阻断，而当不满足所述条件时，所述功率模式管理器将所述缓冲存储器设置为第二模式，在所述第二模式下自刷新操作被执行。
19.根据权利要求18所述的存储设备，其中，
所述功率模式管理器计算用于将所述数据写入到所述非易失性存储器的时间，并且当所述时间小于或等于阈值时间时，确定满足所述条件。
20.根据权利要求18所述的存储设备，其中，
基于所述缓冲存储器的模式历史，当在所述缓冲存储器先前已进入睡眠模式时所述缓冲存储器被设置为所述第一模式时，所述功率模式管理器确定满足所述条件。
CN202110190414.5A 2020-02-28 2021-02-18 存储设备和操作该存储设备的方法 Pending CN113325942A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200025531A KR20210110071A (ko) 2020-02-28 2020-02-28 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR10-2020-0025531 2020-02-28

Publications (1)

Publication Number Publication Date
CN113325942A true CN113325942A (zh) 2021-08-31

Family

ID=74187165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110190414.5A Pending CN113325942A (zh) 2020-02-28 2021-02-18 存储设备和操作该存储设备的方法

Country Status (4)

Country Link
US (2) US11550496B2 (zh)
EP (1) EP3872641B1 (zh)
KR (1) KR20210110071A (zh)
CN (1) CN113325942A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113986001A (zh) * 2021-10-29 2022-01-28 深圳市航顺芯片技术研发有限公司 芯片及控制方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11216058B2 (en) * 2019-07-15 2022-01-04 Micron Technology, Inc. Storage system deep idle power mode
KR20210110071A (ko) 2020-02-28 2021-09-07 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR20210119070A (ko) * 2020-03-24 2021-10-05 에스케이하이닉스 주식회사 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 사용되는 파워값을 최소화하기 위해 수행시점 차이를 정확하게 조절할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
US11763040B2 (en) * 2021-04-07 2023-09-19 Western Digital Technologies, Inc. Enhanced D3-cold and faster recovery
US11650759B2 (en) * 2021-08-03 2023-05-16 Kioxia Corporation Method and apparatus of managing a non-volatile memory using an in-memory journal
US11977768B2 (en) * 2021-11-09 2024-05-07 Micron Technology, Inc. Write buffer extensions for storage interface controllers
KR102547825B1 (ko) * 2021-11-10 2023-06-27 삼성전자주식회사 호스트 메모리 버퍼를 사용하는 메모리 시스템 및 그것의 동작 방법
US12014080B2 (en) 2021-11-10 2024-06-18 Samsung Electronics Co., Ltd. Memory system using host memory buffer and operation method thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002342085A (ja) 2001-05-14 2002-11-29 Meidensha Corp コンフィギュレーション方式
US8041967B2 (en) * 2005-02-15 2011-10-18 Hewlett-Packard Development Company, L.P. System and method for controlling power to resources based on historical utilization data
KR100914932B1 (ko) 2007-01-30 2009-08-31 삼성전자주식회사 Ｓａｔａ 인터페이스에서의 파워 세이빙 모드 제어 방법
US9361955B2 (en) * 2010-01-28 2016-06-07 Hewlett Packard Enterprise Development Lp Memory access methods and apparatus
US20110296095A1 (en) * 2010-05-25 2011-12-01 Mediatek Inc. Data movement engine and memory control methods thereof
KR101736384B1 (ko) 2010-09-29 2017-05-16 삼성전자주식회사 비휘발성 메모리 시스템
US8879346B2 (en) * 2011-12-30 2014-11-04 Intel Corporation Mechanisms for enabling power management of embedded dynamic random access memory on a semiconductor integrated circuit package
JP2013182313A (ja) 2012-02-29 2013-09-12 Canon Inc ジョブ処理装置、ジョブ処理装置の制御方法、及びプログラム
US9530461B2 (en) 2012-06-29 2016-12-27 Intel Corporation Architectures and techniques for providing low-power storage mechanisms
US11037625B2 (en) 2012-11-20 2021-06-15 Thstyme Bermuda Limited Solid state drive architectures
KR102049265B1 (ko) * 2012-11-30 2019-11-28 삼성전자주식회사 최대절전 모드를 가지는 시스템 및 그 동작방법
KR20150009295A (ko) 2013-07-16 2015-01-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 슬리프 상태 제어 방법
JP2015064676A (ja) 2013-09-24 2015-04-09 株式会社東芝 情報処理装置、半導体装置、情報処理方法およびプログラム
US10747449B2 (en) * 2014-07-31 2020-08-18 Toshiba Memory Corporation Reduction of power use during address translation via selective refresh operations
KR102301639B1 (ko) * 2015-01-23 2021-09-14 삼성전자주식회사 SoC(System-on Chip), 그의 전력 관리 방법 및 전자 장치
US9568971B2 (en) * 2015-02-05 2017-02-14 Apple Inc. Solid state drive with self-refresh power saving mode
US10042416B2 (en) 2015-07-20 2018-08-07 Sandisk Technologies Llc Memory system and method for adaptive auto-sleep and background operations
US10725677B2 (en) * 2016-02-19 2020-07-28 Sandisk Technologies Llc Systems and methods for efficient power state transitions
US10175995B1 (en) 2016-03-25 2019-01-08 Amazon Technologies, Inc. Device hibernation control
KR102644275B1 (ko) * 2016-05-19 2024-03-06 삼성전자주식회사 리프레쉬 리드 동작을 수행하는 불휘발성 메모리 장치를 제어하는 메모리 콘트롤러의 동작 방법
US10942657B2 (en) 2018-03-12 2021-03-09 Micron Technology, Inc. Power management integrated circuit (PMIC) master/slave functionality
US11157179B2 (en) * 2019-12-03 2021-10-26 Pure Storage, Inc. Dynamic allocation of blocks of a storage device based on power loss protection
US11176986B2 (en) * 2019-12-30 2021-11-16 Advanced Micro Devices, Inc. Memory context restore, reduction of boot time of a system on a chip by reducing double data rate memory training
KR20210110071A (ko) 2020-02-28 2021-09-07 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113986001A (zh) * 2021-10-29 2022-01-28 深圳市航顺芯片技术研发有限公司 芯片及控制方法

Also Published As

Publication number Publication date
US11995348B2 (en) 2024-05-28
EP3872641A2 (en) 2021-09-01
US20210271412A1 (en) 2021-09-02
EP3872641A3 (en) 2021-11-24
KR20210110071A (ko) 2021-09-07
US20230118815A1 (en) 2023-04-20
EP3872641B1 (en) 2024-04-24
US11550496B2 (en) 2023-01-10

Similar Documents

Publication Publication Date Title
EP3872641B1 (en) Storage device and method of operating the storage device
TWI507871B (zh) 資料儲存元件、記憶體系統以及使用非揮發性記憶體元件之計算系統
KR101498225B1 (ko) 데이터 저장 장치 및 그것의 전원 관리 방법
US20150113207A1 (en) Operating method of data storage device
US10942676B2 (en) Data storage device for determining a write mode, operation method thereof and storage system having the same
KR20120017831A (ko) 반도체 저장 장치 및 상기 반도체 저장 장치의 성능 조절 방법
US10672451B2 (en) Storage device and refresh method thereof
CN111373479B (zh) 最大化存储器接口块中的功率效率的方法
US11422708B2 (en) Memory interface, data storage device including the same and operating method thereof
CN111427509A (zh) 控制器、数据存储装置及其操作方法
US11966603B2 (en) Memory system for updating firmware when SPO occurs and operating method thereof
US11086561B2 (en) Integrated circuit memory devices with enhanced buffer memory utilization during read and write operations and methods of operating same
KR20200114052A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US20220229775A1 (en) Data storage device and operating method thereof
KR20230060817A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
CN111625187B (zh) 一种存储器及其控制方法与存储系统
CN113345500B (zh) 用来进行恢复管理的方法及设备
US11194512B2 (en) Data storage device which selectively performs a cache read or a normal read operation depending on work load and operating method thereof
CN112015339B (zh) 一种存储器的数据保存系统，保存方法及存储系统
US12027227B2 (en) Low power management for sleep mode operation of a memory device
US20200117390A1 (en) Data storage device and operating method thereof
KR20230094565A (ko) 복수의 서브 회로들의 상태를 기초로 활성화 모드 또는 저전력 모드로 동작하는 컨트롤러 및 그 방법
KR20190084488A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination