JP2002342085A - コンフィギュレーション方式 - Google Patents
コンフィギュレーション方式Info
- Publication number
- JP2002342085A JP2002342085A JP2001142529A JP2001142529A JP2002342085A JP 2002342085 A JP2002342085 A JP 2002342085A JP 2001142529 A JP2001142529 A JP 2001142529A JP 2001142529 A JP2001142529 A JP 2001142529A JP 2002342085 A JP2002342085 A JP 2002342085A
- Authority
- JP
- Japan
- Prior art keywords
- configuration
- data
- processor
- fpga
- pld
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Information Transfer Between Computers (AREA)
Abstract
(57)【要約】
【課題】 プロセッサやＲＯＭを使ってＦＰＧＡ／ＰＬ
Ｄにプログラムを書込むのでは、起動時およびリスター
ト時に書込む負担が大きい。 【解決手段】 外部のホストコンピュータからインタフ
ェース１３を通して送信されるプログラムデータをプロ
セッサ６によってフラッシュＲＯＭ１２に書込んでお
き、このデータをプロセッサ６のＪＴＡＧ機能によりＦ
ＰＧＡ／ＰＬＤ７に書込む。ホストコンピュータ側から
送信するデータおよびコンフィギュレーション開始指令
は、イーサネット（登録商標）経由、携帯型電話回線経
由、一般電話回線経由、構内電話回線経由、通信回線経
由、ＩＥＥＥ１３９４経由、ＵＳＢ経由、ＢｌｕｅＴｏ
ｏｔｈ経由のいずれか１つとする。
Ｄにプログラムを書込むのでは、起動時およびリスター
ト時に書込む負担が大きい。 【解決手段】 外部のホストコンピュータからインタフ
ェース１３を通して送信されるプログラムデータをプロ
セッサ６によってフラッシュＲＯＭ１２に書込んでお
き、このデータをプロセッサ６のＪＴＡＧ機能によりＦ
ＰＧＡ／ＰＬＤ７に書込む。ホストコンピュータ側から
送信するデータおよびコンフィギュレーション開始指令
は、イーサネット（登録商標）経由、携帯型電話回線経
由、一般電話回線経由、構内電話回線経由、通信回線経
由、ＩＥＥＥ１３９４経由、ＵＳＢ経由、ＢｌｕｅＴｏ
ｏｔｈ経由のいずれか１つとする。
Description
【０００１】
【発明の属する技術分野】本発明は、プログラムを論理
回路としてＦＰＧＡまたはＰＬＤに書込むためのコンフ
ィギュレーション方式に関する。
回路としてＦＰＧＡまたはＰＬＤに書込むためのコンフ
ィギュレーション方式に関する。
【０００２】
【従来の技術】ＦＰＧＡ（FieldProgramableGateArra
y）やＰＬＤ（ProgramableLogicDevice）は、規則的な
論理ブロック構造を有する大規模集積回路であり、それ
らの論理機能と接続関係を書込むことでユーザ側でプロ
グラミングが可能となる。
y）やＰＬＤ（ProgramableLogicDevice）は、規則的な
論理ブロック構造を有する大規模集積回路であり、それ
らの論理機能と接続関係を書込むことでユーザ側でプロ
グラミングが可能となる。
【０００３】このためのコンフィギュレーション方式と
しては、以下のものがある。
しては、以下のものがある。
【０００４】（１）パソコンを用いたコンフィギュレー
ション 図２に示すように、パソコン（ＰＣ）１のパラレルバス
を利用し、これに専用のパラレルケーブル２を接続し、
ＪＴＡＧ機能によりＦＰＧＡ３にコンフィギュレーショ
ンを行う。
ション 図２に示すように、パソコン（ＰＣ）１のパラレルバス
を利用し、これに専用のパラレルケーブル２を接続し、
ＪＴＡＧ機能によりＦＰＧＡ３にコンフィギュレーショ
ンを行う。
【０００５】または、パソコン（ＰＣ）のシリアルバス
を利用し、これに専用のシリアルケーブルを接続し、Ｊ
ＴＡＧ機能によりＦＰＧＡにコンフィギュレーションを
行う。
を利用し、これに専用のシリアルケーブルを接続し、Ｊ
ＴＡＧ機能によりＦＰＧＡにコンフィギュレーションを
行う。
【０００６】（２）ＲＯＭを用いたコンフィギュレーシ
ョン 図３に示すように、シリアルＲＯＭ（ワンタイムＲＯ
Ｍ）４またはパラレルＲＯＭ（ＥＰＲＯＭ／ＥＥＰＲＯ
Ｍ）を使い、専用の配線にて装置の起動時とリスタート
時にＦＰＧＡ／ＰＬＤ５に書込む。
ョン 図３に示すように、シリアルＲＯＭ（ワンタイムＲＯ
Ｍ）４またはパラレルＲＯＭ（ＥＰＲＯＭ／ＥＥＰＲＯ
Ｍ）を使い、専用の配線にて装置の起動時とリスタート
時にＦＰＧＡ／ＰＬＤ５に書込む。
【０００７】または、書替え可能なＦＲＡＳＨ−ＲＯＭ
を使い、起動時とリスタート時に書込む。
を使い、起動時とリスタート時に書込む。
【０００８】（３）その他 図４に示すように、同じプリント板上にプロセッサ６が
ある場合、このプロセッサ６からＪＴＡＧ機能を用いて
ＦＰＧＡ／ＰＬＤ７に直接にコンフィギュレーションを
行う。プロセッサ６は、コンフィギュレーション終了後
には本来の処理機能に戻して使用する。
ある場合、このプロセッサ６からＪＴＡＧ機能を用いて
ＦＰＧＡ／ＰＬＤ７に直接にコンフィギュレーションを
行う。プロセッサ６は、コンフィギュレーション終了後
には本来の処理機能に戻して使用する。
【０００９】
【発明が解決しようとする課題】従来の各方式におい
て、ＦＰＧＡはＳＲＡＭであるため、装置電源を切る
と、書込んだデータはすべて消えるため、起動時とリス
タート時にコンフィギュレーションを行う必要がある。
て、ＦＰＧＡはＳＲＡＭであるため、装置電源を切る
と、書込んだデータはすべて消えるため、起動時とリス
タート時にコンフィギュレーションを行う必要がある。
【００１０】また、パソコンを用いたコンフィギュレー
ション方式では、ＦＰＧＡ用にライセンスされたソフト
ウェアドライバを用いてコンフィギュレーションする必
要があるし、長さ３０ｃｍ程度の付属ケーブルも必要と
する。これら事情から、試作検証用などに利用できる
が、頻繁に電源が切られる製品には適していない。
ション方式では、ＦＰＧＡ用にライセンスされたソフト
ウェアドライバを用いてコンフィギュレーションする必
要があるし、長さ３０ｃｍ程度の付属ケーブルも必要と
する。これら事情から、試作検証用などに利用できる
が、頻繁に電源が切られる製品には適していない。
【００１１】一方、ＲＯＭを用いたコンフィギュレーシ
ョン方式では、シリアルＲＯＭやパラレルＲＯＭにはＲ
ＯＭライタによりプログラムを書込んでおく必要があ
り、変更の度に現地でのＲＯＭ交換を必要とする。
ョン方式では、シリアルＲＯＭやパラレルＲＯＭにはＲ
ＯＭライタによりプログラムを書込んでおく必要があ
り、変更の度に現地でのＲＯＭ交換を必要とする。
【００１２】また、プロセッサを用いたコンフィギュレ
ーション方式では、プロセッサ側にコンフィギュレーシ
ョン用データを保存できる容量のものを必要とする。
ーション方式では、プロセッサ側にコンフィギュレーシ
ョン用データを保存できる容量のものを必要とする。
【００１３】本発明の目的は、上記の各課題を解決した
コンフィギュレーション方式を提供することにある。
コンフィギュレーション方式を提供することにある。
【００１４】
【課題を解決するための手段】本発明は、プロセッサ方
式によりコンフィギュレーションを行い、コンフィギュ
レーション用データとコンフィギュレーション指令は外
部のホストコンピュータ側から送信し、コンフィギュレ
ーション用データは最初の送信時にフラッシュＲＯＭに
書込んでおき、プロセッサがＪＴＡＧ機能によりＦＰＧ
Ａ／ＰＬＤに書込むようにしたもので、以下の構成を特
徴とする。
式によりコンフィギュレーションを行い、コンフィギュ
レーション用データとコンフィギュレーション指令は外
部のホストコンピュータ側から送信し、コンフィギュレ
ーション用データは最初の送信時にフラッシュＲＯＭに
書込んでおき、プロセッサがＪＴＡＧ機能によりＦＰＧ
Ａ／ＰＬＤに書込むようにしたもので、以下の構成を特
徴とする。
【００１５】（１）ＦＰＧＡまたはＰＬＤと同じプリン
ト基板に設けられるプロセッサを用い、ＪＴＡＧ機能に
より該ＦＰＧＡまたはＰＬＤにプログラムをデータとし
て書込むコンフィギュレーション方式であって、前記Ｆ
ＰＧＡまたはＰＬＤと同じプリント基板に設けられ、外
部のホストコンピュータから送信される前記データが前
記プロセッサによって書込まれるフラッシュＲＯＭを備
え、前記プロセッサは、前記ホストコンピュータから送
信されるコンフィギュレーション開始指令により前記フ
ラッシュＲＯＭに書込まれた前記データを起動時および
リスタート時に前記ＦＰＧＡまたはＰＬＤに書込むこと
を特徴とする。
ト基板に設けられるプロセッサを用い、ＪＴＡＧ機能に
より該ＦＰＧＡまたはＰＬＤにプログラムをデータとし
て書込むコンフィギュレーション方式であって、前記Ｆ
ＰＧＡまたはＰＬＤと同じプリント基板に設けられ、外
部のホストコンピュータから送信される前記データが前
記プロセッサによって書込まれるフラッシュＲＯＭを備
え、前記プロセッサは、前記ホストコンピュータから送
信されるコンフィギュレーション開始指令により前記フ
ラッシュＲＯＭに書込まれた前記データを起動時および
リスタート時に前記ＦＰＧＡまたはＰＬＤに書込むこと
を特徴とする。
【００１６】（２）前記ホストコンピュータ側から送信
するデータおよびコンフィギュレーション開始指令は、
イーサネット経由、携帯型電話回線経由、一般電話回線
経由、構内電話回線経由、通信回線経由、ＩＥＥＥ１３
９４経由、ＵＳＢ経由、ＢｌｕｅＴｏｏｔｈ経由のいず
れか１つを経由して送信することを特徴とする。
するデータおよびコンフィギュレーション開始指令は、
イーサネット経由、携帯型電話回線経由、一般電話回線
経由、構内電話回線経由、通信回線経由、ＩＥＥＥ１３
９４経由、ＵＳＢ経由、ＢｌｕｅＴｏｏｔｈ経由のいず
れか１つを経由して送信することを特徴とする。
【００１７】
【発明の実施の形態】図１は、本発明の実施形態を示す
コンフィギュレーション方式のブロック構成図であり、
プリント板に設けられるプロセッサを用いたコンフィギ
ュレーション方式とする。
コンフィギュレーション方式のブロック構成図であり、
プリント板に設けられるプロセッサを用いたコンフィギ
ュレーション方式とする。
【００１８】本実施形態では、プリント板１１にはプロ
セッサ６とＦＰＧＡ／ＰＬＤ７の他に、フラッシュＲＯ
Ｍ１２とインタフェース１３を設ける。
セッサ６とＦＰＧＡ／ＰＬＤ７の他に、フラッシュＲＯ
Ｍ１２とインタフェース１３を設ける。
【００１９】インタフェース１３は、外部ネットワーク
からコンフィギュレーション用データの取得とコンフィ
ギュレーション開始指令を取り込み、このうちデータは
プロセッサ６を介してフラッシュＲＯＭ１２に書込ま
れ、指令はプロセッサ６のコンフィギュレーション開始
指令にされる。
からコンフィギュレーション用データの取得とコンフィ
ギュレーション開始指令を取り込み、このうちデータは
プロセッサ６を介してフラッシュＲＯＭ１２に書込ま
れ、指令はプロセッサ６のコンフィギュレーション開始
指令にされる。
【００２０】プロセッサ６は、コンフィギュレーション
開始指令によりＪＴＡＧ機能によりコンフィギュレーシ
ョン用データをフラッシュＲＯＭ１２に書込み、その後
にＪＴＡＧ機能によりフラッシュＲＯＭ１２に書込まれ
たデータをＦＰＧＡ／ＰＬＤ７に書込む。
開始指令によりＪＴＡＧ機能によりコンフィギュレーシ
ョン用データをフラッシュＲＯＭ１２に書込み、その後
にＪＴＡＧ機能によりフラッシュＲＯＭ１２に書込まれ
たデータをＦＰＧＡ／ＰＬＤ７に書込む。
【００２１】外部ネットワークからインタフェース１３
にコンフィギュレーション用データと指令を与える方式
としては、遠方のホストコンピュータからイーサネット
経由で送信することができる。さらには、イーサネット
経由に代えて、遠距離回線になるＰＨＳ（商標登録）や
携帯電話などの携帯型電話回線経由、一般電話回線経
由、構内電話回線経由、ＨＤＬＣ方式等の通信回線経由
とすることができる。
にコンフィギュレーション用データと指令を与える方式
としては、遠方のホストコンピュータからイーサネット
経由で送信することができる。さらには、イーサネット
経由に代えて、遠距離回線になるＰＨＳ（商標登録）や
携帯電話などの携帯型電話回線経由、一般電話回線経
由、構内電話回線経由、ＨＤＬＣ方式等の通信回線経由
とすることができる。
【００２２】また、近距離のホストコンピュータからデ
ータと指令を与える方式としては、ＩＥＥＥ１３９４経
由で送信すること、さらには、ＵＳＢ経由、ＢｌｕｅＴ
ｏｏｔｈ経由とすることができる。
ータと指令を与える方式としては、ＩＥＥＥ１３９４経
由で送信すること、さらには、ＵＳＢ経由、ＢｌｕｅＴ
ｏｏｔｈ経由とすることができる。
【００２３】本実施形態によれば、ＦＰＧＡ／ＰＬＤの
コンフィギュレーションには、外部ネットワークからの
コンフィギュレーション用データをフラッシュＲＯＭ１
２に書込んでおき、その後のコンフィギュレーション開
始指令によりプロセッサ６がフラッシュＲＯＭ１２のデ
ータを使用してコンフィギュレーションを行うことがで
きる。
コンフィギュレーションには、外部ネットワークからの
コンフィギュレーション用データをフラッシュＲＯＭ１
２に書込んでおき、その後のコンフィギュレーション開
始指令によりプロセッサ６がフラッシュＲＯＭ１２のデ
ータを使用してコンフィギュレーションを行うことがで
きる。
【００２４】したがって、コンフィギュレーション用デ
ータは、フラッシュＲＯＭに一旦書込まれると、次回の
起動時やリスタート時などにそのデータ変更がない限り
フラッシュＲＯＭの内容をそのまま利用でき、プロセッ
サ６および外部ホストコンピュータ側の負担を大幅に軽
減できる。
ータは、フラッシュＲＯＭに一旦書込まれると、次回の
起動時やリスタート時などにそのデータ変更がない限り
フラッシュＲＯＭの内容をそのまま利用でき、プロセッ
サ６および外部ホストコンピュータ側の負担を大幅に軽
減できる。
【００２５】また、従来のパソコンを用いたコンフィギ
ュレーション方式に比べて、ソフトウェアドライバや付
属ケーブルが不要になる。また、従来のＲＯＭを用いた
コンフィギュレーション方式に比べて、シリアルＲＯＭ
やパラレルＲＯＭを用意する必要はないし、その交換を
不要にする。また、従来のプロセッサを用いたコンフィ
ギュレーション方式に比べて、プロセッサ側にコンフィ
ギュレーション用データを持たせる必要はない。
ュレーション方式に比べて、ソフトウェアドライバや付
属ケーブルが不要になる。また、従来のＲＯＭを用いた
コンフィギュレーション方式に比べて、シリアルＲＯＭ
やパラレルＲＯＭを用意する必要はないし、その交換を
不要にする。また、従来のプロセッサを用いたコンフィ
ギュレーション方式に比べて、プロセッサ側にコンフィ
ギュレーション用データを持たせる必要はない。
【００２６】
【発明の効果】以上のとおり、本発明によれば、コンフ
ィギュレーション用データとコンフィギュレーション指
令は外部のホストコンピュータ側から送信し、コンフィ
ギュレーション用データは最初の送信時にフラッシュＲ
ＯＭに書込んでおき、プロセッサがＪＴＡＧ機能により
ＦＰＧＡ／ＰＬＤに書込むようにしたため、コンフィギ
ュレーション用データは、次回の起動時やリスタート時
などにそのデータ変更がない限りフラッシュＲＯＭの内
容をそのまま利用でき、プロセッサ６および外部ホスト
コンピュータ側の負担を大幅に軽減できる。
ィギュレーション用データとコンフィギュレーション指
令は外部のホストコンピュータ側から送信し、コンフィ
ギュレーション用データは最初の送信時にフラッシュＲ
ＯＭに書込んでおき、プロセッサがＪＴＡＧ機能により
ＦＰＧＡ／ＰＬＤに書込むようにしたため、コンフィギ
ュレーション用データは、次回の起動時やリスタート時
などにそのデータ変更がない限りフラッシュＲＯＭの内
容をそのまま利用でき、プロセッサ６および外部ホスト
コンピュータ側の負担を大幅に軽減できる。
【００２７】また、従来のパソコンを用いたコンフィギ
ュレーション方式に比べて、ソフトウェアドライバや付
属ケーブルが不要になる。また、従来のＲＯＭを用いた
コンフィギュレーション方式に比べて、シリアルＲＯＭ
やパラレルＲＯＭを用意する必要はないし、その交換を
不要にする。また、従来のプロセッサを用いたコンフィ
ギュレーション方式に比べて、プロセッサ側にコンフィ
ギュレーション用データを持たせる必要はない。
ュレーション方式に比べて、ソフトウェアドライバや付
属ケーブルが不要になる。また、従来のＲＯＭを用いた
コンフィギュレーション方式に比べて、シリアルＲＯＭ
やパラレルＲＯＭを用意する必要はないし、その交換を
不要にする。また、従来のプロセッサを用いたコンフィ
ギュレーション方式に比べて、プロセッサ側にコンフィ
ギュレーション用データを持たせる必要はない。
【図１】本発明の実施形態を示すコンフィギュレーショ
ン方式のブロック構成図。
ン方式のブロック構成図。
【図２】従来のパソコンによるコンフィギュレーション
方式。
方式。
【図３】従来のＲＯＭによるコンフィギュレーション方
式。
式。
【図４】従来のプロセッサによるコンフィギュレーショ
ン方式。
ン方式。
６…プロセッサ ７…ＦＰＧＡ／ＰＬＤ １２…フラッシュＲＯＭ １３…外部ネットワーク用インタフェース
Claims (2)
- 【請求項１】 ＦＰＧＡまたはＰＬＤと同じプリント基
板に設けられるプロセッサを用い、ＪＴＡＧ機能により
該ＦＰＧＡまたはＰＬＤにプログラムをデータとして書
込むコンフィギュレーション方式であって、 前記ＦＰＧＡまたはＰＬＤと同じプリント基板に設けら
れ、外部のホストコンピュータから送信される前記デー
タが前記プロセッサによって書込まれるフラッシュＲＯ
Ｍを備え、 前記プロセッサは、前記ホストコンピュータから送信さ
れるコンフィギュレーション開始指令により前記フラッ
シュＲＯＭに書込まれた前記データを起動時およびリス
タート時に前記ＦＰＧＡまたはＰＬＤに書込むことを特
徴とするコンフィギュレーション方式。 - 【請求項２】 前記ホストコンピュータ側から送信する
データおよびコンフィギュレーション開始指令は、イー
サネット経由、携帯型電話回線経由、一般電話回線経
由、構内電話回線経由、通信回線経由、ＩＥＥＥ１３９
４経由、ＵＳＢ経由、ＢｌｕｅＴｏｏｔｈ経由のいずれ
か１つを経由して送信することを特徴とする請求項１に
記載のコンフィギュレーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001142529A JP2002342085A (ja) | 2001-05-14 | 2001-05-14 | コンフィギュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001142529A JP2002342085A (ja) | 2001-05-14 | 2001-05-14 | コンフィギュレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002342085A true JP2002342085A (ja) | 2002-11-29 |
Family
ID=18988813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001142529A Pending JP2002342085A (ja) | 2001-05-14 | 2001-05-14 | コンフィギュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002342085A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007279826A (ja) * | 2006-04-03 | 2007-10-25 | Toshiba Corp | コンフィグレーションデータ更新装置およびその方法 |
| GB2439579A (en) * | 2006-06-30 | 2008-01-02 | Advanced Risc Mach Ltd | Target device programmer |
| JP2015053654A (ja) * | 2013-09-09 | 2015-03-19 | 三菱電機インフォメーションネットワーク株式会社 | Ｆｐｇａシステム |
| JP2015181223A (ja) * | 2014-02-07 | 2015-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置、装置、及び電子機器 |
| JP2016116059A (ja) * | 2014-12-15 | 2016-06-23 | メガシス株式会社 | Ｆｐｇａ用ｉｃ基板 |
| US10754800B2 (en) | 2017-11-17 | 2020-08-25 | Samsung Electronics Co., Ltd. | Storage device configured to update field programmable gate array and method of operating the same |
| US11550496B2 (en) | 2020-02-28 | 2023-01-10 | Samsung Electronics Co., Ltd. | Buffer management during power state transitions using self-refresh and dump modes |
-
2001
- 2001-05-14 JP JP2001142529A patent/JP2002342085A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007279826A (ja) * | 2006-04-03 | 2007-10-25 | Toshiba Corp | コンフィグレーションデータ更新装置およびその方法 |
| GB2439579A (en) * | 2006-06-30 | 2008-01-02 | Advanced Risc Mach Ltd | Target device programmer |
| GB2439803A (en) * | 2006-06-30 | 2008-01-09 | Advanced Risc Mach Ltd | Target device programmer |
| US7788417B2 (en) | 2006-06-30 | 2010-08-31 | Arm Limited | Target device programmer |
| GB2439803B (en) * | 2006-06-30 | 2011-06-29 | Advanced Risc Mach Ltd | Target device programmer |
| JP2015053654A (ja) * | 2013-09-09 | 2015-03-19 | 三菱電機インフォメーションネットワーク株式会社 | Ｆｐｇａシステム |
| JP2015181223A (ja) * | 2014-02-07 | 2015-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置、装置、及び電子機器 |
| JP2016116059A (ja) * | 2014-12-15 | 2016-06-23 | メガシス株式会社 | Ｆｐｇａ用ｉｃ基板 |
| US10754800B2 (en) | 2017-11-17 | 2020-08-25 | Samsung Electronics Co., Ltd. | Storage device configured to update field programmable gate array and method of operating the same |
| US11550496B2 (en) | 2020-02-28 | 2023-01-10 | Samsung Electronics Co., Ltd. | Buffer management during power state transitions using self-refresh and dump modes |
| US11995348B2 (en) | 2020-02-28 | 2024-05-28 | Samsung Electronics Co., Ltd. | Data and power management of partitioned buffer in a storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3127347U (ja) | 電力周波数キャリア付きのプログラマブルロジックコントローラ | |
| CN101673202B (zh) | 一种程序烧写方法和系统以及一种待烧写装置和烧写装置 | |
| US20050198418A1 (en) | Multilayer system and clock control method | |
| JP4209771B2 (ja) | 汎用コンピュータアーキテクチャ | |
| CN113553081A (zh) | 一种基于zynq芯片的fpga加载方法 | |
| JP2002342085A (ja) | コンフィギュレーション方式 | |
| CN202483277U (zh) | 一种具有ZigBee无线通信功能的指纹锁装置 | |
| JP2003076952A (ja) | Ｓｄメモリカードホストコントローラ及びクロック制御方法 | |
| CN204633817U (zh) | 一种远程桌面控制系统 | |
| US20020108009A1 (en) | Electronic system having modular expansion function facilities | |
| CN211015473U (zh) | 一种升级配置逻辑电路、可编程逻辑器件及升级配置系统 | |
| CN108153626B (zh) | 一种usb、串口复用与安全隔离系统 | |
| JP3480721B2 (ja) | 電源オン／オフシーケンス制御装置 | |
| CN207780714U (zh) | 一种显示装置和电子设备 | |
| JP4411579B2 (ja) | バスシステム | |
| JP2006317990A (ja) | プログラマブル・ロジック・コントローラ及び通信システム | |
| CN108965368A (zh) | 具有网络功能的数据管理电路及基于网络的数据管理方法 | |
| CN104519598B (zh) | 一种信息处理方法及第一电子设备 | |
| CN104202207A (zh) | 一种手持总线调试终端及其方法 | |
| JP4474574B2 (ja) | コンピュータ | |
| CN206312120U (zh) | 一种移动设备软件更新设备 | |
| CN204883679U (zh) | 一种采用内嵌脚本3g/4g模块实现的无线led屏幕控制装置 | |
| CN112261630B (zh) | 一种基于bnep蓝牙实现键盘ota升级系统及其方法 | |
| JPH0522365A (ja) | 通信処理装置 | |
| CN111142950B (zh) | 使用jtag实现emmc启动操作系统的设备 |