KR20230060817A - 스토리지 장치 및 스토리지 장치의 동작 방법 - Google Patents

스토리지 장치 및 스토리지 장치의 동작 방법 Download PDF

Info

Publication number
KR20230060817A
KR20230060817A KR1020210145416A KR20210145416A KR20230060817A KR 20230060817 A KR20230060817 A KR 20230060817A KR 1020210145416 A KR1020210145416 A KR 1020210145416A KR 20210145416 A KR20210145416 A KR 20210145416A KR 20230060817 A KR20230060817 A KR 20230060817A
Authority
KR
South Korea
Prior art keywords
volatile memory
buffer
storage device
power
information
Prior art date
Application number
KR1020210145416A
Other languages
English (en)
Inventor
홍성완
이영민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210145416A priority Critical patent/KR20230060817A/ko
Priority to US17/807,185 priority patent/US20230138586A1/en
Priority to CN202211104805.1A priority patent/CN116048234A/zh
Publication of KR20230060817A publication Critical patent/KR20230060817A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G06F11/1451—Management of the data involved in backup or backup restore by selection of backup contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2015—Redundant power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

스토리지 장치의 스토리지 컨트롤러는, 버퍼 메모리 제1 휘발성 메모리, 상기 제1 휘발성 메모리와 서로 다른 파워 도메인에 포함되는 제2 휘발성 메모리, 프로세서 및 버퍼 컨텍스트 백업 회로를 포함한다. 상기 버퍼 메모리는 비휘발성 메모리 장치로부터 독출되는 독출 데이터 및 상기 비휘발성 메모리 장치로 기입되는 기입 데이터를 임시로 저장한다. 상기 프로세서는 상기 버퍼 메모리의 저장 영역들 및 상기 저장 영역들에 저장되는 데이터에 관한 정보를 나타내는 버퍼 할당 정보를 생성하여 상기 버퍼 할당 정보를 상기 제1 휘발성 메모리에 저장하고 상기 버퍼 할당 정보에 기초하여 상기 버퍼 메모리에 대한 액세스를 제어한다. 상기 버퍼 컨텍스트 백업 회로는 상기 스토리지 장치가 파워다운 모드에 진입하는 경우 상기 제1 휘발성 메모리에 저장된 상기 버퍼 할당 정보를 독출하여 백업 정보를 상기 제2 휘발성 메모리에 저장하는 컨텍스트 백업 동작 및 상기 스토리지 장치가 상기 파워다운 모드로부터 진출하는 경우 상기 제2 휘발성 메모리에 저장된 상기 백업 정보를 독출하여 상기 버퍼 할당 정보를 상기 제1 휘발성 메모리에 저장하는 컨텍스트 복원 동작을 수행한다.

Description

스토리지 장치 및 스토리지 장치의 동작 방법{Storage device and method of operating the same}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 파워 모드의 효율적인 전환을 위한 스토리지 장치 및 스토리지 장치의 동작 방법에 관한 것이다.
최근 메모리 장치를 이용하는 USF(Universal Flash Storage), SSD(Solid State Drive)와 같은 스토리지 장치가 널리 사용되고 있다. 상기와 같은 스토리지 장치는 기계적인 구동부가 없어 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 최근 들어 노트북과 같은 전자 시스템뿐만 아니라, 자동차, 항공기, 드론(drone) 등과 같은 다양한 종류의 시스템에 전자 회로가 적용됨에 따라, 스토리지 장치 역시 다양한 종류의 시스템에서 사용되고 있다. 이러한 스토리지 장치의 전력 소모를 감소하기 위해 스토리지 장치의 파워 모드를 관리하는 다양한 방식들이 연구되고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은, 파워다운 모드를 효율적으로 구현할 수 있는 스토리지 장치를 제공하는 것이다.
또한 본 발명의 일 목적은 파워다운 모드를 효율적으로 구현할 수 있는 스토리지 장치의 동작 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스토리지 장치는, 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 동작을 제어하는 스토리지 컨트롤러를 포함한다. 상기 스토리지 컨트롤러는, 버퍼 메모리 제1 휘발성 메모리, 제2 휘발성 메모리, 프로세서 및 버퍼 컨텍스트 백업 회로를 포함한다. 상기 버퍼 메모리는 상기 비휘발성 메모리 장치로부터 독출되는 독출 데이터 및 상기 비휘발성 메모리 장치로 기입되는 기입 데이터를 임시로 저장한다. 상기 프로세서는 상기 버퍼 메모리의 저장 영역들 및 상기 저장 영역들에 저장되는 데이터에 관한 정보를 나타내는 버퍼 할당 정보를 생성하여 상기 버퍼 할당 정보를 상기 제1 휘발성 메모리에 저장하고 상기 버퍼 할당 정보에 기초하여 상기 버퍼 메모리에 대한 액세스를 제어한다. 상기 버퍼 컨텍스트 백업 회로는 상기 스토리지 장치가 파워다운 모드에 진입하는 경우 상기 제1 휘발성 메모리에 저장된 상기 버퍼 할당 정보를 독출하여 백업 정보를 상기 제2 휘발성 메모리에 저장하는 컨텍스트 백업 동작 및 상기 스토리지 장치가 상기 파워다운 모드로부터 진출하는 경우 상기 제2 휘발성 메모리에 저장된 상기 백업 정보를 독출하여 상기 버퍼 할당 정보를 상기 제1 휘발성 메모리에 저장하는 컨텍스트 복원 동작을 수행한다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스토리지 장치는, 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 동작을 제어하는 스토리지 컨트롤러를 포함한다. 상기 스토리지 컨트롤러는, 상기 비휘발성 메모리 장치로부터 독출되는 독출 데이터 및 상기 비휘발성 메모리 장치로 기입되는 기입 데이터를 임시로 저장하는 버퍼 메모리, 파워다운 모드 동안에 전원이 차단되는 파워 오프 도메인에 포함되는 제1 휘발성 메모리, 상기 파워다운 모드 동안에 전원이 공급되는 파워 오프 도메인에 포함되는 제2 휘발성 메모리, 상기 버퍼 메모리의 저장 영역들 및 상기 저장 영역들에 저장되는 데이터에 관한 정보를 나타내는 버퍼 할당 정보를 생성하여 상기 버퍼 할당 정보를 상기 제1 휘발성 메모리에 저장하고 상기 버퍼 할당 정보에 기초하여 상기 버퍼 메모리에 대한 액세스를 제어하는 프로세서, 및 상기 스토리지 장치가 상기 파워다운 모드에 진입하는 경우 상기 제1 휘발성 메모리에 저장된 상기 버퍼 할당 정보를 독출하고 상기 버퍼 할당 정보를 압축하여 백업 정보를 상기 제2 휘발성 메모리에 저장하는 컨텍스트 백업 동작 및 상기 스토리지 장치가 상기 파워다운 모드로부터 진출하는 경우 상기 제2 휘발성 메모리에 저장된 상기 백업 정보를 독출하고 상기 백업 정보를 압축해제하여 상기 버퍼 할당 정보를 상기 제1 휘발성 메모리에 저장하는 컨텍스트 복원 동작을 수행하는 버퍼 컨텍스트 백업 회로를 포함한다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법은, 스토리지 장치에 포함되는 버퍼 메모리의 저장 영역들 및 상기 저장 영역들에 저장되는 데이터에 관한 정보를 나타내는 버퍼 할당 정보를 생성하는 단계, 상기 버퍼 할당 정보를 제1 휘발성 메모리에 저장하는 단계, 상기 제1 휘발성 메모리에 저장된 상기 버퍼 할당 정보에 기초하여 상기 버퍼 메모리에 대한 액세스를 제어하는 단계, 상기 스토리지 장치가 상기 파워다운 모드에 진입하는 경우 상기 제1 휘발성 메모리에 저장된 상기 버퍼 할당 정보를 독출하고 상기 버퍼 할당 정보를 압축하여 백업 정보를 제2 휘발성 메모리에 저장하는 컨텍스트 백업 동작을 수행하는 단계, 및 상기 스토리지 장치가 상기 파워다운 모드로부터 진출하는 경우 상기 제2 휘발성 메모리에 저장된 상기 백업 정보를 독출하고 상기 백업 정보를 압축해제하여 상기 버퍼 할당 정보를 상기 제1 휘발성 메모리에 저장하는 컨텍스트 복원 동작을 수행하는 단계를 포함한다.
본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법은 파워다운 모드로부터의 진출시 요구되는 버퍼 할당 정보의 재구축 과정을 생략함으로써 파워다운 진출 시간을 감소하고 스토리지 장치의 성능을 향상시킬 수 있다.
또한, 본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법은 파워다운 모드 동안에 버퍼 할당 정보를 압축하여 제2 휘발성 메모리에 백업함으로써 제2 휘발성 메모리의 사이즈를 최소화하고 파워 온 도메인의 정적 전력 소모를 최소화하면서 스토리지 장치의 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 스토리지 장치를 포함하는 시스템을 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법을 나타내는 순서도이다.
도 3은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 스토리지 컨트롤러의 일 실시예를 나타내는 블록도이다.
도 4a 및 4b는 본 발명의 실시예들에 따른 스토리지 장치의 휘발성 메모리에 저장되는 정보의 일 실시예를 나타내는 도면들이다.
도 5 내지 7은 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법의 실시예들을 나타내는 순서도들이다.
도 8은 본 발명의 실시예들에 따른 스토리지 장치의 파워 도메인들을 나타내는 도면이다.
도 9 및 10은 본 발명의 실시예들에 따른 스토리지 장치의 파워다운 진입 과정을 나타내는 도면들이다.
도 11 및 12는 본 발명의 실시예들에 따른 스토리지 장치의 파워다운 진출 과정을 나타내는 도면들이다.
도 13은 본 발명의 실시예들에 따른 스토리지 장치를 포함하는 시스템의 인터페이스 회로들의 일 실시예를 나타내는 도면이다.
도 14는 본 발명의 실시예들에 따른 스토리지 장치를 포함하는 시스템의 인터페이스 규약에 따른 계층 구조를 나타내는 도면이다.
도 15는 본 발명의 실시예들에 따른 스토리지 장치의 일 실시예를 나타내는 도면이다.
도 16은 본 발명의 실시예들에 따른 스토리지 장치의 동작을 나타내는 도면이다.
도 17은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 비휘발성 메모리 장치의 일 실시예를 나타내는 블록도이다.
도 18은 도 17의 비휘발성 메모리 장치에 포함되는 메모리 셀 어레이를 나타내는 블록도이다.
도 19는 도 18의 메모리 셀 어레이에 포함되는 메모리 블록의 등가 회로를 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 스토리지 장치를 포함하는 시스템을 나타내는 블록도이고, 도 2는 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법을 나타내는 순서도이다.
도 1을 참조하면, 시스템(10)은 호스트 장치(100) 및 스토리지 장치(200)를 포함할 수 있다. 스토리지 장치(200)는 유니버셜 플래시 스토리지(universal flash storage, UFS)일 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 스토리지 장치(200)는 솔리드 스테이트 드라이브(Solid State Drive, SSD), 임베디드 멀티미디어 카드(embedded multimedia card, eMMC), CF(Compact Flash), SD(Secure Digital), Micro-SD(Micro Secure Digital), Mini-SD(Mini Secure Digital), xD(extreme Digital) 또는 메모리 스틱(Memory Stick) 등 다양한 종류의 스토리지 장치로 구현될 수 있다.
스토리지 장치(200)는 다양한 인터페이스를 통하여 호스트 장치(100)와 통신할 수 있다. 일 실시예에서, 호스트 장치(100)와 스토리지 장치(200)는 JEDEC 표준에 의해 정의된 UFS(universal flash storage) 인터페이스를 기반으로 통신할 수 있다. 호스트 장치(100) 및 스토리지 장치(200)는 UFS 프로토콜 정보 단위(UFS protocol information unit; UPIU)의 형태를 갖는 패킷을 주고받을 수 있다. UPIU는 호스트 장치(100) 및 스토리지 장치(200) 사이의 인터페이스(예를 들어, UFS 인터페이스)에 의해 정의된 다양한 정보를 포함할 수 있다. 그러나 본 발명의 실시예들이 이에 한정되는 것은 아니다. 스토리지 장치(200)와 호스트 장치(100) 사이의 통신을 위한 인터페이스의 일 예로서, ATA(advanced technology attachment), SATA(serial ATA), e-SATA(external SATA), SCSI(small computer small interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI express), IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multimedia card), eMMC(embedded multimedia card), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식이 적용될 수 있다.
호스트 장치(100)는 스토리지 장치(200)의 데이터 처리 동작, 예를 들어, 데이터 독출 동작 또는 데이터 기입 동작 등을 요청할 수 있다. 일 실시예에서, 호스트 장치(100)는 CPU, 프로세서, 마이크로프로세서 또는 어플리케이션 프로세서(Application Processor, AP) 등에 해당할 수 있다. 일 실시예에 따라, 호스트 장치(100)는 시스템 온 칩(System-On-a-Chip, SoC)으로 구현될 수 있다.
인터페이스 회로(110)는 스토리지 장치(200)와 데이터를 교환하기 위한 다양한 물리적 구성들을 포함할 수 있다. 예로서, 인터페이스 회로(110)는 데이터의 교환을 위한 송신 회로, 수신 회로 등을 포함할 수 있다. 호스트 컨트롤러(120)는 호스트 장치(100)의 전반적인 동작을 제어하고 관리할 수 있다. 예로서, 호스트 컨트롤러(120)는 인터페이스 회로(110)를 통하여 스토리지 장치(200)와 교환된 신호 등을 처리할 수 있다.
스토리지 장치(200)는 복수의 비휘발성 메모리 셀들을 포함하는 비휘발성 메모리 장치(NVM, 220)를 포함할 수 있다. 일 실시예에서, 비휘발성 메모리 장치(220)는 복수의 플래쉬 메모리 셀들을 포함할 수 있으며, 예를 들어, 도 17 내지 19를 참조하여 후술하는 바와 같이 복수의 플래쉬 메모리 셀들은 낸드(NAND) 플래쉬 메모리 셀들일 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 메모리 셀들은 ReRAM(resistive RAM), PRAM(phase change RAM), MRAM(magnetic RAM)과 같은 저항형 메모리 셀들일 수 있다.
스토리지 장치(200)는 비휘발성 메모리 장치(220)에 대해 데이터 기입 및 독출 등의 메모리 동작을 제어하는 스토리지 컨트롤러(300)를 더 포함할 수 있다. 또한, 스토리지 장치(200)는 데이터 기입 및 독출 동작시 데이터를 임시적으로 저장하는 버퍼 메모리(BUFF)(230)를 더 포함할 수 있다. 일 예로서, 버퍼 메모리(230)는 DRAM 또는 SRAM 등의 휘발성 메모리로 구현될 수 있다. 또한, 일 예로서, 버퍼 메모리(230)는 비휘발성 메모리 장치(200)로 기입되는 기입 데이터를 임시적으로 저장하는 기입 데이터 버퍼와 비휘발성 메모리 장치(220)로부터 독출되는 독출 데이터를 임시적으로 저장하는 독출 데이터 버퍼를 포함할 수 있다. 또한, 버퍼 메모리(230)는 스토리지 컨트롤러(300)에 포함될 수 있다.
인터페이스 회로(210)는 호스트 장치(100)와 데이터를 교환하기 위한 다양한 물리적 구성들을 포함할 수 있다. 예로서, 인터페이스 회로(210)는 데이터의 교환을 위한 송신 회로, 수신 회로 등을 포함할 수 있다. 스토리지 컨트롤러(300)는 스토리지 장치(200)의 전반적인 동작을 제어하고 관리할 수 있다. 예로서, 스토리지 컨트롤러(300)는 인터페이스 회로(210)를 통하여 호스트 장치(200)와 교환된 신호 등을 처리할 수 있다. 실시예들에 따라서, 인터페이스 회로(210)는 스토리지 컨트롤러(300)에 포함될 수 있다.
스토리지 컨트롤러(300)는 하나 이상의 채널들(CH1 ~ CHM)을 통해 비휘발성 메모리 장치(220)에 대한 메모리 동작을 제어할 수 있다. 일 예로서, 스토리지 컨트롤러(300)는 M 개의 채널들(CH1 ~ CHM)을 통해 비휘발성 메모리 장치(220)에 연결되어 데이터를 기입하거나 독출할 수 있다. 일 동작 예로서, 스토리지 컨트롤러(300)는 서로 다른 채널에 연결된 비휘발성 메모리 장치(220)를 병렬적으로 제어할 수 있다.
일 실시예에 따라, 비휘발성 메모리 장치(220)는 다수의 메모리 칩들을 포함할 수 있다. 비휘발성 메모리 장치(220)는 M 개의 채널들(CH1 ~ CHM) 각각에 대응하여 하나 이상의 메모리 칩을 포함할 수 있다. 스토리지 컨트롤러(300)는 호스트 장치(100)로부터의 커맨드 (CMD, 또는 요청)에 따라 M 개의 채널들(CH1 ~ CHM) 각각에 대한 커맨드(CMD)를 큐잉하고, 커맨드에 따른 데이터(DATA)를 M 개의 채널들(CH1 ~ CHM)을 통해 비휘발성 메모리 장치(220)와 송수신할 수 있다.
스토리지 컨트롤러(300)는 프로세서(CPU), 제1 휘발성 메모리(VM1), 제2 휘발성 메모리(VM2) 및 버퍼 컨텍스트 백업 회로(BCB)를 포함할 수 있다. 제1 휘발성 메모리(VM1)는 도 1에 도시된 바와 같이 프로세서(CPU)에 포함될 수도 있고, 실시예들에 따라서 프로세서(CPU) 외부에 배치될 수도 있다. 도 1에는 본 발명의 실시예들을 설명하기 위한 구성요소들만을 도시하였으며, 스토리지 컨트롤러(300)의 보다 구체적인 구성은 도 3을 참조하여 후술한다.
실시예들에 따라서, 제1 휘발성 메모리(VM1) 및/또는 제2 휘발성 메모리(VM2)는 동적 RAM(DRAM) 또는 정적 RAM(SRAM) 등으로 구현될 수 있다. 특히 제2 휘발성 메모리는 리프레쉬가 필요 없는 SRAM으로 구현될 수 있다.
제2 휘발성 메모리(VM2)는 제1 휘발성 메모리(VM1)와 서로 다른 파워 도메인에 포함될 수 있다. 일 실시예에서, 버퍼 메모리(230), 제1 휘발성 메모리(VM1), 프로세서(CPU) 및 버퍼 컨텍스트 백업 회로(BCB)는 상기 파워다운 모드 동안에 전원이 차단되는 파워 오프 도메인에 포함될 수 있다. 반면에 제2 휘발성 메모리(VM2)는 상기 파워다운 모드 동안에 전원이 공급되는 파워 온 도메인에 포함될 수 있다.
도 1 및 2를 참조하면, 프로세서(CPU)는 스토리지 장치(200)에 포함되는 버퍼 메모리(230)의 저장 영역들 및 상기 저장 영역들에 저장되는 데이터에 관한 정보를 나타내는 버퍼 할당 정보를 생성할 수 있다(S100). 프로세서(CPU)는 상기 버퍼 할당 정보를 제1 휘발성 메모리(VM1)에 저장하고(S200), 제1 휘발성 메모리(VM1)에 저장된 상기 버퍼 할당 정보에 기초하여 버퍼 메모리(230)에 대한 액세스를 제어할 수 있다(S300).
버퍼 컨텍스트 백업 회로(BCB)는 스토리지 장치(200)가 상기 파워다운 모드에 진입하는 경우 제1 휘발성 메모리(VM1)에 저장된 상기 버퍼 할당 정보를 독출하고 상기 버퍼 할당 정보를 압축하여 백업 정보를 제2 휘발성 메모리(VM2)에 저장하는 컨텍스트 백업 동작을 수행할 수 있다(S400).
한편, 버퍼 컨텍스트 백업 회로(BCB)는 스토리지 장치(200)가 상기 파워다운 모드로부터 진출하는 경우 제2 휘발성 메모리(VM2)에 저장된 상기 백업 정보를 독출하고 상기 백업 정보를 압축해제하여 상기 버퍼 할당 정보를 제1 휘발성 메모리(VM1)에 저장하는 컨텍스트 복원 동작을 수행할 수 있다(S500).
이와 같이, 본 발명의 실시예들에 따른 스토리지 장치(200) 및 스토리지 장치(200)의 동작 방법은 파워다운 모드로부터의 진출시 요구되는 버퍼 할당 정보의 재구축 과정을 생략함으로써 파워다운 진출 시간을 감소하고 스토리지 장치의 성능을 향상시킬 수 있다.
또한, 본 발명의 실시예들에 따른 스토리지 장치(200) 및 스토리지 장치(200)의 동작 방법은 파워다운 모드 동안에 버퍼 할당 정보를 압축하여 제2 휘발성 메모리(VM2)에 백업함으로써 제2 휘발성 메모리(VM2)의 사이즈를 최소화하고 파워 온 도메인의 정적 전력 소모를 최소화하면서 스토리지 장치의 성능을 향상시킬 수 있다.
도 3은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 스토리지 컨트롤러의 일 실시예를 나타내는 블록도이다. 스토리지 컨트롤러(300)는 SSD나 메모리 카드 등의 스토리지 장치 내에 구비되는 구성일 수 있으며, 다수의 채널들을 통해 비휘발성 메모리 장치(NVM)에 연결되어 메모리 동작을 제어할 수 있다.
도 3을 참조하면, 스토리지 컨트롤러(300)는 CPU(Central Processing Unit)과 같은 프로세서(310), 버퍼 컨텍스트 백업 회로(BCB)(320), 버퍼 메모리(330), 커맨드 페치회로(340), 예측 및 모니터 블록(350), DMA 매니저(360), 제1 휘발성 메모리(VM1), 제2 휘발성 메모리(VM2), 호스트 인터페이스(370), 메모리 인터페이스(380) 및 시스템 버스(390)를 포함할 수 있다. 도 3에는 하나의 프로세서(310)가 도시되었으나, 스토리지 컨트롤러(300)는 다수 개의 프로세서들을 포함할 수 있다. 또한, 제1 휘발성 메모리(VM1)에는 다양한 종류의 정보들이 저장될 수 있으며, 도 4a 및 4b를 참조하여 후술하는 바와 같은 버퍼 할당 정보(BAI) 및 상태 정보가 제1 휘발성 메모리(VM1)에 저장될 수 있다.
스토리지 컨트롤러(300)는 호스트 인터페이스(370)를 통해 호스트(HOST)와 통신할 수 있으며, 일 예로서 커맨드 페치회로(340)는 호스트(HOST)로부터 커맨드들을 페치(fetch)할 수 있다. 또한, 스토리지 컨트롤러(300)는 메모리 인터페이스(380)를 통해 비휘발성 메모리(NVM)와 통신하고, 일 예로서 기입 데이터 및 독출 데이터는 메모리 인터페이스(380)를 통해 스토리지 스토리지 컨트롤러(300)와 비휘발성 메모리(NVM) 사이에서 송수신될 수 있다. 또한, 호스트(HOST)로부터의 기입 데이터는 버퍼 메모리(330)에 일시 저장된 후 비휘발성 메모리(NVM)로 제공될 수 있으며, 비휘발성 메모리(NVM)로부터의 독출 데이터는 버퍼 메모리(330)에 일시 저장된 후 호스트(HOST)로 제공될 수 있다.
한편, 예측 및 모니터 블록(350)은 페치된 커맨드에 관련한 예측 및 모니터링 동작을 수행할 수 있다. 예컨대, 예측 및 모니터 블록(350)은 비휘발성 메모리(NVM)에 연결된 다수의 채널들 중 페치된 커맨드에 맵핑될 채널을 예측할 수 있다. 커맨드에 맵핑된 채널이라 함은, 상기 커맨드에 수반되는 논리적 어드레스가 물리적 어드레스로 변환됨에 있어서, 변환된 물리적 어드레스에 대응하는 비휘발성 메모리 장치에 연결된 채널을 나타낼 수 있다.
또한, 예측 및 모니터 블록(350)은 제1 휘발성 메모리(VM1)에 저장된 상태 정보를 확인함으로써 상기 다수의 채널들의 상태를 모니터링할 수 있다. 일 예로서, 커맨드가 페치됨에 따라 커맨드에 맵핑된 채널 정보에 대응하는 상태 정보가 독출되고, 페치된 커맨드 및 이에 대응하는 채널 정보와 상태 정보가 프로세서(310)에 의해 접근될 수 있도록 저장될 수 있다. 일 예로서, 페치된 커맨드는 프로세서(310)에 의해 분석될 수 있는 디스크립터 형태(예컨대, 커맨드 디스크립터(CMD Desc))로 제1 휘발성 메모리(VM1)에 저장될 수 있다. 또한, 상기 페치된 커맨드에 대응하는 채널 정보와 상태 정보가 커맨드 디스크립터(CMD Desc)에 포함되어 함께 저장될 수 있다.
한편, 제1 휘발성 메모리(VM1)에는 버퍼 메모리(330) 내의 다수의 저장 영역(또는 저장 공간)들 중 현재 할당 가능한 저장 영역들의 정보를 포함하는 DMA 디스크립터(DMA Desc)가 더 저장될 수 있다. 일 예로서, DMA 디스크립터(DMA Desc)는 버퍼 메모리(330)에서 유효하게 할당이 가능한 저장 영역의 어드레스에 관련된 정보를 포함할 수 있다. 커맨드에 버퍼 메모리를 할당하는 동작은 DMA 디스크립터(DMA Desc)를 참조함에 의해 수행될 수 있다.
한편, 도 3에서는 예측 및 모니터 블록(350)이 동일한 기능 블록으로서 도시되었으나, 본 발명의 실시예는 이에 국한될 필요가 없으며, 예측을 수행하는 회로와 모니터링을 수행하는 회로는 별개로 구현되어도 무방하다. 또한, 도 3에서의 예측 및 모니터 블록(350)은 회로 등을 포함하는 하드웨어로 구현될 수 있다. 또는, 예측 및 모니터 블록(350)은 다수의 프로그램들을 포함하는 소프트웨어로 구현되어 스토리지 컨트롤러(300)의 내부(예컨대, 제1 휘발성 메모리(VM1))에 저장될 수 있다. 또는, 예측 및 모니터 블록(350)은 하드웨어 및 소프트웨어의 조합으로 구현될 수도 있다. 또한, 도 3에는 버퍼 메모리(330)가 스토리지 컨트롤러(300) 내에 구비되는 것으로 도시되었으나, 도 1을 참조하여 설명한 바와 같이 버퍼 메모리(330)는 스토리지 컨트롤러(300) 외부에 배치되는 구성일 수 있다.
DMA(Direct memory access) 매니저(360)는 기입 데이터 및 독출 데이터에 대한 다이렉트 메모리 액세스 동작을 제어할 수 있다. 예컨대, DMA 매니저(360)는 호스트(HOST)로부터의 기입 데이터를 버퍼 메모리(330)에 저장하고, 버퍼 메모리(330)로부터 기입 데이터를 독출하여 비휘발성 메모리(NVM)로 제공하는 동작을 제어할 수 있다. 또한, DMA 매니저(360)는 비휘발성 메모리(NVM)로부터 독출된 데이터를 버퍼 메모리(330)에 저장하고, 버퍼 메모리(330)에 저장된 독출 데이터를 독출하여 호스트(HOST)로 제공하는 동작을 제어할 수 있다.
도 3에 도시된 스토리지 컨트롤러(300)와 관련하여 일 동작 예를 구체적으로 설명하면 다음과 같다.
호스트(HOST)로부터 다수의 커맨드들이 페치될 수 있으며, 예측 및 모니터 블록(350)은 상기 페치된 다수의 커맨드들에 맵핑되는 채널들을 예측할 수 있다. 상기 예측 동작은, 다수의 커맨드들이 다수의 채널들에 균등하게 분포되도록 채널 스트라이핑을 수행하는 동작을 포함할 수 있다. 상기 채널 스트라이핑 동작은 다양한 방식에 의해 수행될 수 있으며, 일 예로서 다수의 커맨드들의 페치 순서에 따라 다수의 채널들을 순차적으로 맵핑할 수 있으며, 또는 다수의 커맨드들 각각에 수반되어 제공되는 논리적 어드레스를 이용한 연산 과정을 통해 각각의 커맨드에 채널을 맵핑할 수 있다.
스토리지 컨트롤러(300)가 제1 내지 제N 커맨드들을 순차적으로 페치하고, 상기 페치된 제1 내지 제N 커맨드들에 대응하는 채널 정보 및 상태 정보(STI)가 제1 휘발성 메모리(VM1)에 저장된 경우가 가정될 수 있다.
제1 내지 제N 커맨드들에 대한 커맨드 처리를 수행하기 위해, 프로세서(310)는 제1 휘발성 메모리(VM1)에 저장된 각종 정보들을 이용하여 버퍼 할당 동작을 제어할 수 있다. 일 예로서 가장 먼저 페치된 제1 커맨드에 대한 상태 정보가 확인될 수 있다. 상태 정보가 각 채널 별로 워크 로드를 판단함에 기초하여 제1 값 또는 제2 값으로 설정된 경우, 상기 상태 정보를 확인함에 의해 제1 커맨드에 버퍼 메모리(330)를 할당하는 것이 유리한 지가 판단될 수 있다.
만약, 제1 커맨드에 맵핑된 채널의 워크 로드가 큰 것으로 판단되어 제1 커맨드에 맵핑된 채널에 대한 상태 정보가 제1 값을 갖는 경우, 제1 커맨드에 대해 버퍼 메모리(330)를 할당하는 것이 유리하지 않은 것으로 판단될 수 있다. 반면에, 제1 커맨드에 맵핑된 채널의 워크 로드가 작은 것으로 판단되어 제1 커맨드에 맵핑된 채널에 대한 상태 정보가 제2 값을 갖는 경우, 제1 커맨드에 대해 버퍼 메모리(330)를 할당하는 것이 유리한 것으로 판단될 수 있다.
한편, 제2 내지 제N 커맨드들에 대해서도 전술한 제1 커맨드에서와 동일하게 각각의 커맨드에 맵핑된 채널의 상태 정보가 확인될 수 있다. 상기 확인 결과에 따라, 대응하는 상태 정보가 제1 값을 갖는 커맨드들과 상태 정보가 제2 값을 갖는 커맨드들이 판단될 수 있다.
프로세서(310)는 상기와 같은 상태 정보(STI)를 확인한 결과에 기초하여 버퍼 메모리(330)를 할당할 커맨드를 선택할 수 있다. 일 예로서, 제1 커맨드에 대응하는 상태 정보가 제1 값을 가지는 경우, 상기 제1 커맨드에 대해서는 버퍼 메모리(330)의 할당이 미루어질 수 있다. 반면에, 제2 커맨드에 대응하는 상태 정보(STI)가 제2 값을 가지는 경우, 제2 커맨드는 제1 커맨드에 비해 우선적으로 버퍼 메모리(330)가 할당될 수 있다. 일 실시예에 따라, 제1 내지 제N 커맨드들 중 제2 값의 상태 정보를 갖는 하나 이상의 커맨드들에 먼저 버퍼 메모리(330)가 할당되고, 그 이후 제1 값의 상태 정보를 갖는 커맨드들에 버퍼 메모리(330)가 할당될 수 있다.
즉, 프로세서(310)는 커맨드들의 페치된 순서와 무관하게 그 처리 동작이 상대적으로 빠른 시점에 수행되거나 그 처리 동작이 빠른 시점에 완료되는 커맨드에 버퍼 메모리(330)를 우선적으로 할당한다. 이에 따라, 버퍼 메모리(330)의 할당이 유지되는 라이프 타임(Life Time)을 감소함에 의해 버퍼 메모리(330)의 이용 효율을 향상시킬 수 있다. 또한, 버퍼 메모리(330)의 사용 효율이 향상되는 경우, 버퍼 메모리(330)의 사이즈가 감소될 수 있다.
제1 휘발성 메모리(VM1)는 프로세서(310)에 포함되거나 스토리지 장치의 시스템 버스(390)를 거치지 않고 프로세서(310)에 연결되는 타이틀리 커플드 메모리(TCM, Tightly Coupled Memory)일 수 있다. 한편, 제2 휘발성 메모리(VM2)는 시스템 버스(390)를 거치지 않고 버퍼 컨텍스트 백업 회로(320)에 연결될 수 있다.
전술한 바와 같이, 버퍼 컨텍스트 백업 회로(BCB)는 스토리지 장치(200)가 상기 파워다운 모드에 진입하는 경우 제1 휘발성 메모리(VM1)에 저장된 상기 버퍼 할당 정보를 독출하고 상기 버퍼 할당 정보를 압축하여 백업 정보를 제2 휘발성 메모리(VM2)에 저장하는 컨텍스트 백업 동작을 수행할 수 있다. 또한, 버퍼 컨텍스트 백업 회로(BCB)는 스토리지 장치(200)가 상기 파워다운 모드로부터 진출하는 경우 제2 휘발성 메모리(VM2)에 저장된 상기 백업 정보를 독출하고 상기 백업 정보를 압축해제하여 상기 버퍼 할당 정보를 제1 휘발성 메모리(VM1)에 저장하는 컨텍스트 복원 동작을 수행할 수 있다.
도 4a 및 4b는 본 발명의 실시예들에 따른 스토리지 장치의 휘발성 메모리에 저장되는 정보의 일 실시예를 나타내는 도면들이다. 도 4a에는 버퍼 할당 정보(buffer allocation information)(BAI)의 일 실시예가 도시되어 있고, 도 4b에는 상태 정보(status information)(STI)의 일 실시예가 도시되어 있다.
도 3 및 4a를 참조하면, 페치된 커맨드들의 커맨드 디스크립터(CMD Desc)가 제1 휘발성 메모리(VM1)에 저장됨과 함께, 전술한 예측 및 모니터링 동작에 기초하여 커맨드들에 대응하는 채널 정보와 상태 정보(STI)가 함께 저장될 수 있다. 일 예로서, 스토리지 컨트롤러(300)가 12개의 채널들을 통해 비휘발성 메모리(NVM)에 연결되고, N 개의 커맨드들(CMD1 ~ CMDN)이 호스트(HOST)로부터 페치된 경우를 가정할 때, 제1 휘발성 메모리(VM1)에는 N 개의 커맨드들(CMD1 ~ CMDN) 각각에 대한 커맨드 디스크립터(CMD Desc)와, 이에 대응하는 채널 정보 및 상태 정보(STI)가 저장된다. 예를 들어, 각 채널에 대응하는 상태 정보(STI)는 제1 값(invalid, I) 또는 제2 값(valid, V)을 가질 수 있다. 도 4a에는 제1 커맨드(CMD1)에 맵핑된 제3 채널(CH3)에 대응하는 상태 정보(STI)가 제1 값(invalid, I)을 가지며, 제2 커맨드(CMD2)에 맵핑된 제1 채널(CH1)에 대응하는 상태 정보(STI)가 제2 값(valid, V)을 갖는 예가 도시된다.
이와 함께, 기입 데이터 또는 독출 데이터가 임시적으로 저장될 버퍼 메모리(330)의 저장 영역에 관련된 정보를 갖는 DMA 디스크립터(DMA Desc)가 제1 휘발성 메모리(VM1)에 저장될 수 있다. 일 예로서, 버퍼 메모리(330)는 n 개(n은 2 이상의 정수)의 저장 영역들을 포함하고, DMA 디스크립터(DMA Desc)는 각 저장 영역의 어드레스 정보나 각 저장 영역이 커맨드에 유효하게 할당이 가능한 지를 나타내는 정보를 포함할 수 있다.
도 4b를 참조하면, 제1 휘발성 메모리(VM1)에 채널 별 상태 정보(STI)가 테이블 형태로 저장된 예가 도시된다. 예컨대, 12 개의 채널들(CH1 ~ CH12) 각각에 대한 워크 로드를 판단하여 생성된 상태 정보가 저장될 수 있으며, 각 채널에 대응하여 제1 값(invalid, I) 또는 제2 값(valid, V)이 저장될 수 있다. 상기 도 4b에 도시된 상태 정보(STI)는 전술한 실시예에서의 예측 및 모니터 블록(350)에 의해 독출(또는, 모니터링)될 수 있다.
상태 정보(STI)는 다양한 방식에 따라 생성될 수 있다. 일 구현 예로서, 메모리 인터페이스(380)에는 채널들(CH1 ~ CH12) 각각에 맵핑된 커맨드를 큐잉하는 커맨드 큐(미도시)가 구비될 수 있으며, 또한 커맨드 큐(미도시)에 저장된 커맨드들의 실행을 스케쥴링하기 위한 스케쥴러(미도시)가 구비될 수 있다. 스케쥴러는 채널들(CH1 ~ CH12) 각각에 대응하여 커맨드 큐에 저장된 커맨드들에 기초하여 채널 별 워크 로드를 판단하고, 그 판단 결과에 따라 채널 별 상태 정보(STI)를 생성하고 이를 제1 휘발성 메모리(VM1)에 저장할 수 있다. 일 예로서, 스케쥴러는 채널 별로 미 실행된 커맨드들의 개수, 커맨드들의 종류 및 백그라운드 동작의 수행 여부 중 적어도 하나에 기초하여 워크 로드를 판단할 수 있다.
한편, 상기와 같은 워크 로드의 판단이 스케쥴러에 의해 하드웨어적으로 수행되는 것으로 설명되었으나, 본 발명의 실시예는 이에 국한될 필요가 없다. 예컨대, 채널 별 워크 로드의 판단 및 상태 정보(STI)의 생성 동작은 소프트웨어적으로 수행되거나, 또는 하드웨어 및 소프트웨어의 조합으로 수행되어도 무방할 것이다.
이와 같이, 스토리지 컨트롤러(300)는, 복수의 채널들을 통하여 비휘발성 메모리 장치에 연결되고, 상기 복수의 채널들 각각의 워크로드에 기초하여 채널 별로 상태 정보(STI)를 생성하여 상태 정보(STI)를 제1 휘발성 메모리(VM1)에 저장할 수 있다.
도 5 내지 7은 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법의 실시예들을 나타내는 순서도들이다.
도 5를 참조하면, 스토리지 장치는 호스트로부터 하나 이상의 커맨드를 페치할 수 있다(S11). 페치된 커맨드는 프로세서에 의해 분석될 수 있도록 커맨드 디스크립터(descriptor) 형태로 메모리(예컨대, 제1 휘발성 메모리(VM1))에 저장될 수 있다.
또한, 페치된 커맨드에 대한 채널이 예측될 수 있으며, 예측 결과에 따라 커맨드에 채널이 맵핑될 수 있다. 또한, 예측된 채널에 대한 상태를 모니터링하는 동작이 수행될 수 있다(S12). 일 예로서, 채널 상태 모니터링은 전술한 실시예들에 따른 다수의 채널들에 대한 상태 정보를 저장하는 메모리를 액세스함에 의해 수행될 수 있다. 일 실시예에 따라, 각 채널에 맵핑된 커맨드에 버퍼를 할당하는 것이 유리한 지 여부를 나타내는 정보가 상태 정보로서 저장될 수 있다.
전술한 예측 및 모니터링 결과에 따라, 페치된 하나 이상의 커맨드에 대응하여 채널 정보 및 상태 정보를 포함하는 커맨드 디스크립터(descriptor)가 저장될 수 있으며(S13), 상기 커맨드 디스크립터 및 각종 정보들은 프로세서에 의해 분석될 수 있다. 또한, 프로세서의 제어 하에서 상기 상태 정보에 따라 버퍼를 할당할 커맨드가 선택될 수 있다(S14). 예컨대, 페치된 순서에 따라 버퍼가 커맨드에 할당되는 것이 아니라, 상기 저장된 상태 정보에 따라 버퍼가 커맨드에 할당될 수 있다. 버퍼가 할당된 커맨드들에 대한 커맨드 처리가 수행되고, 데이터의 기입 또는 독출 동작이 완료되면 해당 커맨드에 대한 버퍼의 할당이 해제될 수 있다(S15).
도 6은 상태 정보를 생성하고 저장하는 일 실시예를 나타낸다.
도 6을 참조하면, 스토리지 장치에는 다수의 채널들에 맵핑된 커맨드들을 저장하는 커맨드 큐가 구비되고, 커맨드 큐에 저장된 커맨드들에 대한 커맨드 처리 동작을 스케쥴링하는 스케쥴러가 구비될 수 있다. 상기 커맨드 큐는 다수의 채널들 각각에 대응하여 구비될 수 있으며, 이에 따라 다수의 채널들에 대한 커맨드 큐잉 동작이 수행될 수 있다(S21).
스케쥴러는 다수의 채널들에 대한 워크 로드를 판단할 수 있으며, 일 예로서 각각의 채널에 대해 미처리된 커맨드의 개수(또는, 커맨드 큐에 존재하는 커맨드의 개수)를 판단할 수 있다(S22). 일 실시예에 따라, 스케쥴러는 다수의 채널들 각각에 대응하는 커맨드 큐에 저장되고 커맨드들을 확인함으로써 채널 별 워크 로드를 판단할 수 있으며, 또한 커맨드들의 개수가 소정의 임계값을 초과하는 지 여부가 비교될 수 있다(S23).
상기 비교 결과에 따라, 다수의 채널들 각각에 대응하는 상태 정보가 생성되고, 생성된 상태 정보가 제1 휘발성 메모리(VM1)에 저장될 수 있다. 예컨대, 커맨드들의 개수가 임계값을 초과하는 채널에 대해서는, 상기 채널에 대응하여 상태 정보가 제1 값으로 설정될 수 있다(S24). 반면에, 커맨드들의 개수가 임계값을 초과하지 않는 채널에 대해서는, 상기 채널에 대응하여 상태 정보가 제2 값으로 설정될 수 있다(S25).
상기와 같은 워크 로드에 기초한 상태 정보의 생성은 다수의 채널들에 대해 수행되고, 상기 비교 결과에 따라 제1 또는 제2 값을 갖는 상태 정보가 메모리에 저장될 수 있다(S26).
도 7은 상태 정보를 생성하고 저장하는 다른 실시예를 나타낸다.
도 7을 참조하면, 다수의 채널들에 연결된 비휘발성 메모리들 각각의 동작 상태가 판단될 수 있다(S31). 예컨대, 스토리지 장치 내의 스케쥴러는 다수의 채널들에 연결된 비휘발성 메모리 장치에 대한 각종 동작을 스케쥴링할 수 있으며, 일 예로서 스케쥴러는 비휘발성 메모리 장치에 대한 백그라운드 동작을 스케쥴링할 수 있다. 상기 백그라운드 동작은 다양한 종류의 동작들에 해당할 수 있으며, 일 예로 배드 블록 관리 동작, 가비지 컬렉션 동작, 데이터 리클레임 동작 및 데이터 리플레이스먼트 동작들을 포함할 수 있다.
제1 채널을 예로 들면, 상기 제1 채널에는 하나 이상의 비휘발성 메모리 장치가 연결되고, 제1 채널의 적어도 하나의 비휘발성 메모리 장치가 백그라운드 동작을 수행하는 중인지가 판단될 수 있다(S32). 상기 판단 동작은, 현재 백그라운드 동작이 수행중인 지, 또는 백그라운드 동작의 수행이 예정되어 있는지를 판단할 수 있다. 또한, 상기 판단 동작은 채널 별로 구비되는 커맨드 큐에 저장된 커맨드들(예컨대, 백그라운드 동작 커맨드)을 확인함에 의해 수행될 수 있다.
상기 판단 결과, 제1 채널에 연결된 적어도 하나의 비휘발성 메모리 장치가 백그라운드 동작을 수행하는 경우, 상기 제1 채널에 대응하는 상태 정보는 제1 값으로 설정될 수 있다(S33). 반면에, 상기 비휘발성 메모리 장치가 백그라운드 동작을 수행하지 않는 경우에는, 상기 제1 채널에 대응하는 상태 정보는 제2 값으로 설정될 수 있다(S34). 상기와 같은 백그라운드 동작의 수행 여부에 기초한 상태 정보의 생성은 다수의 채널들에 대해 수행되고, 상기 판단 결과에 따라 설정된 값을 갖는 상태 정보가 메모리에 저장될 수 있다(S35).
전술한 도 6 및 도 7에 도시된 실시예들은 상태 정보의 생성과 관련된 일 실시예를 나타내는 것으로서, 본 발명의 실시예는 다양하게 변형이 가능하다. 일 예로서, 워크 로드는 채널 별로 큐잉된 커맨드들의 종류에 기초하여 판단될 수도 있다. 일 예로서, 비휘발성 메모리 장치에 대한 기입 동작, 독출 동작 및 소거 동작의 속도가 상이할 수 있으며, 채널 별로 큐잉된 커맨드들의 종류에 기초하여 상기 상태 정보가 설정될 수도 있을 것이다.
백그라운드 동작과 관련하여, 백그라운드 동작의 수행 여부에 기초하여 상태 정보가 설정될 수도 있으며, 또는 백그라운드 동작의 종류(예컨대, 가비지 컬렉션이나 데이터 리클레임 등)에 기초하여 상태 정보가 설정될 수도 있을 것이다.
도 8은 본 발명의 실시예들에 따른 스토리지 장치의 파워 도메인들을 나타내는 도면이다.
도 8을 참조하면, 스토리지 장치의 파워 도메인들은 파워 온 도메인 및 파워 오프 도메인을 포함할 수 있다. 파워 오프 도메인에는 프로세서(CPU), 제1 휘발성 메모리(VM1), 버퍼 메모리(BUFF), 버퍼 컨텍스트 백업 회로(BCB) 등이 포함될 수 있다. 파워 온 도메인에는 제2 휘발성 메모리(VM2) 등이 포함될 수 있다. 비휘발성 메모리 장치(NVM)는 도 8에 도시된 바와 같이 파워 온 도메인에 포함될 수도 있고, 실시예들에 따라서 파워 오프 도메인에 포함될 수도 있다.
스토리지 장치에 포함되는 전원 관리 유닛(240)은 파워 오프 도메인에 제1 전원(PW1)을 공급하고 파워 온 도메인에 제2 전원(PW2)을 공급할 수 있다. 전원 관리 유닛(240)은 파워 모드별로 제1 전원(PW1) 및 제2 전원(PW2)을 각각 제어할 수 있다. 전원 관리 유닛(240)은 파워다운 모드에서 파워 오프 도메인에 공급되는 제1 전원(PW1)을 차단하고, 파워 온 도메인에 공급되는 제2 전원(PW2)을 계속 유지할 수 있다.
도 9 및 10은 본 발명의 실시예들에 따른 스토리지 장치의 파워다운 진입 과정을 나타내는 도면들이고, 도 11 및 12는 본 발명의 실시예들에 따른 스토리지 장치의 파워다운 진출 과정을 나타내는 도면들이다.
도 9 및 11을 참조하면, 버퍼 컨텍스트 백업 회로(320)는 모드 검출기(MDET), 컴프레서(COMP) 및 디컴프레서(DECOMP)를 포함할 수 있다. 실시예들에 따라서, 버퍼 컨텍스트 백업 회로(320)는 에러 정정 코드(ECC, Error Correction Code) 인코더(ENC) 및 ECC 디코더(DEC)를 더 포함할 수 있다.
모드 디텍터(MDET)는 파워다운 모드의 진입 및 진출 타이밍을 검출하고 검출 결과에 기초하여 버퍼 컨텍스트 백업 회로(320)의 컨텍스트 백업 동작(IBO) 및 컨텍스트 복원 동작(IRO)을 제어할 수 있다. 일 실시예에서, 도 15를 참조하여 후술하는 바와 같이, 모드 디텍터(MDET)는 전원 관리 유닛(240)으로부터 내부 모드 신호(MD)를 수신할 수 있다. 모드 디텍터(MDET)는 내부 모드 신호(MD)에 기초하여 컨텍스트 백업 동작(IBO) 및 컨텍스트 복원 동작(IRO)의 시작 타이밍을 결정할 수 있다.
도 9에는 스토리지 장치가 파워다운 모드로 진입하는 경우의 데이터 흐름이 화살표로 도시되어 있고, 도 11에는 스토리지 장치가 파워다운 모드로부터 진출하는 경우의 데이터 흐름이 화살표로 도시되어 있다.
도 9를 참조하면, 스토리지 장치가 파워다운 모드에 진입하는 경우, 버퍼 컨텍스트 백업 회로(320)는 제1 휘발성 메모리(VM1)에 저장된 버퍼 할당 정보(BAI)를 독출하여 백업 정보(BUI)를 제2 휘발성 메모리(VM2)에 저장하는 컨텍스트 백업 동작(IBO)를 수행할 수 있다. 실시예들에 따라서, 버퍼 컨텍스트 백업 회로(320)는 제1 휘발성 메모리(VM1)에 저장된 버퍼 할당 정보(BAI)뿐만 아니라 상태 정보(STI)를 함께 독출하여 버퍼 할당 정보(BAI) 및 상태 정보(STI)를 포함하는 백업 정보(BUI)를 제2 휘발성 메모리(VM2)에 저장할 수 있다.
또한, 스토리지 장치가 파워다운 모드에 진입하는 경우, DMA 매니저(360)는 버퍼 메모리(330)에 저장된 데이터를 독출하여 백업 데이터(BUDT)로서 비휘발성 메모리 장치(220)에 임시로 저장하는 데이터 백업 동작(DBO)을 수행할 수 있다. 이때, 스토리지 컨트롤러는, 비휘발성 메모리 장치(220)의 저장 영역 중에서 메모리 셀마다 1비트를 저장하는 싱글 레벨 셀(SLC, Single Level Cell) 영역에 백업 데이터(BUDT)를 임시로 저장할 수 있다. 반면에 비휘발성 메모리 장치(220)의 저장 영역 중 메모리 셀마다 2비트 이상을 저장하는 멀티 레벨 셀(MLC, Multi-Level Cell) 영역에는 통상의 기입 동작에 의한 데이터가 저장될 수 있다. 일반적으로, 멀티 레벨 셀은 싱글 레벨 셀의 프로그램 시간 및 비트 에러율(BER, Bit Error Rate)이 더 크다. 백업 데이터(BUDT)를 싱글 레벨 셀(SLC) 영역에 저장함으로써 데이터 백업 동작(DBO)의 소요 시간을 감소하고 정정이 불가능한 에러의 발생 확률을 감소할 수 있다.
도 11을 참조하면, 스토리지 장치가 상기 파워다운 모드로부터 진출하는 경우, 버퍼 컨텍스트 백업 회로(320)는 제2 휘발성 메모리(VM2)에 저장된 백업 정보(BUI)를 독출하여 버퍼 할당 정보(BAI)를 상기 제1 휘발성 메모리에 저장하는 컨텍스트 복원 동작(IRO)을 수행할 수 있다. 실시예들에 따라서, 백업 정보(BUI)는 버퍼 할당 정보(BAI)뿐만 아니라 상태 정보(STI)를 포함할 수 있고, 이 경우 버퍼 컨텍스트 백업 회로(320)는 버퍼 할당 정보(BAI) 및 상태 정보(STI)를 복원하여 제1 휘발성 메모리(VM1)에 저장할 수 있다.
또한, 스토리지 장치가 상기 파워다운 모드로부터 진출하는 경우, DMA 매니저(360)는 비휘발성 메모리 장치(220)에 저장된 백업 데이터(BUDT)를 독출하여 버퍼 메모리(330)에 저장하는 데이터 복원 동작(DRO)을 수행할 수 있다.
일 실시예에서, 스토리지 장치가 파워다운 모드에 진입하는 경우, 컴프레서(COMP)는 버퍼 할당 정보(BAI)를 압축하여 백업 정보(BUI)를 생성할 수 있다. 이 경우, 스토리지 장치가 파워다운 모드로부터 진출하는 경우, 디컴프레서(DECOMP)는 백업 정보(BUI)를 압축해제하여 버퍼 할당 정보(BAI)를 복원할 수 있다.
다른 실시예에서, 스토리지 장치가 상기 파워다운 모드에 진입하는 경우, ECC 인코더(ENC)는 버퍼 할당 정보(BAI)를 ECC 인코딩하여 인코딩된 정보를 생성하고 컴프레서(COMP)는 상기 인코딩된 정보를 압축하여 백업 정보(BUI)를 생성할 수 있다. 이 경우, 스토리지 장치가 상기 파워다운 모드로부터 진출하는 경우, 디컴프레서(DECOMP)는 백업 정보(BUI)를 압축해제하여 압축해제된 정보를 생성하고 ECC 디코더(DEC)는 상기 압축해제된 정보를 ECC 디코딩하여 버퍼 할당 정보(BAI)를 복원할 수 있다.
일 실시예에서, 컴프레서(COMP) 및 디컴프레서(DECOMP)는 RLE(Run-Length Encoding) 알고리즘에 기초하여 압축 및 압축해제를 수행할 수 있다. RLE는 압축 알고리즘의 하나로서 연속적으로 반복되는 문자들(또는 데이터 단위)을 하나의 문자와 그 길이로 대체하는 방법을 사용한다. 버퍼 할당 정보(BAI)는 버퍼의 할당 비트맵(bitmap)을 주요 데이터로 포함하여 비교적 연속된 패턴으로 구성된다. 본 발명의 실시예들에 따른 버퍼 컨텍스트 백업 회로(320)는 특정한 압축 방식에 한정되지 않으며 그 밖의 다양한 압축 방식이 적용될 수 있다. 결과적으로, 제2 휘발성 메모리(VM2)의 저장 용량은 제1 휘발성 메모리(VM1)의 저장 용량보다 작을 수 있다. 이와 같이, 압축 기술을 통해 버퍼 할당 정보(BAI)를 저장할 제2 휘발성 메모리(VM2)의 사이즈, 즉 저장 용량을 최소화하고, 파워다운 모드 동안의 파워 온 도메인의 소모 전력을 최소화할 수 있다.
도 10에는 컨텍스트 백업 동작(IBO) 및 데이터 백업 동작(DBO)의 타이밍이 도시되어 있다.
도 10을 참조하면, 시구간(T11~T14) 동안에 데이터 백업 동작(DBO)이 수행될 수 있고, 시구간(T12~T13) 동안에 컨텍스트 백업 동작(IBO)이 수행될 수 있다. 버퍼 컨텍스트 백업 회로(320)에 의한 컨텍스트 백업 동작(IBO) 및 DMA 매니저(360)에 의한 데이터 백업 동작(DBO)은 각각 독립적으로 수행될 수 있다. 일반적으로 비휘발성 메모리 장치에 대한 기입 동작은 휘발성 메모리에 대한 기입 동작보다 현저히 긴 시간이 요구된다. 따라서, 도 10에 도시된 바와 같이, 버퍼 컨텍스트 백업 회로(320)는, 스토리지 컨트롤러가 데이터 백업 동작(DBO)을 수행하는 동안에 컨텍스트 백업 동작(IBO)을 수행할 수 있다. 다시 말해, 파워모드 진입을 위한 시간을 증가시키지 않으면서 본 발명의 실시예들에 따른 컨텍스트 백업 동작(IBO)을 수행할 수 있다.
도 12에는 컨텍스트 복구 동작(IRO), 데이터 복구 동작(DRO) 및 컨텍스트 리빌딩 동작(IRBLO)의 타이밍이 도시되어 있다.
도 12를 참조하면, 시구간(T21~T22) 동안에 컨텍스트 복원 동작(IRO)이 수행될 수 있고, 시구간(T22~T24) 동안에 데이터 복원 동작(DRO)이 수행될 수 있다. 이와 같이, 스토리지 컨트롤러는 컨텍스트 복원 동작(IRO)이 완료된 후에 제1 휘발성 메모리(VM1)로 복원된 버퍼 컨텍스트 정보(BCI)에 기초하여 데이터 복원 동작(DRO)을 수행할 수 있다.
한편, 종래의 기술에 따라서, 파워다운 모드로부터 진출하는 경우, 시구간(T21~T23) 동안에 스토리지 컨트롤러는 채널 정보(STI) 및 버퍼 할당 정보(BAI)를 새로 생성하기 위한 컨텍스트 리빌딩 동작(IRBLO)을 수행하고, 시구간(T23~T25) 동안에 리빌딩된 버퍼 할당 정보(BAI)에 기초하여 데이터 복원 동작(DRO)을 수행하여 왔다. 예를 들어, 컨텍스트 리빌딩 동작(IRBLO)은 도 4a 내지 7을 참조하여 전술한 바와 같이 수행될 수 있고, 상당한 시간이 소요될 수 있다. 본 발명의 실시예들에 따라서, 긴 시간이 요구되는 컨텍스트 리빌딩 동작(IRBLO)을 생략하고 컨텍스트 복원 동작(IRO)로 대체함으로써 파워다운 모드의 진출에 소요되는 시간을 감소할 수 있다.
도 13은 본 발명의 실시예들에 따른 스토리지 장치를 포함하는 시스템의 인터페이스 회로들의 일 실시예를 나타내는 도면이다. 도 13에는 도 1의 호스트 장치(100)의 인터페이스 회로(110)와 스토리지 장치(200)의 인터페이스 회로(210) 사이에 교환되는 신호들을 도시한다.
인터페이스 회로(110)는 MIPI (Mobile Industry Processor Interface) 연합(Alliance)에 의해 제안된 인터페이스 규약(Protocol)인 M-PHY 및 Unipro를 포함할 수 있다. 인터페이스 회로(110)는 정해진 규약(즉, UFS 규약)에 따라 통신할 수 있다. 이를 위해, 인터페이스 회로(110)의 물리 계층(M-PHY)은 출력 단자들(DOUT_t, DOUT_c), 입력 단자들(DIN_t, DIN_c), 및 클럭 단자(REF_CLK)를 포함할 수 있다.
인터페이스 회로(110)의 물리 계층(M-PHY)은 출력 단자들(DOUT_t, DOUT_c)을 통하여 신호들을 인터페이스 회로(210)로 전송할 수 있다. 출력 단자들(DOUT_t, DOUT_c)은 인터페이스 회로(110)의 송신 채널(M-TX)를 구성할 수 있다. 예를 들어, 출력 단자들(DOUT_t, DOUT_c)을 통하여 전송되는 신호들은 한 쌍의 차동 신호들을 구성할 수 있다. 즉, 출력 단자(DOUT_c)를 통하여 전송되는 신호는 출력 단자(DOUT_t)를 통하여 전송되는 신호와 상보적일 수 있다.
인터페이스 회로(110)의 물리 계층(M-PHY)은 입력 단자들(DIN_t, DIN_c)을 통하여 신호들을 인터페이스 회로(210)로부터 수신할 수 있다. 입력 단자들(DIN_t, DIN_c)은 인터페이스 회로(110)의 수신 채널(M-RX)을 구성할 수 있다. 예를 들어, 입력 단자들(DIN_t, DIN_c)을 통하여 수신되는 신호들은 한 쌍의 차동 신호를 구성할 수 있다. 즉, 입력 단자(DIN_c)를 통하여 수신되는 신호는 입력 단자(DIN_t)를 통하여 수신되는 신호와 상보적일 수 있다.
출력 단자들(DOUT_t, DOUT_c)과 입력 단자들(DIN_t, DIN_c) 은 미리 정해진 규약에 따라 다양한 상태들 중 어느 하나로 제어될 수 있다. 예를 들어, 출력 단자들(DOUT_t, DOUT_c)과 입력 단자들(DIN_t, DIN_c)의 각각은 양의 상태(DIF-P), 음의 상태(DIF-N), 접지 상태(DIF-Z), 또는 플로팅 상태(DIF-Q) 중 하나로 제어될 수 있다.
제 1 출력 단자(DOUT_t)의 출력 신호의 레벨(예컨대, 전압 레벨)이 제 2 출력 단자(DOUT_c)의 출력 신호의 레벨보다 높을 때, 출력 단자들(DOUT_t, DOUT_c)은 양의 상태(DIF-P)일 수 있다. 제 1 출력 단자(DOUT_t)의 출력 신호의 레벨이 제 2 출력 단자(DOUT_c)의 출력 신호의 레벨보다 낮을 때, 출력 단자들(DOUT_t, DOUT_c)은 음의 상태(DIF-N)일 수 있다. 제 1 출력 단자(DOUT_t) 및 제 2 출력 단자(DOUT_c)가 플로팅 될 때, 출력 단자들(DOUT_t, DOUT_c)은 플로팅 상태(DIF-Q)일 수 있다. 제 1 출력 단자(DOUT_t) 및 제 2 출력 단자(DOUT_c)의 레벨들이 동일할 때, 출력 단자들(DOUT_t, DOUT_c)은 접지 상태(DIF-Z)일 수 있다.
제 1 입력 단자(DIN_t)의 입력 신호의 레벨이 제 2 입력 단자(DIN_c)의 입력 신호의 레벨보다 높을 때, 입력 단자들(DIN_t, DIN_c)은 양의 상태(DIF-P)일 수 있다. 제 1 입력 단자(DIN_t)의 입력 신호의 레벨이 제 2 입력 단자(DIN_c)의 입력 신호의 레벨보다 낮을 때, 입력 단자들(DIN_t, DIN_c)은 음의 상태(DIF-N)일 수 있다. 제 1 입력 단자(DIN_t) 및 제 2 입력 단자(DIN_c)가 접지 상태의 단자들에 연결될 때, 출력 단자들(DOUT_t, DOUT_c)은 접지 상태(DIF-Z)일 수 있다. 제 1 입력 단자(DIN_t) 및 제 2 입력 단자(DIN_c)가 플로팅 될 때, 입력 단자들(DIN_t, DIN_c)은 플로팅 상태(DIF-Q)일 수 있다.
인터페이스 회로(210)는 UFS 규약에 따라 통신할 수 있다. 이를 위해, 인터페이스 회로(210)의 물리 계층(M-PHY)은 출력 단자들(DOUT_t, DOUT_c), 입력 단자들(DIN_t, DIN_c), 및 클럭 단자(REF_CLK)를 포함할 수 있다. 인터페이스 회로(210)의 출력 단자들(DOUT_t, DOUT_c)은 인터페이스 회로(110)의 입력 단자들(DIN_t, DIN_c)에 대응할 수 있으며, 인터페이스 회로(210)의 입력 단자들(DIN_t, DIN_c)은 인터페이스 회로(110)의 출력 단자들(DOUT_t, DOUT_c), 입력 단자들(DIN_t, DIN_c)에 대응할 수 있다.
인터페이스 회로(210)의 물리 계층(M-PHY)은 입력 단자들(DIN_t, DIN_c)을 통하여 신호들을 수신할 수 있으며, 출력 단자들(DOUT_t, DOUT_c)을 통하여 신호를 전송할 수 있다. 인터페이스 회로(210)출력 단자들(DOUT_t, DOUT_c) 및 입력 단자들(DIN_t, DIN_c)은 앞서 인터페이스 회로(110) 설명된 것과 유사한 방식에 따라 양의 상태(DIF-P), 음의 상태(DIF-N), 접지 상태(DIF-Z), 또는 플로팅 상태(DIF-Q)로 제어될 수 있다.
한편, MIPI M-PHY 스펙에 의하면, 인터페이스 회로(210)의 물리 계층(M-PHY)은 입력 단자들(DIN_t, DIN_c)의 레벨을 감지하도록 구성될 수 있다. 예시적으로, 단자들의 레벨을 감지하기 위한 방안으로써, 물리 계층(M-PHY)은 입력 단자들(DIN_t, DIN_c)의 레벨을 감지하기 위한 스켈치 회로(214)를 포함할 수 있다. 실시예들에 따라서, 물리 계층(M-PHY)은 레퍼런스 클럭 검출기(216)를 더 포함할 수 있다. 스켈치 회로(214) 및/또는 레퍼런스 클럭 검출기(216)는 스토리지 장치의 유휴 모드와 액티브 모드 사이의 변경을 감지할 수 있다.
스토리지 장치(예를 들어, 도 1의 200)가 어떠한 동작도 실행하지 않는 경우, 스토리지 장치(200)는 제 1 유휴 모드 또는 제 2 유휴 모드에 있을 수 있다. 스토리지 장치(200)가 제 1 유휴 모드 및/또는 제 2 유휴 모드에 있는 경우, 인터페이스 회로(110)는 인터페이스 회로(210)로 레퍼런스 클럭(REF_CLK)을 전송하지 않을 수 있다. 스토리지 장치(200)가 제 1 유휴 모드 및/또는 제 2 유휴 모드로부터 액티브 모드로 변경되는 경우, 인터페이스 회로(210)의 입력 단자들(DIN_t, DIN_c)은 플로팅 상태(DIF-Q)로부터 음의 상태(DIF-N)로 변경될 수 있다. 그리고, 스토리지 장치(200)가 제 1 유휴 모드 및/또는 제 2 유휴 모드로부터 액티브 모드로 변경되는 경우, 인터페이스 회로(110)는 제 2 인터페이스 회로(210)로 레퍼런스 클럭(REF_CLK)의 전송을 재개할 수 있다.
실시 예에 있어서, 스토리지 장치(200)가 제 1 유휴 모드에 있는 경우, 스켈치 회로(214)은 활성화 상태(즉, 전원이 공급되는 상태)일 수 있다. 따라서, 스토리지 장치(200)가 제 1 유휴 모드로부터 액티브 모드로 변경되는 경우, 스켈치 회로(214)는 인터페이스 회로(210)의 입력 단자들(DIN_t, DIN_c)은 플로팅 상태(DIF-Q)로부터 음의 상태(DIF-N)로 변경을 감지할 수 있다. 스켈치 회로(214)는 감지 결과에 기초하여, 스토리지 장치(200)를 액티브 모드 진입시키기 위한 트리거 신호를 생성할 수 있다.
실시 예에 있어서, 스토리지 장치(200)가 제 2 유휴 모드에 있는 경우, 스켈치 회로(214)는 비활성화 상태(즉, 전원이 공급되지 않는 상태)일 수 있다. 대신에, 레퍼런스 클럭 검출기(216)는 레퍼런스 클럭(REF_CLK)의 토글링에 기초하여 스토리지 장치(200)를 액티브 모드로 진입시키기 위한 트리거 신호를 생성할 수 있다.
일반적으로, 입력 단자들(DIN_t, DIN_c)의 플로팅 상태(DIF-Q)로부터 음의 상태(DIF-N)로의 전환을 검출하는 것은 클럭의 토글링을 감지하는 것보다 더 많은 소비 전력을 요할 수 있다. 그러므로, 레퍼런스 클럭 검출기(216)의 소비 전력은 스켈치 회로(214)의 소비 전력보다 적을 수 있다. 다시 말해, 제 2 유휴 모드에서 스토리지 장치(200)의 소비 전력은, 제 1 유휴 모드에서 스토리지 장치(200)의 소비 전력보다 적을 수 있다.
도 14는 본 발명의 실시예들에 따른 스토리지 장치를 포함하는 시스템의 인터페이스 규약에 따른 계층 구조를 나타내는 도면이다.
호스트 장치(100)는 애플리케이션(AP-h), 파일 시스템(FS-h), 장치 관리자(DM-h), UFS 애플리케이션 계층(UAP-h), UFS 전송 프로토콜 계층(UTP-h), 및 UFS 인터커넥트 계층(UFS InterConnect Layer-h; UIC-h)을 포함할 수 있다. 호스트 장치(100)의 계층들 각각은 고유의 기능(들)을 수행하기 위해, 물리적인 하드웨어 회로 및/또는 프로세서에 의해 실행되는 프로그램 코드를 포함할 수 있다.
애플리케이션(AP-h)은 호스트 장치(100)에서 구동되는 다양한 응용 프로그램들, 프로세스들 등을 포함할 수 있다. 애플리케이션(AP-h)은 상위 계층으로써 스토리지 시스템(100)의 사용자로부터의 요청을 다룰 수 있다. 애플리케이션(AP-h)은 읽기, 쓰기와 같은 보통의 커맨드들을 다룰 수 있다. 애플리케이션(AP-h)은 쿼리 요청(Query Request)과 같은 장치 레벨의 제어를 제공할 수 있다.
파일 시스템(FS-h)은 애플리케이션(AP-h)에 의해 발생하는 다양한 데이터(파일)를 조직화하고 관리할 수 있다. 파일 시스템(FS-h)은 스토리지 장치(200)에 대한 액세스 요청(예를 들어, 쓰기 요청 등)에 따른 논리 어드레스를 생성할 수 있다.
UFS 애플리케이션 계층(UAP-h)은 호스트 장치(100) 및 스토리지 장치(200) 사이의 다양한 커맨드를 지원하도록 구성된다. 예를 들어, UFS 애플리케이션 계층(UAP-h)은 입출력 스트림 관리자(IOM-h) 및 UFS 커맨드 셋(USC-h)을 포함할 수 있다. 입출력 스트림 관리자(IOM-h)는 애플리케이션(AP-h) 또는 파일 시스템(FS-h)으로부터의 요청을 관리하도록 구성된다.
실시 예에 있어서, 입출력 스트림 관리자(IOM-h)는 애플리케이션(AP-h) 또는 파일 시스템(FS-h)으로부터의 입출력의 특성 값을 구분하도록 구성될 수 있다. 입출력 스트림 관리자(IOM-h)는 애플리케이션(AP-h) 또는 파일 시스템(FS-h)으로부터의 요청의 우선 순위를 관리하거나 또는 애플리케이션(AP-h) 또는 파일 시스템(FS-h)으로부터의 요청에 따른 다양한 기능을 지원하도록 구성될 수 있다. 입출력
UFS 커맨드 셋(USC-h)은 호스트 장치(100) 및 스토리지 장치(200) 사이에서 지원되는 다양한 커맨드 세트를 지원할 수 있다. 예로서, UFS 커맨드 셋(USC-h)은 UFS 전용 커맨드 셋(UFS Native command set) 및 UFS SCSI 커맨드 셋(UFS SCSI command set)을 포함할 수 있다. UFS 커맨드 셋(USC-h)은 애플리케이션(AP-h) 또는 파일 시스템(FS-h)으로부터의 요청에 따라 스토리지 장치(200)로 전송될 커맨드를 구성할 수 있다.
비록 도면에 도시되지는 않았으나, UFS 애플리케이션 계층(UAP-h)은 커맨드 큐 제어를 위한 커맨드들을 처리하는 태스크 관리자(Task Manager)를 더 포함할 수 있다.
장치 관리자(DM-h)는 장치 레벨의 동작들 및 장치 레벨의 구성들을 관리할 수 있다. 예로서, 장치 관리자(DM-h)는 스토리지 장치(200)의 다양한 정보를 설정하거나 확인하기 위한 쿼리 요청을 관리할 수 있다.
UFS 전송 프로토콜 계층(UFS Transport Protocol; UTP-h)은 상위 계층을 위한 서비스들을 제공할 수 있다. UFS 전송 프로토콜 계층(UTP-h)은 UFS 애플리케이션 계층(UAP-h)으로부터 제공된 커맨드 또는 정보, 또는 장치 관리자(DM-h)로부터 제공된 쿼리 요청을 UPIU (UFS Protocol Information Unit) 형태의 패킷으로 생성할 수 있다.
실시 예에 있어서, UFS 전송 프로토콜 계층(UTP-h) 및 장치 관리자(DM-h)는 UDM-SAP (UDM-Service Access Point)를 통해 서로 통신할 수 있다. UFS 전송 프로토콜 계층(UTP-h) 및 UFS 애플리케이션 계층(UAP-h)은 UTP_CMD_SAP 또는 UTP_TM_SAP를 통해 서로 통신할 수 있다.
UFS 인터커넥트 계층(UIC-h)은 스토리지 장치(200)와의 연결을 관리할 수 있다. UFS 인터커넥트 계층(UIC-h)은 스토리지 장치(200)의 UFS 인터커넥트 계층(UIC-d)과 물리적으로 연결된 MIPI Unipro 및 MIPI M-PHY 와 같은 하드웨어 구성들을 포함할 수 있다. UFS 인터커넥트 계층(UIC-h) 및 UFS 전송 프로토콜 계층(UTP-h)은 UIC-SAP를 통해 통신할 수 있고, UFS 인터커넥트 계층(UIC-h) 및 장치 관리자(DM-h)는 UIO-SAP를 통해 통신할 수 있다.
비록 도면에는 도시되지 않았지만, 호스트 장치(100)는 장치 드라이버를 더 포함할 수 있다. 장치 드라이버는 호스트 장치(100)에 포함된 장치 및/또는 계층을 제어할 수 있다. 장치 드라이버는 파일 시스템(FS-h)에 의해 발생하는 스토리지 장치(200)에 대한 요청(예컨대, 쓰기 요청 등)을 스토리지 장치(200)에 의해 식별 가능한 명령으로 변환할 수 있다. 예로서, 파일 시스템(FS-h)과 장치 드라이버는 OS에 포함될 수 있으며, 애플리케이션 계층(AP-h)은 OS에 설치될 수 있다. 장치드라이버는 하드웨어 리소스를 관리하면서 스토리지 장치(200)와의 통신을 제어할 수 있다.
스토리지 장치(200)는 장치 관리자(DM-d), UFS 애플리케이션 계층(UAP-d), UFS 전송 프로토콜 계층(UTP-d), 및 UFS 인터커넥트 계층(UIC-d)을 포함할 수 있다. UFS 애플리케이션 계층(UAP-d), UFS 전송 프로토콜 계층(UTP-d), 및 UFS 인터커넥트 계층(UIC-d)의 구성은 호스트 장치(100)의 UFS 애플리케이션 계층(UAP-h), UFS 전송 프로토콜 계층(UTP-h), 및 UFS 인터커넥트 계층(UIC-h)과 유사하며, 대응되는 계층들 간 논리적 통신하는 구성으로 이해될 수 있으므로, 이에 대한 상세한 설명은 생략된다.
다만, UFS 인터커넥트 계층(UIC-d)의 물리 계층(M-PHY)은 UFS 인터커넥트 계층(UIC-h)의 물리 계층(M-PHY)과는 달리 호스트 장치(100)로부터 수신되는 레퍼런스 클럭(REF_CLK)을 모니터링할 수 있다. 모니터링 결과, 스토리지 장치(200)의 액티브 모드에서 레퍼런스 클럭(REF_CLK)의 입력이 중단되는 경우, 스토리지 장치(200)의 적어도 일부의 구성 요소들(특히, 도 13의 스켈치 회로(214))에 제공되는 전원이 차단될 수 있다. 그리고, 모니터링 결과, 스토리지 장치(200)의 파워다운 모드에서 레퍼런스 클럭(REF_CLK)의 입력이 탐지되는 경우, 스토리지 장치(200)의 구성 요소들에 대한 전원의 공급이 재개될 수 있다.
도 14에 도시된 호스트 장치(100) 및 스토리지 장치(200) 각각의 계층적인 구조 및 기능은 예시적인 것이며, 본 발명의 이해를 돕기 위한 것이다. 그러므로, 본 발명의 범위가 이에 한정되지는 않는다.
도 15는 본 발명의 실시예들에 따른 스토리지 장치의 일 실시예를 나타내는 도면이다. 도 15는 인터페이스 회로가 액티브 모드로부터 파워다운 모드(예컨대, HIBERN8 상태)로 진입하는 것 및 파워다운 모드로부터 액티브 모드로 진출하는 것을 개념적으로 도시하고 있다.
스토리지 장치(200)는 물리 계층(211), 전원 관리 유닛(240) 및 버퍼 컨텍스트 백업 회로(BCB)(320)를 포함할 수 있다. 물리 계층(211)은 M-PHY 수신 모듈(212), 스켈치 회로(214), 및 레퍼런스 클럭 검출기(216)를 포함할 수 있다. 예를 들어, 물리 계층(211)은 도 1 및 13의 인터페이스 회로(210)에 포함될 수 있다. M-PHY 수신 모듈(212)은 호스트 장치로부터 수신된 신호를 처리하기 위한 회로(예컨대, 아날로그 프론트 엔드(analog front end) 등)를 포함할 수 있다. M-PHY 수신 모듈(212)은 입력 단자들(DIN_t, DIN_c)을 통하여 라인(LINE)에 연결될 수 있다. 라인(LINE), 입력 단자들(DIN_t, DIN_c), 및 M-PHY 수신 모듈(212)은 레인(LANE)으로 일컬어질 수 있다.
일 실시예에서, 레퍼런스 클럭(REF_CLK)이 일정한 (또는 미리 정해진 기간) 동안 입력되지 않는 경우, 이는 호스트 장치의 인터페이스 회로가 이미 하이버네이트(HIBERN8) 상태로 진입하였음을 나타낼 수 있다. 이때, 레퍼런스 클럭 검출기(216)는 인터페이스 회로(210)를 하이버네이트(HIBERN8) 상태로 진입시키기 위한 트리거 신호(TRR)를 생성하고 전원 관리 유닛으로 전송할 수 있다.
한편, 인터페이스 회로(210)가 하이버네이트(HIBERN8) 상태에 있는 동안 스켈치 회로(214)는 동작하지 않을 수 있다. 대신, 레퍼런스 클럭 검출기(216)는 레퍼런스 클럭(REF_CLK)이 입력되는지 여부를 검출할 수 있다. 레퍼런스 클럭 검출기(216)는 레퍼런스 클럭(REF_CLK)의 엣지를 검출할 수 있으며, 검출 결과에 기초하여 스토리지 장치(200)를 액티브 모드로 진입시키기 위한 트리거 신호(TRR)를 생성하고 전원 관리 유닛으로 전송할 수 있다.
전원 관리 유닛(240)은 트리거 신호(TRR)에 기초하여 스토리지 장치(200)의 구성 요소들로 제공되는 전원을 제어할 수 있다. 도 9을 참조하여 설명한 바와 같이, 전원 관리 유닛(240)은 파워다운 모드, 즉 하이버네이트(HIBERN8) 상태에서 파워 오프 도메인에 공급되는 제1 전원(PW1)을 차단하고, 파워 온 도메인에 공급되는 제2 전원(PW2)을 계속 유지할 수 있다.
한편, 전원 관리 유닛(240)은 트리거 신호(TRR)에 기초하여 파워다운 모드의 진입 및 진출을 나타내는 내부 모드 신호(MD)를 생성할 수 있다. 도 9의 모드 디텍터(MDET)는 전원 관리 유닛(240)으로부터 내부 모드 신호(MD)를 수신할 수 있다. 모드 디텍터(MDET)는 내부 모드 신호(MD)에 기초하여 컨텍스트 백업 동작(IBO) 및 컨텍스트 복원 동작(IRO)의 시작 타이밍을 결정할 수 있다.
도 16은 본 발명의 실시예들에 따른 스토리지 장치의 동작을 나타내는 도면이다.
도 16을 참조하면, 호스트 장치(100)가 어떠한 동작도 실행하지 않는 경우, 호스트 장치(100)는 파워다운 진입 요청(REQ1)을 스토리지 장치(200) 에 전송할 수 있다. 일 실시예에서, 스토리지 장치(200)는 유에프에스(UFS, Universal Flash Storage) 표준에 따라 호스트 장치(100)와 통신할 수 있고, 상기 파워다운 모드는 상기 UFS 표준에 따른 하이버네이션 모드(또는 하이버네이트 상태)일 수 있다.
스토리지 장치(200)는 파워다운 진입 요청(REQ1)에 응답하여 데이터 백업 동작(DBO)을 수행할 수 있다. 한편, 데이터 백업 동작(DBO)과 병렬적으로, 스토리지 장치(200)는 버퍼 컨텍스트 백업 회로(320)를 이용하여 컨텍스트 백업 동작(IBO)를 수행할 수 있다. 도 10을 참조하여 전술한 바와 같이, 버퍼 컨텍스트 백업 회로(320)는, 스토리지 컨트롤러가 데이터 백업 동작(DBO)을 수행하는 동안에 컨텍스트 백업 동작(IBO)을 수행할 수 있다.
스토리지 장치(200)가 파워다운 모드에 진입할 준비가 되면, 스토리지 장치(200)는 스토리지 시스템(10)이 파워다운 모드에 진입해도 좋다는 컨펌 신호(RES1)를 호스트 장치(100)로 전송하고, 호스트 장치(100)와 스토리지 장치(200)는 시점(T31)에서 파워다운 모드로 진입한다.
이후, 시점(32)에서 호스트 장치(100)가 활성 모드로 진입하면, 호스트 장치(100)는 파워다운 진출 요청(REQ2)을 스토리지 장치(200)에 전송할 수 있다. 이 때, 도 13을 참조하여 전술한 바와 같이, 호스트 장치(100)는 레퍼런스 클럭(REF_CLK)을 스토리지 장치(200)로 전송할 수 있으며, 레퍼런스 클럭 검출기(216)는 레퍼런스 클럭(REF_CLK)을 검출할 수 있다. 레퍼런스 클럭 검출기(216)는 검출 결과에 기반하여, 스토리지 장치(200)를 활성 모드로 진입시키기 위한 트리거 신호(TRR)를 생성할 수 있다. 전원 관리 유닛(240)은 트리거 신호(TRR)에 기초하여 내부 모드 신호(MD)를 생성하고, 버퍼 컨텍스트 백업 회로(320)는 컨텍스트 복원 동작(IRO)을 수행할 수 있다. 스토리지 장치(200)는 컨텍스트 복원 동작(IRO)에 의해 제1 휘발성 메모리(VM1)에 복원된 버퍼 할당 정보(BAI)에 기초하여 데이터 복원 동작(DRO)을 수행할 수 있다.
스토리지 장치(200)가 파워다운 모드에 진입할 준비가 되면, 스토리지 장치(200)는 스토리지 시스템(10)이 액티브 모드에 진입해도 좋다는 컨펌 신호(RES2)를 호스트 장치(100)로 전송하고, 호스트 장치(100)와 스토리지 장치(200)는 시점(T33)에서 액티브 모드로 진입한다.
도 17은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 비휘발성 메모리 장치의 일 실시예를 나타내는 블록도이다.
도 17을 참조하면, 비휘발성 메모리 장치(400)는 메모리 셀 어레이(500), 어드레스 디코더(530), 페이지 버퍼 회로(510), 데이터 입출력 회로(520), 제어 회로(550) 및 전압 생성기(560)를 포함할 수 있다. 메모리 셀 어레이(500)는 도 20의 셀 영역(CREG)에 형성되고, 어드레스 디코더(530), 페이지 버퍼 회로(510), 데이터 입출력 회로(520), 제어 회로(550) 및 전압 생성기(560)는 도 20의 주변 회로 영역(PREG)에 형성될 수 있다.
메모리 셀 어레이(500)는 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인(GSL)을 통해 어드레스 디코더(530)와 연결될 수 있다. 또한, 메모리 셀 어레이(500)는 복수의 비트 라인들(BL)을 통해 페이지 버퍼 회로(510)와 연결될 수 있다. 메모리 셀 어레이(500)는 복수의 워드 라인들(WL) 및 복수의 비트 라인들(BL)에 연결되는 복수의 메모리 셀들을 포함할 수 있다.
일 실시예에 있어서, 메모리 셀 어레이(500)는 기판 상에 삼차원 구조(또는 수직 구조)로 형성되는 삼차원(three dimensional) 메모리 셀 어레이일 수 있다. 이 경우, 메모리 셀 어레이(500)는 서로 적층되어 형성되는 복수의 메모리 셀들을 포함하는 셀 스트링들, 예를 들어, 수직 메모리 낸드 스트링들을 포함할 수 있다.
제어 회로(550)는 외부의 스토리지 컨트롤러로부터 커맨드 신호(CMD) 및 어드레스 신호(ADDR)를 수신하고, 커맨드 신호(CMD) 및 어드레스 신호(ADDR)에 기초하여 비휘발성 메모리 장치(400)의 소거 루프, 프로그램 루프 및 독출 동작을 제어할 수 있다. 여기서 프로그램 루프는 프로그램 동작과 프로그램 검증 동작을 포함할 수 있고, 소거 루프는 소거 동작과 소거 검증 동작을 포함할 수 있다. 여기서 독출 동작은 노멀 독출 동작과 데이터 리커버리 독출 동작을 포함할 수 있다.
예를 들어, 제어 회로(550)는 커맨드 신호(CMD)에 기초하여 전압 생성기(560)를 제어하기 위한 제어 신호들(CTL) 및 페이지 버퍼 회로(510)를 제어하기 위한 제어 신호들(PBC)을 생성하고, 어드레스 신호(ADDR)에 기초하여 행 어드레스(R_ADDR) 및 열 어드레스(C_ADDR)를 생성할 수 있다. 제어 회로(550)는 행 어드레스(R_ADDR)를 어드레스 디코더(530)에 제공하고, 열 어드레스(C_ADDR)를 데이터 입출력 회로(520)에 제공할 수 있다.
어드레스 디코더(530)는 복수의 스트링 선택 라인(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인(GSL)을 통해 메모리 셀 어레이(500)와 연결될 수 있다.
프로그램 동작 또는 독출 동작시, 어드레스 디코더(530)는 제어 회로(550)로부터 제공되는 행 어드레스(R_ADDR)에 기초하여 복수의 워드 라인들(WL) 중의 하나를 선택 워드 라인으로 결정하고, 나머지 워드 라인들을 비선택 워드 라인들로 결정할 수 있다.
또한, 프로그램 동작 또는 독출 동작시, 어드레스 디코더(530)는 제어 회로(550)로부터 제공되는 행 어드레스(R_ADDR)에 기초하여 복수의 스트링 선택 라인들(SSL) 중의 하나를 선택 스트링 선택 라인으로 결정하고, 나머지 스트링 선택 라인들을 비선택 스트링 선택 라인들로 결정할 수 있다.
또한, 프로그램 동작 또는 독출 동작 시, 어드레스 디코더(530)는 제어 회로(550)로부터 제공되는 행 어드레스(R_ADDR)에 기초하여 복수의 접지 선택 라인들(GSL) 중의 하나를 선택 접지 선택 라인으로 결정하고, 나머지 접지 선택 라인들을 비선택 접지 선택 라인들로 결정할 수 있다.
전압 생성기(560)는 제어 회로(550)로부터 제공되는 제어 신호들(CTL)에 기초하여 비휘발성 메모리 장치(400)의 동작에 필요한 워드 라인 전압들(VWL)을 생성할 수 있다. 전압 생성기(560)로부터 생성되는 워드 라인 전압들(VWL)은 어드레스 디코더(530)를 통해 복수의 워드 라인들(WL)에 구동 전압들로서 인가될 수 있다.
예를 들어, 소거 동작 시, 전압 생성기(560)는 메모리 블록의 웰 및/또는 공통 소스 라인에 소거 전압을 인가하고 소거 어드레스에 기초하여 메모리 블록의 모든 워드라인들 또는 일부의 서브 블록에 해당하는 워드 라인들에 소거 허용 전압(예를 들어, 접지 전압)을 인가할 수 있다. 소거 검증 동작 시, 전압 생성기(560)는 하나의 메모리 블록의 모든 워드라인들에 소거 검증 전압을 인가하거나 워드라인 단위로 소거 검증 전압을 인가할 수 있다.
예를 들어, 프로그램 동작시, 전압 생성기(560)는 선택 워드 라인에 프로그램 전압을 인가하고, 비선택 워드 라인들에는 프로그램 패스 전압을 인가할 수 있다. 또한 프로그램 검증 동작시, 전압 생성기(560)는 선택 워드 라인에 프로그램 검증 전압을 인가하고, 비선택 워드 라인들에는 검증 패스 전압을 인가할 수 있다.
또한, 노멀 독출 동작시, 전압 생성기(560)는 선택 워드 라인에 독출 전압을 인가하고, 비선택 워드 라인들에는 독출 패스 전압을 인가할 수 있다. 또한 데이터 리커버 독출 동작시, 전압 생성기(560)는 선택 워드 라인에 인접한 워드 라인에 독출 전압을 인가하고, 선택 워드 라인에는 리커버 독출 전압을 인가할 수 있다.
페이지 버퍼 회로(510)는 복수의 비트 라인들(BL)을 통해 메모리 셀 어레이(500)와 연결될 수 있다. 페이지 버퍼 회로(510)는 복수의 페이지 버퍼들을 포함할 수 있다. 일 실시예에 있어서, 하나의 페이지 버퍼에 하나의 비트 라인이 연결될 수 있다. 다른 실시예에 있어서, 하나의 페이지 버퍼에 두 개 이상의 비트 라인들이 연결될 수 있다. 페이지 버퍼 회로(510)는 프로그램 동작시 선택된 페이지에 프로그램될 데이터를 임시로 저장하고, 독출 동작시 선택된 페이지로부터 독출된 데이터를 임시로 저장할 수 있다.
데이터 입출력 회로(520)는 데이터 라인들(DL)을 통해 페이지 버퍼 회로(510)와 연결될 수 있다. 프로그램 동작시, 데이터 입출력 회로(520)는 스토리지 컨트롤러로부터 프로그램 데이터(DATA)를 수신하고, 제어 회로(550)로부터 제공되는 열 어드레스(C_ADDR)에 기초하여 프로그램 데이터(DATA)를 페이지 버퍼 회로(510)에 제공할 수 있다. 독출 동작시, 데이터 입출력 회로(520)는 제어 회로(550)로부터 제공되는 열 어드레스(C_ADDR)에 기초하여 페이지 버퍼 회로(510)에 저장된 독출 데이터(DATA)를 상기 스토리지 컨트롤러에 제공할 수 있다.
또한, 페이지 버퍼 회로(510)와 입출력 회로(520)는 메모리 셀 어레이(500)의 제1 저장 영역으로부터 데이터를 독출하고, 독출된 데이터를 메모리 셀 어레이(500)의 제2 저장 영역에 기입할 수 있다. 즉, 페이지 버퍼 회로(510)와 입출력 회로(520)는 카피-백(copy-back) 동작을 수행할 수 있다. 페이지 버퍼 회로(510)와 입출력 회로(520)는 제어 회로(550)에 의하여 제어될 수 있다.
도 18은 도 17의 비휘발성 메모리 장치에 포함되는 메모리 셀 어레이를 나타내는 블록도이고, 도 19는 도 18의 메모리 셀 어레이에 포함되는 메모리 블록의 등가 회로를 나타내는 회로도이다.
도 18에 도시된 바와 같이, 메모리 셀 어레이(500)는 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 메모리 블록들(BLK1~BLKz)은 어드레스 디코더(530)에 의해 선택된다. 예를 들면, 어드레스 디코더(530)는 메모리 블록들(BLK1~BLKz) 중 블록 어드레스에 대응하는 메모리 블록을 선택할 수 있다.
도 19에 도시된 메모리 블록(BLKi)은 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKi)에 포함되는 복수의 메모리 낸드 스트링들은 상기 기판과 수직한 방향(D3)으로 형성될 수 있다.
도 19를 참조하면, 메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 셀 스트링들, 즉 복수의 메모리 낸드 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 낸드 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 도 19에는 복수의 메모리 낸드 스트링들(NS11~NS33) 각각이 8개의 메모리 셀들(MC1, MC2, ..., MC8)을 포함하는 것으로 도시되어 있으나, 본 발명의 실시예들은 이에 한정되지 않는다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1, MC2, ..., MC8)은 상응하는 게이트 라인들(GTL1, GTL2, ..., GTL8)에 각각 연결될 수 있다. 게이트 라인들(GTL1, GTL2, ..., GTL8)은 워드 라인들에 해당할 수 있으며, 게이트 라인(GTL1, GTL2, ..., GTL8)의 일부는 더미 워드 라인에 해당할 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
동일 높이의 워드 라인(예를 들면, GTL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다. 도 19에는 메모리 블록(BLK)이 여덟 개의 게이트 라인(GTL1, GTL2, ..., GTL8) 및 세 개의 비트 라인들(BL1, BL2, BL3)에 연결되는 것으로 도시되어 있으나, 본 발명의 실시예들은 이에 한정되지 않는다.
이상 설명한 바와 같이, 본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법은 파워다운 모드로부터의 진출시 요구되는 버퍼 할당 정보의 재구축 과정을 생략함으로써 파워다운 진출 시간을 감소하고 스토리지 장치의 성능을 향상시킬 수 있다. 또한, 본 발명의 실시예들에 따른 스토리지 장치 및 스토리지 장치의 동작 방법은 파워다운 모드 동안에 버퍼 할당 정보를 압축하여 제2 휘발성 메모리에 백업함으로써 제2 휘발성 메모리의 사이즈를 최소화하고 파워 온 도메인의 정적 전력 소모를 최소화하면서 스토리지 장치의 성능을 향상시킬 수 있다.
본 발명의 실시예들은 스토리지 장치 및 이를 포함하는 시스템에 유용하게 이용될 수 있다.
특히 본 발명의 실시예들은 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive; SSD), 임베디드 멀티미디어 카드(eMMC, embedded multimedia card), 유니버셜 플래시 스토리지(UFS, universal flash storage), 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular phone), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(internet of things;) 기기, IoE(internet of everything:) 기기, e-북(e-book), VR(virtual reality) 기기, AR(augmented reality) 기기, 서버 시스템, 자율 주행 장치 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 동작을 제어하는 스토리지 컨트롤러를 포함하고,
    상기 스토리지 컨트롤러는,
    상기 비휘발성 메모리 장치로부터 독출되는 독출 데이터 및 상기 비휘발성 메모리 장치로 기입되는 기입 데이터를 임시로 저장하는 버퍼 메모리;
    제1 휘발성 메모리;
    상기 제1 휘발성 메모리와 서로 다른 파워 도메인에 포함되는 제2 휘발성 메모리;
    상기 버퍼 메모리의 저장 영역들 및 상기 저장 영역들에 저장되는 데이터에 관한 정보를 나타내는 버퍼 할당 정보를 생성하여 상기 버퍼 할당 정보를 상기 제1 휘발성 메모리에 저장하고 상기 버퍼 할당 정보에 기초하여 상기 버퍼 메모리에 대한 액세스를 제어하는 프로세서; 및
    스토리지 장치가 파워다운 모드에 진입하는 경우 상기 제1 휘발성 메모리에 저장된 상기 버퍼 할당 정보를 독출하여 백업 정보를 상기 제2 휘발성 메모리에 저장하는 컨텍스트 백업 동작 및 상기 스토리지 장치가 상기 파워다운 모드로부터 진출하는 경우 상기 제2 휘발성 메모리에 저장된 상기 백업 정보를 독출하여 상기 버퍼 할당 정보를 상기 제1 휘발성 메모리에 저장하는 컨텍스트 복원 동작을 수행하는 버퍼 컨텍스트 백업 회로를 포함하는 스토리지 장치.
  2. 제1 항에 있어서,
    상기 버퍼 메모리, 상기 제1 휘발성 메모리, 상기 프로세서 및 상기 버퍼 컨텍스트 백업 회로는 상기 파워다운 모드 동안에 전원이 차단되는 파워 오프 도메인에 포함되고,
    상기 제2 휘발성 메모리는 상기 파워다운 모드 동안에 전원이 공급되는 파워 온 도메인에 포함되는 것을 특징으로 하는 스토리지 장치.
  3. 제1 항에 있어서,
    상기 버퍼 컨텍스트 백업 회로는,
    상기 스토리지 장치가 상기 파워다운 모드에 진입하는 경우 상기 버퍼 할당 정보를 압축하여 상기 백업 정보를 생성하고,
    상기 스토리지 장치가 상기 파워다운 모드로부터 진출하는 경우 상기 백업 정보를 압축해제하여 상기 버퍼 할당 정보를 복원하는 것을 특징으로 하는 스토리지 장치.
  4. 제1 항에 있어서,
    상기 버퍼 컨텍스트 백업 회로는,
    상기 스토리지 장치가 상기 파워다운 모드에 진입하는 경우 상기 버퍼 할당 정보를 에러 정정 코드(ECC, Error Correction Code) 인코딩하여 인코딩된 정보를 생성하고 상기 인코딩된 정보를 압축하여 상기 백업 정보를 생성하고,
    상기 스토리지 장치가 상기 파워다운 모드로부터 진출하는 경우 상기 백업 정보를 압축해제하여 압축해제된 정보를 생성하고 상기 압축해제된 정보를 ECC 디코딩하여 상기 버퍼 할당 정보를 복원하는 것을 특징으로 하는 스토리지 장치.
  5. 제1 항에 있어서,
    상기 제1 휘발성 메모리는 상기 프로세서에 포함되거나 상기 스토리지 장치의 시스템 버스를 거치지 않고 상기 프로세서에 연결되는 타이틀리 커플드 메모리(TCM, Tightly Coupled Memory)이고,
    상기 제2 휘발성 메모리는 상기 시스템 버스를 거치지 않고 상기 버퍼 컨텍스트 백업 회로에 연결되는 것을 특징으로 하는 스토리지 장치.
  6. 제1 항에 있어서,
    상기 스토리지 컨트롤러는,
    상기 스토리지 장치가 상기 파워다운 모드에 진입하는 경우 상기 버퍼 메모리에 저장된 데이터를 독출하여 백업 데이터로서 상기 비휘발성 메모리 장치에 임시로 저장하는 데이터 백업 동작을 수행하고,
    상기 버퍼 컨텍스트 백업 회로는,
    상기 스토리지 컨트롤러가 상기 데이터 백업 동작을 수행하는 동안에 상기 컨텍스트 백업 동작을 수행하는 것을 특징으로 하는 스토리지 장치.
  7. 제6 항에 있어서,
    상기 스토리지 컨트롤러는,
    상기 스토리지 장치가 파워다운 모드로부터 진출하는 경우 상기 비휘발성 메모리 장치에 저장된 상기 백업 데이터를 독출하여 상기 버퍼 메모리에 저장하는 데이터 복원 동작을 수행하고,
    상기 컨텍스트 복원 동작이 완료된 후에 상기 제1 휘발성 메모리로 복원된 상기 버퍼 컨텍스트 정보에 기초하여 상기 데이터 복원 동작을 수행하는 것을 특징으로 하는 스토리지 장치.
  8. 제1 항에 있어서,
    상기 스토리지 컨트롤러는 유에프에스(UFS, Universal Flash Storage) 표준에 따라 호스트 장치와 통신하고,
    상기 파워다운 모드는 상기 UFS 표준에 따른 하이버네이션 모드인 것을 특징으로 하는 스토리지 장치.
  9. 제1 항에 있어서,
    상기 스토리지 컨트롤러는,
    상기 스토리지 장치 내부의 전원을 관리하는 전원 관리 유닛을 더 포함하고,
    상기 버퍼 컨텍스트 백업 회로는, 상기 전원 관리 유닛으로부터 제공되는 내부 모드 신호에 기초하여 상기 컨텍스트 백업 동작 및 상기 컨텍스트 복원 동작의 시작 타이밍을 결정하는 것을 특징으로 하는 스토리지 장치.
  10. 스토리지 장치에 포함되는 버퍼 메모리의 저장 영역들 및 상기 저장 영역들에 저장되는 데이터에 관한 정보를 나타내는 버퍼 할당 정보를 생성하는 단계;
    상기 버퍼 할당 정보를 제1 휘발성 메모리에 저장하는 단계;
    상기 제1 휘발성 메모리에 저장된 상기 버퍼 할당 정보에 기초하여 상기 버퍼 메모리에 대한 액세스를 제어하는 단계;
    상기 스토리지 장치가 상기 파워다운 모드에 진입하는 경우 상기 제1 휘발성 메모리에 저장된 상기 버퍼 할당 정보를 독출하고 상기 버퍼 할당 정보를 압축하여 백업 정보를 제2 휘발성 메모리에 저장하는 컨텍스트 백업 동작을 수행하는 단계; 및
    상기 스토리지 장치가 상기 파워다운 모드로부터 진출하는 경우 상기 제2 휘발성 메모리에 저장된 상기 백업 정보를 독출하고 상기 백업 정보를 압축해제하여 상기 버퍼 할당 정보를 상기 제1 휘발성 메모리에 저장하는 컨텍스트 복원 동작을 수행하는 단계를 포함하는 스토리지 장치의 동작 방법.
KR1020210145416A 2021-10-28 2021-10-28 스토리지 장치 및 스토리지 장치의 동작 방법 KR20230060817A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210145416A KR20230060817A (ko) 2021-10-28 2021-10-28 스토리지 장치 및 스토리지 장치의 동작 방법
US17/807,185 US20230138586A1 (en) 2021-10-28 2022-06-16 Storage device and method of operating the same
CN202211104805.1A CN116048234A (zh) 2021-10-28 2022-09-09 存储装置及操作其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210145416A KR20230060817A (ko) 2021-10-28 2021-10-28 스토리지 장치 및 스토리지 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230060817A true KR20230060817A (ko) 2023-05-08

Family

ID=86116960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210145416A KR20230060817A (ko) 2021-10-28 2021-10-28 스토리지 장치 및 스토리지 장치의 동작 방법

Country Status (3)

Country Link
US (1) US20230138586A1 (ko)
KR (1) KR20230060817A (ko)
CN (1) CN116048234A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11971790B2 (en) * 2020-08-25 2024-04-30 Nvidia Corporation Online fault detection in ReRAM-based AI/ML
US12045179B2 (en) * 2022-12-19 2024-07-23 SK Hynix Inc. Method for handling configuration data for an interconnection protocol within hibernate operation, controller, and electronic device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862651B2 (en) * 2000-12-20 2005-03-01 Microsoft Corporation Automotive computing devices with emergency power shut down capabilities
KR20130051564A (ko) * 2011-11-10 2013-05-21 삼성전자주식회사 메모리 모듈, 이를 포함하는 보드 어셈블리, 이를 포함하는 메모리 시스템, 및 상기 메모리 시스템의 동작 방법
US9389673B2 (en) * 2011-12-22 2016-07-12 Sandisk Technologies Inc. Systems and methods of performing a data save operation
KR102450556B1 (ko) * 2015-04-17 2022-10-04 삼성전자주식회사 불휘발성 메모리 장치들을 제어할 수 있는 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
KR20180062247A (ko) * 2016-11-30 2018-06-08 삼성전자주식회사 효율적인 버퍼 할당을 수행하는 컨트롤러, 스토리지 장치 및 스토리지 장치의 동작 방법
US10289551B2 (en) * 2017-05-11 2019-05-14 Western Digital Technologies, Inc. Preserving data upon a power shutdown
KR102507302B1 (ko) * 2018-01-22 2023-03-07 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR102553261B1 (ko) * 2018-10-10 2023-07-07 삼성전자 주식회사 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 스토리지 장치, 및 상기 메모리 컨트롤러의 동작 방법
US11734175B2 (en) * 2019-08-22 2023-08-22 SK Hynix Inc. Storage device and method of operating the same
US11586266B1 (en) * 2021-07-28 2023-02-21 International Business Machines Corporation Persistent power enabled on-chip data processor
TW202306365A (zh) * 2021-07-29 2023-02-01 韓商愛思開海力士有限公司 用於互連協定的訊框接收的資料處理的方法以及儲存裝置

Also Published As

Publication number Publication date
CN116048234A (zh) 2023-05-02
US20230138586A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US10936485B2 (en) Data storage device for dynamic garbage collection triggering and operating method thereof
KR20140145254A (ko) 불휘발성 메모리 장치를 포함하는 사용자 장치 및 그것의 데이터 쓰기 방법
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR102691906B1 (ko) 저장 장치 및 그 동작 방법
KR102678655B1 (ko) 메모리 인터페이스, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
US20230138586A1 (en) Storage device and method of operating the same
KR20190083148A (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
KR20200121645A (ko) 컨트롤러 및 그것의 동작 방법과 메모리 시스템
KR20170028670A (ko) 데이터 저장 장치 그리고 그것의 동작 방법
KR20210098717A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
US11086561B2 (en) Integrated circuit memory devices with enhanced buffer memory utilization during read and write operations and methods of operating same
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200114052A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200061217A (ko) 전자 장치 및 그것의 동작 방법
KR20210006556A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US11237732B2 (en) Method and apparatus to improve write bandwidth of a block-based multi-level cell nonvolatile memory
KR20210156010A (ko) 저장 장치 및 그 동작 방법
US10515693B1 (en) Data storage apparatus and operating method thereof
US9773561B1 (en) Nonvolatile memory device and data storage device including the same
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법