JP4734243B2 - 多段階電圧の記憶システム用のバイパスを有する電圧調整器 - Google Patents
多段階電圧の記憶システム用のバイパスを有する電圧調整器 Download PDFInfo
- Publication number
- JP4734243B2 JP4734243B2 JP2006521928A JP2006521928A JP4734243B2 JP 4734243 B2 JP4734243 B2 JP 4734243B2 JP 2006521928 A JP2006521928 A JP 2006521928A JP 2006521928 A JP2006521928 A JP 2006521928A JP 4734243 B2 JP4734243 B2 JP 4734243B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- host
- bypass
- memory system
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 21
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 230000004913 activation Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 11
- 101000711846 Homo sapiens Transcription factor SOX-9 Proteins 0.000 claims description 4
- 102100034204 Transcription factor SOX-9 Human genes 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 description 7
- 238000007667 floating Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Read Only Memory (AREA)
Description
(発明の分野)
本発明は多段階の電圧を供給する用途に用いられる電圧調整器に関する。特に、本発明はメモリ・システムのような周辺デバイスに多段階の電圧を供給する用途に用いられる電圧調整器に関する。
不揮発性半導体メモリは、携帯電話、デジタル・カメラ、携帯情報端末、携帯型コンピュータ・デバイス、非携帯型コンピュータ・デバイス、オーディオ・プレーヤおよびビデオ・プレーヤ、並びに他の機器を含むいくつかの用途に関して一般的なものである。電気的消去可能プログラム可能型読取専用メモリ(EEPROM)およびフラッシュ・メモリは、不揮発性半導体メモリの中で最も一般的なものである。
本発明は、概して、ホスト・デバイスによって供給される電圧が、周辺デバイスの動作に必要な電圧であるか、あるいはそれよりも高い電圧である、周辺デバイスに電力を供給するシステムおよび方法に関する。
本発明は、不揮発性メモリ・システムに好適に使用することができる。そのシステムは、携帯電話、デジタル・カメラ、携帯情報端末、携帯型コンピュータ・デバイス、非携帯型コンピュータ・デバイスおよび他のデバイスのような、様々なタイプのホスト・デバイスに利用することが可能である。1つの典型的なホスト・デバイスはコンピュータ・システムである。図1に示すシステムは典型的なものであり、デジタル・カメラ、音楽プレーヤ、コンピュータ等を含む数多くのデバイスが、メモリ・カードのホスト・デバイスとして機能し得ることを理解されたい。
Claims (32)
- ホスト・デバイスに接続するように構成されているメモリ・システムであって、
前記ホスト・デバイスが、前記メモリ・システムの動作に必要な既定のレベル以上であるホスト電圧と、前記ホスト・デバイスの起動が完了したことを示す起動完了信号を供給するものであり:
ホスト電圧が入力される入力端と、前記メモリ・システム内のメモリを動作させる電圧を出力するための出力端と、前記入力端での前記ホスト電圧を前記出力端に短絡させるバイパスを含む電圧調整器と;
前記ホスト・デバイスによって生成される前記起動完了信号が供給される前には前記バイパスを無効化するとともに、前記起動完了信号が供給された後に、前記ホスト電圧がしきい値に満たない場合に、バイパス有効化信号を出力するコントローラと、
を備えるメモリ・システム。 - 前記メモリ・システムは、バスを介して前記ホスト・デバイスに接続されており、前記ホスト・デバイスによって生成される前記起動完了信号が、前記バスを介して供給される、請求項1に記載のメモリ・システム。
- 前記バイパスが少なくとも1つのトランジスタである、請求項1に記載のメモリ・システム。
- 前記バイパスが複数のトランジスタを備える、請求項3に記載のメモリ・システム。
- 前記バイパス有効化信号が、前記コントローラによって前記トランジスタのゲートに供給される、請求項3に記載のメモリ・システム。
- 前記ホスト・デバイスによって生成される前記信号が、前記メモリ・システムへのコマンド信号である、請求項1に記載のメモリ・システム。
- 前記メモリ・システムがマルチメディア・カードである、請求項1に記載のメモリ・システム。
- 前記メモリ・システムがマルチメディア・カードであり、前記ホスト・デバイスによって生成される前記信号がコマンド信号である、請求項1に記載のメモリ・システム。
- 前記コマンド信号がCMD0またはCMD1である、請求項8に記載のメモリ・システム。
- 前記メモリ・システムがPCカードである、請求項1に記載のメモリ・システム。
- 前記メモリ・システムがコンパクト・フラッシュ・カードである、請求項1に記載のメモリ・システム。
- 前記メモリ・システムがセキュア・デジタル・カードである、請求項1に記載のメモリ・システム。
- 前記メモリ・システムがスマート・メディア・カードである、請求項1に記載のメモリ・システム。
- 前記メモリ・システムがメモリ・スティックである、請求項1に記載のメモリ・システム。
- コントローラを含むメモリ・システム内の電圧調整器を動作させる方法であって、
前記メモリシステムと接続されるホスト・デバイスが、前記メモリ・システムの動作に必要な既定のレベル以上であるホスト電圧と、前記ホスト・デバイスの起動が完了したことを示す起動完了信号を前記メモリ・システムに供給するものであり、
前記電圧調整器が、ホスト電圧入力端と出力端を有しており、
前記電圧調整器が、前記コントローラに応答する調整器バイパスを含んでおり、
前記調整器バイパスが、有効化信号に応答して前記入力端での前記ホスト電圧を前記出力端に短絡させるものであって:
ホスト・デバイスが起動する前に前記バイパスをオフにセットする工程と;
前記コントローラへの前記ホスト・デバイスからの前記起動完了信号に応答して、前記ホスト・デバイスによって供給されるホスト電圧を計測する工程と;
計測されたホスト電圧がしきい値動作電圧よりも低い場合に、前記コントローラを用いて前記バイパスを有効化する工程を備える方法。 - 前記バイパスがトランジスタであり、前記バイパスをオフにセットする前記工程が、前記トランジスタのゲートに信号を供給する工程を含む、請求項15に記載の方法。
- 前記バイパスが複数のトランジスタを備えており、前記バイパスを有効化する前記工程が、前記複数のトランジスタの各ゲートに有効化信号を印加する工程を備える、請求項16に記載の方法。
- 前記起動完了信号が、前記ホスト・デバイスからのコマンド信号である、請求項16に記載の方法。
- 前記コマンド信号が、マルチメディア・カードに対するCMD0またはCMD1である、請求項18に記載の方法。
- 前記しきい値電圧が2.7ボルトよりも低い、請求項16に記載の方法。
- 前記しきい値電圧が2.0ボルトよりも低い、請求項16に記載の方法。
- 前記しきい値電圧が1.65ボルトよりも低い、請求項16に記載の方法。
- 前記しきい値電圧が1.3ボルトよりも低い、請求項16に記載の方法。
- 電圧調整器回路とコントローラを含むホスト・システム用の周辺デバイスであって、
前記ホスト・システムが、前記周辺デバイスの動作に必要な既定のレベル以上であるホスト電圧を供給するものであり:
ホスト電圧入力端と出力端を備える電圧調整器と;
前記入力端での前記ホスト電圧を前記出力端に選択的に短絡させるように接続されたバイパス素子と;
前記ホスト・システムの起動完了前には前記バイパス素子を無効化し、前記ホスト・システムの起動完了後に、前記ホスト電圧がしきい値レベルより低い場合に、前記バイパス素子を有効化する、ホスト・システム起動完了信号に応答する、前記バイパス素子に接続された前記コントローラからのバイパス制御信号を備えており、
前記ホスト・システム起動完了信号が、前記ホスト・システムの起動が完了したことを示すものである、周辺デバイス。 - 前記バイパス素子が少なくとも1つのp型トランジスタを含む、請求項24に記載の周辺デバイス。
- 前記バイパス制御信号が、少なくとも1つのトランジスタのゲートに印加される、請求項24に記載の周辺デバイス。
- 前記バイパス素子が、前記ホスト・システムの起動中に無効化される、請求項24に記載の周辺デバイス。
- 前記バイパス制御信号が、コントローラによって供給される、請求項24に記載の周辺デバイス。
- マルチメディア・カードのメモリ・デバイスの電圧調整器を動作させる方法であって、
前記マルチメディア・カードと接続されるホスト・デバイスが、前記メモリ・デバイスの動作に必要な既定のレベル以上であるホスト電圧と、前記ホスト・デバイスの起動が完了したことを示すコマンド信号を前記メモリ・デバイスに供給するものであり、
前記電圧調整器が、ホスト電圧が入力される入力端と出力端とコントローラを備え、
前記電圧調整器が、前記入力端でのホスト電圧を前記出力端に短絡させる調整器バイパスを含んでおり:
ホスト・デバイスが起動する前に前記バイパスをオフにセットする工程と、
前記ホスト・デバイスからの前記コマンド信号に応答して、前記ホスト・デバイスによって供給される前記ホスト電圧を計測する工程と、
前記コマンド信号の後に、計測されたホスト電圧がしきい値動作電圧よりも低い場合に、前記コントローラを用いて前記バイパスを有効化する工程を備える方法。 - 前記コマンド信号が、マルチメディア・カードに対するCMD0またはCMD1である、請求項29に記載の方法。
- ホスト・システムと接続されるメモリ・システムであって:
前記ホスト・システムは、前記メモリ・システムの動作に必要な既定のレベル以上であるホスト電圧と、前記ホスト・システムの起動が完了したことを示すホスト・システム起動完了信号を前記メモリ・システムに供給するものであり、
コントローラと;
メモリ・アレイと;
バイパス制御信号に応答する、ホスト電圧の入力端と前記メモリ・アレイを動作させる電圧を出力するための出力端の間の短絡素子を備える電圧調整器を備えており、
前記バイパス制御信号が、前記ホスト・システム起動完了信号に応答するコントローラによって供給され、起動完了前には前記短絡素子を無効化し、起動完了後に、前記ホスト電圧がしきい値レベルを下回る場合に、前記短絡素子を有効化する、メモリ・システム。 - 前記ホスト電圧が前記しきい値を超えている場合に、前記調整器が前記ホスト電圧よりも低い電圧を出力する、請求項31に記載のメモリ・システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/633,110 US7212067B2 (en) | 2003-08-01 | 2003-08-01 | Voltage regulator with bypass for multi-voltage storage system |
US10/633,110 | 2003-08-01 | ||
PCT/US2004/023635 WO2005013111A2 (en) | 2003-08-01 | 2004-07-22 | Voltage regulator with bypass for multi-voltage storage system |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007501452A JP2007501452A (ja) | 2007-01-25 |
JP2007501452A5 JP2007501452A5 (ja) | 2007-08-09 |
JP4734243B2 true JP4734243B2 (ja) | 2011-07-27 |
Family
ID=34104514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006521928A Expired - Lifetime JP4734243B2 (ja) | 2003-08-01 | 2004-07-22 | 多段階電圧の記憶システム用のバイパスを有する電圧調整器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7212067B2 (ja) |
EP (1) | EP1654628A2 (ja) |
JP (1) | JP4734243B2 (ja) |
KR (1) | KR101116898B1 (ja) |
CN (1) | CN100386711C (ja) |
TW (1) | TWI252491B (ja) |
WO (1) | WO2005013111A2 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100884235B1 (ko) * | 2003-12-31 | 2009-02-17 | 삼성전자주식회사 | 불휘발성 메모리 카드 |
US7391193B2 (en) * | 2005-01-25 | 2008-06-24 | Sandisk Corporation | Voltage regulator with bypass mode |
JP4607608B2 (ja) * | 2005-02-04 | 2011-01-05 | 株式会社東芝 | 半導体集積回路 |
US7864615B2 (en) * | 2005-02-25 | 2011-01-04 | Kingston Technology Corporation | Flash memory controller utilizing multiple voltages and a method of use |
KR100695421B1 (ko) * | 2005-03-31 | 2007-03-15 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 내부전압 발생기 |
DE602005021994D1 (de) * | 2005-09-21 | 2010-08-05 | Freescale Semiconductor Inc | Integrierte schaltung und verfahren zur auswahl einer spannung in einer integrierten schaltung |
DE102006017048B4 (de) * | 2006-04-11 | 2014-01-23 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Bereitstellung einer geregelten Spannung an einem Spannungsausgang |
US7852690B2 (en) * | 2006-05-15 | 2010-12-14 | Apple Inc. | Multi-chip package for a flash memory |
US8000134B2 (en) | 2006-05-15 | 2011-08-16 | Apple Inc. | Off-die charge pump that supplies multiple flash devices |
US7613043B2 (en) * | 2006-05-15 | 2009-11-03 | Apple Inc. | Shifting reference values to account for voltage sag |
US7568135B2 (en) | 2006-05-15 | 2009-07-28 | Apple Inc. | Use of alternative value in cell detection |
US7911834B2 (en) * | 2006-05-15 | 2011-03-22 | Apple Inc. | Analog interface for a flash memory die |
US7551486B2 (en) * | 2006-05-15 | 2009-06-23 | Apple Inc. | Iterative memory cell charging based on reference cell value |
US7511646B2 (en) * | 2006-05-15 | 2009-03-31 | Apple Inc. | Use of 8-bit or higher A/D for NAND cell value |
US7639542B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
US7701797B2 (en) * | 2006-05-15 | 2010-04-20 | Apple Inc. | Two levels of voltage regulation supplied for logic and data programming voltage of a memory device |
US7639531B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Dynamic cell bit resolution |
KR100886630B1 (ko) * | 2006-11-02 | 2009-03-09 | 주식회사 하이닉스반도체 | 반도체 소자의 지연 회로 |
US20080273391A1 (en) * | 2007-05-04 | 2008-11-06 | Microchip Technology Incorporated | Regulator Bypass Start-Up in an Integrated Circuit Device |
WO2009023021A1 (en) * | 2007-08-10 | 2009-02-19 | Micron Technology, Inc. | Voltage protection circuit for thin oxide transistors, and memory device and processor-based system using same |
CN101770275B (zh) * | 2008-12-27 | 2013-11-06 | 鸿富锦精密工业(深圳)有限公司 | 内存电源效能提升的方法 |
US8289798B2 (en) * | 2010-03-17 | 2012-10-16 | International Business Machines Corporation | Voltage regulator bypass in memory device |
US9710031B2 (en) | 2010-12-30 | 2017-07-18 | Silicon Laboratories Inc. | Analog interface for a microprocessor-based device |
US8629713B2 (en) | 2012-05-29 | 2014-01-14 | Freescale Semiconductor, Inc. | System and method for controlling bypass of a voltage regulator |
US9098101B2 (en) * | 2012-10-16 | 2015-08-04 | Sandisk Technologies Inc. | Supply noise current control circuit in bypass mode |
US9438036B2 (en) * | 2013-03-14 | 2016-09-06 | Cooper Technologies Company | Systems and methods for bypassing a voltage regulator |
US9323272B2 (en) * | 2014-06-30 | 2016-04-26 | Freescale Semiconductor, Inc. | Integrated circuit with internal and external voltage regulators |
US10310580B2 (en) * | 2015-10-09 | 2019-06-04 | Sandisk Technologies Llc | Voltage level detection and analog circuit arrangements for memory systems |
FR3080229A1 (fr) * | 2018-04-17 | 2019-10-18 | Stmicroelectronics S.R.L. | Systeme d'alimentation |
US10482979B1 (en) * | 2018-08-31 | 2019-11-19 | Micron Technology, Inc. | Capacitive voltage modifier for power management |
US11340292B2 (en) | 2019-07-09 | 2022-05-24 | Stmicroelectronics International N.V. | System and method for parallel testing of electronic device |
US10996266B2 (en) | 2019-08-09 | 2021-05-04 | Stmicroelectronics International N.V. | System and method for testing voltage monitors |
US10877541B1 (en) * | 2019-12-30 | 2020-12-29 | Micron Technology, Inc. | Power delivery timing for memory |
DE102021106815B4 (de) | 2021-01-06 | 2023-06-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stromversorgungsgenerator und betriebsverfahren dafür |
CN114489202B (zh) * | 2021-01-06 | 2024-03-29 | 台湾积体电路制造股份有限公司 | 电源供应产生器及其操作方法 |
US11385666B1 (en) * | 2021-06-04 | 2022-07-12 | Cirrus Logic, Inc. | Circuitry comprising a capacitor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09231339A (ja) * | 1996-02-27 | 1997-09-05 | Mitsubishi Electric Corp | メモリカード |
JP2000500892A (ja) * | 1995-11-13 | 2000-01-25 | レクサー・マイクロシステムズ・インコーポレーテッド | 複数電圧印加における自動電圧検出 |
JP2002007987A (ja) * | 2000-06-20 | 2002-01-11 | Seiko Epson Corp | PC(PersonalComputer)カード |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4373117A (en) * | 1980-11-03 | 1983-02-08 | Universal Data Systems, Inc. | DC to DC converter for line powered modem |
JP2721151B2 (ja) * | 1986-04-01 | 1998-03-04 | 株式会社東芝 | 半導体集積回路装置 |
US4730122A (en) * | 1986-09-18 | 1988-03-08 | International Business Machines Corporation | Power supply adapter systems |
US5297097A (en) * | 1988-06-17 | 1994-03-22 | Hitachi Ltd. | Large scale integrated circuit for low voltage operation |
US7447069B1 (en) * | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
US5184031A (en) * | 1990-02-08 | 1993-02-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
JP2778199B2 (ja) * | 1990-04-27 | 1998-07-23 | 日本電気株式会社 | 内部降圧回路 |
JP2945508B2 (ja) * | 1991-06-20 | 1999-09-06 | 三菱電機株式会社 | 半導体装置 |
JP2800502B2 (ja) * | 1991-10-15 | 1998-09-21 | 日本電気株式会社 | 半導体メモリ装置 |
JPH05217370A (ja) * | 1992-01-30 | 1993-08-27 | Nec Corp | 内部降圧電源回路 |
JP3477781B2 (ja) * | 1993-03-23 | 2003-12-10 | セイコーエプソン株式会社 | Icカード |
US5329491A (en) * | 1993-06-30 | 1994-07-12 | Intel Corporation | Nonvolatile memory card with automatic power supply configuration |
US5632039A (en) * | 1995-01-24 | 1997-05-20 | Compaq Computer Corporation | Circuit that automatically switches between supplying a microprocessor with a first voltage and a second voltage |
JP2785732B2 (ja) * | 1995-02-08 | 1998-08-13 | 日本電気株式会社 | 電源降圧回路 |
US5602462A (en) * | 1995-02-21 | 1997-02-11 | Best Power Technology, Incorporated | Uninterruptible power system |
US5566121A (en) * | 1995-08-30 | 1996-10-15 | International Business Machines Corporation | Method for PCMCIA card function using DRAM technology |
US5615328A (en) * | 1995-08-30 | 1997-03-25 | International Business Machines Corporation | PCMCIA SRAM card function using DRAM technology |
US5625280A (en) * | 1995-10-30 | 1997-04-29 | International Business Machines Corp. | Voltage regulator bypass circuit |
JPH09139085A (ja) * | 1995-11-16 | 1997-05-27 | Mitsubishi Electric Corp | 半導体電位供給装置およびこれを用いた半導体記憶装置 |
US5781490A (en) * | 1996-07-03 | 1998-07-14 | Micron Technology, Inc. | Multiple staged power up of integrated circuit |
US5814980A (en) * | 1996-09-03 | 1998-09-29 | International Business Machines Corporation | Wide range voltage regulator |
US5909586A (en) * | 1996-11-06 | 1999-06-01 | The Foxboro Company | Methods and systems for interfacing with an interface powered I/O device |
KR19980034730A (ko) * | 1996-11-08 | 1998-08-05 | 김영환 | 외부 인터페이스 전압 자동검출 반도체 장치 |
JP3705880B2 (ja) * | 1996-11-28 | 2005-10-12 | 富士通株式会社 | レベルコンバータ及び半導体装置 |
JP3272982B2 (ja) * | 1997-07-08 | 2002-04-08 | 富士通株式会社 | 半導体装置 |
JPH11231954A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 内部電源電圧発生回路 |
US6420924B1 (en) * | 1998-09-09 | 2002-07-16 | Ip-First L.L.C. | Slew-controlled split-voltage output driver |
JP4043142B2 (ja) * | 1999-05-18 | 2008-02-06 | 富士通株式会社 | メモリデバイス |
US6140805A (en) | 1999-05-18 | 2000-10-31 | Kabushiki Kaisha Toshiba | Source follower NMOS voltage regulator with PMOS switching element |
US6181118B1 (en) * | 1999-06-24 | 2001-01-30 | Analog Devices, Inc. | Control circuit for controlling a semi-conductor switch for selectively outputting an output voltage at two voltage levels |
JP4053718B2 (ja) * | 2000-09-07 | 2008-02-27 | 富士通株式会社 | 半導体記憶装置の内部電源供給回路及び半導体記憶装置の内部電源供給方法 |
GB2371376B (en) | 2001-01-17 | 2004-07-28 | Nec Technologies | Battery operated equipment |
KR100399773B1 (ko) * | 2001-02-08 | 2003-09-26 | 삼성전자주식회사 | 메모리슬롯별 서로 다른 기준전압을 갖는 반도체 메모리장치 |
US6542427B2 (en) * | 2001-03-08 | 2003-04-01 | Micron Technology, Inc. | Power validation for memory devices on power up |
JP2002323941A (ja) * | 2001-04-24 | 2002-11-08 | Teac Corp | 周辺装置 |
JP3933467B2 (ja) * | 2001-12-27 | 2007-06-20 | 株式会社東芝 | 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード |
US6795366B2 (en) * | 2002-10-15 | 2004-09-21 | Samsung Electronics Co., Ltd. | Internal voltage converter scheme for controlling the power-up slope of internal supply voltage |
-
2003
- 2003-08-01 US US10/633,110 patent/US7212067B2/en not_active Expired - Fee Related
-
2004
- 2004-07-22 JP JP2006521928A patent/JP4734243B2/ja not_active Expired - Lifetime
- 2004-07-22 WO PCT/US2004/023635 patent/WO2005013111A2/en active Application Filing
- 2004-07-22 CN CNB200480025903XA patent/CN100386711C/zh not_active Expired - Fee Related
- 2004-07-22 EP EP04778927A patent/EP1654628A2/en not_active Ceased
- 2004-07-22 KR KR1020067002204A patent/KR101116898B1/ko not_active IP Right Cessation
- 2004-07-30 TW TW093122964A patent/TWI252491B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000500892A (ja) * | 1995-11-13 | 2000-01-25 | レクサー・マイクロシステムズ・インコーポレーテッド | 複数電圧印加における自動電圧検出 |
JPH09231339A (ja) * | 1996-02-27 | 1997-09-05 | Mitsubishi Electric Corp | メモリカード |
JP2002007987A (ja) * | 2000-06-20 | 2002-01-11 | Seiko Epson Corp | PC(PersonalComputer)カード |
Also Published As
Publication number | Publication date |
---|---|
CN100386711C (zh) | 2008-05-07 |
TW200518107A (en) | 2005-06-01 |
WO2005013111A2 (en) | 2005-02-10 |
KR20060036110A (ko) | 2006-04-27 |
JP2007501452A (ja) | 2007-01-25 |
KR101116898B1 (ko) | 2012-03-06 |
US20050024128A1 (en) | 2005-02-03 |
WO2005013111A3 (en) | 2005-07-28 |
TWI252491B (en) | 2006-04-01 |
EP1654628A2 (en) | 2006-05-10 |
CN1856762A (zh) | 2006-11-01 |
US7212067B2 (en) | 2007-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4734243B2 (ja) | 多段階電圧の記憶システム用のバイパスを有する電圧調整器 | |
US7372320B2 (en) | Voltage regulation with active supplemental current for output stabilization | |
US10198052B2 (en) | Systems, methods and devices for limiting current consumption upon power-up | |
US7882375B2 (en) | Power off controllers and memory storage apparatus including the same and methods for operating the same | |
JP4115494B2 (ja) | 複数電圧印加における自動電圧検出 | |
US7092308B2 (en) | Portable data storage apparatus | |
US7161834B2 (en) | Memory card and data processing system | |
US7596048B2 (en) | Memory system and method of controlling the same | |
US8493795B2 (en) | Voltage stabilization device and semiconductor device including the same, and voltage generation method | |
JP4707352B2 (ja) | 脱着可能な記憶装置を含むシステムおよびそれの制御方法 | |
EP2715728B1 (en) | Devices and systems including enabling circuits | |
WO2023173867A1 (en) | Page buffer, memory device, and method for programming thereof | |
TW202416078A (zh) | 穩壓電路模組、記憶體儲存裝置及電壓控制方法 | |
KR20060099925A (ko) | 전원 선택 스위치를 가지는 메모리 카드 및 그것의 동작방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070619 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100514 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100521 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100615 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4734243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |