KR19980034730A - 외부 인터페이스 전압 자동검출 반도체 장치 - Google Patents

외부 인터페이스 전압 자동검출 반도체 장치 Download PDF

Info

Publication number
KR19980034730A
KR19980034730A KR1019960052879A KR19960052879A KR19980034730A KR 19980034730 A KR19980034730 A KR 19980034730A KR 1019960052879 A KR1019960052879 A KR 1019960052879A KR 19960052879 A KR19960052879 A KR 19960052879A KR 19980034730 A KR19980034730 A KR 19980034730A
Authority
KR
South Korea
Prior art keywords
voltage
external interface
output
pull
transistor
Prior art date
Application number
KR1019960052879A
Other languages
English (en)
Inventor
김정필
김준호
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960052879A priority Critical patent/KR19980034730A/ko
Priority to US08/960,228 priority patent/US5973521A/en
Publication of KR19980034730A publication Critical patent/KR19980034730A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0021—Modifications of threshold
    • H03K19/0027—Modifications of threshold in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 외부 인터페이스 전압 자동검출 반도체 장치에 관한 것으로, 특정 전압용으로 설정되는 개발된 반도체 칩이 자체의 공급전압과 다른 외부 인터페이스 전압 환경하에서 사용될 때 발생되는 동작 속도의 저하 문제점을 해결하기 위해, 디-램이 사용되고 있는 외부 인터페이스 전압 환경을 자동으로 검출하고, 상기 검출한 외부 인터페이스 전압값에 따라 출력버퍼의 트랜지스터 크기를 역시 자동으로 조정하도록 하므로써, 동작속도의 저하를 방지하는 이점이 있다.

Description

외부 인터페이스 전압 자동검출 반도체 장치
제1도는 본 발명에 따른 외부 인터페이스 전압 자동검출 반도체 장치의 개략 블러곧.
제2도는 본 발명의 외부 인터페이스 전압 자동검출부의 상세 회로도.
제3도는 본 발명의 외부 인터페이스 전압 자동검출부의 사용예를 나타내는 회로도.
제4도는 본 발명의 외부 인터페이스 전압 자동검출부의 다른 사용예를 나타내는 회로도.
*도면의 주요 부분에 대한 부호의 설명*
100:외부 인터페이스 전압 자동검출부10:전압 비교기
11:전류 미러20:전압 변환부
200:데이타 출력부300:데이터 입력부
본 발명은 외부 인터페이스 전압 자동검출 반도체 장치에 관한 것으로, 특정 전압용으로 설정되어 개발된 반도체 칩이 자체의 공급전압과 다른 외부 인터페이스 전압 환경하에서 사용될 때 상기 외부 인터페이스 전압을 자동으로 검출하여 외부환경에 맞게 자신의 입력 및 출력 버퍼를 조정하도록 한 외부 인터페이스 전압 자동검출 반도체 장치에 관한 것이며, 이는 모든 반도체 장치에 사용될 수 있다.
일반적으로 현재 개발되고 있는 대부분의 반도체 칩(특히 본 발명에서는 설명상 편의를 위해 다음부터는 디-램으로 설명하겠다)는 공급전압이 주로 3.3V로 설정되어 개발되고 있고, 이에 따라 출력 버퍼의 트랜지스터 크기 또한 외부전압 3.3V일 때를 기준으로 설계되고 있다.
그런데 상기와 같은 전압 특성을 가지는 디-랩을 중앙처리장치(CPU) 등의 다른 칩과 함께 시스템에 사용할 때에는 아직까지 외부 5.0V 전압 환경일때가 많기 때문에 3.3V 용으로 설계된 디-램의 출력버퍼로 5.0V 외부 전압 환경과 인터페이스 해야 할 경우가 허다하다.
이때 C-모스 로직을 사용하는 칩과 칩 사이의 연결라인(데이타 입/출력 라인)이 0V에서 전원전압 VCC까지 풀스윙 한다고 하면, 상기 디-램 조직이 '하이'를 라이트 할 경우에 상기 데이타 입/출력 라인은 VCC로 충전되어 진다.
따라서 디-램 로직 '하이'를 라이트한 후, 로직 '로우'를 디-램으로 부터 읽어낼 경우 디-램의 출력버퍼인 풀-다운 트랜지스터는 VCC로 충전된 데이타 입/출력 라인의 전하를 방전시켜 0V로 만들어야 한다.
이때 VCC가 3.3V일 때모다 5.0일 때에 디-램의 데이타 입/출력 라인에 충전되어 있는 전하량이 훨씬 많은데, 현재 3.3V용으로 설계된 디-램의 풀-다운 트랜지스터의 크기는 3.3V로 충전된 데이타 입/출력 라인의 전위를 일정한 시간내에 0V로 다운시키도록 설계되어져 있어 5.0V로 충전된 데이타 입/출력 라인을 0V로 만드는 데는 더 오랜 시간이 소요된다.
이로인해 디-램의 동작속도가 3.3V 환경하에서는 정해진 스펙에 맞게 동작하지만 5.0V 환경하에서는 스펙을 만족시키지 못하게 된다.
따라서 본 발명에서는 상술한 바와 같은 종래 문제점을 해결하기 위해, 디-램 내부에 외부 인터페이스 전압을 자동으로 검출할 수 있는 장치를 설치하고, 상기 외부 인터페이스 전압 자동검출 장치에 디-램의 내부 동작 전압과 외부 인터페이스 전압을 인가한 후, 외부 인터페이스 전압이 3.3V인지 5.0V인지에 따라 상기 외부 인터페이스 전압 자동검출 장치의 출력값이 달라지게 하였다.
그리고 상기 출력값을 디-램 출력버퍼의 트랜지스터의 크기를 조정하는데 이용하여 디-램이 3.3V 또는 5.0V 환경 어디에서 사용되더라도 동일한 동작속도를 유지하도록 하는 것이다.
상기와 같이 동작하도록 하는 본 발명의 외부전압 자동검출 반도체 장치는 외부 인터페이스 전압 환경에 무관하게 정상적인 동작을 수행할 수 있도록; 내부동작 전압과 외부 인터페이스 전압을 인가받아 상기 두 전압 중 하나 또는 둘 다를 전압강하 또는 상승시키는 전압변환부와; 상기 전압변환부에서 출력된 두 전압의 크기를 비교하는 전압 비교기; 및
상기 외부 인터페이스 전압과 내부 공급전압이 상호 비교된 결과를 출력하는 출력라인(OUT)을 가지는 외부 인터페이스 전압 자동검출부를 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 특징, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 외부 인터페이스 전압 자동검출장치(100)의 개략적인 구성을 나타내는 블럭도로, 내부동작 전압과 외부 인터페이스 전압을 인가받아 상기 두 전압 중 하나 또는 둘 다를 전압강하 또는 상승시키는 전압변환부(20)와; 상기 전압변환부(20)에서 출력된 두 전압의 크기를 비교하는 전압 비교기(10); 및 상기 외부 인터페이스 전압과 내부 공급전압이 상호 비교된 결과를 출력하는 출력라인(OUT)을 포함한다.
제2도는 본 발명에 의해 구현된 상기 외부전압 자동검출 반도체 장치의 상세 회로도로, 전압변환부(20)는 수동저항 소자를 이용하여 구현하였고, 전압비교기(10)는 전류 미러를 이용하여 구현하였다.
복수개의 P 모스 트랜지스터(P11,P12)로 이루어진 전류 미러(11)와; 상기 전류 미러(11)의 일측에 연결되며, 게이트단으로 디-램의 내부 동작전압을 인가받는 N 모스 트랜지스터(N11)와; 상기 전류 미러(11)의 일측에 연결되며, 디-램의 데이타 입/출력 라인 전압을 일정 수준 강하하여 게이트 단으로 인가받는 N 모스 트랜지스터(N12)와; 상기 N 모스 트랜지스터(N12)의 게이트단에 연결되어, 데이타 입/출력 라인을 통해 입/출력되는 전압을 강하시키는 복수개의 저항(R1,R2)과; 상기 N 모스 트랜지스터(N11)와, N 모스 트랜지스터(N12)의 각각의 게이트 단에 인가되는 전압이 비교된 결과를 출력하는 출력라인(OUT); 및 N 모스 트랜지스터(N13)를 포함한다.
여기서 상기 저항 'R1, R2'는 전압 강하 및 상승 수단으로 사용되는 것으로, 능동소자 또는 수동소자를 사용하여 구현하며, 본 발명에서는 수동소자를 사용한 예를 들어 설명한다.
복수개의 수동소자를 사용한 경우 데이타 입/출력 라인의 전압을로 강하시키는 역할을 하는 바, 이처럼 외부 인터페이스 전압을 강하시키는 이유는 외부 인터페이스 전압이 디-램의 내부 동작전압과 같은 3.3V일 경우에는 이보다 낮은 전압이 N 모스 트랜지스터(N12)로 인가되도록 하기 위함이다.
물론 이때 저항 'R1, R2'의 값은 전류소모를 막기 위해 매우 크게 할 필요가 있으며, 5.0V(외부 인터페이스전압)×값이 3.3V(디-램의 내부 동작전압) 보다 크게 되도록 상기 저항 'R1, R2'의 값을 정하는 것이 바람직하다.
제3도는 상기와 같이 구성된 본 발명의 외부 인터페이스 전압 자동 검출 장치를 반도체 장치의 데이타 입/출력부와 연결하여 사용한 예를 나타낸 회로도로, 디-램의 외부 인터페이스 전압을 검출하는 외부 인터페이스 전압 검출부(100)와; 상기 외부 인터페이스 전압 자동검출부(100)에서 출력되는 신호에 의해 제어되어 데이타 출력 버퍼의 크기를 조정하는 데이타 출력부(200)를 포함한다.
상기 데이타 출력부(200)는 상기 외부 인터페이스 전압 자동검출부(100)의 출력과, 상기 출력을 반전시키는 인버터(INV1)를 통한 출력을 인가받아 턴-온/오프되는 전달 게이트(N201,P201)와; 일측은 풀-업용 트랜지스터에 연결되고, 일측은 접지단에 연결되며, 게이트단을 통해 데이타의 '하이', '로우'에 따라 턴-온/오프되는 풀-다운영 트랜지스터(N202)와; 전원전압(VCC)을 인가받는 풀-업용 트랜지스터(P202); 및 상기 전달 트랜지스터(N201,P201)에 연결되어 전달 트랜지스터(N201,P201)의 동작에 따라 턴-온/오프되는 풀-다운용 트랜지스터(N203)를 포함한다.
이때 상기 풀-업용 트랜지스터(P202)는 본 발명의 일예로 P 모스 트랜지스터를 사용하였으나 N 모스 트랜지스터를 사용할 수 있음은 물론이다.
상기와 같이 구성되는 본 발명의 외부전압 자동검출 반도체 장치의 동작 과정을 설명하면 다음과 같다.
어떤 시스템 환경하에서 디-램을 사용한 경우 디-램에 먼저 라이트(write) 동작을 하게 된다.
이때 먼저 디-램에 로직 '로우'인 데이타를 라이트할 경우에는 디-램의 외부 인터페이스 전압이 3.3V이든 혹은 5.0V이든 데이타 입/출력 라인은 모두 0V로 방전되어 있게 된다.
따라서 이 경우에는 디-램 외부 인터페이스 전압이 몇 V인지 구별할 수가 없다.
하지만 상기와 같은 경우에는 디-램의 데이타 입/출력 라인이 0V로 방전되어 있는 상태이므로 디-램에서 로직 '로우' 데이타를 읽어들이는데는 전혀 문제가 되지 않는다.
반대로, 디-램에 로직 '하이' 데이타를 라이트 할 경우엔 데이타 입/출력 라인이 외부 인터페이스 전압에 따라 3.3V 혹은 5.0V로 충전되므로, 이때는 외부 인터페이스 전압이 몇 V인지 구별이 가능하다.
이 경우의 회로의 동작을 보면 다음과 같다.
상기처럼 로직 '하이' 데이타가 디-램에 라이트되기 위하여 데이타 입/출력 라인에 가해지면, N 모스 트랜지스터(N12)의 게이트 단에는 외부 인터페이스 전압×가 인가되고, 이 전압과 상기 N 모스 트랜지스터(N11)에 인가되는 디-램의 내부 동작전압이 상호 비교된다.
이처럼 비교된 전압은 노드 1을 통해 외부라인으로 출력(OUT)되는 바, 외부 인터페이스 전압(5.0V)이 디-램의 동작전압보다 클 경우에는 로직 '로우' 값을 출력하고, 반대로 외부 인터페이스 전압이 동작전압 보다 작은 경우에는 로직 '하이' 값을 출력한다.
이어 데이타 출력부(200)는 상기에서도 언급한 바와 같이 외부 인터페이스 전압 자동검출부(100)의 출력(OUT)에 따라 출력 버퍼의 풀-다운 트랜지스터를 조정하는데, 상기 외부 인터페이스 전압 자동검출부(100)의 출력(OUT)이 로직 '하이'이면 전달 트랜지스터(N201,P201)는 턴-오프되고, 이에 따라 풀-다운용 트랜지스터(N203)도 턴-오프된다.
상기 풀-다운용 트랜지스터(N203)가 턴-오프되면 결과적으로 데이타 출력부(200)는 풀-다운용 트랜지스터(N202)만이 동작하게 된다.
한편, 상기 외부 인터페이스 전압 자동검출부(100)의 출력이 로직 '로우'이면 상기 전달 게이트(N201,P201)는 턴-온되고, 이에 따라 풀-다운용 트랜지스터(N203) 또한 턴-온되어 결과적으로 데이타 출력 버퍼의 풀-다운 트랜지스터의 크기가 커지게 된다.
따라서 외부 인터페이스 전압이 5.5V 일지라도 데이타 입/출력 라인에 충전된 전하를 빠르게 방전할 수가 있게 된다.
제4도는 본 발명의 외부 인터페이스 전압 자동검출 반도체 장치의 또 다른 응용예로 반도체 장치의 입력단에서의 사용예를 나타낸 회로도이다.
일반적으로 반도체 입력단의 입력 버퍼는 입력 신호의 레벨에 따라 로직 스레시 홀드(threshold)값을 정하는데, 예를 들어 'TTL(5.0V) 레벨에서는 로직 스레시 홀드 값이 1.6V이고, 'LVTTL'(3.3V) 레벨에서는 1.4V이다.
그런데 이 로직 스레시 홀드 값은 풀-업/다운 트랜지스터의 크기에 따라 달라지므로 본 발명의 외부 인터페이스 전압 자동검출 장치를 이용하여 입력 버퍼의 로직 스레시 홀드 값을 조정할 수 있다.
이때 제4도에서 외부 인터페이스 전압 자동검출장치(100)의 동작은 상기 제3도에서 설명한 것과 동일하므로 설명을 생략하고, 데이타 입력부(300)의 동작은 제3도의 데이타 출력부(200)에서 전달 트랜지스터(N201,P201)의 게이트에 인가되는 전압의 극성만 서로 바뀐 것이므로 역시 설명을 생략하겠다.
결론적으로 보면 외부 외부 인터페이스 전압 자동검출부(400)의 출력(OUT)값이 로직 '하이'일 때 풀-다운용 트랜지스터(N303)가 동작하도록 하여 결국 입력 버퍼의 로직 스레시 홀드 값을 내린다.
이상에서 상세히 설명한 바와 같이 종래의 디-램은 외부 인터페이스 전압의 변화에 따라 출력장치의 풀-업용 또는 풀-다운용 트랜지스터의 크기를 조절할 수 없어, 디-램이 자체의 동작전압보다 높은 외부 인터페이스 전압 환경하에서 사용될 경우에는 로직 '로우' 데이타의 읽기 동작이 느려지고, 이로 인해 디-램의 전체 동작속도를 저하시켰으나, 본 발명에서는 디-램이 사용되고 있는 외부 인터페이스 전압 환경을 자동으로 검출하고, 상기 검출한 외부 인터페이스 전압값에 따라 출력버퍼의 트랜지스터 크기를 역시 자동으로 조정하므로 동작속도의 저하를 방지하는 이점이 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (8)

  1. 외부 인터페이스 전압 환경에 무관하게 정상적인 동작을 수행할 수 있도록;
    내부동작 전압과 외부 인터페이스 전압을 인가받아 상기 두 전압 중 하나 또는 둘 다를 전압강하 또는 상승시키는 전압변환부와;
    상기 전압변환부에서 출력되는 두 전압의 크기를 비교하는 전압 비교기; 및
    상기 외부 인터페이스 전압과 내부 공급전압이 상호 비교된 결과를 출력하는 출력라인(OUT)을 가지는 외부 인터페이스 전압 자동검출부를 포함하는 것을 특징으로 하는 외부 인터페이스 전압 자동검출 반도체 장치.
  2. 제1항에 있어서,
    상기 전압변환부는 데이타 입/출력 라인을 통해 입/출력되는 전압을 강하시키는 복수개의 저항 소자를 이용하여 구현하는 것을 특징으로 하는 외부 인터페이스 전압 자동검출 반도체 장치.
  3. 제2항에 있어서,
    상기 복수개의 저항(R1,R2) 값은 전류소모를 막기 위해 큰 값으로 설정하며, 외부 인터페이스 전압 ×값이 내부 동작전압 보다 크게 되도록 각 저항(R1,R2) 값을 정하는 것을 특징으로 하는 외부 인터페이스 전압 자동검출 반도체 장치.
  4. 제1항에 있어서,
    상기 전압비교기는 복수개의 모스 트랜지스터로 이루어진 전류 미러와;
    상기 전류 미러의 일측에 연결되며, 게이트단으로 디-램의 내부 동작 전압을 인가받는 제1 모스 트랜지스터와;
    상기 전류 미러의 일측에 연결되며, 디-램의 데이타 입/출력 라인 전압을 일정 수준 강하하여 게이트 단으로 인가받는 제2 모스 트랜지스터와;
    상기 제1 모스 트랜지스터와, 제2 모스 트랜지스터의 각각의 게이트 단에 인가되는 전압이 비교된 결과를 출력하는 출력라인; 및
    상기 각 제1, 2 모스 트랜지스터에 공통 연결되는 모스 트랜지스터를 포함하는 것을 특징으로 하는 외부 인터페이스 전압 자동검출 반도체 장치.
  5. 제1항에 있어서,
    상기 외부 인터페이스 전압 자동검출부와;
    상기 외부 인터페이스 전압 자동검출부에서 출력되는 신호에 제어되어, 데이타 출력장치 풀-업/풀-다운 트랜지스터의 크기가 자동조정되는 데이타 출력부를 부가 포함하는 것을 특징으로 하는 외부 인터페이스 전압 자동검출 반도체 장치.
  6. 제5항에 있어서,
    상기 데이타 출력부는 상기 외부 인터페이스 전압 자동검출부의 출력과, 상기 출력을 반전시키는 인버터를 통한 출력을 인가받아 턴-온/오프되는 전달 게이트와;
    일측은 풀-어용 트랜지스터에 연결되고, 일측은 집지단에 연결되며,게이트단을 통해 데이타의 '하이', '로우'에 따라 턴-온/오프되는 풀-다운용 트랜지스터와;
    전원전압(VCC)을 인가받는 풀-업용 트랜지스터; 및
    상기 전달 트랜지스터에 연결되어 전달 트랜지스터의 동작에 따라 턴-온/오프되는 풀-다운 트랜지스터를 포함하는 것을 특징으로 하는 외부 인터페이스 전압 자동검출 반도체 장치.
  7. 제1항에 있어서,
    상기 외부 인터페이스 전압 자동검출부와;
    상기 외부 인터페이스 전압 자동검출에서 출력되는 신호에 제어되어, 데이타 입력장치의 풀-업/풀-다운 트랜지스터의 크기가 자동 조정되는 데이타 입력부를 부가 포함하는 것을 특징으로 하는 외부 인터페이스 전압 자동검출 반도체 장치.
  8. 제7항에 있어서,
    상기 데이타 입력부는 상기 외부 인터페이스 전압 자동검출의 출력과, 상기 출력을 반전시키는 인버터를 통한 출력을 인가받아 턴-온/오프되는 전달 게이트와;
    일측은 풀-업용 트랜지스터에 연결되고, 일측은 접지단에 연결되며, 게이트단을 통해 데이터의 '하이', '로우'에 따라 턴-온/오프되는 풀-다운용 트랜지스터와;
    전원전압(VCC)을 인가받는 풀-업용 트랜지스터; 및
    상기 전달 트랜지스터에 연결되어 전달 트랜지스터의 동작에 따라 턴-온/오프되는 풀-다운용 트랜지스터를 포함하는 것을 특징으로 하는 외부 인터페이스 전압 자동검출 반도체 장치.
KR1019960052879A 1996-11-08 1996-11-08 외부 인터페이스 전압 자동검출 반도체 장치 KR19980034730A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960052879A KR19980034730A (ko) 1996-11-08 1996-11-08 외부 인터페이스 전압 자동검출 반도체 장치
US08/960,228 US5973521A (en) 1996-11-08 1997-10-29 Semiconductor device for automatically detecting external interface voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960052879A KR19980034730A (ko) 1996-11-08 1996-11-08 외부 인터페이스 전압 자동검출 반도체 장치

Publications (1)

Publication Number Publication Date
KR19980034730A true KR19980034730A (ko) 1998-08-05

Family

ID=19481226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052879A KR19980034730A (ko) 1996-11-08 1996-11-08 외부 인터페이스 전압 자동검출 반도체 장치

Country Status (2)

Country Link
US (1) US5973521A (ko)
KR (1) KR19980034730A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124732A (en) * 1998-07-15 2000-09-26 Lucent Technologies, Inc. Signaling voltage range discriminator
JP4308985B2 (ja) * 1999-08-12 2009-08-05 株式会社ルネサステクノロジ 半導体装置
GB2369732A (en) * 2000-11-29 2002-06-05 Nokia Mobile Phones Ltd An open-collector voltage level translator for data transfer between an accessory IC and a mobile phone microcontroller
GB2373115B8 (en) * 2001-03-08 2008-07-24 Micron Technology Inc Adaptive threshold logic circuit
US6940304B2 (en) * 2001-03-14 2005-09-06 Micron Technology, Inc. Adaptive threshold logic circuit
US6414539B1 (en) * 2001-03-29 2002-07-02 Intel Corporation AC timings at the input buffer of source synchronous and common clock designs by making the supply for differential amplifier track the reference voltage
DE10146585A1 (de) * 2001-09-21 2003-04-24 Siemens Ag Verfahren und Schaltungsanordnung zur Anpassung des Spannungspegels für die Übertragung von Daten
US7212067B2 (en) * 2003-08-01 2007-05-01 Sandisk Corporation Voltage regulator with bypass for multi-voltage storage system
JP2005092480A (ja) * 2003-09-17 2005-04-07 Hitachi Global Storage Technologies Netherlands Bv インターフェース回路及び電子機器
US7164561B2 (en) * 2004-02-13 2007-01-16 Sandisk Corporation Voltage regulator using protected low voltage devices
US6963188B2 (en) * 2004-04-06 2005-11-08 Atmel Corporation On-chip power supply interface with load-independent current demand
US7391193B2 (en) * 2005-01-25 2008-06-24 Sandisk Corporation Voltage regulator with bypass mode
US20090132404A1 (en) * 2007-11-21 2009-05-21 Marie King Apportioning fraud liability
US7839208B2 (en) * 2007-12-28 2010-11-23 Infineon Technologies Ag Integrated circuit and method for operating

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280198A (en) * 1992-11-06 1994-01-18 Intel Corporation Power supply level detector
KR0130037B1 (ko) * 1993-12-18 1998-04-06 김광호 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로

Also Published As

Publication number Publication date
US5973521A (en) 1999-10-26

Similar Documents

Publication Publication Date Title
US6125069A (en) Semiconductor memory device with redundancy circuit having a reference resistance
US5999454A (en) Sense amplifier for flash memory
KR19980034730A (ko) 외부 인터페이스 전압 자동검출 반도체 장치
US7187219B2 (en) Power-on-reset circuit based on the threshold levels and quadratic I-V behavior of MOS transistors
US5627493A (en) Semiconductor device having supply voltage deboosting circuit
KR100190080B1 (ko) 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로
US4982113A (en) Signal distributing unit for various input signals different in voltage level
JPH0814781B2 (ja) Ｉｃメモリカード
KR19990084474A (ko) 저전력 정적 램의 셀 구조
EP0887935A1 (en) Noise isolation circuit
US5751160A (en) Output buffer with improved operational speed and transitional current
US6628162B2 (en) Semiconductor integrated circuit
US5440248A (en) Power-saver differential input buffer
US5999021A (en) Pad signal detecting circuit in a semiconductor device for detecting a reference voltage in a high-speed interface
EP1355315B1 (en) Voltage detection circuit and method for semiconductor memory devices
JPH0289292A (ja) 半導体メモリ
JP3841469B2 (ja) 内部セル電圧を減少させたｓｒａｍメモリセル
US6037827A (en) Noise isolation circuit
US5361229A (en) Precharging bitlines for robust reading of latch data
US6580285B2 (en) Output buffer circuit with switching speed control circuit
EP0155113A2 (en) Voltage level detection circuit
US5170077A (en) Voltage level detecting circuit
US20020179707A1 (en) Smart card reader circuit and insertion detection method
KR100293303B1 (ko) 반도체 장치용 입력 버퍼
US5467267A (en) PROM built-in micro computer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application