JPH05217370A - 内部降圧電源回路 - Google Patents
内部降圧電源回路Info
- Publication number
- JPH05217370A JPH05217370A JP4014404A JP1440492A JPH05217370A JP H05217370 A JPH05217370 A JP H05217370A JP 4014404 A JP4014404 A JP 4014404A JP 1440492 A JP1440492 A JP 1440492A JP H05217370 A JPH05217370 A JP H05217370A
- Authority
- JP
- Japan
- Prior art keywords
- power source
- potential
- vcc
- power supply
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 内部降圧電源回路を有する半導体メモリにお
いて、広い外部電源電圧マージンを得る。 【構成】 外部電源電位VCCが制限電圧VREG以下
になったときにCMOSコンパレータ回路COM1の駆
動力が低下するが、それを補う内部電源駆動トランジス
タQ2 の動作の基準を次のようにする。内部電源電位検
知回路2の内部で発生させる検知電位VIKとして、制
限電圧VREGを境にして外部電源電位VCCがそれ以
下のときはVIK=VCCであり、それを越えるとVR
EGとVCCの差が大きくなるのに比例して減少するよ
うな電位にする。するとVCCの上昇に伴いトランジス
タQ2 の駆動能力が強くなりすぎて発生していた内部電
源電位VINTのオーバーシユートがなくなり、正常に
動作させることができる。
いて、広い外部電源電圧マージンを得る。 【構成】 外部電源電位VCCが制限電圧VREG以下
になったときにCMOSコンパレータ回路COM1の駆
動力が低下するが、それを補う内部電源駆動トランジス
タQ2 の動作の基準を次のようにする。内部電源電位検
知回路2の内部で発生させる検知電位VIKとして、制
限電圧VREGを境にして外部電源電位VCCがそれ以
下のときはVIK=VCCであり、それを越えるとVR
EGとVCCの差が大きくなるのに比例して減少するよ
うな電位にする。するとVCCの上昇に伴いトランジス
タQ2 の駆動能力が強くなりすぎて発生していた内部電
源電位VINTのオーバーシユートがなくなり、正常に
動作させることができる。
Description
【0001】
【産業上の利用分野】本発明は半導体メモリ等に用いる
内部降圧電源回路に関する。
内部降圧電源回路に関する。
【0002】
【従来の技術】従来の半導体メモリは例えば信学技報工
CD−90−200に述べられている。図5はこの文献
に記載されたDRAM(ダイナミックランダムアクセス
メモリ)の内部電源回路である。
CD−90−200に述べられている。図5はこの文献
に記載されたDRAM(ダイナミックランダムアクセス
メモリ)の内部電源回路である。
【0003】内部電源回路では、CMOSコンパレータ
回路COM1で、内部電源電位VINTを内部電源基準
電位VREFと比較し、PチャンネルMOSトランジス
タQ1 のゲート電位をコントロールする。コンパレータ
回路は図6のようにカレントミラーアンプで構成される
ため、出力振幅は小さい。
回路COM1で、内部電源電位VINTを内部電源基準
電位VREFと比較し、PチャンネルMOSトランジス
タQ1 のゲート電位をコントロールする。コンパレータ
回路は図6のようにカレントミラーアンプで構成される
ため、出力振幅は小さい。
【0004】一方、基準電圧VREFの外部電源電位V
CC依存性は図7のようになる。制限電圧VREGまで
はVREF=VCCであり、それ以上ではVREF=V
REGとなる。するとVCCがVREG付近より低下す
ると、トランジスタのQ1 のソース・ドレイン電圧が小
さくなり内部電源の駆動能力が落ちる。それを補うもの
としてPチャンネルMOSトランジスタQ2 があり、V
CCがVREG近くの検知電圧VSEN以下になると、
検知回路1が動作し、信号SENがGNDレベルとなり
Q2 がオンし、Q1 を補って出力トランジスタとしてV
INTを駆動する。そのためVINT=VCCとなるが
コンパレータとちがいゲート電位が大きいため駆動能力
は十分にある。
CC依存性は図7のようになる。制限電圧VREGまで
はVREF=VCCであり、それ以上ではVREF=V
REGとなる。するとVCCがVREG付近より低下す
ると、トランジスタのQ1 のソース・ドレイン電圧が小
さくなり内部電源の駆動能力が落ちる。それを補うもの
としてPチャンネルMOSトランジスタQ2 があり、V
CCがVREG近くの検知電圧VSEN以下になると、
検知回路1が動作し、信号SENがGNDレベルとなり
Q2 がオンし、Q1 を補って出力トランジスタとしてV
INTを駆動する。そのためVINT=VCCとなるが
コンパレータとちがいゲート電位が大きいため駆動能力
は十分にある。
【0005】
【発明が解決しようとする課題】このように従来のDR
AMでは、外部電源電圧VCCを検知して内部電源回路
の出力トランジスタを切り替えていた。そのそため、図
8に示すように検知電圧VSEN付近で内部電源回路か
ら出力される内部降圧電源電位VINTが大きく変動
し、正常に動作しなくなるという問題点があった。
AMでは、外部電源電圧VCCを検知して内部電源回路
の出力トランジスタを切り替えていた。そのそため、図
8に示すように検知電圧VSEN付近で内部電源回路か
ら出力される内部降圧電源電位VINTが大きく変動
し、正常に動作しなくなるという問題点があった。
【0006】
【課題を解決するための手段】本発明の内部降圧電源回
路は、内部降圧電位を決定する第1の基準電位と、外部
電源電位との差に比例した値を第1の基準電位から引い
た電位を第2の基準電位とする内部降圧電源駆動トラン
ジスタを備えている。
路は、内部降圧電位を決定する第1の基準電位と、外部
電源電位との差に比例した値を第1の基準電位から引い
た電位を第2の基準電位とする内部降圧電源駆動トラン
ジスタを備えている。
【0007】
【実施例】図1は本発明の一実施例の内部電源回路であ
る。内部電源電位検知回路2はVCC<VREGでは常
にその出力SENをGNDにしてPチャンネルMOSト
ランジスタQ2 をオン状態にし、VCC〉VREGで
は、内部回路の動作によりVINTが落ちこんだときの
みSENをVCCからGNDにしてQ2 をオンさせるよ
うになっている。この点は従来例と同様である。しかし
本発明ではQ2 の動作の基準に図2に示すようにVCC
依存性をつけたことにより、VCC上昇にともない、ト
ランジスタQ2 の駆動能力が強くなりすぎて、前述の図
6に示したようにVSEN付近でVINTがオバーシュ
ートするのを防いでいる。
る。内部電源電位検知回路2はVCC<VREGでは常
にその出力SENをGNDにしてPチャンネルMOSト
ランジスタQ2 をオン状態にし、VCC〉VREGで
は、内部回路の動作によりVINTが落ちこんだときの
みSENをVCCからGNDにしてQ2 をオンさせるよ
うになっている。この点は従来例と同様である。しかし
本発明ではQ2 の動作の基準に図2に示すようにVCC
依存性をつけたことにより、VCC上昇にともない、ト
ランジスタQ2 の駆動能力が強くなりすぎて、前述の図
6に示したようにVSEN付近でVINTがオバーシュ
ートするのを防いでいる。
【0008】このような、検知回路2の具体例が図3で
ある。抵抗R1 の一端に外部電源VCCを接続し、R1
の他端を抵抗R2 に接続する。R1 、R2 の接続点をC
MOSコンパレータCOM2 の正入力側に入力し、負入
力側に基準電位VREFを入力する。トランジスタQ8
と抵抗R3 を直列接続し、Q8 のゲートにCOM2 の出
力を入力する。Q8 とR3 を接続点にR2 を接続し、そ
れをCMOSコンパレータCOM3に入力する。R
3 〈〈R1 、R2 であればQ8 とR3 の接続点の電圧V
IKが図2に示した検知電圧となる。すなわち制限電圧
VREGを境にして外部電源電位VCCがそれ以下のと
きはVIK=VCCであり、それを越えるとVREGと
VCCの差が大きくなるのに比例して減少する。この比
例の度合い(VCC依存性)tanθ1は、tanθ1
=R2 /R1 であり、R1 、R2 の値を調整すれば変え
ることができる。このVIKとVINTを比較しコンパ
レータ二段とCMOSインバータによりGND電位を出
力させる。すなわちCMOSコンパレータCOM3の負
入力側とCOM4の正入力側に電圧VIKを入力し、C
OM3の正入力側とCOM4の負入力側にVINTをそ
れぞれ入力し、さらにCOM3の出力N1 を次段のCM
OSコンパレータCOM5の負入力側に、COM4の出
力N2 をCOM5 の正入力側に入力し、COM5の出力
をCMOSインバータINV1 に出力し、このINV1
の出力SENを出力トランジスタQ2 のゲートに入力す
る。
ある。抵抗R1 の一端に外部電源VCCを接続し、R1
の他端を抵抗R2 に接続する。R1 、R2 の接続点をC
MOSコンパレータCOM2 の正入力側に入力し、負入
力側に基準電位VREFを入力する。トランジスタQ8
と抵抗R3 を直列接続し、Q8 のゲートにCOM2 の出
力を入力する。Q8 とR3 を接続点にR2 を接続し、そ
れをCMOSコンパレータCOM3に入力する。R
3 〈〈R1 、R2 であればQ8 とR3 の接続点の電圧V
IKが図2に示した検知電圧となる。すなわち制限電圧
VREGを境にして外部電源電位VCCがそれ以下のと
きはVIK=VCCであり、それを越えるとVREGと
VCCの差が大きくなるのに比例して減少する。この比
例の度合い(VCC依存性)tanθ1は、tanθ1
=R2 /R1 であり、R1 、R2 の値を調整すれば変え
ることができる。このVIKとVINTを比較しコンパ
レータ二段とCMOSインバータによりGND電位を出
力させる。すなわちCMOSコンパレータCOM3の負
入力側とCOM4の正入力側に電圧VIKを入力し、C
OM3の正入力側とCOM4の負入力側にVINTをそ
れぞれ入力し、さらにCOM3の出力N1 を次段のCM
OSコンパレータCOM5の負入力側に、COM4の出
力N2 をCOM5 の正入力側に入力し、COM5の出力
をCMOSインバータINV1 に出力し、このINV1
の出力SENを出力トランジスタQ2 のゲートに入力す
る。
【0009】
【発明の効果】以上説明したように本発明では、外部電
源電圧が低下したときのみ動作する内部電源駆動トラン
ジスタの動作する基準電位に外部電源及び内部電源依存
を持たせたので図4に示すようにオーバーシユートがな
くなり外部電源電圧の広い範囲で安定した内部電源が得
られるため、広い動作マージンを得られる。
源電圧が低下したときのみ動作する内部電源駆動トラン
ジスタの動作する基準電位に外部電源及び内部電源依存
を持たせたので図4に示すようにオーバーシユートがな
くなり外部電源電圧の広い範囲で安定した内部電源が得
られるため、広い動作マージンを得られる。
【0010】また本発明の回路はDRAMに限らずRO
Mにも適用でき、またASIC等他の種類のLSIにも
適用できることは明らかである。
Mにも適用でき、またASIC等他の種類のLSIにも
適用できることは明らかである。
【図1】本発明の内部降圧回路を示す図である。
【図2】本発明の検知回路で用いる第2の基準電圧(検
知電位)を示す図である。
知電位)を示す図である。
【図3】本発明の検知回路を示す図である。
【図4】本発明の半導体メモリの内部電源電位の外部電
源依存性を示す図である。
源依存性を示す図である。
【図5】従来の半導体メモリの内部降圧回路を示す図で
ある。
ある。
【図6】CMOS構成のコンパレータ回路を示す図であ
る。
る。
【図7】従来の半導体メモリの内部電源電位の外部電源
依存性を示す図である。
依存性を示す図である。
【図8】従来の半導体メモリの基準電圧の外部電源依存
性を示す図である。
性を示す図である。
1 外部電源電圧検知回路 2 本発明の検知回路 Q1 〜Q4 、Q8 PチャンネルMOSFET Q5 〜Q7 NチャンネルMOSFET COM1〜COM5 CMOSコンパレータ回路 INV1 CMOSインバータ回路 R1 〜R3 抵抗素子
Claims (1)
- 【請求項1】 内部電源電位が低下したときのみ動作す
る内部電源駆動トランジスタを有する内部降圧電源回路
において、内部降圧電位を決定する第1の基準電位と外
部電源電位との差に比例した値を第1の基準電位から引
いた電位を前記内部電源駆動トランジスタを動作させる
第2の基準電位とすることを特徴とする内部降圧電源回
路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4014404A JPH05217370A (ja) | 1992-01-30 | 1992-01-30 | 内部降圧電源回路 |
US08/009,974 US5373477A (en) | 1992-01-30 | 1993-01-26 | Integrated circuit device having step-down circuit for producing internal power voltage free from overshoot upon voltage drop of external power voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4014404A JPH05217370A (ja) | 1992-01-30 | 1992-01-30 | 内部降圧電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05217370A true JPH05217370A (ja) | 1993-08-27 |
Family
ID=11860113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4014404A Pending JPH05217370A (ja) | 1992-01-30 | 1992-01-30 | 内部降圧電源回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5373477A (ja) |
JP (1) | JPH05217370A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5612920A (en) * | 1994-11-28 | 1997-03-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having a voltage down converter for generating an internal power supply voltage from an external power supply |
KR100287392B1 (ko) * | 1996-11-18 | 2001-04-16 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체 회로 장치 |
US6459329B1 (en) | 1997-10-17 | 2002-10-01 | Fujitsu Limited | Power supply auxiliary circuit |
JP2012099199A (ja) * | 2010-11-05 | 2012-05-24 | Elpida Memory Inc | 半導体装置及びその制御方法 |
JP2014194841A (ja) * | 2014-06-17 | 2014-10-09 | Lapis Semiconductor Co Ltd | 半導体メモリ |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2953226B2 (ja) * | 1992-12-11 | 1999-09-27 | 株式会社デンソー | 基準電圧発生回路 |
JP2838761B2 (ja) * | 1993-08-11 | 1998-12-16 | セイコープレシジョン株式会社 | カメラ用制御回路 |
JP3705842B2 (ja) * | 1994-08-04 | 2005-10-12 | 株式会社ルネサステクノロジ | 半導体装置 |
JPH0869693A (ja) * | 1994-08-30 | 1996-03-12 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
KR0144402B1 (ko) * | 1994-12-30 | 1998-08-17 | 김주용 | 동작전류 소모를 줄인 반도체 메모리 소자 |
KR0144410B1 (ko) * | 1994-12-31 | 1998-08-17 | 김주용 | 반도체 메모리 장치의 리스토어 회로 및 그 구조 |
JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
DE19655211B4 (de) * | 1995-02-06 | 2004-11-04 | Mitsubishi Denki K.K. | Halbleitereinrichtung |
US5481161A (en) * | 1995-02-10 | 1996-01-02 | General Electric Company | Variable frequency generator for resonant power feedback |
JPH103787A (ja) * | 1996-06-13 | 1998-01-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5757712A (en) * | 1996-07-12 | 1998-05-26 | International Business Machines Corporation | Memory modules with voltage regulation and level translation |
US5805507A (en) * | 1996-10-01 | 1998-09-08 | Microchip Technology Incorporated | Voltage reference generator for EPROM memory array |
KR100248355B1 (ko) * | 1997-04-09 | 2000-03-15 | 김영환 | 반도체 메모리 소자의 가변 비교전압 발생장치 |
KR100554112B1 (ko) * | 1997-05-30 | 2006-02-20 | 미크론 테크놀로지,인코포레이티드 | 256 메가 다이내믹 랜덤 액세스 메모리 |
US6060944A (en) * | 1997-08-14 | 2000-05-09 | Micron Technology, Inc. | N-channel voltage regulator |
JPH11144465A (ja) * | 1997-11-10 | 1999-05-28 | Texas Instr Japan Ltd | 半導体記憶装置 |
JPH11231954A (ja) | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 内部電源電圧発生回路 |
KR100324017B1 (ko) * | 1998-06-29 | 2002-05-13 | 박종섭 | 전압강하회로 |
US6163178A (en) * | 1998-12-28 | 2000-12-19 | Rambus Incorporated | Impedance controlled output driver |
US6226205B1 (en) * | 1999-02-22 | 2001-05-01 | Stmicroelectronics, Inc. | Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM) |
US6266291B1 (en) | 1999-02-23 | 2001-07-24 | Micron Technology, Inc. | Voltage independent fuse circuit and method |
JP4043142B2 (ja) * | 1999-05-18 | 2008-02-06 | 富士通株式会社 | メモリデバイス |
JP2001022452A (ja) * | 1999-07-07 | 2001-01-26 | Mitsubishi Electric Corp | 電源電圧降圧回路 |
JP2001256781A (ja) * | 2000-03-14 | 2001-09-21 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6310511B1 (en) * | 2000-06-16 | 2001-10-30 | Infineon Technologies Ag | Generator scheme and circuit for overcoming resistive voltage drop on power supply circuits on chips |
DE10032277A1 (de) * | 2000-07-03 | 2002-01-24 | Infineon Technologies Ag | MRAM-Anordnung |
US20030009924A1 (en) * | 2000-11-03 | 2003-01-16 | Sajadian Zahra Nassrin | Outdoor numeric/allphabetic lighting |
JP2004070813A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 半導体集積回路 |
KR100543659B1 (ko) * | 2003-06-20 | 2006-01-20 | 주식회사 하이닉스반도체 | 내부전압 생성용 액티브 드라이버 |
US7212067B2 (en) * | 2003-08-01 | 2007-05-01 | Sandisk Corporation | Voltage regulator with bypass for multi-voltage storage system |
US7088127B2 (en) * | 2003-09-12 | 2006-08-08 | Rambus, Inc. | Adaptive impedance output driver circuit |
JP2005116065A (ja) * | 2003-10-08 | 2005-04-28 | Oki Electric Ind Co Ltd | 不揮発性半導体記憶装置及び読出方法 |
JP4301027B2 (ja) * | 2004-02-13 | 2009-07-22 | 株式会社デンソー | 電圧出力調整装置及び電圧出力調整方法 |
US7164561B2 (en) * | 2004-02-13 | 2007-01-16 | Sandisk Corporation | Voltage regulator using protected low voltage devices |
JP2005242570A (ja) * | 2004-02-25 | 2005-09-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
KR100533976B1 (ko) * | 2004-05-10 | 2005-12-07 | 주식회사 하이닉스반도체 | 멀티-포트 메모리 소자 |
US7158423B2 (en) * | 2004-06-22 | 2007-01-02 | Samsung ′Electronics Co., Ltd. | Semiconductor memory device and array internal power voltage generating method thereof |
US7391193B2 (en) * | 2005-01-25 | 2008-06-24 | Sandisk Corporation | Voltage regulator with bypass mode |
KR100754328B1 (ko) * | 2005-02-15 | 2007-08-31 | 삼성전자주식회사 | 내부전원전압 발생회로 및 이를 포함하는 반도체 메모리 장치 |
US8199600B2 (en) * | 2005-09-28 | 2012-06-12 | Hynix Semiconductor Inc. | Voltage generator for peripheral circuit |
US20070126494A1 (en) * | 2005-12-06 | 2007-06-07 | Sandisk Corporation | Charge pump having shunt diode for improved operating efficiency |
US20070139099A1 (en) * | 2005-12-16 | 2007-06-21 | Sandisk Corporation | Charge pump regulation control for improved power efficiency |
US7372320B2 (en) * | 2005-12-16 | 2008-05-13 | Sandisk Corporation | Voltage regulation with active supplemental current for output stabilization |
US20070229149A1 (en) * | 2006-03-30 | 2007-10-04 | Sandisk Corporation | Voltage regulator having high voltage protection |
US7554311B2 (en) * | 2006-07-31 | 2009-06-30 | Sandisk Corporation | Hybrid charge pump regulation |
US7368979B2 (en) | 2006-09-19 | 2008-05-06 | Sandisk Corporation | Implementation of output floating scheme for hv charge pumps |
US7474582B2 (en) * | 2006-12-12 | 2009-01-06 | Texas Instruments Incorporated | Systems and methods for managing power |
KR20090022136A (ko) * | 2007-08-29 | 2009-03-04 | 주식회사 하이닉스반도체 | 코아전압 드라이버 |
US7719876B2 (en) * | 2008-07-31 | 2010-05-18 | Unity Semiconductor Corporation | Preservation circuit and methods to maintain values representing data in one or more layers of memory |
US8289798B2 (en) * | 2010-03-17 | 2012-10-16 | International Business Machines Corporation | Voltage regulator bypass in memory device |
US9098101B2 (en) * | 2012-10-16 | 2015-08-04 | Sandisk Technologies Inc. | Supply noise current control circuit in bypass mode |
US11278822B2 (en) * | 2019-08-28 | 2022-03-22 | Huntar Company | Toy construction block kit |
DE102021106815B4 (de) | 2021-01-06 | 2023-06-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stromversorgungsgenerator und betriebsverfahren dafür |
CN114489202B (zh) | 2021-01-06 | 2024-03-29 | 台湾积体电路制造股份有限公司 | 电源供应产生器及其操作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61148700A (ja) * | 1984-12-24 | 1986-07-07 | Hitachi Ltd | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2778199B2 (ja) * | 1990-04-27 | 1998-07-23 | 日本電気株式会社 | 内部降圧回路 |
KR930009148B1 (ko) * | 1990-09-29 | 1993-09-23 | 삼성전자 주식회사 | 전원전압 조정회로 |
-
1992
- 1992-01-30 JP JP4014404A patent/JPH05217370A/ja active Pending
-
1993
- 1993-01-26 US US08/009,974 patent/US5373477A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61148700A (ja) * | 1984-12-24 | 1986-07-07 | Hitachi Ltd | 半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5612920A (en) * | 1994-11-28 | 1997-03-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having a voltage down converter for generating an internal power supply voltage from an external power supply |
KR100287392B1 (ko) * | 1996-11-18 | 2001-04-16 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체 회로 장치 |
US6459329B1 (en) | 1997-10-17 | 2002-10-01 | Fujitsu Limited | Power supply auxiliary circuit |
JP2012099199A (ja) * | 2010-11-05 | 2012-05-24 | Elpida Memory Inc | 半導体装置及びその制御方法 |
JP2014194841A (ja) * | 2014-06-17 | 2014-10-09 | Lapis Semiconductor Co Ltd | 半導体メモリ |
Also Published As
Publication number | Publication date |
---|---|
US5373477A (en) | 1994-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05217370A (ja) | 内部降圧電源回路 | |
US7652456B2 (en) | Current direction detection circuit and switching regulator having the same | |
US10503189B1 (en) | Voltage regulator and dynamic bleeder current circuit | |
US7548044B2 (en) | Constant-voltage power circuit with fold back current limiting capability | |
US4224539A (en) | FET Voltage level detecting circuit | |
US5739712A (en) | Power amplifying circuit having an over-current protective function | |
US6346834B1 (en) | Power on reset circuit | |
KR100237623B1 (ko) | 기준 전압 회로의 전류 감지 스타트 업 회로 | |
US20050151522A1 (en) | Constant-voltage power supply circuit | |
US5530395A (en) | Supply voltage level control using reference voltage generator and comparator circuits | |
JP2553816B2 (ja) | 半導体装置の内部電源発生回路 | |
JP2706721B2 (ja) | ボルテージ・レギュレーター | |
US4774692A (en) | Sense circuit of a semiconductor memory device | |
US6404221B1 (en) | Threshold invariant voltage detecting device | |
JP2621140B2 (ja) | センスアンプ回路 | |
US5907255A (en) | Dynamic voltage reference which compensates for process variations | |
US6151230A (en) | Charge pump regulation circuit with overvoltage protection | |
JP3086043B2 (ja) | 半導体読み出し専用メモリのセンス増幅回路 | |
US4972159A (en) | Amplifier circuit more immune to fluctuation of reference voltage | |
JPH0554673A (ja) | 基準電位発生回路 | |
JPH0720165A (ja) | 電圧検出回路 | |
JPH0656719B2 (ja) | 半導体記憶装置 | |
JPH05335911A (ja) | ドライブ回路 | |
JP2707825B2 (ja) | 半導体集積回路装置 | |
JP3322332B2 (ja) | 信号レベル検出回路 |