DE19655211B4 - Halbleitereinrichtung - Google Patents

Halbleitereinrichtung Download PDF

Info

Publication number
DE19655211B4
DE19655211B4 DE19655211A DE19655211A DE19655211B4 DE 19655211 B4 DE19655211 B4 DE 19655211B4 DE 19655211 A DE19655211 A DE 19655211A DE 19655211 A DE19655211 A DE 19655211A DE 19655211 B4 DE19655211 B4 DE 19655211B4
Authority
DE
Germany
Prior art keywords
potential
circuit
power supply
node
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19655211A
Other languages
English (en)
Inventor
Tsukasa Ooishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP12262195A external-priority patent/JP3523718B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE19655128A priority Critical patent/DE19655128C2/de
Priority claimed from DE19655128A external-priority patent/DE19655128C2/de
Application granted granted Critical
Publication of DE19655211B4 publication Critical patent/DE19655211B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

Es wird eine Halbleitereinrichtung offenbart, die aufweist: eine Vergleichsschaltung (321) mit einem ersten und einem zweiten Taktsignaleingangsknoten zum Ausgeben eines ersten und eines zweiten Vergleichssignals gemäß einer Differenz zwischen wenigstens der Phase oder der Frequenz eines ersten und eines zweiten Taktsignals, die an den ersten und den zweiten Taktsignaleingangsknoten angelegt sind, welche die Differenz verkleinert; DOLLAR A eine das erste und das zweite Vergleichssignal empfangende Ladungspumpschaltung (322), welche einen Lade-/Entladeknoten (322a) lädt, wenn das erste Vergleichssignal aktiv ist, und welche den Lade-/Entladeknoten entlädt, wenn das zweite Vergleichssignal aktiv ist; DOLLAR A eine Stromsteuerschaltung (323) zum Ausgeben eines Stromsignals mit einem Potentialpegel gemäß einem Potential an dem Lade-/Entladeknoten und DOLLAR A eine ungerade Anzahl von Verstärkerschaltungen (324b; 324f; 324g), die im Ring geschaltet sind, wobei der Treibstrom jeder Verstärkerschaltung gemäß dem Stromsteuersignal gesteuert ist und jede Verstärkerschaltung komplementäre Eingangssignale invertiert und verstärkt und komplementäre Ausgangssignale ausgibt; und DOLLAR A einen Taktpuffer (324c) zum Puffern eines Ausgangs aus der Verstärkerschaltung der letzten Stufe der Verstärkerschaltungen in dem Ring, welcher das zweite Taktsignal ausgibt.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitereinrichtung. Insbesondere betrifft die vorliegende Erfindung eine Halbleitereinrichtung zum Erzeugen eines internen Betriebsfaktors, der einem externen Betriebsfaktor wie beispielsweise einer Stromversorgungsspannung oder einem Taktsignal entspricht, die eine Phase-Locked-Loop-(PLL-)Schaltung oder eine Delay-Locked-Loop-(DLL-)Schaltung oder einen Ringoszillator zum Erzeugen eines internen Taktsignals enthält, und/oder eine Halbleitereinrichtung, die einen Rückkonverter zum Erzeugen eines internen Stromversorgungspotentials durch Rückverwandeln des Pegels eines von außen angelegten Stromversorgungspotentials enthält.
  • Eine PLL-Schaltung ist bekannt gewesen als eine Schaltung zum Erzeugen eines internen Signals, das in Phasen-/Frequenzsynchronisation mit einem von außen angelegten Signal ist. Die PLL-Schaltung wird verwendet zum wiedergeben des Farbnebenträgers zur synchronen Ermittlung eines Farbburstsignals in einer integrierten Schaltung zum wiedergeben eines ATC-Typ-Farbnebenträgers (eines Farbnebenträgers des Typs mit automatischer Steuerung) zum Verbessern der Stabilität der Farbwiedergabe beim Farbfernsehen. Sie wird auch auf dem Gebiet der Drahtkommunikation verwendet zum Synchronisieren eines Taktausgangs aus einem in einer Station angeordneten hochstabilen Oszillator mit einem aus einer Hochpegelstation empfangenen Referenztakt, um an verschiedene Kommunikationseinrichtungen in der Station einen stabilen Takt zu verteilen.
  • 1 zeigt einen schematischen Aufbau einer herkömmlichen PLL-Schaltung. Unter Bezugnahme auf 1 enthält die PLL-Schaltung eine einen internen Takt intCLK und einen externen Takt extCLK empfangende Phasenvergleichsschaltung 2 zum Ausgeben von Steuersignalen UP und /DOWN, die einer Frequenz- und Phasenabweichung zwischen dem internen Takt intCLK und dem externen Takt extCLK entsprechen; eine Ladungspumpschaltung 3 zum Einstellen des Potentialpegels ihres Ausgangsknotens 3a gemäß den Steuersignalen UP und /DOWN aus der Phasenvergleichsschaltung 2; ein Schleifenfilter 4 zum Filtern des Ausgangssignals(-potentials) aus dem Ausgangsknoten 3a der Ladungspumpschaltung 3; eine das Ausgangspotential VP aus dem Schleifenfilter 4 empfangende Stromeinstellpotentialausgangsschaltung 5 zum Ausgeben eines dem Ausgangspotential VP entsprechenden Ausgangspotentials VN und einen Ringoszillator, dessen Schwingungsfrequenz gemäß dem Ausgangspotential VP aus dem Schleifenfilter 4 und dem Potential VN aus der Stromeinstellpotentialausgangsschaltung 5 gesteuert wird. Der interne Takt intCLK wird aus dem Ringoszillator 6 ausgegeben.
  • Der Phasenvergleicher 2 weist den Aufbau eines Phasenfrequenzvergleichers (PFC) auf, und er setzt das Steuersignal UP auf einen L-(Tief-)Pegel, wenn die Frequenz des internen Taktes intCLK größer als die Frequenz des externen Taktes extCLK ist oder wenn die Phase des internen Taktes intCLK der Phase des externen Taktes extCLK vorauseilt, und er setzt das Steuersignal UP auf einen H-(Hoch-)Pegel, wenn die Frequenz des internen Taktes intCLK kleiner als die Frequenz des externen Taktes extCLK ist oder wenn die Phase des internen Taktes intCLK derjenigen des externen Taktes extCLK nacheilt. Das Steuersignal /DOWN aus der Phasenvergleichsschaltung 2 ist auf den L-Pegel gesetzt, wenn die Frequenz des internen Taktes intCLK größer als die Frequenz des externen Taktes extCLK ist oder wenn die Phase des internen Taktes intCLK der Phase des externen Taktes extCLK vorauseilt, und es ist auf den H-Pegel gesetzt, wenn die Frequenz des internen Taktes intCLK kleiner als die Frequenz des externen Taktes extCLK ist oder wenn die Phase des internen Taktes intCLK derjenigen des externen Taktes extCLK nacheilt. Die Phasenvergleichsschaltung 2 arbeitet automatisch als Frequenzfehlerermittlungseinrichtung, wenn sie nicht einegerastet ist, und sie arbeitet als Phasendifferenzermittlungseinrichtung in einem Einfangbereich.
  • Die Ladungspumpschaltung 3 enthält eine Konstantstromschaltung 3c zum versorgen des Knotens 3b mit einem Konstantstrom, welche zwischen einem Stromversorgungsknoten 1a, an den ein Stromversorgungspotential VCC angelegt ist, und einem Knoten 3b geschaltet ist; einen p-Kanal-MOS-(Isoliergatetyp-Feldeffekt-)Transistor 3d, der zwischen dem Knoten 3b und einem Ausgangsknoten 3a geschaltet ist und an seinem Gate das Steuersignal UP aus der Phasenvergleichsschaltung empfängt; einen n-Kanal-MOS-Transistor 3f, der zwischen dem Ausgangsknoten 3a und einem Knoten 3e geschaltet ist und an seinem Gate das Steuersignal /DOWN aus der Phasenvergleichsschaltung 2 empfängt; und eine Konstantstromschaltung 3g zum Einprägen eines vorgeschriebenen Konstantstroms, welche zwischen dem Knoten 3e und einem ein Massepotential GND empfangenden Masseknoten 1b geschaltet ist. Wenn das Steuersignal UP auf dem L-Pegel und das Steuersignal /DOWN auf dem L-Pegel ist, dann versorgt die Ladungspumpschaltung 3 den Knoten 3a mit Ladungen, und wenn das Steuersignal UP auf dem H-Pegel und das Steuersignal /DOWN auf dem H-Pegel ist, dann nimmt sie aus dem Knoten 3a Ladungen weg. Das Schleifenfilter 4 dient als Tiefpaßfilter zum Entfernen einer Hoch frequenzkomponente einer Potentialänderung an dem Ausgangsknoten 3a der Ladungspumpschaltung 3. Das Schleifenfilter 4 enthält ein Widerstandselement 4b, das zwischen dem Ausgangsknoten 3a und einem Knoten 4a geschaltet ist; ein Widerstandselement 4d, das zwischen dem Knoten 4a und einem Knoten 4c geschaltet ist; und einen Kondensator 4e, der zwischen dem Knoten 4c und dem Masseknoten 1b geschaltet ist. Die Widerstandselemente 4b und 4d und der Kondensator 4e bilden ein RC-Tiefpaßfilter, und ein dem Potential am Ausgangsknoten 3a der Ladungspumpschaltung 3 entsprechendes Potential VP wird aus dem Knoten 4a ausgegeben.
  • Die Stromeinstellpotentialausgangsschaltung 5 enthält einen p-kanal-MOS-Transistor 5b, der zwischen dem Stromversorgungsknoten 1a und einem Knoten 5a geschaltet ist und dessen Gate verbunden ist mit dem Knoten 4a des Schleifenfilters 4; und einen n-Kanal-MOS-Transistor 5c, der zwischen dem Knoten 5a und dem Masseknoten 1b geschaltet ist und dessen Gate verbunden ist mit dem Knoten 5a. Der n-Kanal-MOS-Transistor 5c hat sein Gate und sein Drain miteinander verbunden und arbeitet in einem Sättigungsgebiet, und daher setzt er das Potential an dem Knoten 5a gemäß einem aus dem p-Kanal-MOS-Transistor 5b gelieferten Strom gemäß einer Charakteristik mit quadratischer Gesetzmäßigkeit (Ids = β (Vgs – Vth)2) fest.
  • Der Ringoszillator 6 enthält eine ungerade Anzahl von in Ringform geschalteten Invertern 6a, von denen jeder einen Treibstrom (Betriebsstrom) hat, der gemäß den Ausgangspotentialen VP und VN eingestellt ist. Diese Inverter der ungeraden Anzahl von Invertern 6a haben denselben Aufbau und sind durch dasselbe Bezugszeichen bezeichnet. Der Inverter 6a enthält einen Stromeinstell-p-Kanal-MOS-Transistor 6ab, der zwischen dem Stromversorgungsknoten 1a und einem Knoten 6aa geschaltet ist und an seinem Gate das Ausgangssignal VP aus dem Schleifenfilter 4 empfängt; einen p-Kanal-MOS-Transistor 6ae, der zwischen dem Knoten 6aa und einem Ausgangsknoten 6ac geschaltet ist und dessen Gate verbunden ist mit einem Eingangsknoten 6ad; einen n-Kanal-MOS-Transistor 6ag, der zwischen dem Ausgangsknoten 6ac und einem Knoten 6af geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 6ad; und einen Stromeinstell-n-Kanal-MOS-Transistor 6ah, der zwischen dem Knoten 6af und dem Masseknoten 1b geschaltet ist und an seinem Gate das Ausgangspotential VN aus der Stromeinstellpotentialausgangsschaltung 5 empfängt. Der Betrieb wird kurz beschrieben.
  • Wenn die Frequenz des internen Taktes intCLK größer als die Frequenz des externen Taktes extCLK ist oder wenn die Phase des internen Taktes intCLK der Phase des externen Taktes extCLK vorauseilt, dann setzt die Phasenvergleichsschaltung 2 die Steuersignale UP und /DOWN beide auf den L-Pegel. In diesem Zustand ist der p-Kanal-MOS-Transistor 3d in der Ladungspumpschaltung 3 leitend und der n-Kanal-MOS-Transistor 3f nichtleitend gemacht. Der Ausgangsknoten 3a wird mittels des p-Kanal-MOS-Transistors 3d, der leitend ist, mit Ladungen versorgt, wobei das Potential am Ausgangsknoten 3a zunimmt und als Reaktion darauf das Ausgangspotential VP am Knoten 4a des Schleifenfilters 4 zunimmt. Wenn das Ausgangspotential VP zunimmt, dann wird der Leitwert des p-Kanal-MOS-Transistors 5b in der Stromeinstellpotentialausgangsschaltung 5 kleiner und wird ein durch ihn hindurchfließender Strom kleiner. Wenn der Betrag des Stroms aus dem MOS-Transistor 5b kleiner wird, dann nimmt als Reaktion darauf das Ausgangspotential VN am Knoten 5a ab. Das Ausgangspotential VN ändert sich gemäß der Charakteristik mit quadratischer Gesetzmäßigkeit, und die Ausgangsspannung VN setzt sich auf einem Pegel fest, bei dem der durch den p-Kanal-MOS-Transistor 5b hindurchfließende Strom ebensogroß wie der durch den n-Kanal-MOS-Transistor 5c hindurchfließende Strom ist.
  • Wenn das Ausgangspotential VP zunimmt und das Ausgangspotential VN abnimmt, dann wird ein durch den Stromeinstell-p-kanal-MOS-Transistor 6ab und den Stromeinstell-n-Kanal-MOS-Transistor 6ah des Inverters 6a in dem Ringoszillator 6 hin durchfließender Strom folglich kleiner. Daher wird der Treibstrom (der Lade-/Entladestrom) des Inverters 6a kleiner, wobei die Betriebsgeschwindigkeit des Inverters 6a kleiner wird und in Reaktion darauf die Verzögerungszeit im Inverter 6a zunimmt. Im Ergebnis wird die Frequenz des aus dem Ringoszillator 6 ausgegebenen internen Taktes intCLK kleiner, wobei mit einer Verzögerung im nächsten Zyklus der interne Takt erzeugt wird und somit das vorauseilen der Phase des internen Taktes intCLK eingestellt wird.
  • Wenn die Frequenz des internen Taktes intCLK kleiner als die Frequenz des externen Taktes extCLK ist oder wenn die Phase des internen Taktes intCLK der Phase des externen Taktes extCLK nacheilt, dann setzt die Phasenvergleichsschaltung 2 die Steuersignale UP und /DOWN beide auf den H-Pegel. Der p-Kanal-MOS-Transistor 3d in der Ladungspumpschaltung 3 wird durch das Steuersignal UP, das auf dem H-Pegel ist, nichtleitend gemacht, und der n-Kanal-MOS-Transistor 3f wird durch das Steuersignal /DOWN, das auf dem H-Pegel ist, leitend gemacht, wobei aus dem Knoten 3a in den Masseknoten 1b Ladungen herausgezogen werden und das Potential am Ausgangsknoten 3a abnimmt. Als Reaktion darauf nimmt das Ausgangspotential VP am Ausgangsknoten 4a des Schleifenfilters 4 ab. wenn das Ausgangspotential VP abnimmt, dann nimmt in der Stromeinstellpotentialausgangsschaltung 5 der Leitwert des p-Kanal-MOS-Transistors 5b zu, wobei der durch ihn hindurchfließende Strom zunimmt und das Ausgangspotential VN am Knoten 5a zunimmt. Das Ausgangspotential VN wird auf einen Pegel festgesetzt, bei dem der durch den n-Kanal-MOS-Transistor 5c hindurchfließende Strom ebensogroß wie der durch den p-Kanal-MOS-Transistor 5b hindurchfließende Strom ist.
  • Als Reaktion auf die Abnahme des Ausgangspotentials VP und die Zunahme des Ausgangspotentials VN nimmt der durch den Stromeinstell-p-Kanal-MOS-Transistor 6ab und den Stromeinstell-n-Kanal-MOS-Transistor 6ah hindurchfließende Strom in jedem Inverter 6a des Ringoszillators 6 zu, so daß die Treibstärke des Inverters 6a zunimmt und als Reaktion darauf die Verzögerungszeit des Inverters 6a kleiner wird. Im Ergebnis wird die Frequenz des aus dem Ringoszillator 6 ausgegebenen internen Taktes intCLK größer gemacht, und wenn die Frequenz zunimmt, dann wird mit einem vorgeschobenen Timing im nächsten Zyklus ein Takt erzeugt und kann somit die Phasenverzögerung des internen Taktes intCLK wiedererlangt werden.
  • Durch die vorstehend beschriebene Reihe von Operationen sind mittels der PLL-Schaltung die Phase und/oder die Frequenz des externen Taktes extCLK und des internen Taktes intCLK gleichgemacht. Der Zustand, in dem der interne Takt intCLK dieselbe Frequenz und Phase wie der externe Takt extCLK hat, wird als Zustand bezeichnet, in dem der interne Takt intCLK eingerastet ist in den externen Takt extCLK.
  • Bei der in 1 gezeigten herkömmlichen PLL-Schaltung ist das Ausgangspotential VP des Schleifenfilters 4 direkt angelegt an den p-Kanal-MOS-Transistor 5b der Stromeinstellpotentialerzeugungsschaltung und das Gate des p-Kanal-MOS-Transistors 6ab des Inverters 6a des Ringoszillators 6. Nur bei einer kleinen Schwankung des Ausgangspotentials VP ändert sich somit der durch die p-Kanal-MOS-Transistoren 5b und 5c hindurchfließende Strom bedeutsam gemäß der Charakteristik mit der quadratischen Gesetzmäßigkeit. Folglich schwankt der durch den n-Kanal-MOS-Transistor 5c hindurchfließende Strom stark und ändert sich jener Strom bedeutsam, welcher durch den MOS-Transistor 6ah (den MOS-Transistor zum Einstellen des Stroms des Inverters 6a), der zusammen mit dem MOS-Transistor 5c eine Stromspiegelschaltung bildet, hindurchfließt. Durch die Änderung des Stroms ändert sich die Verzögerungszeit des Inverters 6a sehr stark. Im Ergebnis ändert sich nur durch eine kleine Schwankung des Ausgangspotentials VP aus dem Schleifenfilter 4 der aus dem Ringoszillator 6 ausgegebene interne Takt intCLK bedeutsam. Selbst nachdem der interne Takt intCLK in den externen Takt extCLK eingerastet ist, schwankt die Frequenz/Phase des internen Taktes intCLK aufgrund der kleinen Potentialschwan kung an dem Ausgangsknoten 3a der Ladungspumpschaltung 3 sehr stark. Folglich ergibt sich das Problem, daß die Frequenz des internen Taktes intCLK sehr stark um den externen Takt extCLK herum schwankt, wobei nämlich die Unruhe des internen Taktes intCLK größer wird.
  • Wenn die Lieferung des externen Taktes extCLK unterbrochen ist, dann ändert die PLL-Schaltung das Ausgangspotential VP des Schleifenfilters 4, so daß der interne Takt intCLK in den unterbrochenen externen Takt extCLK einrastet und sich daher das Ausgangspotential VP bedeutsam ändert. wenn folglich der externe Takt extCLK wieder angelegt wird, dann erfordert es eine lange Zeit, den internen Takt intCLK wieder in den externen Takt extCLK einzurasten.
  • Da ferner durch verwenden eines Ringoszillators 6 mit einer ungeraden Anzahl von Stufen von im Ring geschalteten Invertern 6a der interne Takt intCLK erzeugt wird, wird es, falls die Frequenz des externen Taktes extCLK groß ist, für die Betriebsgeschwindigkeit des Inverters 6a schwer, einem derart schnellen externen Takt extCLK zu folgen, und somit wird es schwer, den internen Takt intCLK in den externen Takt extCLK einzurasten.
  • Wenn ferner das Stromversorgungspotential VCC sehr stark schwankt, dann wird die Schwankung der Gate-Source-Spannung (der Spannung zwischen Gate und Source) der p-Kanal-MOS-Transistoren 5b und 6ab zur Stromeinstellung größer, wobei sich folglich der durch die MOS-Transistoren 6ab und 6ah zur Stromeinstellung hindurchfließende Strom ändert und sich die Frequenz des internen Taktes intCLK kontinuierlich ändert. Daher wird es schwer, den internen Takt intCLK in den externen Takt extCLK einzurasten, und daher schwer, einen internen Takt intCLK zu erzeugen, dessen Phase synchronisiert ist mit dem externen Takt extCLK.
  • Aus Ware, Kurt M. u.a. "A 200-MHz CMOS Phase-Locked Loop with Dual Phase Detectors", in: IEEE Journal of Solid-State Circuits, Bd. 24, Nr. 6, Dezember 1989, S. 1560–1568 ist eine Halbleitereinrichtung zu entnehmen, die eine Schaltung zum Erzeugen eines internen Stromversorgungspotentiales aufweist, die ein externes Stromversorgungspotential empfängt, zum Erzeugen eines Referenzpotentiales und Liefern des internen Stromversorgungspotentiales. Ein internes Taktsignal wird ebenfalls erzeugt. Das interne Taktsignal wird jedoch nicht in Synchronisation mit einem extern angelegten Taktsignal erzeugt. Dazu empfängt ein spannungsgesteuerter Ringoszillator eine Steuereingabe, aber kein extern angelegtes Taktsignal.
  • Aus US 5,373,477 und US 5,349,559 sind noch Halbleitereinrichtungen zum Erzeugen eines internen Stromversorgungspotentiales zu entnehmen.
    •
  • Es ist daher Aufgabe der Erfindung, eine Halbleitereinrichtung vorzusehen, welche mit Hilfe einer Referenzspannung ein internes Taktsignal stabil erzeugt.
  • Diese Aufgabe wird gelöst durch eine Halbleitereinrichtung mit den Merkmalen des Anspruches 1.
  • Bevorzugte Ausgestaltungen der Halbleitereinrichtung ergeben sich aus den Unteransprüchen.
  • Die vorstehende Aufgabe, sowie weitere Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung augenscheinlicher werden, wenn diese in Verbindung mit den beigefügten Zeichnungen zur Kenntnis genommen wird.
    •
  • Von den Figuren zeigen:
  • 1 ein Beispiel eines Aufbaus einer herkömmlichen PLL-Schaltung;
  • 2 einen Aufbau eines Verarbeitungssystems, das eine Halbleiterspeichereinrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung verwendet;
  • 3 eine Timingdarstellung, die den Betrieb der in 2 gezeigten Halbleiterspeichereinrichtung darstellt;
  • 4 eine schematische Darstellung eines Aufbaus eines in 2 gezeigten Adressenpuffers;
  • 5 einen Aufbau einer in 2 gezeigten Schaltung zum Erzeugen eines internen Stromversorgungspotentials;
  • 6 und 7 Timingdarstellungen, welche den Betrieb der in 5 gezeigten Schaltung zum Erzeugen eines internen Stromversorgungspotentials darstellen;
  • 8 einen Aufbau einer Schaltung zum Synchronisieren eines internen Taktsignals in der Halbleiterspeichereinrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 9 eine schematische Darstellung eines beispielhaften Aufbaus einer in 8 gezeigten Phasenvergleichsschaltung;
  • 10 eine Timingdarstellung, welche den Betrieb der in 8 gezeigten Schaltung zum Synchronisieren eines internen Taktsignals darstellt;
  • 11 eine Darstellung eines anderen Aufbaus der Schaltung zum Synchronisieren eines internen Taktsignals;
  • 12A ein Blockschaltbild, das einen Aufbau zum Erzeugen eines in 11 dargestellten Haltesignals schematisch darstellt;
  • 12B einen beispielhaften Aufbau einer in 12A gezeigten Taktausfallermittlungseinrichtung;
  • 12C einen anderen beispielhaften Aufbau der in 12A gezeigten Taktausfallermittlungseinrichtung;
  • 12D einen anderen Aufbau zum Erzeugen des Haltesignals;
  • 13A einen Aufbau einer in 11 gezeigten Widerstandswertschaltschaltung, und 13B ist eine Timingdarstellung, welche deren Betriebswellenform zeigt;
  • 14A einen anderen Aufbau der in 11 ge zeigten Widerstandswertschaltschaltung, und 14B zeigt deren Betriebstiming;
  • 15A einen weiteren Aufbau der in 11 gezeigten Widerstandswertschaltschaltung, und 15B zeigt deren Betriebstiming;
  • 16 einen Aufbau einer Potentialhalteschaltung, die der in 11 gezeigten Stromsteuerschaltung hinzugefügt ist;
  • 17 einen anderen Aufbau der Potentialhalteschaltung;
  • 18 einen weiteren Aufbau der Potentialhalteschaltung;
  • 19 einen anderen Aufbau der Schaltung zum Erzeugen eines internen Taktsignals;
  • 20 und 21 Betriebstimings der in 19 gezeigten Schaltung zum Erzeugen eines internen Taktsignals;
  • 22A einen weiteren Aufbau der Schaltung zum Erzeugen eines internen Taktsignals, und 22B ist ein Blockschaltbild im Logikpegel, das die Art und Weise der Verschaltung in 22A zeigt;
  • 23 einen anderen Aufbau der in 22A gezeigten Differenzverstärkerschaltung;
  • 24 einen anderen Aufbau der in 22A gezeigten Differenzverstärkerschaltung;
  • 25 eine Timingdarstellung, welche den Betrieb der in den 22A bis 24 gezeigten Schaltung zum Erzeugen eines internen Taktsignals zeigt;
  • 26 einen Aufbau einer Einrastermittlungsschaltung zum Ermitteln des Einrastens des internen Taktsignals in das externe Taktsignal;
  • 27 einen weiteren Aufbau der Schaltung zum Erzeugen eines internen Stromversorgungspotentials;
  • 28 einen weiteren Aufbau der Schaltung zum Erzeugen eines internen Stromversorgungspotentials;
  • 29 einen weiteren Aufbau der Schaltung zum Erzeugen eines internen Stromversorgungspotentials;
  • 30 eine Timingdarstellung, die den Betrieb der in 29 gezeigten Digitalumwandlungsschaltung zeigt;
  • 31 einen weiteren Aufbau der Schaltung zum Erzeugen eines internen Stromversorgungspotentials und
  • 32 einen weiteren Aufbau der Schaltung zum Erzeugen eines internen Stromversorgungspotentials.
  • Die Ausführungsformen der vorliegenden Erfindung werden im folgenden beschrieben, wobei die vorliegende Erfindung beispielhaft bei einem SRAM (einem statischen Speicher mit wahlfreiem Zugriff) verwendet wird. Die Verwendung der vorliegenden Erfindung ist nicht auf den SRAM beschränkt, und sie kann bei allen in Synchronisation mit einem Takt arbeitenden Synchrontyp-Halbleiterspeichereinrichtungen ähnlich verwendbar sein, und sie kann auch bei einer Halbleiterschaltungseinrichtung verwendet werden, die einen internen Takt erzeugt, dessen Phase synchronisiert ist mit einem externen Takt.
  • Die erste Ausführungsform
  • 2 zeigt als Beispiel ein Datenverarbeitungssystem, das einen Mikroprozessor 200 und einen mit dem Mikroprozessor 200 Daten austauschenden SRAM 300 enthält. Das Verarbeitungssystem enthält eine Schaltung zum Erzeugen eines externen Taktsignals 100, welche ein beispielsweise als Systemtakt verwendetes externes Taktsignal extCLK auf der Grundlage eines Quellentaktausgangs aus einem Kristalloszillator erzeugt. Das externe Taktsignal extCLK aus der Schaltung zum Erzeugen eines externen Taktsignals 100 ist an den Mikroprozessor 200 und den SRAM 300 angelegt. Der Mikroprozessor 200 arbeitet in Synchronisation mit dem externen Taktsignal extCLK, erzeugt ein für den SRAM 300 notwendiges Steuersignal CTRL (das allgemein eine Mehrzahl von Steuersignalen darstellt) und ein Adressensignal Ai, das den Platz der Daten anzeigt, auf die zuzugreifen ist, und er legt die se Signale CTRL und Ai an den SRAM 300 an und tauscht somit mit dem SRAM 300 Daten Dj aus.
  • Der SRAM 300 arbeitet in Synchronisation mit dem externen Taktsignal extCLK, empfängt das Steuersignal CTRL und das Adressensignal Ai, die aus dem Mikroprozessor 200 angelegt sind, und führt einen Speicherzellauswahlbetrieb und einen Dateneingangs-/Datenausgangsbetrieb aus. Der SRAM 300 enthält eine Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310a (siehe 4) zum Erzeugen eines internen Stromversorgungspotentials intVCC (zum Beispiel 3 V) aus dem an einen externen Stromversorgungsknoten 300a angelegten externen Stromversorgungspotential extVCC (zum Beispiel 5 V) und einem Massepotential GND (0 V), das ein an einen Masseknoten 300b angelegtes anderes externes Stromversorgungspotential ist, und zum Ausgeben des internen Stromversorgungspotentials intVCC in einen internen Stromversorgungsknoten 300c; eine Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310b für Takte zum Erzeugen eines internen Stromversorgungspotentials intVCC auf der Grundlage des externen Stromversorgungspotentials extVCC und des Massepotentials GND und zum Ausgeben des internen Stromversorgungspotentials intVCC in einen internen Stromversorgungsknoten 300d für Takte und eine Schaltung zum Synchronisieren eines internen Taktsignals 320 (siehe 6), die unter Verwendung des internen Stromversorgungspotentials intVCC an dem internen Stromversorgungsknoten 300d für Takte als ein Betriebsstromversorgungspotential arbeitet und interne Taktsignale intCLK, Φ1 und Φ2 ausgibt, die mit dem externen Taktsignal extCLK synchronisiert sind. Eine Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310b hat einen ähnlichen Aufbau wie die Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310a, und sie wandelt das externe Stromversorgungspotential extVCC so ab, daß sie das interne Stromversorgungspotential intVCC erzeugt. Bei der vorliegenden Ausführungsform ist mittels einer PLL-Schaltung die Schaltung zum Synchronisieren eines internen Taktsignals 320 vorgesehen, wie es später detailliert beschrieben wird.
  • Der SRAM 300 enthält ferner einen Adressenpuffer 330 zum Verriegeln eines Adressensignals Ai, das aus dem Mikroprozessor 200 in Synchronisation mit dem aus der Schaltung zum Synchronisieren eines internen Taktsignals 320 angelegten internen Taktsignal intCLK angelegt ist, und zum Ausgeben eines internen Adressensignals intAi; einen Zeilendecodierer 340a, der in Synchronisation mit dem internen Taktsignal Φ1 aus der Schaltung zum Synchronisieren eines internen Taktsignals 320 aktiviert wird und das interne Adressensignal intAi aus dem Adressenpuffer 330 decodiert, wobei er ein Potential wL einer Wortleitung, die entsprechend der durch das interne Adressensignal intAi bestimmten Speicherzelle angeordnet ist, vergrößert; und einen in Synchronisation mit dem internen Taktsignal Φ1 aus der Schaltung zum Synchronisieren eines internen Taktsignals 320 aktivierten Spaltendecodierer 340b zum Decodieren des internen Adressensignals intAi aus dem Adressenpuffer 330 und zum Vergrößern eines Potentials CSL einer Spaltenauswahlleitung, die der Spalte der durch das interne Adressensignal intAi bestimmten Speicherzelle entspricht, und zum Treiben des Potentials CSL in den gewählten Zustand. Der Adressenpuffer 330 verriegelt das Adressensignal Ai, das angelegt ist, wenn das interne Taktsignal intCLK sich vom L-Pegel auf den H-Pegel ändert, und gibt das interne Zeilen- und Spaltenadressensignal intAi aus. wenn das interne Adressensignal intAi verriegelt ist, dann hat der Adressenpuffer 330 seinen Eingangsabschnitt und Ausgangsabschnitt unterbrochen, und der Strom, der durch eine das Adressensignal Ai empfangende Schaltung hindurchfließt, ist abgesperrt. Wenn ein CMOS-Inverter verwendet wird, dann fließt im CMOS-Inverterpuffer kein Strom, wenn der Potentialpegel des Eingangs-/Ausgangssignals festgelegt ist. Daher kann ein Übertragungsgatter, das nichtleitend gemacht ist, wenn das interne Taktsignal intCLK auf dem H-Pegel ist, in der Adressenpuffereingangsstufe angeordnet sein. Ein anderer Aufbau kann ähnlich verwendet werden, wie es später beschrieben wird.
  • Der Zeilendecodierer 340a und der Spaltendecodierer 340b empfangen beide parallel das aus dem Adressenpuffer 330 angelegte interne Adressensignal intAi, führen ein Decodieren aus, wenn sich das interne Taktsignal Φ1 auf den H-Pegel ändert, und treiben die entsprechende Zeile und Spalte in den gewählten Zustand gemäß dem Decodierergebnis. wenn sich das interne Taktsignal Φ1 auf den L-Pegel ändert, dann verkleinern der Zeilendecodierer 340a und der Spaltendecodierer 340b beide das Wortleitungspotential WL und das Potential CSL der Spaltenauswahlleitung, welche im gewählten Zustand gewesen sind, auf den Pegel des Massepotentials GND. In dem Zeilendecodierer 340a und dem Spaltendecodierer 340b kann mittels des Taktsignals Φ1 nur die Ausgangstreiberstufe aktiviert/deaktiviert werden.
  • Der SRAM 300 enthält ferner eine Speicherzellanordnung 350, in welcher in einer Matrix aus Zeilen und Spalten SRAM-Zellen angeordnet sind und welche Speicherzellen 351 enthält, von denen jede 1 bit Daten speichert. Eine Wortleitung 352 ist entsprechend jeder Zeile der Speicherzellen angeordnet, und die in der entsprechenden Zeile angeordneten Speicherzellen sind mit jeder Wortleitung 352 verbunden. Ein Bitleitungspaar 353 ist entsprechend jeder Spalte der Speicherzellen angeordnet, und die Speicherzellen der entsprechenden Spalte sind mit jedem Bitleitungspaar 353 verbunden. Das Bitleitungspaar 353 hat Bitleitungen 353a und 353b zum Übertragen zueinander komplementärer Datensignale. Das Bitleitungspaar 353 ist versehen mit einer Bitleitungsausgleichsschaltung 354 zum Ausgleichen von Potentialen BL und /BL der Bitleitungen 353a und 353b auf den Pegel des internen Stromversorgungspotentials intVCC in Synchronisation mit dem internen Taktsignal Φ1. Die Bitleitungsausgleichsschaltung 354 ist aktiviert und versorgt die Bitleitungen 353a und 353b mit dem internen Stromversorgungspotential intVCC, wenn die Speicherzellanordnung 350 nicht gewählt ist, das heißt, wenn das interne Taktsignal Φ1 auf dem L-Pegel ist, wobei die Wortleitung 352 und das Bitleitungspaar 353 nicht gewählt sind.
  • Die Speicherzelle 351 enthält ein Lastelement 351c mit großem widerstand, welches zwischen dem internen Stromversorgungsknoten 300c und einem Speicherungsknoten 351a geschaltet ist; ein Lastelement 351d mit großem widerstand, welches zwischen dem internen Stromversorgungsknoten 300c und einem Speicherungsknoten 351b geschaltet ist; einen n-Kanal-MOS-Treibertransistor 351e, der zwischen dem Speicherungsknoten 351a und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit dem Speicherungsknoten 351b; einen n-Kanal-MOS-Treibertransistor 351h, der zwischen dem Speicherungsknoten 351b und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit dem Speicherungsknoten 351a; einen n-Kanal-MOS-Zugriffstransistor 351g, der zwischen der Bitleitung 353a und dem Speicherungsknoten 351a geschaltet ist und dessen Gate verbunden ist mit der Wortleitung 352; und einen n-Kanal-MOS-Zugriffstransistor 351f, der zwischen der Bitleitung 353b und dem Speicherungsknoten 351b geschaltet ist und dessen Gate verbunden ist mit der Wortleitung 352. Jedes der Lastelemente 351c und 351d ist gebildet durch polykristallines Silizium mit großem widerstand oder durch einen p-Kanal-MOS-Transistor (zum Beispiel einen Dünnfilmtransistor), dessen Gate verbunden ist mit dem entsprechenden Speicherungsknoten 351a oder 351b.
  • Die Bitleitungsausgleichsschaltung 354 enthält einen p-Kanal-Vorladetransistor 354a, der zwischen dem internen Stromversorgungsknoten 300c und der Bitleitung 353a geschaltet ist und an seinem Gate das interne Taktsignal Φ1 empfängt; einen p-Kanal-Vorladetransistor 354b, der zwischen dem internen Stromversorgungsknoten 300c und der Bitleitung 353b geschaltet ist und an seinem Gate das interne Taktsignal Φ1 empfängt; und einen p-Kanal-Ausgleichstransistor 354c, der zwischen der Bitleitung 353a und der Bitleitung 353b geschaltet ist und an seinem Gate das interne Taktsignal Φ1 empfängt. Diese Transistoren 354a, 354b und 354c werden leitend gemacht, wenn das interne Taktsignal Φ1 den L-Pegel erreicht.
  • Der SRAM 300 enthält ferner eine Steuerschaltung 360, die das Steuersignal CTRL aus dem Mikroprozessor empfängt und ein Lese-/Schreibsteuersignal R/W ausgibt; eine Eingangs-/Ausgangsschaltung 370 zum Ausführen eines Lesens/Schreibens von Daten aus der und in die gewählte Speicherzelle auf der durch das Spaltenauswahlsignal CSL aus dem Spaltendecodierer 340 bestimmten Spalte und einen Eingangs-/Ausgangspuffer 380, der in Reaktion auf das Lese-/Schreibsteuersignal R/W aus der Steuerschaltung 360 und auf das Taktsignal Φ2 aus der Schaltung zum Synchronisieren eines internen Taktsignals 320 einen Dateneingang/-ausgang zwischen der Eingangs-/Ausgangsschaltung 370 und dem Mikroprozessor 200 als externe Einrichtung ausführt.
  • Das Steuersignal CTRL aus dem Mikroprozessor 200 in die Steuerschaltung 360 enthält ein Schreibberechtigungssignal /WE zum Bestimmen eines Datenschreibbetriebsmodus, ein Ausgangsberechtigungssignal /OE, das einen Datenausgangsmodus bestimmt, und ein Chipauswahlsignal CS, das anzeigt, daß der SRAM gewählt ist. Die Steuerschaltung 360 ist aktiviert, wenn das in dem Steuersignal CTRL enthaltene Chipauswahlsignal den gewählten Zustand anzeigt, und sie gibt das Lese-/Schreibsteuersignal R/W gemäß dem Schreibberechtigungssignal /WE und dem Ausgangsberechtigungssignal /OE aus.
  • Die Eingangs-/Ausgangsschaltung 370 enthält ein I/O-Leitungspaar 371 als interne Datenleitung; eine I/O-Gatterschaltung 372, die gemäß dem Spaltenauswahlsignal CSL aus dem Spaltendecodierer 340b das Bitleitungspaar 353, das der durch das Spaltenauswahlsignal CSL bestimmten Spalte entspricht, mit dem I/O-Leitungspaar 371 verbindet; einen Abtastverstärker 373, der mit dem I/O-Leitungspaar 371 verbunden ist und in Reaktion auf das aus der Schaltung zum Synchronisieren eines internen Taktsignals 320 angelegte in terne Taktsignal Φ2 und das Lese-/Schreibsteuersignal R/W aus der Steuerschaltung 360 die auf dem I/O-Leitungspaar erzeugte Potentialdifferenz verstärkt, interne Lesedaten RDj erzeugt und sie in den Eingangs-/Ausgangspuffer 380 ausgibt; und eine zwischen dem Eingangs-/Ausgangspuffer 380 und dem I/O-Leitungspaar 371 geschaltete Schreibschaltung 374, die in Reaktion auf das Lese-/Schreibsteuersignal R/W und das interne Taktsignal Φ2 komplementäre Schreibdaten aus den aus dem Eingangs-/Ausgangspuffer 380 beim Schreiben von Daten angelegten internen Schreibdaten WDj erzeugt und sie an das I/O-Leitungspaar 371 anlegt.
  • Das I/O-Leitungspaar 371 enthält I/O-Leitungen 371a und 371b, die zueinander komplementäre Datensignale übertragen.
  • Die I/O-Gatterschaltung 372 enthält ein für jedes Bitleitungspaar 353 vorgesehenes I/O-Gatter, das leitend gemacht ist, wenn das Spaltenauswahlsignal CSL aus dem Spaltendecodierer 340b auf dem H-Pegel ist, was den gewählten Zustand anzeigt. Das I/O-Gatter enthält einen n-Kanal-Gattertransistor 372a, der zwischen der Bitleitung 353a und der I/O-Leitung 371a vorgesehen ist und an seinem Gate das Spaltenauswahlsignal CSL empfängt, und einen n-Kanal-Gattertransistor 372b, der zwischen der Bitleitung 353b und der I/O-Leitung 371b geschaltet ist und an seinem Gate das Spaltenauswahlsignal CSL aus dem Spaltendecodierer 340b empfängt.
  • Wenn das Lese-/Schreibsteuersignal R/W ein Lesen von Daten anzeigt und das interne Taktsignal Φ2 den L-Pegel erreicht, dann wird der Abtastverstärker 373 aktiviert, und er verstärkt die auf dem I/O-Leitungspaar 371 erzeugte Potentialdifferenz und gibt die internen Lesedaten RDj aus. Andernfalls wird der Abtastverstärker 373 deaktiviert. Die Schreibschaltung 374 wird aktiviert, wenn das Lese-/Schreibsteuersignal R/W ein Schreiben von Daten anzeigt, und sie erzeugt auf dem I/O-Leitungspaar 371 eine Potentialdifferenz, die den aus dem Eingangs-/Ausgangspuffer 380 angelegten internen Schreibdaten WDj entspricht.
  • Der Eingangs-/Ausgangspuffer 380 erzeugt die externen Lesedaten Dj aus den internen Lesedaten RDj aus dem Abtastverstärker 373 und gibt die externen Lesedaten Dj aus, wenn das Lese-/Schreibsteuersignal R/W ein Lesen von Daten anzeigt und das interne Taktsignal Φ2 auf dem L-Pegel ist, und wenn das interne Taktsignal Φ2 auf dem H-Pegel ist, dann verriegelt er die aus dem Abtastverstärker 373 angelegten Daten RDj und hält die externen Lesedaten Dj. Der Eingangs-/Ausgangspuffer 380 nimmt die externen Schreibdaten Dj auf, wenn das Lese-/Schreibsteuersignal R/W ein Schreiben von Daten anzeigt, und gibt die den externen Schreibdaten Dj entsprechenden internen Schreibdaten WDj aus. Der Betrieb des in 2 gezeigten SRAM 300 wird unter Bezugnahme auf 3 kurzbeschrieben, welche eine Darstellung der den Betrieb darstellenden Wellenformen ist.
  • Unter Bezugnahme auf 3 zeigt das aus dem Mikroprozessor 200 angelegte Steuersignal CTRL ein Lesen von Daten an und sind die Betriebswellenformen gezeigt, wenn aus dem SRAM 300 Daten gelesen werden.
  • Es wird vorausgesetzt, daß das interne Taktsignal intCLK aus der Schaltung zum Synchronisieren eines internen Taktsignals 320 schon in das externe Taktsignal extCLK eingerastet worden ist und daher seine Phase synchronisiert ist mit ihm.
  • Wie in 3 in (d) gezeigt, ist das Adressensignal Ai auf eine Adresse ADD0 gesetzt. Wenn das interne Taktsignal intCLK sich zu einer Zeit t1 vom L-Pegel auf den H-Pegel ändert, wie in 3 in (a) gezeigt, dann verriegelt der Adressenpuffer 330 das Adressensignal Ai als Reaktion auf diese Änderung und gibt das interne Adressensignal intAi aus. Zu dieser Zeit sperrt der Adressenpuffer 330 den Strom ab, welcher durch eine das von außen angelegte Adressensignal Ai empfangende Schaltung hindurchfließt. Der Aufbau des Adressenpuffers wird später detailliert beschrieben.
  • Wenn danach, wie in 3 in (c) gezeigt, zu einer Zeit t2 das interne Taktsignal Φ2 auf den L-Pegel abnimmt, dann wird der verriegelte Zustand des Eingangs-/Ausgangspuffers 380 gelöst und der das interne Taktsignal Φ2 empfangende Abtastverstärker 373 aktiviert.
  • Wenn unter Bezugnahme auf 3 in (b) das interne Taktsignal Φ1 zu einer Zeit t3 den H-Pegel erreicht, dann wird die Bitleitungsausgleichsschaltung 354 deaktiviert, und sie stoppt den Ausgleichs-/Vorladebetrieb der Bitleitungspaare 353. Als Reaktion auf das interne Taktsignal Φ1 wird der Zeilendecodierer 340a aktiviert, und er decodiert das Zeilenadressensignal, das in dem aus dem Adressenpuffer 330 angelegten internen Adressensignal intAi enthalten ist, so daß das Potential WL der Wortleitung, die der durch die Zeilenadresse bestimmten Zeile entspricht, vergrößert wird, wie in 3 in (e) gezeigt. Folglich werden die in der Speicherzelle 351 enthaltenen Zugriffstransistoren 351g und 351f, die mit der gewählten Wortleitung verbunden sind, leitend gemacht, wobei die in der Speicherzelle 351 gespeicherten Daten auf das Bitleitungspaar 353 übertragen werden und auf dem Bitleitungspaar 353 eine den gespeicherten Daten entsprechende Potentialdifferenz erzeugt wird.
  • Ferner wird in Synchronisation mit der Zunahme des internen Taktsignals Φ1 der das interne Taktsignal Φ1 empfangende Spaltendecodierer 340b aktiviert, und er decodiert das in dem internen Adressensignal intAi aus dem Adressenpuffer 330 enthaltene Spaltenadressensignal, so daß das entsprechende Spaltenauswahlsignal CSL auf den H-Pegel vergrößert wird, wie in 3 in (f) gezeigt. In der I/O-Gatterschaltung 372 wird in Reaktion auf das Spaltenauswahlsignal CSL aus dem Spaltendecodierer 340b das entsprechend der gewählten Spalte vorgesehene I/O-Gatter leitend gemacht, und es überträgt die Potentialdifferenz, die auf dem der gewählten Spalte entsprechenden Bitleitungspaar 353 erzeugt wird, auf das I/O-Leitungspaar 371. Der Abtastverstärker 373, der in Reaktion auf die Abnahme des internen Taktsignals Φ2 auf den L-Pegel aktiviert wird, verstärkt die auf dem I/O-Leitungspaar 371 erzeugte Potentialdifferenz differenzmäßig, erzeugt die der Potentialdifferenz entsprechenden internen Lesedaten RDj mit dem H-Pegel oder dem L-Pegel und legt sie an den Eingangs-/Ausgangspuffer 380 an. Der Eingangs-/Ausgangspuffer 380 ist aktiv, wenn das interne Taktsignal Φ2 auf dem L-Pegel ist, und er puffert die aus dem Abtastverstärker 373 angelegten internen Lesedaten RDj und gibt externe Lesedaten d0 aus, wie in 3 in (g) gezeigt.
  • Zu einer Zeit t4 nimmt das interne Taktsignal intCLK auf den L-Pegel ab, wie in 3 in (a) gezeigt, und als Reaktion darauf nimmt das interne Taktsignal Φ2 zu einer Zeit t5 auf den H-Pegel zu, wie in 3 in (c) gezeigt. Dann verriegelt der Eingangs-/Ausgangspuffer 380 die Ausgangsdaten d0 und gibt kontinuierlich d0 aus. Inzwischen wird der Abtastverstärker 373 in Synchronisation mit der Zunahme des internen Taktsignals Φ2 auf den H-Pegel inaktiv gemacht.
  • Das interne Taktsignal Φ1 nimmt zu einer Zeit t6 in Reaktion auf die Abnahme des internen Taktsignals intCLK auf den L-Pegel ab, wobei der Zeilendecodierer 340a und der Spaltendecodierer 340b beide inaktiv gemacht werden und das Potential WL von allen in der Speicherzellanordnung 350 enthaltenen Wortleitungen 352 und das Spaltenauswahlsignal CSL aus dem Spaltendecodierer 340b auf den den nichtgewählten Zustand anzeigenden L-Pegel gesetzt werden, wie in (e) und (f) der 3 gezeigt.
  • Die Bitleitungsausgleichsschaltung 354 wird in Synchronisation mit der Abnahme des internen Taktsignals Φ1 aktiv gemacht, und sie gleicht das Bitleitungspaar 353 auf den Pegel des internen Stromversorgungspotentials intVCC aus und lädt es auf den Pegel desselben vor.
  • Danach wird, wie in 3 in (d) gezeigt, die Adresse Ai in einen Zustand gesetzt, der eine Adresse add1 anzeigt, auf welche als nächstes zuzugreifen ist, und das interne Taktsi gnal intCLK ändert sich zu einer Zeit t7 wieder vom L-Pegel auf den H-Pegel, wie in 3 in (a) gezeigt. Dann wird ein ähnlicher Betrieb ausgeführt, wie er im vorhergehenden Systemzyklus von der Zeit t1 bis zur Zeit t6 ausgeführt wird, und werden zu einer Zeit t10 Daten d1 ausgegeben, die in der durch die Adresse add1 bestimmten Speicherzelle gespeichert sind, wie in 3 in (g) gezeigt.
  • 4 zeigt einen Aufbau eines Abschnitts, der sich auf 1 bit des Adressensignals des in 2 gezeigten Adressenpuffers 330 bezieht. Unter Bezugnahme auf 4 enthält der Adressenpuffer 330 einen Inverter 330a zum Invertieren eines externen Adressensignals Ai, wenn er aktiviert ist; einen p-Kanal-MOS-Transistor 330b, der in Reaktion auf eine Aktivierung eines internen Taktsignals Φ1 (L-Pegel) den einen Betriebsstromversorgungsknoten des Inverters 330a mit Strom aus einem externen Stromversorgungsknoten 300a versorgt; einen n-Kanal-MOS-Transistor 330c, der in Reaktion auf eine Aktivierung eines invertierten Signals /Φ1 des internen Taktsignals Φ1 einen Strompfad zwischen einem anderen Stromversorgungsknoten des Inverters 330a und einem Masseknoten 300b bildet; einen Inverter 330d, der ein Ausgangssignal aus dem Inverter 330a empfängt; und einen Taktinverter 330e, der aktiviert ist, wenn das interne Taktsignal Φ1 auf dem Hochpegel ist, und das Ausgangssignal aus dem Inverter 330d zur Übertragung in den Eingangsabschnitt des Inverters 330d invertiert und puffert.
  • Der Inverter 330a weist den Aufbau eines gewöhnlichen CMOS-Inverters auf. Der Inverter 330a und die MOS-Transistoren 330b und 330c bilden einen getakteten Inverter. wenn das interne Taktsignal F1 auf dem H-Pegel ist, dann werden die MOS-Transistoren 330b und 330c beide nichtleitend gemacht und wird die Stromversorgung im Inverter 330a gesperrt. Inzwischen wird in Reaktion auf den H-Pegel des internen Taktsignals Φ1 der getaktete Inverter 330e aktiviert und durch die Inverter 330d und 330e eine Verriegelungsschaltung gebildet. wenn das interne Taktsignal Φ1 auf dem L-Pegel ist, dann werden die MOS-Transistoren 330b und 330c beide leitend gemacht, wobei der Inverter 330a mit Betriebsstrom versehen wird und so arbeitet, daß er das externe Adressensignal Ai invertiert, puffert und ausgibt.
  • In diesem Zustand ist der getaktete Inverter 330e inaktiv, während der Inverter 330d das Ausgangssignal aus dem Inverter 330a invertiert und puffert und das interne Adressensignal intAi ausgibt. In diesem Fall wird die Verriegelungsschaltung nicht gebildet und wird gemäß dem externen Adressensignal Ai das interne Adressensignal intAi ausgegeben.
  • Der MOS-Transistor 330b ist mit dem externen Stromversorgungsknoten 300a verbunden, und um den MOS-Transistor 330b nichtleitend zu machen, muß der H-Pegel des internen Taktsignals Φ1 auf den Pegel des externen Stromversorgungspotentials extVCC vergrößert werden. Dies kann durch Verwenden einer einfachen Pegelumwandlungsschaltung leicht verwirklicht werden. Für das invertierte Signal /Φ1 ist keine Pegelumwandlung notwendig.
  • Wie in 4 gezeigt, kann der Stromverbrauch in dem Adressenpuffer 330 verkleinert werden durch Vorsehen eines Taktinverters, der in Reaktion auf das interne Taktsignal Φ1 leitend gemacht wird, in der das externe Adressensignal Ai empfangenden Eingangsstufe des Adressenpuffers 330. Da gemäß den entsprechenden internen Taktsignalen Φ1 und Φ2 der Zeilendecodierer 340a, der Spaltendecodierer 340b und der Abtastverstärker 373 inaktiv gemacht sind, ist es nicht notwendig, diese Schaltungen fortwährend zu aktivieren, und kann der Stromverbrauch im Vergleich zu einem einen gewöhnlichen statischen Betrieb ausführenden Aufbau weiter verkleinert werden.
  • 5 ist ein Schaltbild, das den Aufbau der in 2 gezeigten Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310a darstellt. Unter Bezugnahme auf 5 enthält die Schaltung zum Erzeugen eines internen Stromver sorgungspotentials 310a eine Strom aus einem Stromversorgungsknoten 312 empfangende Konstantspannungsschaltung 311 zum Ausgeben eines internen Stromversorgungspotentials intVCC mit einem Pegel eines konstanten Referenzpotentials Vref an einem internen Stromversorgungsknoten 300c und eine Stromversorgungsschaltung 316, die den Betrag des in den Stromversorgungsknoten 312 gelieferten Stroms gemäß einer Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref einstellt. Hier wird das Potential gemessen unter Bezugnahme auf das Massepotential.
  • Die Konstantspannungsschaltung 311 enthält eine ein externes Stromversorgungspotential extVCC und das Massepotential GND empfangende Referenzpotentialerzeugungsschaltung 313 zum Ausgeben eines konstanten Referenzpotentials Vref (zum Beispiel 3 V, wenn extVCC = 5 V), das durch eine Schwankung des externen Stromversorgungspotentials extVCC nicht beeinflußt wird; eine das Referenzpotential Vref aus der Referenzpotentialerzeugungsschaltung 313 und das interne Stromversorgungspotential intVCC vergleichende Differenzverstärkerschaltung 314 zum Ausgeben eines der Differenz zwischen ihnen entsprechenden Treibersteuersignals DRV und einen durch einen p-Kanal-MOS-Transistor gebildeten Treibertransistor 315, der zwischen dem Stromversorgungsknoten 312 und dem internen Stromversorgungsknoten 300c geschaltet ist und dessen Gate so geschaltet ist, daß es das Treibersteuersignal DRV aus der Differenzverstärkerschaltung 314 empfängt. wenn das interne Stromversorgungspotential intVCC kleiner als das Referenzpotential Vref ist, dann verkleinert die Differenzverstärkerschaltung 314 den Potentialpegel des Treibersteuersignals DRV. wenn das interne Stromversorgungspotential intVCC größer als das Referenzpotential Vref ist, dann vergrößert die Differenzverstärkerschaltung 314 den Potentialpegel des Treibersteuersignals DRV. Das Treibersteuersignal DRV ändert sich in analoger Art und weise.
  • Die Referenzpotentialerzeugungsschaltung 313 enthält eine zwischen dem externen Stromversorgungsknoten 300a und einem Referenzpotentialknoten 313a geschaltete Konstantstromschaltung 313b, die ungeachtet einer Schwankung des externen Stromversorgungspotentials extVCC einen Konstantstrom liefert, und ein Widerstandselement 313c, das zwischen dem Referenzpotentialknoten 313a und dem Masseknoten 300b geschaltet ist. Das Referenzpotential Vref wird an dem Referenzpotentialknoten 313a ausgegeben.
  • Die Konstantstromschaltung 313b enthält einen p-Kanal-MOS-Transistor 313bc, der zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 313ba geschaltet ist und dessen Gate verbunden ist mit einem Knoten 313bb; einen n-Kanal-MOS-Transistor 313be, der zwischen dem Knoten 313ba und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit einem Knoten 313bd; ein Widerstandselement 313bf, das zwischen dem externen Stromversorgungsknoten 300a und dem Knoten 313bb geschaltet ist; einen p-Kanal-MOS-Transistor 313bg, der zwischen den Knoten 313bb und 313bd geschaltet ist und dessen Gate verbunden ist mit dem Knoten 313ba; einen n-Kanal-MOS-Transistor 313bh, der zwischen dem Knoten 313bd und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit dem Knoten 313bd; und einen p-Kanal-MOS-Transistor 313bi, der zwischen dem externen Stromversorgungsknoten 300a und dem Referenzpotentialknoten 313a geschaltet ist und dessen Gate verbunden ist mit dem Knoten 313bb.
  • Bei der Konstantstromschaltung 313b weist das Widerstandselement 313bf einen relativ großen Widerstandswert auf, und es versorgt die MOS-Transistoren 313bg und 313bh mit einem kleinen Strom. Die MOS-Transistoren 313bh und 313be bilden eine Stromspiegelschaltung, und ein Spiegelstrom des durch den MOS-Transistor 313bh hindurchfließenden Stroms fließt durch den MOS-Transistor 313be hindurch. Der durch den MOS-Transistor 313be hindurchfließende Strom wird aus dem MOS-Transistor 313bc geliefert. Die Stromtreibfähigkeit des MOS- Transistors 313bc ist groß gemacht, und die Source-Gate-Spannung des MOS-Transistors 313bc, das heißt die Potentialdifferenz zwischen dem internen Stromversorgungsknoten 300a und dem Knoten 313bb, ist auf den Absolutwert /Vthp/ des Schwellen-MOS-Transistors 313bc festgesetzt. Daher ist der durch das Widerstandselement 313bf hindurchfließende Strom I gegeben durch /vthp/·R(313ef)–1, wobei R(313ef) den Widerstandswert des Widerstandselements 313ef bezeichnet. Der Strom I hat einen konstanten Stromwert, der von dem externen Stromversorgungspotential extVCC nicht abhängt. wenn der Strom I zunimmt, dann nimmt der durch die MOS-Transistoren 313bg und 313bh hindurchfließende Strom zu, nimmt der durch den MOS-Transistor 313be hindurchfließende Strom zu, nimmt das Potential am Knoten 313ba zu (da der Drainstrom des MOS-Transistors 313be bestimmt ist durch das Potential am Knoten 313ba), wobei der durch den MOS-Transistor 313bg hindurchfließende Strom folglich verkleinert, das Potential am Knoten 313bb vergrößert und der durch den MOS-Transistor 313bc hindurchfließende Strom verkleinert wird. Wenn der durch das Widerstandselement 313bf hindurchfließende Strom abnimmt, dann nimmt das Potential am Knoten 313ba ab, wird der Leitwert des MOS-Transistors 313bg vergrößert, wird aus dem Knoten 313bb ein größerer Strombetrag gezogen, wobei folglich das Potential am Knoten 313bb verkleinert und der Strom durch den MOS-Transistor 313bc vergrößert wird. Durch die Rückkopplungssteuerung der MOS-Transistoren 313bg, 313bh und 313be wird der durch den MOS-Transistor 313bc und das Widerstandselement 313bf hindurchfließende Strom konstant gemacht. Der Knoten 313bb ist mit dem Gate der MOS-Transistoren 313bi und 313bc verbunden. Daher fließt wie im MOS-Transistor 313bc durch den MOS-Transistor 313bi hindurch ein Konstantstrom. Das Referenzpotential Vref ist bestimmt durch den aus dem MOS-Transistor 313bi gelieferten Strom und den Widerstandswert des Widerstandselements 313c. Da der durch den MOS-Transistor 313bi hindurchfließende Strom einen konstanten wert hat, der von dem externen Stromversorgungspotential extVCC nicht abhängt, weist das Referenzpotential Vref auch ein konstantes Potential auf, das von dem externen Stromversorgungspotential extVCC nicht abhängt.
  • Die Differenzverstärkerschaltung 314 enthält einen p-Kanal-MOS-Transistor 314c, der zwischen dem externen Stromversorgungsknoten 300a und einem ein Treibersteuersignal DRV ausgebenden Ausgangsknoten 314a geschaltet ist und dessen Gate verbunden ist mit einem Knoten 314b; einen n-Kanal-MOS-Transistor 314e, der zwischen dem Knoten 314a und einem Knoten 314d geschaltet ist und dessen Gate so geschaltet ist, daß es das Referenzpotential Vref empfängt; einen p-Kanal-MOS-Transistor 314f, der zwischen dem externen Stromversorgungsknoten 300a und dem Knoten 314b geschaltet ist und dessen Gate verbunden ist mit dem Knoten 314b; einen n-Kanal-MOS-Transistor 314g, der zwischen den Knoten 314b und 314d geschaltet ist und dessen Gate so geschaltet ist, daß es das interne Stromversorgungspotential intVCC empfängt; und einen n-Kanal-MOS-Transistor 314h, der zwischen dem Knoten 314d und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit dem externen Stromversorgungsknoten 300a. Die MOS-Transistoren 314c und 314f bilden eine Stromspiegelschaltung, die MOS-Transistoren 314e und 314g bilden eine Differenzstufe zum vergleichen der an ihr jeweiliges Gate angelegten Potentiale, und der MOS-Transistor 314h dient als Konstantstromquelle zum Liefern eines relativ großen Konstantstroms gemäß dem an das Gate angelegten externen Stromversorgungspotential extVCC. Die Differenzverstärkerschaltung 314 hat den Aufbau einer Stromspiegeltyp-Differenzverstärkerschaltung, deren positiver Eingang (+) das Gate des MOS-Transistors 314g und deren negativer Eingang (–) das Gate des MOS-Transistors 314e ist. Das Signal DRV ändert sich in digitaler Art und weise.
  • Die Stromversorgungsschaltung 316 stellt den dem Stromversorgungsknoten 312 gelieferten Strom gemäß der Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref ein, so daß ein Unterschreiten und ein Überschreiten des internen Stromversorgungspoten tials intVCC bezüglich des Referenzpotentials Vref minimiert wird. Die Stromversorgungsschaltung 316 enthält einen p-Kanal-Stromsteuertransistor 316a, der zwischen dem externen Stromversorgungsknoten 300a und dem Stromversorgungsknoten 312 geschaltet ist; und eine das Referenzpotential Vref aus der Referenzpotentialerzeugungsschaltung 313 und das interne Stromversorgungspotential intVCC am internen Stromversorgungsknoten 300c empfangende Stromsteuerschaltung 316b zum Einstellen eines Gatepotentials Vg des p-Kanal-Stromsteuertransistors 316a. Die Stromsteuerschaltung 316b verkleinert das Gatepotential Vg des Stromsteuertransistors 316a, wenn das Unterschreiten des internen Stromversorgungspotentials intVCC bezüglich des Referenzpotentials Vref größer wird, und wenn das Überschreiten größer wird, dann vergrößert sie das Gatepotential Vg des Stromsteuertransistors 316a.
  • Die Stromsteuerschaltung 316b enthält eine Vergleichsschaltung 316bc zum Vergleichen des internen Stromversorgungspotentials intVCC und des Referenzpotentials Vref; eine Ladungspumpschaltung 316bg zum Einstellen des Gatepotentials Vg des Stromsteuertransistors 316a gemäß einem Ausgangspotential Va aus der Vergleichsschaltung 316bc und ein Schleifenfilter 316bi, das zwischen dem Gate des Stromsteuertransistors 316a und dem Masseknoten 300b geschaltet ist. Die Vergleichsschaltung 316bc enthält Differenzverstärkerschaltungen 316ba und 316bb mit demselben Aufbau wie die in der Konstantspannungsschaltung 311 enthaltene Differenzverstärkerschaltung 314. Jede der Differenzverstärkerschaltungen 316ba und 316bb gibt ein Signal Va aus, das den L-Pegel erreicht, wenn das interne Stromversorgungspotential intVCC größer als das Referenzpotential Vref ist, und das den H-Pegel erreicht, wenn das interne Stromversorgungspotential intVCC kleiner als das Referenzpotential Vref ist.
  • Die Ladungspumpschaltung 316bg enthält einen p-Kanal-MOS-Transistor 316be, der zwischen dem externen Stromversorgungsknoten 300 und einem mit dem Gate des Stromsteuertransistors 316a verbundenen Knoten 316bd geschaltet ist und dessen Gate verbunden ist mit dem Ausgang der Differenzverstärkerschaltung 316ba, und einen n-Kanal-MOS-Transistor 316bf, der zwischen dem Knoten 316bd und dem Masseknoten 300b geschaltet ist und dessen Gate so geschaltet ist, daß es das Ausgangspotential Va der Differenzverstärkerschaltung 316bb empfängt.
  • Das Schleifenfilter 316bi enthält einen Kondensator 316bh, der zwischen dem Knoten 316bd und dem Masseknoten 300b geschaltet ist und eine plötzliche Änderung des Gatepotentials Vg unterdrückt. Der Betrieb der in 5 gezeigten Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310a wird kurz beschrieben.
  • Wenn das externe Stromversorgungspotential extVCC in einem Bereich von etwa 5 V bis etwa 2 V ist, dann arbeitet die Referenzpotentialerzeugungsschaltung 313 stabil, wobei aus der Stromsteuerschaltung 316b ein Konstantstrom geliefert wird und das aus der Referenzpotentialerzeugungsschaltung 313 ausgegebene Referenzpotential Vref folglich ungeachtet einer Schwankung des externen Stromversorgungspotentials extVCC auf einem konstanten Potentialpegel gehalten wird. Die Differenzverstärkerschaltung 314 empfängt das Referenzpotential Vref und das interne Stromversorgungspotential intVCC und vergleicht diese. Wenn eine interne Schaltungseinrichtung wie beispielsweise die Decodierer 340a und 340b, die mit dem internen Stromversorgungsknoten 300c und der Speicherzelle 351 verbunden sind, arbeiten und Strom verbrauchen und wenn das interne Stromversorgungspotential intVCC kleiner als das Referenzpotential Vref wird (das heißt, wenn ein Unterschreiten vorhanden ist), dann nimmt das aus dem Ausgangsknoten 314a ausgegebene Treibersteuersignal DRV ab und vergrößert den Leitwert des Treibertransistors 315. Der Treibertransistor 315 versorgt den internen Stromversorgungsknoten 300c gemäß dem vergrößerten Leitwert mit einem großen Strombetrag, wodurch das interne Stromversorgungspotential intVCC zunimmt. Wenn durch die Stromversorgung das interne Stromversorgungspotential intVCC größer als das Referenzpo tential Vref wird (wenn ein Überschreiten vorhanden ist), dann vergrößert die Differenzverstärkerschaltung 314 das Treibersteuersignal DRV und verkleinert sie den Leitwert des Treibertransistors 315, so daß der Betrag der Stromlieferung in den internen Stromversorgungsknoten 300c verkleinert wird. Wenn zu dieser Zeit die interne Schaltung im Betrieb ist, dann wird durch die arbeitende interne Schaltungseinrichtung das interne Stromversorgungspotential intVCC verbraucht, und daher wird es kleiner. Wenn die Stromlieferung in den Stromversorgungsknoten 312 klein ist, dann nimmt das interne Stromversorgungspotential intVCC, das kleiner als das Referenzpotential Vref wurde, nicht mit großer Schnelligkeit zu, und daher wird das Unterschreiten größer. wenn inzwischen der in den Stromversorgungsknoten 312 gelieferte Strom vergrößert wird, dann nimmt mit großer Schnelligkeit das interne Stromversorgungspotential intVCC zu, und daher wird das Überschreiten größer. Die Erzeugung des Unterschreitens und des Überschreitens wird unter Bezugnahme auf die 6 und 7 beschrieben.
  • 6 ist eine Timingdarstellung, welche den Betrieb der Stromversorgungsschaltung 316 zeigt, wenn ein starkes Unterschreiten des internen Stromversorgungspotentials intVCC vorhanden ist. wenn in einer Zeit t1 bis t2 das Unterschreiten des internen Stromversorgungspotentials intVCC stärker wird, wie in (a) der 6 gezeigt, dann wird das Ausgangspotential Va aus den in der Vergleichsschaltung 316bc enthaltenen Differenzverstärkerschaltungen 316ba und 316bb für einen großen Zeitabschnitt auf dem H-Pegel gehalten, wie in (b) der 6 gezeigt, und wird jener Zeitabschnitt größer, in welchem der in der Ladungspumpschaltung 316bg enthaltene p-Kanal-MOS-Transistor 316be nichtleitend und der n-Kanal-MOS-Transistor 316bf leitend gemacht ist. Daher wird, wie in (c) der 6 gezeigt, durch die Leitung des MOS-Transistors 316bf der Ladungspumpschaltung 316bg das Potential Vg an dem Stromsteuertransistor 316a entladen, und es nimmt bedeutsam ab. Im Ergebnis wird der Leitwert des Stromsteuertransistors 316a vergrößert, wobei ein aus dem externen Stromversorgungsknoten 300a in den Stromversorgungsknoten 312 gelieferter Strom Is größer wird, wie in (d) der 6 gezeigt, und daher mit großer Schnelligkeit das interne Stromversorgungspotential intVCC vergrößert wird. In einer Zeit t2 bis t3 nimmt das interne Stromversorgungspotential intVCC so zu, daß es aufgrund dieses großen Strombetrags größer als das Referenzpotential vref wird. Durch die Funktion der Differenzverstärkerschaltung 316bc wird folglich in diesem Zeitabschnitt das Gatepotential Vg vergrößert gehalten und der Betrag des gelieferten Stroms verkleinert. Da zu dieser Zeit die Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref klein ist, ist der Betrag der Änderung des in den Stromversorgungsknoten 312 gelieferten Stroms Is durch den Stromsteuertransistor 316a hindurch klein, und daher wird das Unterschreiten des internen Stromversorgungspotentials intVCC in einem Zeitabschnitt von t3 bis t4 kleiner gemacht. Nach dem Zeitpunkt t2, zu dem ein großes Unterschreiten des internen Stromversorgungspotentials intVCC unterdrückt ist, wird der Zeitabschnitt, in dem der L-Pegel und der H-Pegel des Ausgangspotentials Va aus jeder der Differenzverstärkerschaltungen 316ba und 316bb vorhanden ist, etwa gleichgroß gemacht. Durch die Funktion des Schleifenfilters 316bi ändern sich das Gatepotential Vg des Stromsteuertransistors 316a und der Versorgungsstrom Is nicht sehr stark, wie in (c) und (d) der 6 gezeigt, aber sie werden auf einem jeweils etwa konstanten wert beibehalten. während dieses Zeitabschnitts schwingt das interne Stromversorgungspotential intVCC mit kleiner Amplitude. Doch die Schwingung wird aufgrund eines parasitären Widerstands oder einer parasitären Stabilisierungskapazität, die mit dem internen Stromversorgungsknoten 300c verbunden sind, geglättet, und es wird ein internes Stromversorgungspotential intVCC mit dem Pegel des Referenzpotentials Vref ausgegeben.
  • Der Betrieb, wenn das Überschreiten des internen Stromversorgungspotentials intVCC größer wird, wird unter Bezugnahme auf die Timingdarstellung der 7 beschrieben.
  • Wenn in einer Zeit t1 bis t2 in 7 in (a) das Überschreiten des internen Stromversorgungspotentials intVCC groß wird, dann wird das Ausgangssignal Va der Differenzverstärkerschaltungen 316ba und 316bb der Vergleichsschaltung 316bc für einen großen Zeitabschnitt auf dem L-Pegel gehalten, wie in (b) der 7 gezeigt, und wird folglich jener Zeitabschnitt größer, in welchem. in der Ladungspumpschaltung 316bg der p-Kanal-MOS-Transistor 316be leitend und der n-Kanal-MOS-Transistor 316bf nichtleitend gemacht ist. Durch den p-Kanal-MOS-Transistor 316be, der in den leitenden Zustand gesetzt ist, nimmt das Gatepotential Vg des Stromsteuertransistors 316a bedeutsam zu, wie in (c) der 7 gezeigt. Folglich wird der durch den Stromsteuertransistor 316a hindurch in den Stromversorgungsknoten 312 gelieferte Strom Is kleiner, wie in 7 in (d) gezeigt, und wird eine Potentialzunahme des internen Stromversorgungspotentials intVCC unterdrückt. Durch den verkleinerten Versorgungsstrom nimmt das interne Stromversorgungspotential intVCC ab, und wenn es zur Zeit t2 das Referenzpotential Vref wird, dann wird das Gatepotential Vg wieder mittels der Ladungspumpschaltung 316bg verkleinert, so daß der Versorgungsstrom Is ein wenig vergrößert wird, um das Unterschreiten zu unterdrücken. Folglich kann das Überschreiten in einem Zeitabschnitt von t3 bis t4 ausreichend klein gemacht werden. In dem stabilen Zustand nach dem Zeitpunkt t2 werden die Zeitabschnitte, in denen das Ausgangspotential Va aus den Differenzverstärkerschaltungen 316ba und 316bb auf dem L-Pegel und dem H-Pegel gehalten wird, kürzer gemacht, so daß sie etwa gleichgroß sind, wie in 7 in (d) gezeigt, und daher ändern sich der Versorgungsstrom Is und das Gatepotential Vg des Stromsteuertransistors 316a kaum, wie in (c) und (d) der 7 gezeigt. Folglich wird in ähnlicher Art und weise wie zur Zeit der Erzeugung des starken Unterschreitens das interne Stromversorgungspotential intVCC auf dem Pegel des Referenzpotentials Vref beibehalten.
  • Wie vorstehend beschrieben, kann durch Einstellen des Betrages des in den Stromversorgungsknoten 312 gelieferten Stroms gemäß der Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref, selbst wenn der Treibertransistor 315 einen Einschalt-/Ausschaltbetrieb in digitaler Art und Weise durch Verwenden des aus der Differenzverstärkerschaltung 314 ausgegebenen Steuersignals DRV ausführt, das Unterschreiten/Überschreiten schnell unterdrückt werden und daher das interne Stromversorgungspotential intVCC auf den vorgeschriebenen Pegel des Referenzpotentials Vref zurückgebracht werden.
  • 8 zeigt ein Beispiel eines speziellen Aufbaus der in 2 dargestellten Schaltung zum Synchronisieren eines internen Taktsignals 320. Unter Bezugnahme auf 8 enthält die Schaltung zum Synchronisieren eines internen Taktsignals 320 eine Phasenvergleichsschaltung 321 zum Ausgeben von Vergleichssignalen /UP und DOWN gemäß einer Abweichung der Frequenz und der Phase zwischen einem an einen externen Takteingangsknoten 312a angelegten externen Taktsignal extCLK und einem an einen internen Takteingangsknoten 321b angelegten internen Taktsignal intCLK; eine Ladungspumpschaltung 322 zum Laden/Entladen eines Knotens 322a gemäß den aus der Phasenvergleichsschaltung 321 ausgegebenen Steuersignalen /UP und DOWN und eine Stromsteuerschaltung 323 zum Ausgeben von Steuerpotentialen Vp und Vn zum Einstellen des Betriebsstroms eines Ringoszillators 324 gemäß dem Potential am Ausgangsknoten 322a der Ladungspumpschaltung 322.
  • Die Phasenvergleichsschaltung 321 setzt das Vergleichssignal /UP auf einen H-Pegel, wenn die Frequenz des internen Taktsignals intCLK größer als die Frequenz des externen Taktsignals extCLK ist oder wenn die Phase des internen Taktsignals intCLK der Phase des externen Taktsignals extCLK vorauseilt, und sie setzt das Vergleichssignal /UP auf einen L-Pegel, wenn die Frequenz des internen Taktsignals intCLK kleiner als die Frequenz des externen Taktsignals extCLK ist oder wenn die Phase des internen Taktsignals intCLK der Phase des externen Taktsignals extCLK nacheilt. Das Vergleichssignal DOWN ist auf den H-Pegel gesetzt, wenn die Frequenz des internen Taktsignals intCLK größer als die Frequenz des externen Taktsignals extCLK ist oder wenn die Phase des internen Taktsignals intCLK der Phase des externen Taktsignals extCLK vorauseilt, und es ist auf den L-Pegel gesetzt, wenn die Frequenz des internen Taktsignals intCLK kleiner als die Frequenz des externen Taktsignals extCLK ist oder wenn die Phase des internen Taktsignals intCLK der Phase des externen Taktsignals extCLK nacheilt.
  • Wenn das Vergleichssignal /UP auf dem L-Pegel und das Vergleichssignal DOWN auf dem L-Pegel ist, dann liefert die Ladungspumpschaltung 322 Ladungen in den Lade-/Entladeknoten 322a, und wenn das Vergleichssignal /UP auf dem H-Pegel und das Vergleichssignal DOWN auf dem H-Pegel ist, dann nimmt sie Ladungen aus dem Lade-/Entladeknoten 322a weg. Die Ladungspumpschaltung 322 enthält eine Konstantstromschaltung 322c, die zwischen einem internen Stromversorgungsknoten 300c und einem Knoten 322b geschaltet ist; einen p-Kanal-MOS-Transistor 322d, der zwischen dem Knoten 322b und dem Lade-/Entladeknoten 322a geschaltet ist und dessen Gate so geschaltet ist, daß es das Vergleichssignal /UP aus der Phasenvergleichsschaltung 321 empfängt; einen n-Kanal-MOS-Transistor 322f, der zwischen dem Lade-/Entladeknoten 322a und einem Knoten 322e geschaltet ist und dessen Gate so geschaltet ist, daß es das Vergleichssignal DOWN aus der Phasenvergleichsschaltung 321 empfängt; und eine Konstantstromschaltung 322g, die zwischen dem Knoten 322e und einem Masseknoten 300b geschaltet ist. Die Konstantstromschaltungen 322c und 322g haben denselben Aufbau wie die Konstantstromschaltung 313b der Referenzpotentialerzeugungsschaltung 313, die in der in 5 gezeigten Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310a enthalten ist. Da jedoch die Konstantstromschaltung 322g den Strom verkleinert, sind der Leitfähigkeitstyp der Transistoren und die Polaritäten der an die Stromversorgungsknoten angelegten Potentiale alle entgegengesetzt zu demjenigen und denjenigen der in 5 gezeigten Konstantstromschaltung 313b. Durch die Konstantstromschaltungen 322c und 322g wird ungeachtet der Schwankungen des internen Stromversorgungspotentials intVCC und des Massepotentials GND ein Konstantstrom geliefert.
  • Die Stromsteuerschaltung 323 gibt die Potentiale Vp und Vn in den Ringoszillator 324 zum Steuern seines Betriebsstroms aus. Das p-Kanal-Stromsteuersignal Vp nimmt ab, wenn das Potential an dem Lade-/Entladeknoten 322a der Ladungspumpschaltung 322 zunimmt, während das n-Kanal-Stromsteuersignal Vn zunimmt, wenn das Potential an dem Lade-/Entladeknoten 322a der Ladungspumpschaltung 322 abnimmt. Die Stromsteuerschaltung 323 enthält ein Schleifenfilter 323c zum Ausführen eines Tiefpaßfilterbetriebs an dem Potential an einem mit dem Lade-/Entladeknoten 322a der Ladungspumpschaltung 322 verbundenen Knoten 323a und zum Übertragen des Filterergebnisses an einen Knoten 323b; einen Operationsverstärker 323d zum differenzmäßigen Verstärken eines Ausgangspotentials Vin des Schleifenfilters 323c und eines Rückkopplungspotentials Vf, das später beschrieben wird; eine p-Kanal-Stromsteuerschaltung 323e zum Erzeugen des Rückkopplungspotentials Vf gemäß einem Ausgangssignal aus dem Operationsverstärker 323d und eine n-Kanal-Stromsteuerschaltung 323f zum Erzeugen des n-Kanal-Stromsteuersignals Vn gemäß dem Ausgangssignal aus dem Operationsverstärker 323d, das heißt gemäß dem p-Kanal-Stromsteuersignal Vp.
  • Der Operationsverstärker 323d enthält einen ersten Knoten 323da, der mit dem Lade-/Entladeknoten 322a mittels des Schleifenfilters 323c verbunden ist, einen zweiten Eingangsknoten 323db, der das Rückkopplungspotential Vf empfängt, und einen Verstärkerausgangsknoten 323dc zum Ausgeben des p-Kanal-Stromversorgungssteuersignals Vp.
  • Das Schleifenfilter 323c enthält ein Widerstandselement 323ca, das zwischen den Knoten 323a und 323b geschaltet ist, ein Widerstandselement 323cc, das zwischen dem Knoten 323b und einem Knoten 323cb geschaltet ist, und einen Kondensator 323cd, der zwischen dem Knoten 323cb und dem Masseknoten 300b geschaltet ist. Das Schleifenfilter 323c weist eine durch den Widerstandswert der Widerstandselemente 323ca und 323cc und den Kapazitätswert des Kondensators 323cd bestimmte Zeitkonstante auf und funktioniert als Tiefpaßfilter.
  • Der Operationsverstärker 323d hat einen ähnlichen Aufbau wie die Differenzverstärkerschaltung 314, die in der in 5 gezeigten Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310a enthalten ist. Doch das Ausgangssignal aus dem Operationsverstärker 323d ändert sich in analoger Art und weise.
  • Die p-Kanal-Stromsteuerschaltung 323e enthält einen p-Kanal-MOS-Transistor 323eb, der zwischen einem internen Stromversorgungsknoten 300d für Takte und einem Knoten 323ea geschaltet ist und dessen Gate verbunden ist mit dem Verstärkerausgangsknoten 323dc des Operationsverstärkers 323d; ein Widerstandselement 323ed, das zwischen dem Knoten 323ea und dem Masseknoten 300b geschaltet ist; und einen Kondensator 323ee, der parallel zu dem Widerstandselement 323ed zwischen dem Knoten 323ea und dem Masseknoten 300b geschaltet ist. Der Knoten 323ea ist mit dem zweiten Eingangsknoten 323db des Operationsverstärkers 323d verbunden und gibt das Rückkopplungspotential Vf aus. Das Widerstandselement 323ed und der Kondensator 323ee haben die Aufgabe, das Potential Vf des Knotens 323ea stabil zu erzeugen.
  • Die n-Kanal-Stromsteuerschaltung 323f enthält einen p-Kanal-MOS-Transistor 323fb, der zwischen dem internen Stromversorgungsknoten 300d für Takte und einem Knoten 323fa, an dem das n-Kanal-Stromsteuersignal Vn ausgegeben wird, geschaltet ist und dessen Gate verbunden ist mit dem Verstärkerausgangsknoten 323dc des Operationsverstärkers 323d, und einen n-Kanal-MOS-Transistor 323fc, der zwischen dem Knoten 323fa und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit dem Knoten 323fa.
  • Die Schaltung zum Erzeugen eines internen Taktsignals 324 enthält einen Ringoszillator, der durch eine ungerade Anzahl von Stufen (drei Stufen) von Invertern 324a gebildet ist. Der Treibstrom (Lade-/Entladestrom) der Inverter 324a wird durch das p-Kanal-Stromsteuersignal Vp und das n-Kanal-Stromsteuersignal Vn gesteuert, und wenn der Treibstrom groß ist, dann wird die Verzögerungszeit kleiner gemacht, und wenn der Treibstrom kleiner gemacht wird, dann wird die Verzögerungszeit vergrößert. Daher hat das aus der Schaltung zum Erzeugen eines internen Taktsignals 324 ausgegebene interne Taktsignal intCLK eine größere Frequenz, wenn der Treibstrom größer ist, und eine kleinere Frequenz, wenn der Treibstrom kleiner ist.
  • Der Inverter 324a enthält einen p-Kanal-Stromsteuertransistor 324ab, der zwischen dem internen Stromversorgungsknoten 300d für Takte und einem Knoten 324aa geschaltet ist und dessen Gate verbunden ist mit dem Verstärkerausgangsknoten 323dc des Operationsverstärkers 323d; einen p-Kanal-MOS-Transistor 324ae, der zwischen dem Knoten 324aa und einem Ausgangsknoten 324ac geschaltet ist und dessen Gate verbunden ist mit einem Eingangsknoten 324ad; einen n-Kanal-MOS-Transistor 324ag, der zwischen dem Ausgangsknoten 324ac und einem Knoten 324af geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324ad; und einen n-Kanal-Stromsteuertransistor 324ah, der zwischen dem Knoten 324af und dem Masseknoten 300b geschaltet ist und dessen Gate so geschaltet ist, daß es das n-Kanal-Stromsteuersignal Vn empfängt. Die drei Stufen von Invertern 324a sind im Ring geschaltet. Das interne Taktsignal Φ2 wird aus der ersten Stufe der Inverter 324a ausgegeben, das interne Taktsignal Φ1 wird aus der zweiten Stufe der Inverter 324a ausgegeben, und das interne Taktsignal intCLK wird aus der letzten Stufe (dritten Stufe) der Inverter 324a ausgegeben. Der Betrieb der in 8 gezeigten Schaltung zum Synchronisieren eines externen Taktsignals 320 wird beschrieben.
  • Wenn die Frequenz des internen Taktsignals intCLK größer als diejenige des externen Taktsignals extCLK ist oder wenn die Phase des internen Taktsignals intCLK der Phase des externen Taktsignals extCLK vorauseilt, dann setzt die Phasenvergleichsschaltung 321 die Vergleichssignale /UP und DOWN beide auf den H-Pegel. Als Reaktion darauf wird der p-Kanal-MOS-Transistor 322d der Ladungspumpschaltung 322 nichtleitend gemacht, wird der n-Kanal-MOS-Transistor 322f leitend gemacht, werden aus dem Lade-/Entladeknoten 322a mittels des MOS-Transistors 322f, der leitend ist, Ladungen herausgezogen und wird das Potential am Knoten 322a verkleinert. Wenn das Potential an dem Lade-/Entladeknoten 322a abnimmt, dann nimmt das Potential Vin am Knoten 323b, das heißt am ersten Eingangsknoten 323da des Operationsverstärkers 323d, durch das Schleifenfilter 323c ab. Der Operationsverstärker 323d vergrößert den Potentialpegel des in den Verstärkerausgangsknoten 323dc ausgegebenen p-Kanal-Stromsteuersignals Vp, wenn die Differenz zwischen dem an den zweiten Eingangsknoten 323db angelegten Rückkopplungspotential Vf und dem Eingangspotential Vin größer wird, da das Eingangspotential Vin abnimmt. Wenn das Potential des p-Kanal-Stromsteuersignals Vp zunimmt, dann nimmt der Betrag des durch den MOS-Transistor 323eb in der p-Kanal-Stromsteuerschaltung 323e gelieferten Stroms ab, und folglich nimmt der Potentialpegel des Rückkopplungspotentials Vf an dem Knoten 323ea ab. Daher stellt der Operationsverstärker 323d den Potentialpegel des p-Kanal-Stromsteuersignals Vp ein, derart daß das Rückkopplungspotential Vf ebensogroß wie das an den Eingangsknoten 323da angelegte Eingangspotential Vin wird.
  • Wenn inzwischen der Potentialpegel des p-Kanal-Stromsteuersignals Vp zunimmt, dann wird der Betrag des durch den p-Kanal-MOS-Transistor 323fb in der n-Kanal-Stromsteuerschaltung 323f hindurchfließenden Stroms kleiner und wird folglich der Potentialpegel des aus dem Knoten 323fa ausgegebenen n-Kanal-Stromsteuersignals Vn kleiner. Schließlich setzt sich das n-Kanal-Stromsteuersignal Vn fest auf einen Potentialpegel, bei welchem der durch den n-Kanal-MOS-Transistor 323fc hindurchfließende Strom ebensogroß wie der durch den p-Kanal-MOS-Transistor 323fb hindurchfließende Strom wird (Der Betrieb ist derselbe wie bei der in 1 gezeigten herkömmlichen PLL-Schaltung.).
  • Wenn das p-Kanal-Stromsteuersignal Vb zunimmt und das n-Kanal-Stromsteuersignal Vn abnimmt, dann wird der Strom, der durch den p-Kanal-Stromsteuertransistor 324ab und den n-Kanal-Stromsteuertransistor 324ah in dem in der Schaltung zum Erzeugen eines internen Taktsignals 324 enthaltenen Inverter 324a hindurchfließt, kleiner und daher die Verzögerungszeit in dem Inverter 324a größer. Daher wird die Frequenz des aus der Schaltung zum Erzeugen eines internen Taktsignals 324 ausgegebenen internen Taktsignals intCLK kleiner, wird das Timing zur Erzeugung des Taktes im nächsten Zyklus verzögert und somit das vorauseilen der Phase korrigiert.
  • Wenn die Frequenz des internen Taktsignals intCLK kleiner als diejenige des externen Taktsignals extCLK ist oder wenn die Phase des internen Taktsignals intCLK derjenigen des externen Taktsignals extCLK nacheilt, dann setzt die Phasenvergleichsschaltung 321 die Vergleichssignale /UP und DOWN beide auf den L-Pegel. In der Ladungspumpschaltung 322 wird der p-Kanal-MOS-Transistor 322d leitend und der n-Kanal-MOS-Transistor 322f nichtleitend gemacht, wobei der Lade-/Entladeknoten 322a mittels des p-Kanal-MOS-Transistors 322d, der leitend ist, mit Ladungen versehen wird und folglich mittels des Schleifenfilters 323c das Potential Vin am Knoten 323da zunimmt. Wenn das Eingangspotential Vin am Knoten 323da zunimmt, dann verkleinert der Operationsverstärker 323d den Potentialpegel des p-Kanal-Stromsteuersignals Vp an dem Ausgangsknoten 323dc. In der p-Kanal-Stromsteuerschaltung 323e nimmt der Versorgungsstrom des MOS-Transistors 323eb zu, und in Reaktion darauf nimmt das Rückkopplungspotential Vf zu. wenn das Rückkopplungspotential Vf größer als das Eingangspotential Vin wird, dann vergrößert umgekehrt der Operationsverstärker 323d den Potentialpegel des Ausgangsknotens 323dc, um das Rückkopplungspotential Vf zu verkleinern. Daher stellt der Operationsverstärker 323d den Potentialpegel des p-Kanal-Stromsteuersignals Vp so ein, daß das Eingangspotential Vin ebensogroß wie das Rückkopplungspotential Vf wird. In der n-Kanal-Stromsteuerschaltung 323f nimmt der durch den p-Kanal-MOS-Transistor 323fb hindurchfließende Strom zu und nimmt der Potentialpegel am Knoten 323fa zu. Im Ergebnis wird der Betrag des durch den p-Kanal-MOS-Transistor 324ab und den n-Kanal-MOS-Transistor 324ah in dem Inverter 324a der Schaltung zum Erzeugen eines internen Taktsignals 324 hindurchfließenden Stroms größer und die Verzögerungszeit des Inverters 324a kleiner. Somit wird die Frequenz des internen Taktsignals intCLK vergrößert, und wenn die Frequenz vergrößert ist, dann wird mit einem vorgeschobenen Timing im nächsten Zyklus das interne Taktsignal erzeugt, womit die Phasenverzögerung verkleinert werden kann.
  • Die Ströme, die durch den p-Kanal-Stromsteuertransistor 324ab und den n-Kanal-Stromsteuertransistor 324ah, die in dem Inverter 324a enthalten sind, hindurchfließen, werden durch die Funktion der n-Kanal-Stromsteuerschaltung 323f gleichgemacht. Der durch den p-Kanal-Stromsteuertransistor 324ab hindurchfließende Strom wird ebensogroß wie der durch den p-Kanal-Stromsteuertransistor 323eb in der p-Kanal-Stromsteuerschaltung 323e hindurchfließende Strom gemacht (da beide das Steuerpotential Vp an ihren Gates empfangen; vorausgesetzt, daß die Größen (die Gatebreiten) dieselben sind). Der durch den p-Kanal-MOS-Transistor 323eb hindurchfließende Strom wird ebensogroß wie der durch das Widerstandselement 323ed mit einem Widerstandswert R hindurchfließende Strom I, und die über dem Widerstandselement 323ed angelegte Spannung wird ebensogroß wie das Rückkopplungspotential Vf an dem Knoten 323ea. Das Rückkopplungspotential Vf wird durch den Operationsverstärker 323d ebensogroß wie das an den Eingangsknoten 323da angelegte Eingangspotential Vin gemacht. Daher kann der durch das Widerstandselement 323ed hindurchfließende Strom I dargestellt werden durch I = Vin/R. Der Betrag der Änderung des Stroms I bezüglich der Änderung des Eingangspotentials Vin ist proportional zu 1/R. wenn daher der Widerstandswert R des Widerstandselements 323ed ausreichend groß gemacht ist, dann wird der Betrag der Änderung des Stroms I sehr klein, selbst wenn sich das Eingangspotential Vin, das heißt das Ausgangspotential des Schleifenfilters 323c, bedeutsam ändert. Daher ist der Betrag der Änderung des Treibstroms des Inverters 324a in der Schaltung zum Erzeugen eines internen Taktsignals 324 klein, und daher kann die Unruhe des internen Taktsignals intCLK klein gemacht werden, nachdem das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist. Da der Betrag des durch die Inverter 324a hindurchfließenden Stroms durch Verwenden des Operationsverstärkers 323d eingestellt wird, kann der Betrag des Stroms I mit großer Schnelligkeit gemäß der Differenz zwischen der Phase und/oder der Frequenz des externen Taktsignals extCLK und des internen Taktsignals intCLK richtig eingestellt werden. wenn ferner die Empfindlichkeit ein wenig verkleinert wird, dann wird eine übermäßige Einstellung des internen Taktsignals intCLK verhindert, und daher können die Frequenz und die Phase des internen Taktsignals intCLK leicht gesteuert werden.
  • 9 zeigt schematisch einen Aufbau der in 8 dargestellten Phasenvergleichsschaltung 321. In 9 ist der Aufbau desjenigen Abschnitts der Phasenvergleichsschaltung 321 gezeigt, welcher nur eine Phaseneinstellung bei einer Zunahme des externen Taktsignals und des internen Taktsignals ausführt. Eine Schaltung mit einem ähnlichen Aufbau wie dem in 9 gezeigten ist vorgesehen, welche in Reaktion auf eine Abnahme des externen Taktsignals extCLK und des internen Taktsignals intCLK arbeitet. Unter Bezugnahme auf 9 enthält die Phasenvergleichsschaltung 321 ein D-Flipflop 321a mit einem D-Eingang, der mit einem internen Stromversorgungsknoten 300c verbunden ist, mit einem Takteingang CP, der ein externes Taktsignal extCLK empfängt, mit komplementären Ausgangsknoten Q und /Q und mit einem Rücksetzeingang /R; ein D-Flipflop 321b mit einem D-Eingang, der mit dem internen Stromversorgungsknoten 300c verbunden ist, mit einem Takteingang CP, der ein internes Taktsignal intCLK empfängt, mit komplementären Ausgangsknoten Q und /Q und mit einem Rücksetzeingang /R; ein NAND-Gatter 321c, das ein Signal aus dem Ausgang Q aus dem D-Flipflop 321a und ein Ausgangssignal aus dem Ausgang Q des D-Flipflops 321b empfängt; einen Inverter 321d, der ein Ausgangssignal aus dem Ausgang /Q des D-Flipflops 321a invertiert; einen Inverter 321e, der ein Signal aus dem Ausgang /Q des D-Flipflops 321b invertiert; ein NOR-Gatter 321f, das ein Signal aus dem Ausgang /Q des D-Flipflops 321a und ein Ausgangssignal aus dem Inverter 321e empfängt; einen Inverter 321g, der ein Ausgangssignal aus dem NOR-Gatter 321f invertiert; und ein NOR-Gatter 321h, das ein Ausgangssignal aus dem Ausgang /Q des D-Flipflops 321b und ein Ausgangssignal aus dem Inverter 321d empfängt. Ein Steuersignal /UP wird aus dem Inverter 321g ausgegeben, und ein Steuersignal DOWN wird aus dem NOR-Gatter 321h ausgegeben. Das Ausgangssignal aus dem NAND-Gatter 321c ist an den jeweiligen Rücksetzeingang /R der D-Flipflops 321a und 321b angelegt. Der Betrieb wird kurz beschrieben.
  • Die D-Flipflops 321a und 321b verriegeln die an die D-Eingänge angelegten Signale, wenn die entsprechenden an die Takteingänge CP angelegten Taktsignale extCLK und intCLK zunehmen. Daher wird aus dem Ausgang Q der Flipflops 321a und 321b jeweils ein Signal ausgegeben, das bei der Zunahme der Taktsignale extCLK und intCLK den H-Pegel erreicht. Wenn die Signale aus dem jeweiligen Ausgang Q der D-Flipflops 321a und 321b beide den H-Pegel erreichen, dann erreicht das Ausgangssignal des NAND-Gatters 321c den L-Pegel und werden die D-Flipflops 321a und 321b beide zurückgesetzt. Wenn die Phase des externen Taktsignals extCLK der Phase des internen Taktsignals intCLK vorauseilt, dann wird das Ausgangssignal aus dem Ausgang /Q des D-Flipflops 321a von der Zunahme des externen Taktsignals extCLK bis zur Zunahme des internen Taktsignals intCLK auf dem L-Pegel gehalten. In diesem Zustand hält das NOR-Gatter 321f das Ausgangssignal während des Zeitabschnitts der Phasendifferenz auf dem Hochpegel, und als Reaktion darauf wird das Steuersignal /UP auf den L-Pegel gesetzt. zu dieser zeit ist das Ausgangssignal des Inverters 321d auf den H-Pegel und das Steuersignal DOWN auf den L-Pegel gesetzt.
  • Wenn umgekehrt die Phase des internen Taktsignals intCLK der Phase des externen Taktsignals extCLK vorauseilt, dann wird der Ausgang /Q des D-Flipflops 321b auf dem L-Pegel gehalten, solange die Phase verschieden ist. Da der Ausgang /Q des D-Flipflops 321a in diesem Zeitabschnitt auf dem H-Pegel ist, wird das Steuersignal DOWN aus dem NOR-Gatter 321h auf den H-Pegel gesetzt. Inzwischen behält das Steuersignal /UP den H-Pegel bei, wenn das Ausgangssignal des Inverters 321e auf den H-Pegel gesetzt ist. Durch Verwenden des in 9 gezeigten Aufbaus können in dem der Phasendifferenz zwischen dem internen Taktsignal intCLK und dem externen Taktsignal extCLK entsprechenden Zeitabschnitt die Steuersignale DOWN und /UP aktiv gehalten werden. Wenn die Phasendifferenz bei der Abnahme des internen Taktsignals intCLK und des externen Taktsignals extCLK zu ermitteln ist, dann müssen die D-Flipflops 321a und 321b so vorgesehen sein, daß sie einen Abwärtsflankenauslösungstypaufbau aufweisen. wenn die Zunahme und die Abnahme des Taktsignals beide ermittelt werden sollen, dann können diese Schaltungen parallel vorgesehen sein und wird der Ausgang aus jedem NOR-Gatter mittels eines OR-Gatters empfangen.
  • Der Betrieb der in 8 gezeigten Schaltung zum Synchronisieren eines internen Taktsignals 320 wird unter Bezugnahme auf 10 beschrieben, welche eine Timingdarstellung ist.
  • Wie in (a) und (b) der 10 gezeigt, sind kurz vor einem Zeitpunkt t1 das externe Taktsignal extCLK und das interne Taktsignal intCLK beide auf demselben L-Pegel. In diesem Zustand ist in der Phasenvergleichsschaltung 321 das D-Flipflop der 9 zurückgesetzt, und daher ist das Ver gleichssignal /UP auf dem H-Pegel, wie in (c) der 10 gezeigt, und ist das Vergleichssignal DOWN auf dem L-Pegel gehalten, wie in (d) der 10 gezeigt. In diesem Zustand sind die in der Ladungspumpschaltung 322 enthaltenen MOS-Transistoren 322d und 322f beide nichtleitend und wird am Lade-/Entladeknoten 322a kein Laden/Entladen ausgeführt.
  • Wie in (a) und (b) der 10 gezeigt, nimmt der interne Takt intCLK zur Zeit t1 auf den H-Pegel zu und nimmt der externe Takt extCLK zu einer Zeit t2 auf den H-Pegel zu. Da die Phase des internen Taktsignals intCLK derjenigen des externen Taktsignals extCLK vorauseilt, ermittelt die Phasenvergleichsschaltung 321 dies, behält sie das Vergleichssignal /UP auf dem H-Pegel, wie in (c) der 10 gezeigt, und vergrößert das Vergleichssignal DOWN auf den H-Pegel, wie in (d) der 10 dargestellt. Folglich wird der in der Ladungspumpschaltung 322 enthaltene n-Kanal-MOS-Transistor 322f leitend gemacht, werden aus dem Lade-/Entladeknoten 322a Ladungen herausgezogen und nimmt das Eingangspotential Vin des Operationsverstärkers 323d ab. Daher vergrößert in diesem Zustand die Stromsteuerschaltung 323 den Potentialpegel des p-Kanal-Stromsteuersignals Vp, wie in (e) der 10 gezeigt, so daß die Frequenz des internen Taktsignals intCLK kleiner gemacht wird.
  • Wenn unter Bezugnahme auf (a) der 10 das externe Taktsignal extCLK zur Zeit t2 auf den H-Pegel zunimmt, dann wird die Phasenvergleichsschaltung 321 zurückgesetzt, behält sie das Vergleichssignal /UP auf dem H-Pegel, wie in (c) der 10 gezeigt, und setzt sie das Vergleichssignal DOWN auf den L-Pegel, wie in 10(d) gezeigt. Folglich stoppt die Ladungspumpschaltung 322 das Laden/Entladen am Lade-/Entladeknoten 322a.
  • Unter Bezugnahme auf (a) der 10 nimmt zu einer Zeit t3 das externe Taktsignal extCLK ab. Die Phasenvergleichsschaltung 321 ermittelt die Verzögerung der Phase des internen Taktsignals intCLK bezüglich derjenigen des externen Taktsi gnals extCLK, setzt das Vergleichssignal /UP auf den L-Pegel, wie in (c) der 10 gezeigt, und behält das Vergleichssignal DOWN auf dem L-Pegel, wie in (d) der 10 gezeigt. Folglich wird der in der Ladungspumpschaltung 322 enthaltene p-Kanal-MOS-Transistor 322b leitend gemacht, werden in den Lade-/Entladeknoten 322a Ladungen geliefert und wird daher sein Potential vergrößert. Als Reaktion darauf verkleinert die Stromsteuerschaltung 323 das p-Kanal-Stromsteuersignal Vp, wie in 10 in (e) gezeigt, und vergrößert sie die Frequenz des internen Taktsignals intCLK. Folglich nimmt zu einer Zeit t4 das interne Taktsignal intCLK ab, wie in (b) der 10 gezeigt. Zu der Zeit t4 erreichen das externe Taktsignal extCLK und das interne Taktsignal intCLK beide den L-Pegel, wird die Phasenvergleichsschaltung 321 wieder zurückgesetzt und setzt sie das Vergleichssignal /UP auf den H-Pegel, wie in (c) der 10 gezeigt, setzt sie das Vergleichssignal DOWN auf den L-Pegel, wie in (d) der 10 dargestellt, und stoppt sie den Lade-/Entladebetrieb des Lade-/Entladeknotens 322a der Ladungspumpschaltung 322.
  • Wenn zu einer Zeit t5 das externe Taktsignal extCLK zunimmt, wie in 10 in (a) gezeigt, dann ist das interne Taktsignal intCLK zu dieser Zeit noch auf dem L-Pegel, daher ermittelt die Phasenvergleichsschaltung 321 die Verzögerung der Phase des internen Taktsignals intCLK bezüglich derjenigen des externen Taktsignals extCLK, und daher setzt sie das Vergleichssignal /UP auf den L-Pegel, wie in (c) der 10 gezeigt, und behält das Vergleichssignal DOWN auf dem L-Pegel, wie in (d) der 10 gezeigt. Wieder werden in den Lade-/Entladeknoten 322a mittels der Ladungspumpschaltung 322 Ladungen geliefert, und als Reaktion darauf verkleinert die Stromsteuerschaltung 323 den Potentialpegel des p-Kanal-Stromsteuersignals Vp, wie in (e) der 10 gezeigt, um die Frequenz des internen Taktsignals intCLK weiter zu vergrößern. Als Reaktion auf die Vergrößerung der Frequenz nimmt zu einer Zeit t6 das interne Taktsignal intCLK zu, wie in (b) der 10 gezeigt. Wenn das externe Taktsignal extCLK und das interne Taktsignal intCLK beide auf den H-Pegel gesetzt sind, dann wird die Phasenvergleichsschaltung 321 wieder zurückgesetzt, und sie setzt das Vergleichssignal /UP auf den H-Pegel, wie in (c) der 10 gezeigt, behält das Vergleichssignal DOWN, wie in (d) der 10 gezeigt, und stoppt daher den Betrieb des Lade-/Entladeknotens 322a der Ladungspumpschaltung 322.
  • Wenn zu einer Zeit t7 das externe Taktsignal extCLK abnimmt, dann ist das interne Taktsignal intCLK zu dieser Zeit noch auf dem H-Pegel. Daher ermittelt die Phasenvergleichsschaltung 321 die Verzögerung der Phase des internen Taktsignals intCLK bezüglich derjenigen des externen Taktsignals extCLK, und sie setzt das Vergleichssignal /UP auf den L-Pegel, wie in (c) der 10 gezeigt, und behält das Vergleichssignal DOWN auf dem L-Pegel, wie in (d) der 10 gezeigt. wieder werden mittels der Ladungspumpschaltung 322 in den Lade-/Entladeknoten 322a Ladungen geliefert, und als Reaktion darauf nimmt der Potentialpegel des p-Kanal-Stromsteuersignals Vp aus der Stromsteuerschaltung 323 ab, wie in (e) der 10 gezeigt, und die Frequenz des internen Taktsignals intCLK wird weiter vergrößert. wenn zu einer zeit t8 das interne Taktsignal intCLK zunimmt, wie in (b) der 10 gezeigt, dann wird die Phasenvergleichsschaltung 321 zurückgesetzt, wobei sie das Vergleichssignal /UP auf den H-Pegel zurückbringt und das Vergleichssignal DOWN auf dem L-Pegel behält, und daher wird der Lade-/Entladebetrieb des Lade-/Entladeknotens 322a der Ladungspumpschaltung 322 gestoppt.
  • Wenn unter Bezugnahme auf (a) und (b) der 10 zu einer Zeit t11 das interne Taktsignal intCLK abnimmt und dann zu einer Zeit t12 das externe Taktsignal extCLK auf den L-Pegel abnimmt, dann ermittelt die Phasenvergleichsschaltung 321, daß die Phase des internen Taktsignals intCLK derjenigen des externen Taktsignals extCLK vorauseilt, und sie behält das Vergleichssignal /UP auf dem H-Pegel und vergrößert das Vergleichssignal DOWN auf den H-Pegel. Folglich werden aus dem Lade-/Entladeknoten 322a der Ladungspumpschaltung 322 Ladungen herausgezogen, wobei folglich das Potential abnimmt, der Potentialpegel des p-Kanal-Stromsteuersignals Vp aus der Stromsteuerschaltung 323 zunimmt, wie in (e) der 10 gezeigt, und die Frequenz des internen Taktsignals intCLK kleiner gemacht wird. wenn zur Zeit t12 das externe Taktsignal extCLK abnimmt, dann werden sowohl das externe Taktsignal extCLK als auch das interne Taktsignal intCLK auf den L-Pegel gesetzt. Folglich wird die Vergleichsschaltung 321 zurückgesetzt, das Vergleichssignal /UP auf den H-Pegel gesetzt, das Vergleichssignal DOWN auf dem L-Pegel behalten und daher der Lade-/Entladebetrieb des Lade-/Entladeknotens 322a der Ladungspumpschaltung 322 gestoppt.
  • Wenn zu einer Zeit t13 das interne Taktsignal intCLK zunimmt und dann zu einer Zeit t14 das externe Taktsignal extCLK auf den H-Pegel zunimmt, dann ermittelt die Phasenvergleichsschaltung 321, daß die Phase des internen Taktsignals intCLK derjenigen des externen Taktsignals extCLK noch vorauseilt, und daher behält sie das Vergleichssignal /UP auf dem H-Pegel und vergrößert das Vergleichssignal DOWN auf den H-Pegel. Aus dem Lade-/Entladeknoten 322a der Ladungspumpschaltung 322 werden Ladungen herausgezogen, und daher vergrößert die Stromsteuerschaltung 323 den Potentialpegel des p-Kanal-Stromsteuersignals Vp und macht sie die Frequenz des internen Taktsignals intCLK kleiner. wenn zur zeit t12 das externe Taktsignal extCLK zunimmt, wie in (a) der. 10 gezeigt, dann setzt die Phasenvergleichsschaltung 321 beide Vergleichssignale /UP und DOWN zurück, wenn die Taktsignale extCLK und intCLK auf dem L-Pegel sind, so daß der Lade-/Entladebetrieb des Lade-/Entladeknotens 322a der Ladungspumpschaltung 322 gestoppt wird.
  • Wenn zu einer Zeit t15 das interne Taktsignal intCLK abnimmt und zu einer zeit t16 das externe Taktsignal extCLK auf den L-Pegel abnimmt, dann ermittelt die Phasenvergleichsschaltung 321, daß die Phase des internen Taktsignals intCLK derjenigen des externen Taktsignals extCLK noch vorauseilt, und behält das Vergleichssignal /UP auf dem H-Pegel und vergrößert das Vergleichssignal DOWN auf den H-Pegel. Folglich werden aus dem Lade-/Entladeknoten 322a in der Ladungspumpschaltung 322 Ladungen herausgezogen, nimmt der Potentialpegel des p-Kanal-Stromsteuersignals Vp aus der Stromsteuerschaltung 323 zu und wird die Frequenz des internen Taktsignals intCLK weiter verkleinert. Zur Zeit t16 nimmt das externe Taktsignal extCLK ab. Das externe Taktsignal extCLK und das interne Taktsignal intCLK werden beide auf den L-Pegel gesetzt, die Phasenvergleichsschaltung 321 wird wieder zurückgesetzt, und sie setzt das Vergleichssignal /UP auf den H-Pegel und das Vergleichssignal DOWN auf den L-Pegel, so daß der Lade-/Entladebetrieb des Lade-/Entladeknotens 322a der Ladungspumpschaltung 322 gestoppt wird.
  • Durch Wiederholen des vorstehend beschriebenen Betriebs werden, wie in 10 zur Zeit t7 und danach gezeigt, die Vergleichssignale /UP und DOWN kaum aktiviert, wenn das interne Taktsignal intCLK synchronisiert ist mit (eingerastet ist in) dem externen Taktsignal extCLK, und diese Vergleichssignale /UP und DOWN werden nur für eine Weile zur Zeit des Zunehmens und des Abnehmens des externen Taktsignals extCLK aktiviert. Somit wird das Laden/Entladen des Lade-/Entladeknotens 322a mittels der Ladungspumpschaltung 322 kaum ausgeführt und ändert sich das Potential des aus der Stromsteuerschaltung 323 ausgegebenen p-Kanal-Stromsteuersignals Vp kaum, sondern wird nahezu konstant gehalten.
  • Wenn in diesem Zustand das interne Taktsignal eingerastet ist, dann sind die Vergleichssignale /UP und DOWN aktiv und ändert sich das p-Kanal-Stromsteuersignal Vp, wobei wegen des Operationsverstärkers 323d der Betrag der Änderung des durch den Inverter 324a hindurchfließenden Betriebsstroms sehr klein ist und folglich eine Frequenzschwankung kaum vorkommt, so daß die Unruhe des internen Taktsignals intCLK zur Zeit des Einrastens sicher unterdrückt werden kann.
  • Ferner wird durch den Operationsverstärker 323d die Änderung des Betrages des Stroms der Inverterschaltung 324a in der Schaltung zum Erzeugen eines internen Taktsignals 324 relativ klein gemacht, und wenn daher die Phase des internen Taktsignals intCLK vorauseilend ist, dann kann jene übermäßige Einstellung verhindert werden, welche durch ein eine Verzögerung der Phase des internen Taktsignals intCLK ergebendes Darübertreiben verursacht wird. Daher kann mit großer Schnelligkeit das interne Taktsignal intCLK genau synchronisiert werden mit dem externen Taktsignal extCLK.
  • Durch den vorstehend beschriebenen Aufbau können die folgenden Vorteile erreicht werden. Da gemäß den internen Taktsignalen intCLK, Φ1 und Φ2 aus der Schaltung zum Synchronisieren eines internen Taktsignals 320 die Aktivierung/Deaktivierung der internen Schaltungseinrichtung gesteuert wird, arbeiten diese Schaltungen nicht fortwährend und kann daher der Stromverbrauch verkleinert werden.
  • Da ferner das interne Taktsignal intCLK erzeugt wird durch die Schaltung zum Synchronisieren eines internen Taktsignals 320 unter Verwendung des internen Stromversorgungspotentials intVCC, das stabiler als das externe Stromversorgungspotential extVCC ist, als Betriebsstromversorgungspotential, kann eine Schwankung des internen Taktsignals intCLK unterdrückt, kann das interne Taktsignal intCLK in das externe Taktsignal extCLK leicht eingerastet und eine Unruhe des internen Taktsignals intCLK, nachdem es eingerastet ist, kleiner gemacht werden.
  • Da die das interne Stromversorgungspotential intVCC liefernde Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310b für Takte zum Erzeugen des internen Taktes getrennt von der das interne Stromversorgungspotential intVCC in andere interne Schaltungen liefernden Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310a vorgesehen ist, wird das interne Stromversorgungspotential intVCC zum Erzeugen des internen Taktsignals stabil gemacht und nicht durch den Betrieb anderer interner Schaltungen beeinflußt. Daher wird es leichter, das interne Taktsignal intCLK in das externe Taktsignal extCLK einzurasten, und wird die Unruhe des internen Taktsignals intCLK, nachdem es eingerastet ist, kleiner gemacht.
  • Ferner ist in den Schaltungen zum Erzeugen eines internen Stromversorgungspotentials 310a und 310b die in den Stromversorgungsknoten 312 Strom liefernde Stromversorgungsschaltung 316 vorgesehen, um das Unterschreiten und das Überschreiten des internen Stromversorgungspotentials intVCC bezüglich des Referenzpotentials Vref kleiner zu machen, und daher kann ein stabiles internes Stromversorgungspotential intVCC erreicht werden.
  • Ferner wird in der Schaltung zum Synchronisieren eines internen Taktsignals 320 mittels des Operationsverstärkers 323d gemäß dem Eingangspotential Vin aus dem Schleifenfilter 323c und dem Rückkopplungspotential Vf das p-Kanal-Stromsteuersignal Vp erzeugt, kann durch den Widerstand R zum Erzeugen des Rückkopplungspotentials eine durch eine kleine Änderung des Eingangspotentials Vin verursachte bedeutsame Änderung des Treibstroms der Schaltung zum Erzeugen eines internen Taktsignals 324 unterdrückt werden und kann daher eine Abweichung des internen Taktsignals intCLK von dem externen Taktsignal extCLK (eine Unruhe), nachdem das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist, kleiner gemacht werden.
  • Die zweite Ausführungsform
  • Eine zweite Ausführungsform der vorliegenden Erfindung wird beschrieben. Bei der zweiten Ausführungsform unterscheidet sich der Aufbau der Stromsteuerschaltung 323 zum Erzeugen der Stromsteuersignale Vp und Vn, welche in der im SRAM 300 vorgesehenen Schaltung zum Synchronisieren eines internen Taktsignals 320 enthalten ist, von demjenigen der ersten Ausführungsform. Im folgenden wird derselbe Aufbau wie bei der ersten Ausführungsform durch dieselben Bezugszeichen bezeichnet und deren Beschreibung nicht wiederholt. Nur die abweichenden Punkte werden beschrieben.
  • 11 zeigt einen Aufbau einer Schaltung zum Synchronisieren eines internen Taktsignals 320 gemäß der zweiten Ausführungsform der vorliegenden Erfindung. Unter Bezugnahme auf 11 enthält die Stromsteuerschaltung 323 ein Transfergate 323g, das zwischen dem Lade-/Entladeknoten 322a der Ladungspumpschaltung 322 und dem Eingangsknoten 323a des Schleifenfilters 323c geschaltet ist. Das Transfergate 323g enthält einen p-Kanal-MOS-Transistor 323ga, der zwischen dem Lade-/Entladeknoten 322a und dem Knoten 323a geschaltet ist und an seinem Gate ein Haltesignal HD empfängt; und einen n-Kanal-MOS-Transistor 323gb, der parallel zu dem p-Kanal-MOS-Transistor 323ga zwischen dem Lade-/Entladeknoten 322a und dem Knoten 323a geschaltet ist und an seinem Gate ein Haltesignal /HD empfängt. Daher ist mittels des Schleifenfilters 323c und des Transfergates 323g der erste Eingangsknoten 323da des Operationsverstärkers 323d verbunden mit dem Lade-/Entladeknoten 322a.
  • Die Haltesignale HD und /HD sind zueinander komplementär, und sie sind entsprechend auf den H-Pegel und den L-Pegel gesetzt, wenn die Lieferung des externen Taktsignals extCLK in den Eingangsknoten für das externe Taktsignal 321a unterbrochen ist. Der Aufbau des Abschnitts zum Erzeugen der Haltesignale HD und /HD wird später beschrieben.
  • Die p-Kanal-Stromsteuerschaltung 323e zum Erzeugen des Rückkopplungspotentials Vf gemäß dem Ausgangspotential des Operationsverstärkers 323d enthält einen p-Kanal-MOS-Transistor 323eb, der zwischen dem internen Stromversorgungsknoten 300d und dem Knoten 323ea geschaltet ist und an seinem Gate das Ausgangspotential aus dem Operationsverstärker 323d empfängt; ein Transfergate 323eh, das zwischen den Knoten 323ea und 323ec geschaltet ist und in Reaktion auf die Haltesignale HD und /HD selektiv in den leitenden Zustand gesetzt ist; und einen n-Kanal-MOS-Transistor 323ei, der zwischen dem Knoten 323ec und dem Masseknoten 300 geschaltet ist und an seinem Gate ein Schaltpotential Vr aus einer Widerstandswertschaltschaltung 323h empfängt. Das Transfergate 323eh enthält einen p-Kanal-MOS-Transistor 323ef, der zwischen den Knoten 323ea und 323ec geschaltet ist und an seinem Gate das Haltesignal HD empfängt; und einen n-Kanal-MOS-Transistor 323eg, der parallel zu dem p-Kanal-MOS-Transistor 323ef zwischen den Knoten 323ea und 323ec geschaltet ist und an seinem Gate das Haltesignal /HD empfängt.
  • Der Aufbau der Widerstandswertschaltschaltung 323h wird später beschrieben. Diese Schaltung vergrößert das Schaltpotential Vr, wenn das externe Stromversorgungspotential extVCC und das Massepotential GND angelegt sind, und verkleinert danach das Schaltpotential Vr und behält es auf einem vorgeschriebenen kleinen Potential. Der Knoten 323ea ist mit dem zweiten Eingangsknoten 323db des Operationsverstärkers 323d verbunden.
  • 12A ist ein Blockschaltbild, das einen Schaltungsaufbau zum Erzeugen der Haltesignale HD und /HD schematisch darstellt. Unter Bezugnahme auf 12A werden die Haltesignale HD und /HD erzeugt durch eine Taktausfallermittlungseinrichtung 150 zum Ermitteln des Fehlens des externen Taktsignals extCLK. Wenn das externe Taktsignal extCLK fehlt oder seine Lieferung unterbrochen ist, dann setzt die Taktausfallermittlungseinrichtung 150 die Haltesignale HD und /HD entsprechend auf den H-Pegel und den L-Pegel.
  • 12B zeigt einen speziellen Aufbau einer Taktausfallermittlungseinrichtung 150. Unter Bezugnahme auf 12B enthält die Taktausfallermittlungseinrichtung 150 einen Zähler 150a, der das interne Taktsignal intCLK zählt. Der Zähler 150a empfängt an einem Rücksetzeingang RST das externe Taktsignal extCLK und gibt die Haltesignale HD und /HD aus Vorwärtszählausgängen Cup und /Cup aus. wenn die Zählung des internen Taktsignals intCLK einen vorgeschriebenen wert erreicht, dann werden die Haltesignale HD und /HD aus den Vorwärtszählausgangsknoten Cup und /Cup entsprechend auf den H-Pegel und den L-Pegel gesetzt. wenn an den Rücksetzeingang RST das externe Taktsignal extCLK angelegt ist, dann wird der Zählwert des Zählers 150a zurückgesetzt. Der Zählwert, mit dem der Zähler 150a vorwärtszählt, ist auf einen geeigneten wert festgesetzt. Wenn für einen vorgeschriebenen Zählwert, das heißt bei einer vorgeschriebenen Anzahl von Taktzyklusperioden des internen Taktsignals, das externe Taktsignal extCLK nicht kontinuierlich angelegt ist, dann werden die Haltesignale HD und /HD entsprechend auf den H-Pegel und den L-Pegel gesetzt. Der Zähler 150a vergrößert den Zählwert in Reaktion auf eine Zunahme des internen Taktsignals intCLK und setzt den Zählwert in Reaktion auf eine Abnahme des externen Taktsignals extCLK zurück. Wenn daher in jedem Zyklus des internen Taktsignals intCLK das externe Taktsignal extCLK geliefert wird, dann wird der Zählwert des Zählers 150a fortwährend in dem Taktzyklus auf den Anfangswert zurückgesetzt. Daher kann das Aufhören oder das Fehlen der Lieferung des externen Taktsignals extCLK ermittelt werden.
  • 12C zeigt einen anderen Aufbau einer Taktausfallermittlungseinrichtung 150. Unter Bezugnahme auf 12C enthält die Taktausfallermittlungseinrichtung 150 einen Fensterimpulsgenerator 150b, der in Reaktion auf das interne Taktsignal intCLK einen Fensterimpuls mit einer vorgeschriebenen Zeitbreite erzeugt; ein Transfergate 150c, das als Reaktion auf den Fensterimpuls aus dem Fensterimpulsgenerator 150b das externe Taktsignal extCLK durchläßt; und ein D-Flipflop 150d zum Aufnehmen und Verriegeln eines aus dem Transfergate 150c übertragenen Signals in Synchronisation mit einer Abnahme des Fensterimpulses aus dem Fensterimpulsgenerator 150b. Die Haltesignale HD und /HD werden aus den Q- und /Q-Ausgängen des D-Flipflops 150d ausgegeben. Der Fensterimpulsgenerator 150b erzeugt den Fensterimpuls mit einer vorgeschriebenen Breite nach dem Ablauf eines vorgeschriebenen Zeitabschnitts als Reaktion auf die Abnahme des internen Taktsignals intCLK. Der Fensterimpuls hat eine Zeitbreite, die den Zeitpunkt enthält, bei welchem das interne Taktsignal intCLK oder das externe Taktsignal extCLK zunimmt. Das Transfergate 150c läßt das externe Taktsignal extCLK durch, wenn der Fensterimpuls auf dem H-Pegel ist, und andernfalls behält es den nichtleitenden Zustand bei. Das D-Flipflop 150d nimmt das an den D-Eingang angelegte Signal bei der Abnahme des Fensterimpulses auf. Wenn daher das externe Taktsignal extCLK nicht geliefert wird, dann ist das an den D-Eingang angelegte Signal auf dem L-Pegel, ist das aus dem Ausgang Q ausgegebene Haltesignal /HD auf dem L-Pegel und das aus dem /Q-Ausgang ausgegebene Haltesignal HD auf dem H-Pegel. wenn das externe Taktsignal extCLK geliefert wird, während der Fensterimpuls auf dem H-Pegel ist, dann empfängt das D-Flipflop 150d bei der Abnahme des an den Takteingang Cp angelegten Fensterimpulses ein Signal mit dem H-Pegel an seinem D-Eingang, und daher erreicht das Haltesignal /HD aus dem Ausgang Q den H-Pegel und ist das Haltesignal HD aus dem Ausgang /Q auf den L-Pegel gesetzt. Durch das verwenden des Fensterimpulses kann in jedem Taktzyklus des internen Taktsignals intCLK erkannt werden, ob das externe Taktsignal extCLK angelegt ist oder nicht.
  • 12D zeigt noch einen anderen Aufbau zum Erzeugen der Haltesignale HD und /HD. Unter Bezugnahme auf 12D ist an einen Knoten für einen externen Signaleingang 150e ein Haltesignal extHD von außen angelegt. Das Haltesignal /HD wird aus einem mit dem Signaleingangsknoten 150e verbundenen Inverter 150f ausgegeben. wenn in einem Datenverarbeitungssystem wie beispielsweise in einem tragbaren Personalcomputer keine Datenverarbeitung ausgeführt wird, dann wird die Erzeugung eines Systemtaktes gestoppt, um den Strom- und Energieverbrauch zu verkleinern. Eine derartige Betriebsart wird als Schlummermodus oder als Schlafmodus bezeichnet. Wenn daher in einem derartigen Fall die Erzeugung des externen Taktsignals extCLK unterbrochen ist, dann kann der externe Mikroprozessor 200 diese Unterbrechung der Takterzeugung erkennen, und daher kann aus einem derartigen Mikro prozessor 200 in den SRAM 300 das Haltesignal extHD geliefert werden.
  • 13A zeigt einen speziellen Aufbau der in 11 dargestellten Widerstandswertschaltschaltung 323h. Unter Bezugnahme auf 13A gibt die Widerstandswertschaltschaltung 323h in den Ausgangsknoten 323ha ein Widerstandswertschaltpotential Vr aus. Der Ausgangsknoten 323ha ist mit einem externen Anschluß 323hb verbunden. Wie in 13B gezeigt, werden zu einer Zeit t0 eine externe Stromversorgung ext und ein Massepotential GND eingeschaltet und wird ein externes Stromversorgungspotential extVCC (zum Beispiel 5 V) angelegt, wobei das an den externen Anschluß 323hb angelegte Schaltpotential Vr auch auf denselben Potentialpegel wie das externe Stromversorgungspotential festgesetzt ist. Wenn ein vorgeschriebener Zeitabschnitt vom Einschalten des Stroms bis zum Stabilisieren der internen Schaltungseinrichtung abgelaufen ist, dann ist das an den externen Anschluß 323hb angelegte Widerstandswertschaltpotential Vr auf ein Potential (zum Beispiel 1 V) festgesetzt, das kleiner als das externe Stromversorgungspotential extVCC ist. Da das Widerstandswertschaltpotential Vr an das Gate des n-Kanal-MOS-Transistors 323ei angelegt ist, wird daher unter Bezugnahme auf 11 der Widerstandswert des MOS-Transistors 323ei minimiert, wenn der Strom eingeschaltet ist, und wird der Widerstandswert vergrößert, wenn der stabile Zustand erreicht ist.
  • 14A zeigt einen anderen speziellen Aufbau der in 11 dargestellten Widerstandswertschaltschaltung 323h, und 14B zeigt ihre Betriebswellenform. Unter Bezugnahme auf 14A enthält die Widerstandswertschaltschaltung 323h ein Widerstandselement 323hd, das zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 323hc geschaltet ist; ein Widerstandselement 323he, das zwischen dem Knoten 323hc und einem Ausgangsknoten 323ha geschaltet ist; ein Widerstandselement 323hf, das zwischen dem Ausgangsknoten 323ha und dem Masseknoten 300 geschaltet ist; einen n-Kanal-MOS-Transistor 323hh, der parallel zu dem Widerstandselement 323hd zwischen dem externen Stromversorgungsknoten 300a und dem Knoten 323hc geschaltet ist und dessen Gate verbunden ist mit dem externen Anschluß 323hg; und einen n-Kanal-MOS-Transistor 323hj, der zwischen dem Knoten 323hc und dem Ausgangsknoten 323ha parallel zu dem Widerstandselement 323he geschaltet ist und dessen Gate verbunden ist mit dem externen Anschluß 323hi.
  • Wenn, wie in 14B, zu einer Zeit t0 der Strom eingeschaltet wird, dann wird zu dieser Zeit an die externen Anschlüsse 323hg und 323hi das externe Stromversorgungspotential extVCC angelegt. Als Reaktion darauf werden die MOS-Transistoren 323hh und 323hj beide leitend gemacht. Der Widerstandswert des Widerstandselements 323hf ist ausreichend größer als der Einschaltwiderstand der MOS-Transistoren 323hh und 323hj gemacht. Daher wird das Schaltpotential Vr aus dem Ausgangsknoten 323ha auf den Pegel des externen Stromversorgungspotentials extVCC festgesetzt, da die Widerstandselemente 323hd und 323he durch die MOS-Transistoren 323hh und 323hj kurzgeschlossen sind. Nach dem Ablauf eines vorgeschriebenen Zeitabschnitts wird das externe Stromversorgungspotential extVCC zu einer Zeit t1 an den einen der externen Anschlüsse 323hg und 323hi angelegt und wird das Massepotential GND an den anderen angelegt. In 14B ist das Massepotential GND so dargestellt, daß es an den externen Anschluß 323hg angelegt ist. In diesem Zustand ist der eine der MOS-Transistoren 323hh und 323hj nichtleitend gemacht. wenn daher die Widerstandselemente 323hd, 323he und 323hf alle denselben Widerstandswert haben, dann wird der Widerstandswert zwischen dem externen Stromversorgungsknoten 300a und dem Ausgangsknoten 323ha ebensogroß wie der Widerstandswert zwischen dem Ausgangsknoten 323ha und dem Masseknoten 300b gemacht und wird das Schaltpotential Vr auf einen Potentialpegel von etwa extVCC/2 festgesetzt.
  • Nach dem Ablauf eines anderen Zeitabschnitts werden zu einer Zeit t2 die externen Anschlüsse 323hg und 323hi mit dem Massepotential GND versorgt und die MOS-Transistoren 323hh und 323hj nichtleitend gemacht. In diesem Zustand sind die Widerstandselemente 323hd, 323he und 323hf in Reihe zwischen dem externen Stromversorgungsknoten 300a und der Masse 300b geschaltet, und da diese Widerstandselemente denselben Widerstandswert aufweisen, ist das Schaltpotential Vr auf einen Potentialpegel von extVCC/3 festgesetzt.
  • 15A zeigt einen anderen speziellen Aufbau der in 11 dargestellten Widerstandswertschaltschaltung 323h, und 15B zeigt ihre Betriebswellenform. Unter Bezugnahme auf 15A enthält die Widerstandswertschaltschaltung 323h eine Widerstandssteuerschaltung 323hk zum Einstellen des Potentialpegels des Schaltpotentials Vr gemäß einer logischen Übereinstimmung/Nichtübereinstimmung der Vergleichssignale /UP und DOWN aus der Phasenvergleichsschaltung 321 und eine Startschaltung 323hm zum Festsetzen des Widerstandsschaltpotentials Vr auf das externe Stromversorgungspotential extVCC für einen vorgeschriebenen Zeitabschnitt zur Zeit des Einschaltens des Stroms. Wenn das interne Taktsignal intCLK nicht in das externe Taktsignal extCLK eingerastet ist und daher die Zeit, in der die Vergleichssignale /UP und DOWN im entsprechenden aktiven Zustand des L-Pegels und des H-Pegels gehalten werden, lang gemacht wird, dann setzt die Widerstandssteuerschaltung 323hk das aus dem Ausgangsknoten 323ha ausgegebene Widerstandswertschaltpotential Vr etwa auf das externe Stromversorgungspotential extVCC fest, und wenn es dazu kommt, daß das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist und der Zeitabschnitt, in dem die Vergleichssignale /UP und DOWN aktiv sind, kürzer wird, dann verkleinert die Schaltung das Widerstandswertschaltpotential Vr und setzt schließlich das Widerstandswertschaltpotential auf etwa 1 V fest. Die Widerstandssteuerschaltung 323hk enthält eine die Vergleichssignale /UP und DOWN empfangende EXNOR-Schaltung 323hn zum Bestimmen einer Übereinstim mung/Nichtübereinstimmung zwischen denselben; eine Konstantstromschaltung 323hq, die zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 323hp geschaltet ist; einen p-Kanal-MOS-Transistor 323hr, der zwischen dem Knoten 323hp und dem Ausgangsknoten 323ha geschaltet ist und an seinem Gate ein Ausgangssignal aus der EXNOR-Schaltung 323hn empfängt; ein Widerstandselement 323ht, das zwischen dem Ausgangsknoten 323ha und einem Knoten 323hs geschaltet ist; und einen p-Kanal-MOS-Transistor 323hu, der zwischen dem Knoten 323hs und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit dem Masseknoten 300b. Der Widerstandswert des Widerstandselements 323ht ist ausreichend größer als der Einschaltwiderstand des p-Kanal-MOS-Transistors 323hu gemacht. Daher arbeitet der MOS-Transistor 323hu in Diodenart, und das Potential am Knoten 323hs wird auf dem Pegel des Absolutwertes der Schwellenspannung Vth aufrechterhalten.
  • Die Startschaltung 323hm enthält eine Stromeinschaltrücksetzsignalerzeugungsschaltung 323hv zum Ausgeben eines Stromeinschaltrücksetzsignals /POR, das auf dem L-Pegel für einen vorgeschriebenen Zeitabschnitt bei einer Zunahme (einem Einschalten des Stroms) des externen Stromversorgungspotentials extVCC gehalten und danach auf den H-Pegel gesetzt wird; und einen p-Kanal-Starttransistor 323hw, der zwischen dem externen Stromversorgungsknoten 300a und dem Ausgangsknoten 323ha geschaltet ist und dessen Gate so geschaltet ist, daß es das Stromeinschaltrücksetzsignal /POR empfängt.
  • Wenn der Strom eingeschaltet ist und zu einer Zeit t1 der Potentialpegel des externen Stromversorgungspotentials extVCC zunimmt, dann wird das Stromeinschaltrücksetzsignal /POR auf den L-Pegel gesetzt und für einen vorgeschriebenen Zeitabschnitt, das heißt bis zu einem Zeitpunkt t2, auf demselben gehalten. Während dieses Zeitabschnitts wird der p-Kanal-Starttransistor 323hw leitend gehalten, wobei er den externen Stromversorgungsknoten 300a und den Ausgangsknoten 323ha elektrisch kurzschließt und das Schaltpotential Vr auf den Potentialpegel des externen Stromversorgungspotentials extVCC festsetzt. wenn zu einer Zeit t2 das Stromeinschaltrücksetzsignal /POR auf den H-Pegel zunimmt, dann wird der Transistor 323hw nichtleitend gemacht.
  • Die Konstantstromschaltung 323hq hat einen ähnlichen Aufbau wie die in der Ladungspumpschaltung 322 enthaltene Konstantstromschaltung 323c, und zu diesem Zeitpunkt ist sie in den Betriebszustand versetzt und liefert einen Konstantstrom. wenn zur Zeit t2 eine große Differenz zwischen der Phase/Frequenz des internen Taktsignals intCLK und des externen Taktsignals extCLK vorhanden ist, dann wird jener Zeitabschnitt größer, in welchem die Vergleichssignale /UP und DOWN aktiv gehalten sind. In diesem Fall wird jener Zeitabschnitt größer, in welchem das Ausgangssignal aus der EXNOR-Schaltung 323hn auf dem L-Pegel ist, und folglich wird jener Zeitabschnitt größer, in welchem der p-Kanal-MOS-Transistor 323hr leitend ist. Daher wird in diesem Zeitabschnitt das aus dem Ausgangsknoten 323ha ausgegebene Schaltpotential Vr auf dem Potentialpegel des externen Stromversorgungspotentials extVCC aufrechterhalten.
  • Wenn zu einer Zeit t3 die Differenz zwischen der Phase/Frequenz des internen Taktsignals intCLK und des externen Taktsignals extCLK kleiner wird, dann wird jener Zeitabschnitt kleiner, in welchem das Ausgangssignal aus der EXNOR-Schaltung 323hn auf dem L-Pegel gehalten wird. Folglich wird der Zeitabschnitt kleiner, in welchem der p-Kanal-MOS-Transistor 323hr leitend gehalten wird, und der Zeitabschnitt zum Laden des Ausgangsknotens 323ha wird kleiner. Daher wird der Zeitabschnitt zum Entladen mittels des Widerstandselements 323ht kleiner. Daher nimmt der Potentialpegel des aus dem Ausgangsknoten 323ha ausgegebenen Schaltpotentials Vr allmählich ab. wenn zu einer Zeit t4 das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist, dann werden die Vergleichssignale /UP und DOWN in einem fast inaktiven Zustand behalten und wird daher der p-Kanal-MOS-Tran sistor 323hr fast im ganzen Zeitabschnitt nichtleitend behalten. Daher wird mittels des Widerstandselements 323ht und des MOS-Transistors 323hu der Ausgangsknoten 323ha entladen und schließlich das Schaltpotential Vr auf dem Potentialpegel des Absolutwertes Vth der Schwellenspannung des MOS-Transistors 323hu aufrechterhalten.
  • Wenn, wie vorstehend beschrieben, das externe Stromversorgungspotential extVCC und das Massepotential GND eingeschaltet sind, dann wird durch die Startschaltung 323hm das Schaltpotential Vr auf etwa den Potentialpegel des externen Stromversorgungspotentials extVCC festgesetzt. Danach nimmt im Zeitverlauf durch die Funktion der Widerstandssteuerschaltung 323hk der Potentialpegel des Schaltpotentials Vr ab. Wenn daher die in 15A gezeigte Widerstandswertschaltschaltung 323h verwendet wird, dann ist der Widerstandswert des in der Stromsteuerschaltung enthaltenen n-Kanal-MOS-Transistors 323ei zur Zeit des Einschaltens des Stroms der kleinste, und der Widerstandswert wird zur Zeit des Einrastens vergrößert.
  • Da, wie vorstehend beschrieben, der Widerstandswert des in 11 gezeigten Widerstandstransistors 323ei zur Zeit der Stromversorgung minimiert und danach allmählich vergrößert wird, wenn zur Zeit des Einschaltens des Stroms eine große Differenz zwischen der Phase und der Frequenz des internen Taktsignals intCLK und des externen Taktsignals extCLK vorhanden ist, schwanken bezüglich der Schwankung des Eingangspotentials Vin, das in den ersten Eingangsknoten 323da des in 11 gezeigten Operationsverstärkers 323d eingegeben wird, die Stromsteuersignale Vp und Vn bedeutsam, und folglich ändert sich der Treibstrom des Ringoszillators bedeutsam. Daher wird das interne Taktsignal intCLK schnell in die Nähe des externen Taktsignals extCLK gezogen. Wenn inzwischen das interne Taktsignal intCLK etwa soweit ist, daß es in das Taktsignal extCLK eingerastet ist, dann ist der Widerstandswert des Widerstandstransistors 323ei vergrößert worden, ist die Änderung des Treibstroms des Ringoszillators relativ zur Änderung der Steuersignale Vp und Vn kleiner gemacht und ändert sich das interne Taktsignal intCLK relativ langsam. Daher wird es leichter, das interne Taktsignal intCLK in das externe Taktsignal extCLK einzurasten, und die Unruhe des internen Taktsignals intCLK nach dem Einrasten kann kleiner gemacht werden.
  • Wenn ferner die Lieferung des externen Taktsignals extCLK in den Eingangsknoten für das externe Taktsignal 321a unterbrochen ist, dann wird das Haltesignal HD auf den H-Pegel und das Haltesignal /HD auf den L-Pegel gesetzt. Als Reaktion darauf wird das im Schleifenfilter-Eingangsabschnitt vorgesehene Transfergate 323g nichtleitend gemacht und das Ausgangspotential Vin des Schleifenfilters 323c für einen vorgeschriebenen Zeitabschnitt beibehalten. Ähnlich wird in der Stromversorgungssteuerschaltung 323e das Transfergate 323eh nichtleitend gemacht und das Rückkopplungspotential Vf für einen vorgeschriebenen Zeitabschnitt mittels des Kondensators 323ee auf einem konstanten Potentialpegel gehalten. Da für einen vorgeschriebenen Zeitabschnitt das Eingangspotential Vin und das Rückkopplungspotential Vf gehalten werden, werden die Potentialpegel der Stromsteuersignale Vp und Vn folglich gehalten, und daher behält das interne Taktsignal intCLK für diesen Zeitabschnitt jenen Zustand bei, den es einnimmt, wenn die Lieferung des externen Taktsignals extCLK unterbrochen ist. Selbst wenn daher die Lieferung des externen Taktsignals extCLK zeitweilig unterbrochen ist, wird das interne Taktsignal intCLK stabil ausgegeben. Wenn die Lieferung des externen Taktsignals extCLK wiederaufgenommen wird, dann werden die Haltesignale HD und /HD entsprechend auf den L-Pegel und den H-Pegel gesetzt und die Transfergates 323g und 323eh leitend gemacht. Folglich werden gemäß der Phase/Frequenz des externen Taktsignals extCLK die Phase und die Frequenz des internen Taktsignals intCLK eingestellt. In diesem Fall wird das externe Taktsignal extCLK einfach zeitweilig unterbrochen oder abgeschaltet, und daher unterscheidet sich die Phase und die Frequenz des neu angelegten externen Taktsignals extCLK nicht sehr stark von der Phase und der Frequenz vor der Unterbrechung. Daher kann das interne Taktsignal intCLK in das externe Taktsignal extCLK leicht eingerastet werden.
  • Die dritte Ausführungsform
  • 16 zeigt einen Aufbau eines Hauptabschnitts eines SRAM gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Bei der in 16 gezeigten Ausführungsform ist außer dem in 11 gezeigten Aufbau eine Potentialhalteschaltung 323i zum Halten der Eingangspotentiale Vin und Vf des Operationsverstärkers 323d vorgesehen. Außer diesem Punkt ist der Aufbau derselbe wie derjenige der zweiten Ausführungsform, und seine Beschreibung wird nicht wiederholt.
  • Unter Bezugnahme auf 16 enthält die Potentialhalteschaltung 323i eine Potentialspeicherschaltung 323ia, die in Reaktion auf das Haltesignal HD das Eingangspotential Vin am Knoten 323da speichert; einen p-Kanal-MOS-Transistor 323ic, der zwischen dem internen Stromversorgungsknoten 300c und einem Knoten 323ib geschaltet ist; einen Operationsverstärker 323id mit einem Eingang, der ein Analogsignal AN aus der Potentialspeicherschaltung 323ia und ein Potential am Knoten 323ib empfängt, und einem Ausgang, der mit dem Gate des p-Kanal-MOS-Transistors 323ic verbunden ist; ein Transfergate 323ie, das zwischen den Knoten 323ib und 323da geschaltet ist und in Reaktion auf die Haltesignale HD und /HD selektiv in den leitenden Zustand gesetzt wird; und ein Transfergate 323if, das zwischen den Knoten 323ib und 323ea geschaltet ist und in Reaktion auf die Haltesignale HD und /HD selektiv in den leitenden Zustand gesetzt wird. wenn das Haltesignal HD sich vom L-Pegel auf den H-Pegel ändert und eine Unterbrechung der Lieferung des externen Taktsignals extCLK anzeigt, dann wandelt die Potentialspeicherschaltung 323ia das Eingangspotential Vin am Knoten 323da in ein Digitalsignal um und speichert es und legt das gespeicherte Digitalsignal als Analogsignal AN an. Die Transfergates 323ie und 323if sind leitend gemacht, wenn das Haltesignal HD sich vom L- Pegel auf den H-Pegel ändert, was eine Unterbrechung des externen Taktsignals extCLK anzeigt.
  • Die Potentialspeicherschaltung 323ia enthält ein Widerstandselement 323ih, das zwischen dem internen Stromversorgungsknoten 300c und einem Knoten 323ig geschaltet ist und einen Widerstandswert R aufweist; ein Widerstandselement 323ij, das zwischen dem Knoten 323ig und einem Knoten 323ii geschaltet ist und einen Widerstandswert R aufweist; ein Widerstandselement 323im, das zwischen dem Knoten 323ii und einem Knoten 323ik geschaltet ist und einen Widerstandswert R aufweist; ein Widerstandselement 323in, das zwischen dem Knoten 323ik und dem Masseknoten 300b geschaltet ist; eine Differenzverstärkerschaltung 323ip mit einem negativen Eingang; der das Eingangspotential Vin empfängt, und einem positiven Eingang, der das Potential (3·intVCC/4) an dem Knoten 323ig empfängt, welche ein Signal IN1 mit dem H-Pegel ausgibt, wenn das Eingangssignal Vin kleiner als das Potential an dem Knoten 323ig ist, und andernfalls das Ausgangssignal IN1 mit dem L-Pegel ausgibt; eine Differenzverstärkerschaltung 323iq mit einem negativen Eingang, der das Eingangspotential Vin empfängt, und einem positiven Eingang, der das Potential an dem Knoten 323ii empfängt, welche ein Signal IN2 ausgibt, das auf dem H-Pegel ist, wenn das Eingangssignal Vin kleiner als das Potential an dem Knoten 323ii ist; eine Differenzverstärkerschaltung 323ir mit einem negativen Eingang, der das Eingangspotential Vin empfängt, und einem positiven Eingang, der das Potential (intVCC/4) an dem Knoten 323ik empfängt, welche ein Signal IN3 ausgibt, das den H-Pegel erreicht, wenn das Eingangssignal Vin kleiner als das Potential an dem Knoten 323ik ist; und eine Verriegelungsschaltung 323is zum verriegeln der Ausgangssignale IN1, IN2 und IN3 aus den Differenzverstärkerschaltungen 323ip, 323iq und 323ir als Reaktion auf einen Übergang des Datenhaltesignals HD von dem L-Pegel auf den H-Pegel und zum Ausgeben derselben als Ausgangssignale OUT1, OUT2 und OUT3. Die Ausgangssignale IN1, IN2 und IN3 aus den Differenzverstärkerschaltungen 323ip, 323iq und 323ir ändern sich in digitaler Art und Weise. Die Verriegelungsschaltung 323is ist beispielsweise durch ein D-Typ-Flipflop gebildet.
  • Die Potentialspeicherschaltung 323ia enthält ferner eine Konstantstromschaltung 323iu, die zwischen dem internen Stromversorgungsknoten 300c und einem Knoten 323it, in den das Analogsignal AN ausgegeben wird, geschaltet ist, welche einen Konstantstrom i (= intVCC/(4·R)) liefert; Widerstandselemente 323iv1, 323iv2, 323iv3 und 323iv4, die miteinander in Reihe zwischen dem Knoten 323it und dem Masseknoten 300b geschaltet sind und von denen jedes einen Widerstandswert R aufweist; einen n-Kanal-MOS-Transistor 323iw, der mit beiden Enden des Widerstandselements 323iv1 verbunden ist und an seinem Gate das Signal OUT1 aus der Verriegelungsschaltung 323is empfängt; einen n-Kanal-MOS-Transistor 323ix, der parallel zu dem Widerstandselement 323iv2 geschaltet ist und an seinem Gate das Signal OUT2 aus der Verriegelungsschaltung 323is empfängt; und einen n-Kanal-MOS-Transistor 323iy, der parallel zu dem Widerstandselement 323iv3 geschaltet ist und an seinem Gate das Signal OUT3 aus der Verriegelungsschaltung 323is empfängt.
  • Das Transfergate 323ie enthält einen n-Kanal-MOS-Transistor 323ie1, der zwischen dem Knoten 323ib und dem Eingangsknoten 323da (oder dem Ausgangsknoten 323b des Schleifenfilters 323c) geschaltet ist und an seinem Gate das Haltesignal HD empfängt; und einen p-Kanal-MOS-Transistor 323ie2, der parallel zu dem n-Kanal-MOS-Transistor 323ie1 zwischen dem Knoten 323ib und dem Eingangsknoten 323da geschaltet ist und an seinem Gate das Haltesignal /HD empfängt. Das Transfergate 323if enthält einen n-Kanal-MOS-Transistor 323if1, der zwischen den Knoten 323ib und 323ea (einem Eingangsknoten des Operationsverstärkers 323d) geschaltet ist und an seinem Gate das Haltesignal HD empfängt; und einen p-Kanal-MOS-Transistor 323if2, der parallel zu dem n-Kanal-MOS-Transistor 323if1 zwischen den Knoten 323ib und 323ea geschaltet ist und an seinem Gate das Haltesignal /HD empfängt. Der Betrieb wird beschrieben.
  • Wenn in der Potentialspeicherschaltung 323ia das Eingangspotential Vin aus dem Knoten 323da in einem Bereich zwischen dem Massepotential und dem Potential intVCC/4 am Knoten 323it ist, dann sind die aus den Differenzverstärkerschaltungen 323ip, 323iq und 323ir ausgegebenen Signale IN1, IN2 und IN3 entsprechend auf den H-Pegel, den H-Pegel und den H-Pegel gesetzt. Wenn das Eingangspotential Vin in einem Bereich zwischen dem Potential (intVCC/4) an dem Knoten 323ik und dem Potential (intVCC/2) an dem Knoten 323ii ist, dann sind die aus den Differenzverstärkerschaltungen 323ip, 323iq und 323ir ausgegebenen Signale IN1, IN2 und IN3 entsprechend auf den H-Pegel, den H-Pegel und den L-Pegel gesetzt. wenn das Eingangspotential Vin in einem Bereich zwischen dem Potential (intVCC/2) an dem Knoten 323ii und dem Potential (3·intVCC/4) an dem Knoten 323ig ist, dann sind die aus den Differenzverstärkerschaltungen 323ip, 323iq und 323ir ausgegebenen Signale IN1, IN2 und IN3 entsprechend auf den H-Pegel, den L-Pegel und den L-Pegel gesetzt. Wenn das Eingangspotential Vin in einem Bereich zwischen dem Potential (3·intVCC/4) an dem Knoten 323ig und dem internen Stromversorgungspotential intVCC ist, dann sind die aus den Differenzverstärkerschaltungen 323ip, 323iq und 323ir ausgegebenen Signale IN1, IN2 und IN3 entsprechend auf den L-Pegel, den L-Pegel und den L-Pegel gesetzt.
  • Wenn die Lieferung des externen Taktsignals extCLK unterbrochen ist und das Haltesignal HD auf den H-Pegel gesetzt ist, dann verriegelt die Verriegelungsschaltung 323is diese Eingangssignale IN1 bis IN3 und gibt sie als Ausgangssignale OUT1 bis OUT3 aus. Wenn die Signale OUT1, OUT2 und OUT3 entsprechend auf dem H-Pegel, dem H-Pegel und dem H-Pegel sind, dann sind die n-Kanal-MOS-Transistoren 323iw, 323ix und 323iy alle leitend gemacht und ist daher der kombinierte Widerstandswert zwischen dem Knoten 323it und dem Masseknoten 300b auf etwa R festgesetzt. Der durch die Konstantstromschaltung 323iu gelieferte Strom i ist i = intVCC/(4·R), und daher wird das aus dem Knoten 323it ausgegebene Analogsignal AN AN = R·i = intVCC/4 sein.
  • Wenn die Signale OUT1, OUT2 und OUT3 entsprechend auf dem H-Pegel, dem H-Pegel und dem L-Pegel sind, dann sind die n-Kanal-MOS-Transistoren 323iw und 323ix leitend und ist der MOS-Transistor 323iy nichtleitend gemacht. Daher ist der kombinierte Widerstandswert zwischen dem Knoten 323it und dem Masseknoten 300b auf etwa 2·R festgesetzt. In diesem Fall wird das aus dem Knoten 323it ausgegebene Analogsignal AN AN = 2·R·i = intVCC/2 sein.
  • Wenn die Signale OUT1, OUT2 und OUT3 entsprechend auf dem H-Pegel, dem L-Pegel und dem L-Pegel sind, dann ist der n-Kanal-MOS-Transistor 323iw leitend und sind die n-Kanal-MOS-Transistoren 323ix und 323iy beide nichtleitend gemacht. Daher ist der kombinierte Widerstandswert zwischen dem Knoten 323it und dem Masseknoten 300b etwa 3·R. Daher wird das aus dem Knoten 323it ausgegebene Analogsignal AN AN = 3·R·i = 3·intVCC/4 sein.
  • Wenn die Signale OUT1, OUT2 und OUT3 entsprechend auf dem L-Pegel, dem H-Pegel und dem L-Pegel sind, dann sind die n-Kanal-MOS-Transistoren 323iw, 323ix und 323iy alle nichtleitend gemacht, und daher ist der kombinierte Widerstandswert zwischen dem Knoten 323it und dem Masseknoten 300b auf etwa 4·R festgesetzt. Daher wird das aus dem Knoten 323it ausgegebene Analogsignal AN AN = 4·R·i = intVCC sein.
  • Die Potentialspeicherschaltung 323ia wandelt nämlich das Eingangspotential Vin in ein Digitalsignal mit einer Auflösung von vier Stufen um und speichert dasselbe und gibt das gespeicherte Digitalsignal nach dem Umwandeln desselben in das Analogsignal AN mittels einer durch die Konstantstromschaltung 323if und die Widerstandselemente 323iv1 bis 323iv4 gebildeten Schaltung aus.
  • Wenn das Potential an dem Knoten 323ib größer als das Analogsignal AN ist, dann macht der Operationsverstärker 323id den p-Kanal-MOS-Transistor 323ic nichtleitend, und wenn das Potential an dem Knoten 323ib kleiner als das Analogsignal AN ist, dann macht er den p-Kanal-MOS-Transistor 323ic leitend. Daher wird das Potential an dem Knoten 323ib ebensogroß wie das Potential des Analogsignals AN gemacht. Die Transfergates 323ie und 323if werden leitend gemacht, wenn die Lieferung des externen Taktsignals extCLK unterbrochen ist. Da der Knoten 323ib elektrisch verbunden ist mit den Knoten 323da und 323ea, wenn die Lieferung des externen Taktsignals extCLK unterbrochen ist, werden daher das Eingangspotential Vin an dem Knoten 323da und das Rückkopplungspotential Vf an dem Knoten 323ea gleichgemacht und auf dem Potential des Analogsignals AN gehalten.
  • Da durch die Potentialhalteschaltung 323i das Eingangspotential Vin und das Rückkopplungssignal Vf gehalten werden und folglich die Stromsteuersignale Vp und Vn gehalten werden, behält das interne Taktsignal intCLK den Zustand bei, den es einnahm, wenn die Lieferung des externen Taktsignals extCLK unterbrochen war. wenn daher die Lieferung des externen Taktsignals extCLK wiederaufgenommen wird, dann kann das interne Taktsignal intCLK in das externe Taktsignal extCLK schnell eingerastet werden.
  • Vor allem wenn die Potentialhalteschaltung 323i verwendet wird, dann kann im Unterschied zu dem Aufbau der 11 der Potentialpegel des Eingangspotentials Vin für einen großen Zeitabschnitt mittels der Verriegelungsschaltung 323is gehalten werden, und daher kann das interne Taktsignal intCLK stabil bereitgestellt werden, selbst wenn für einen großen Zeitabschnitt das externe Taktsignal extCLK unterbrochen ist.
  • Die vierte Ausführungsform
  • 17 zeigt einen Aufbau eines Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. 17 zeigt nur den Aufbau der Stromsteuerschaltung 323. Der Aufbau der anderen Abschnitte ist derselbe wie bei der vorstehenden dritten Ausführungsform, und daher werden die Teile, die denen der ersten bis dritten Ausführungsform entsprechen, durch dieselben Bezugszeichen bezeichnet und wird deren detaillierte Beschreibung nicht wiederholt.
  • Bei dem in 17 gezeigten Aufbau hält die Potentialhalteschaltung 323i nur das Eingangspotential Vin des Operationsverstärkers 323d und stellt dieses Potential ein. In der Potentialhalteschaltung 323i ist daher zwischen den Knoten 323ib und 323da nur ein Transfergate 323ie vorgesehen. Das in 16 gezeigte Transfergate 323if für das Rückkopplungssignal Vf ist nicht vorgesehen.
  • In der p-Kanalstromsteuerschaltung 323e ist im Unterschied zu dem in 11 gezeigten Aufbau zwischen dem Knoten 323ea und dem MOS-Transistor 323ei das Transfergate 323eh nicht vorgesehen.
  • Wenn bei dem in 17 gezeigten Aufbau das Anlegen des externen Taktsignals extCLK an den Eingangsknoten für das externe Taktsignal 321a unterbrochen ist, dann wird mittels der Potentialhalteschaltung 323i das Eingangspotential Vin an dem ersten Eingangsknoten 323da des Operationsverstärkers 323d gehalten. Mittels der Potentialhalteschaltung 323i wird nur das Eingangspotential Vin und nicht das Rückkopplungspotential Vf gehalten. wenn jedoch mittels der Potentialhalteschaltung 323i das Eingangspotential Vin gehalten wird, dann ist der Operationsverstärker 323d so in Betrieb, daß er das Eingangspotential Vin ebensogroß wie das Rückkopplungspotential Vf aus dem Knoten 323ea macht. Selbst wenn daher mit tels der Potentialhalteschaltung 323i das Rückkopplungspotential Vf an dem Knoten 323ea nicht gehalten wird, kann mittels des Operationsverstärkers 323d das Rückkopplungspotential Vf in dem Zustand gehalten werden, den es einnimmt, wenn die Lieferung des externen Taktsignals extCLK unterbrochen ist, und daher wird das interne Taktsignal intCLK in jenem Zustand sicher aufrechterhalten, welchen es einnimmt, wenn die Lieferung des externen Taktsignals extCLK unterbrochen ist.
  • Gemäß dem in 17 gezeigten Aufbau werden das Transfergate 323if in der Potentialhalteschaltung 323i und das Transfergate 323eh in der p-Kanal-Stromsteuerschaltung 323e unnötig, und daher kann im Vergleich zu dem in 16 gezeigten Aufbau die Layoutfläche der Schaltung zum Synchronisieren eines internen Taktsignals 320 verkleinert werden.
  • Die fünfte Ausführungsform
  • 18 zeigt einen Aufbau eines Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung. 18 zeigt nur den Aufbau der Stromsteuerschaltung 323, und der übrige Aufbau ist derselbe wie derjenige bei der vorstehenden ersten bis vierten Ausführungsform. Bei dem Aufbau der in 18 gezeigten Stromsteuerschaltung 323 sind der Operationsverstärker 323d und die p-Kanal-Stromsteuerschaltung 323e nicht vorgesehen. In einer Ladungspumpschaltung 322 empfängt ein p-Kanal-MOS-Transistor 322d an seinem Gate ein invertiertes Signal UP des Vergleichssignals /UP und empfängt ein n-Kanal-MOS-Transistor 322f an seinem Gate ein invertiertes Signal /DOWN des Vergleichssignals DOWN. Der übrige Aufbau ist derselbe wie der bei der vorstehenden vierten Ausführungsform, und die entsprechenden Abschnitte sind durch dieselben Bezugszeichen bezeichnet.
  • Wenn bei dem in 18 gezeigten Aufbau die Phase/Frequenz des internen Taktsignals intCLK bezüglich derjenigen des ex ternen Taktsignals extCLK vorauseilt/größer ist, dann wird das Vergleichssignal UP auf den H-Pegel und das Vergleichssignal /DOWN auf den H-Pegel gesetzt. In diesem Zustand nimmt ein Potential Va an dem Knoten 322a ab, da er durch den MOS-Transistor 322f entladen wird, und folglich nimmt der Potentialpegel des p-Kanal-Stromsteuersignals Vp auch ab. Wenn umgekehrt die Phase/Frequenz des internen Taktsignals intCLK nacheilt/kleiner ist, dann wird das Vergleichssignal UP auf den L-Pegel und das Vergleichssignal /DOWN auf den L-Pegel gesetzt. In diesem Zustand wird mittels des MOS-Transistors 322d das Potential Va am Knoten 322a geladen, und daher nimmt das Potential zu. Folglich nimmt der Potentialpegel des p-Kanal-Stromsteuersignals Vp auch zu, wird die Phase des internen Taktsignals intCLK verzögert und folglich die Frequenz kleiner gemacht. wenn das interne Taktsignal intCLK phasenmäßig synchronisiert ist mit dem externen Taktsignal extCLK, dann wird das Vergleichssignal UP auf den H-Pegel und das Vergleichssignal /DOWN auf den L-Pegel gesetzt, und das Potential Va ändert sich nicht.
  • Wenn die Lieferung des externen Taktsignals extCLK unterbrochen ist, dann wird das Transfergate 323g nichtleitend und das Transfergate 323ie leitend gemacht. Folglich wird mittels der Potentialhalteschaltung 323i der Potentialpegel des aus dem Ausgangsknoten 323b des Schleifenfilters 323c ausgegebenen p-Kanal-Stromsteuersignals Vp gehalten und das interne Taktsignal intCLK in dem Zustand behalten, den es einnahm, wenn die Lieferung des externen Taktsignals extCLK unterbrochen war. Wenn die Lieferung des externen Taktsignals extCLK wiederaufgenommen wird, dann wird das Transfergate 323g leitend und das Transfergate 323ie nichtleitend gemacht. Der Potentialpegel des p-Kanal-Stromsteuersignals Vp ändert sich aus dem Zustand, den es einnimmt, wenn die Phase synchronisiert ist, gemäß dem Ausgangspotential Va aus der Ladungspumpschaltung 322. wenn daher die Lieferung des Taktes wiederaufgenommen ist, dann kann das interne Taktsignal intCLK in das externe Taktsignal extCLK leicht eingerastet werden.
  • Die sechste Ausführungsform
  • 19 zeigt einen Aufbau eines Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. In 19 ist nur der Aufbau der in der Schaltung zum Synchronisieren eines internen Taktsignals 320 enthaltenen Schaltung zum Erzeugen eines internen Taktsignals 324 dargestellt. Der übrige Aufbau ist derselbe wie derjenige einer beliebigen der ersten bis fünften Ausführungsform. Bei dem in 19 gezeigten Aufbau wird anstelle der PLL-Schaltung eine DLL-(Delay-Locked-Loop-)Schaltung dazu verwendet, um das interne Taktsignal intCLK zu erzeugen. Insbesondere wird, wie in 19 gezeigt, anstatt des in der Schaltung zum Erzeugen eines internen Taktsignals 324 enthaltenen Ringoszillators eine das externe Taktsignal extCLK empfangende Verzögerungsschaltung verwendet, wie in 19 dargestellt. Die die drei Stufen von Invertern 324a enthaltende Schaltung zum Erzeugen eines internen Taktsignals 324 empfängt das externe Taktsignal extCLK, verzögert es und invertiert es, um das interne Taktsignal intCLK zu erzeugen. Der Aufbau des Inverters 324a ist derselbe wie derjenige, welcher in 8 gezeigt ist, und die entsprechenden Abschnitte sind durch dieselben Bezugszeichen bezeichnet.
  • Der Betrieb des in 19 gezeigten Aufbaus wird unter Bezugnahme auf 20 beschrieben, welche eine Darstellung seiner Wellenformen ist.
  • 20 zeigt den Betrieb der Schaltung zum Synchronisieren eines internen Taktsignals 320 gemäß den Vergleichssignalen /UP und DOWN, wenn die Phase des internen Taktsignals intCLK derjenigen des externen Taktsignals extCLK vorauseilt. Wie in (a) und (b) der 20 gezeigt, sind kurz vor einem Zeitpunkt t1 das externe Taktsignal extCLK und das interne Taktsignal intCLK beide auf demselben L-Pegel, und daher setzt die Phasenvergleichsschaltung 321 das Vergleichssignal /UP auf den H-Pegel, wie in (c) der 20 gezeigt, und setzt sie das Vergleichssignal DOWN auf den L-Pegel, wie in (d) der 20 gezeigt. In diesem Zustand sind die in der Ladungspumpschaltung 322 enthaltenen MOS-Transistoren 322d und 322f (siehe zum Beispiel 11) beide ausgeschaltet, und ändert sich der Potentialpegel des p-Kanal-Stromsteuersignals Vp nicht, wie in (e) der 20 gezeigt.
  • Wenn unter Bezugnahme auf (a) und (b) der 20 zur Zeit t1 das interne Taktsignal intCLK auf den H-Pegel zunimmt und danach zu einer Zeit t2 das externe Taktsignal extCLK auf den H-Pegel zunimmt, dann ermittelt die Phasenvergleichsschaltung 321, daß die Phase des internen Taktsignals intCLK derjenigen des externen Taktsignals extCLK vorauseilt, und sie behält das Vergleichssignal /UP auf dem H-Pegel, wie in (c) der 20 gezeigt, und vergrößert das Vergleichssignal DOWN, wie in (d) der 20 gezeigt. Durch die Ladungspumpschaltung 322 und die Stromsteuerschaltung 323 nimmt folglich der Potentialpegel des p-Kanal-Stromsteuersignals Vp zu, wie in (e) der 20 gezeigt. Folglich nimmt der Treibstrom (der Betriebsstrom oder der Lade-/Entladestrom) des in der Schaltung zum Erzeugen eines internen Taktsignals 324 enthaltenen Inverters 324a ab, und die Verzögerungszeit des internen Taktsignals intCLK wird größer.
  • Wenn unter Bezugnahme auf (a) der 20 zur zeit t2 das externe Taktsignal extCLK auf den H-Pegel zunimmt, dann sind das externe Taktsignal extCLK und das interne Taktsignal intCLK beide auf den H-Pegel gesetzt, wobei die Phasenvergleichsschaltung 321 die Vergleichssignale /UP und DOWN zurücksetzt, wie in (c) und (d) der 20 gezeigt, und die Änderung des p-Kanal-Stromsteuersignals Vp gestoppt wird. wenn danach das interne Taktsignal intCLK zu einer Zeit t3 abnimmt, welche kleiner als eine zeit t4 ist, zu der das externe Taktsignal extCLK auf den L-Pegel abnimmt, wie in (a) und (b) der 20 gezeigt, dann ermittelt die Phasenvergleichsschaltung 321 das Vorauseilen der Phase des internen Taktsignals intCLK bezüglich derjenigen des externen Taktsi gnals extCLK, so daß das Vergleichssignal /UP auf dem H-Pegel behalten wird, wie in (c) der 20 gezeigt, und das Vergleichssignal DOWN auf den H-Pegel gesetzt wird, wie in (d) der 20 gezeigt. Folglich nimmt durch die Ladungspumpschaltung 322 und die Stromsteuerschaltung 323 der Potentialpegel des p-Kanalstromsteuersignals Vp zu, wie in (e) der 20 gezeigt, und die Verzögerungszeit des internen Taktsignals intCLK wird größer gemacht.
  • Wenn, wie in 20 zu einer Zeit t5 und danach gezeigt, das interne Taktsignal intCLK synchronisiert ist mit dem externen Taktsignal extCLK (wenn es eingerastet ist), dann werden die Vergleichssignale /UP und DOWN kaum aktiviert, und sie sind für einen kleinen Zeitabschnitt bei der Zunahme und der Abnahme des externen Taktsignals extCLK aktiviert, wie in (c) und (d) der 20 gezeigt. Daher ändert sich das p-Kanal-Stromsteuersignal Vp kaum, sondern wird auf etwa konstantem Potentialpegel aufrechterhalten, wie in (e) der 20 gezeigt.
  • Es wird nun Bezug genommen auf die Timingdarstellung der 21, wobei der Betrieb beschrieben wird, bei welchem die Phase des internen Taktsignals intCLK der Phase des externen Taktsignals extCLK nacheilt.
  • Wie in (a) und (b) der 21 gezeigt, sind kurz vor einem Zeitpunkt t1 das externe Taktsignal extCLK und das interne Taktsignal intCLK beide auf demselben L-Pegel, und daher ist die Phasenvergleichsschaltung 321 zurückgesetzt und sind die Vergleichssignale /UP und DOWN entsprechend auf dem H-Pegel und dem L-Pegel gehalten, wie in (c) und (d) der 21 gezeigt. In diesem Zustand ändert sich das p-Kanal-Stromsteuersignal Vp nicht, wie in (e) der 21 gezeigt.
  • Wenn unter Bezugnahme auf (a) der 21 zur Zeit t1 das externe Taktsignal extCLK auf den H-Pegel zunimmt, dann ermittelt die Phasenvergleichsschaltung 321 das Nacheilen der Phase des internen Taktsignals intCLK bezüglich derjenigen des externen Taktsignals extCLK, so daß sie das Vergleichssignal /UP auf den L-Pegel verkleinert, wie in (c) der 21 gezeigt, und folglich wird durch die Ladungspumpschaltung 322 und die Stromsteuerschaltung 323 der Potentialpegel des p-Kanal-Stromsteuersignals Vp verkleinert, wie in (e) der 21 gezeigt. Als Reaktion darauf wird der Treibstrom (der Lade-/Entladestrom) der Schaltung zum Erzeugen eines internen Taktsignals 324 (des Inverters 324a) vergrößert und die Verzögerungszeit des internen Taktsignals intCLK kleiner gemacht.
  • Wenn, wie in (a) der 21 gezeigt, zur Zeit t2 das interne Taktsignal intCLK zunimmt, dann erreichen das externe Taktsignal extCLK und das interne Taktsignal intCLK beide den H-Pegel, wobei die Phasenvergleichsschaltung 321 zurückgesetzt wird und die Vergleichssignale /UP und DOWN entsprechend auf den H-Pegel und den L-Pegel gesetzt werden, wie in (c) und (d) der 21 gezeigt. In diesem Zustand ändert sich das p-Kanal-Stromsteuersignal Vp nicht, wie in (e) der 21 gezeigt.
  • Wenn unter Bezugnahme auf (a) und (b) der 21 zu einer Zeit t3 das externe Taktsignal extCLK auf den L-Pegel abnimmt und danach zu einer zeit t4 das interne Taktsignal intCLK abnimmt, dann ermittelt die Phasenvergleichsschaltung 321 das Nacheilen der Phase des internen Taktsignals intCLK bezüglich derjenigen des externen Taktsignals extCLK, wobei sie das Vergleichssignal /UP auf den L-Pegel verkleinert, wie in (c) der 21 gezeigt, und das Vergleichssignal DOWN auf dem L-Pegel behält, wie in (d) der 21 gezeigt. Folglich wird das Potential des p-Kanalstromsteuersignals Vp verkleinert, wie in (e) der 21 gezeigt, und die Verzögerungszeit des internen Taktsignals intCLK kleiner gemacht.
  • Wenn das interne Taktsignal intCLK synchronisiert ist mit dem externen Taktsignal extCLK (wenn es eingerastet ist), dann werden nach einem Zeitpunkt t5 die Vergleichssignale /UP und DOWN kaum aktiviert, wie in 21 gezeigt, und diese Signale sind nur für einen sehr kleinen Zeitabschnitt bei der Zunahme und der Abnahme des externen Taktsignals extCLK aktiviert, wie in (c) und (d) der 21 gezeigt. Daher ändert sich das p-Kanal-Stromsteuersignal Vp kaum, wie in (e) der 21 gezeigt, sondern behält einen etwa konstanten Potentialpegel.
  • Selbst wenn die vorstehend beschriebene Inverterverzögerungsschaltung verwendet wird, kann dieselbe Wirkung wie bei der vorstehenden ersten bis fünften Ausführungsform erreicht werden. Die Schaltung zum Erzeugen eines internen Taktsignals 324 funktioniert als Verzögerungsschaltung, und daher kann eine gerade Anzahl von Stufen von Invertern 324a vorgesehen sein (da es nicht notwendig ist, einen Ringoszillator zu bilden).
  • Die siebente Ausführungsform
  • Die 22A und 22B zeigen schematisch einen Aufbau des Hauptabschnitts des SRAM gemäß einer siebenten Ausführungsform. Die 22A und 22B zeigen den Aufbau der Schaltung zum Erzeugen eines internen Taktsignals 324. Der übrige Aufbau ist derselbe wie bei der vorstehenden ersten bis fünften Ausführungsform, und daher ist er weggelassen. Unter Bezugnahme auf 22A gibt es drei Differenzverstärkerschaltungen 324b, die im Ring geschaltet sind, und eine Differenzverstärkerschaltung (einen Puffer für den internen Takt) 324c zum Verstärken eines Ausgangs der Differenzverstärkerschaltung 324b in der letzten Stufe. Jede der Differenzverstärkerschaltungen 324a enthält komplementäre Eingangsknoten 324ba und 324bb und komplementäre Ausgangsknoten 324bc und 324bd. wenn das Potential an dem Eingangsknoten 324ba größer als dasjenige des Eingangsknotens 324bb ist, dann ist das Potential an dem Ausgangsknoten 324bc so festgesetzt, daß es größer als dasjenige an dem Ausgangsknoten 324bd ist. Zu dieser Zeit wird zwischen den Ausgangsknoten 324bc und 324bd eine Potentialdifferenz erzeugt, die größer als die zwischen den Eingangsknoten 324ba und 324bb erzeugte Potentialdifferenz ist. wenn umgekehrt das Potential an dem Eingangsknoten 324ba kleiner als das Potential an dem Knoten 324bb ist, dann ist das Potential an dem Ausgangsknoten 324bc so festgesetzt, daß es kleiner als das Potential an dem Ausgangsknoten 324bd ist. In diesem Fall wird zwischen den Ausgangsknoten 324bc und 324bd auch eine Potentialdifferenz erzeugt, die größer als diejenige ist, welche zwischen den Eingangsknoten 324ba und 324bb entwickelt wird.
  • Die Differenzverstärkerschaltung 324b enthält einen p-Kanal-Stromsteuertransistor 324bf, der zwischen dem internen Stromversorgungsknoten 300d für Takte und einem Knoten 324be geschaltet ist und an seinem Gate das p-Kanal-Stromsteuersignal Vp empfängt; einen p-Kanal-MOS-Transistor 324bg, der zwischen dem Knoten 324be und dem Ausgangsknoten 324bd geschaltet ist und dessen Gate verbunden ist mit dem Ausgangsknoten 324bd; einen p-Kanal-MOS-Transistor 324bh, der zwischen dem Knoten 324be und dem Ausgangsknoten 324bc geschaltet ist und dessen Gate verbunden ist mit dem Ausgangsknoten 324bd; einen n-Kanal-Eingangstransistor 324bj, der zwischen dem Ausgangsknoten 324bd und einem Knoten 324bi geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324ba; einen n-Kanal-Eingangstransistor 324bk, der zwischen dem Ausgangsknoten 324bc und dem Knoten 324bi geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324bb; und einen n-Kanal-Stromsteuertransistor 324bm, der zwischen dem Knoten 324bi und dem Masseknoten 300b geschaltet ist und dessen Gate so geschaltet ist, daß es das n-Kanal-Stromsteuersignal Vn empfängt. Die p-Kanal-MOS-Transistoren 324bg und 324bh bilden eine Stromspiegelschaltung.
  • Die Differenzverstärkerschaltung (Puffer für den internen Takt) 324c, die die komplementären Ausgangssignale der Differenzverstärkerschaltung 324b in der letzten Stufe empfängt, dient als Puffer für den internen Takt, welcher die komplementären Ausgangssignale aus der Differenzverstärkerschaltung 324b in der letzten Stufe differenzmäßig ver stärkt, um das interne Taktsignal intCLK zu erzeugen, das auf den H-Pegel oder den L-Pegel festgesetzt ist. Der Puffer für den internen Takt 324c enthält einen p-Kanal-MOS-Transistor 324cb, der zwischen dem internen Stromversorgungsknoten 300c und einem Ausgangsknoten für das interne Taktsignal 325 geschaltet ist und dessen Gate verbunden ist mit einem Knoten 324ca; einen p-Kanal-MOS-Transistor 324cc, der zwischen dem internen Stromversorgungsknoten 300c und dem Knoten 324ca geschaltet ist und dessen Gate verbunden ist mit dem Knoten 324ca; einen n-Kanal-MOS-Transistor 324ce, der zwischen dem Ausgangsknoten für das interne Taktsignal 325 und einem Knoten 324cd geschaltet ist und dessen Gate verbunden ist mit dem Ausgangsknoten 324bd der Differenzverstärkerschaltung 324b der letzten Stufe; einen n-Kanal-MOS-Transistor 324cf, der zwischen den Knoten 324ca und 324cd geschaltet ist und dessen Gate verbunden ist mit dem Ausgangsknoten 324bc der Differenzverstärkerschaltung 324b der letzten Stufe; und einen n-Kanal-MOS-Transistor 324cg, der zwischen dem Knoten 324cd und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit dem internen Stromversorgungsknoten 300c. Die p-Kanal-MOS-Transistoren 324cc und 324cb bilden eine Stromspiegelschaltung. Der als Stromquellentransistor dienende n-Kanal-MOS-Transistor 324cg hat sein Gate verbunden mit dem internen Stromversorgungsknoten 300c, und er weist eine große Stromtreibfähigkeit auf. Daher weist der Puffer für den internen Takt 324c einen großen Betriebsstrom auf, und er treibt mit großer Schnelligkeit das interne Taktsignal intCLK auf den H-Pegel oder den L-Pegel.
  • Das interne Taktsignal Φ1 wird aus einem Puffer für den internen Takt 324d ausgegeben, welcher die komplementären Ausgangssignale der Differenzverstärkerschaltung 324b der zweiten Stufe empfängt. Das interne Taktsignal Φ2 wird aus einem Puffer für den internen Takt 324e ausgegeben, welcher die aus der Differenzverstärkerschaltung 324b der ersten Stufe ausgegebenen komplementären Ausgangssignale empfängt.
  • Die Puffer für den internen Takt 324d und 324e haben denselben Aufbau wie der Puffer für den internen Takt 324c.
  • 22B zeigt die Verschaltung zwischen der Differenzverstärkerschaltung 324b und dem Puffer für den internen Takt 324c, welche in 22A gezeigt sind. wie in 22A dargestellt, sind an den positiven und den negativen Eingangsknoten der Differenzverstärkerschaltung 324b der zweiten Stufe das positive Ausgangssignal und das komplementäre Ausgangssignal der Differenzverstärkerschaltung 324b der ersten Stufe angelegt. Das positive und das komplementäre Ausgangssignal der Differenzverstärkerschaltung 324b der zweiten Stufe sind an den negativen und den positiven Eingangsknoten der Differenzverstärkerschaltung 324b der letzten Stufe angelegt. Das positive und das komplementäre Ausgangssignal aus der Differenzverstärkerschaltung 324b der letzten Stufe sind sowohl an den negativen und den positiven Eingangsknoten der Differenzverstärkerschaltung 324b der ersten Stufe als auch an den positiven und den negativen Eingangsknoten des Puffers für den internen Takt 324c angelegt. Jede Differenzverstärkerschaltung 324b funktioniert als invertierender Verstärker, und in Kombination bilden die Differenzverstärkerschaltungen 324b einen Ringoszillator. In diesem Fall hat die Differenzverstärkerschaltung 324b im Vergleich mit einem Inverter mit gewöhnlicher CMOS-Struktur eine bessere Verstärkungscharakteristik, und die Amplitude des positiven und des negativen Ausgangssignals wird kleiner als die Differenz zwischen dem internen Stromversorgungspotential VCC und dem Massepotential GND gemacht (Der Betrag des Betriebsstroms wird mittels der Stromsteuersignale Vp und Vn eingestellt.). Die Differenzverstärkerschaltungen 324b arbeiten daher mit großer Geschwindigkeit und geben sich mit großer Schnelligkeit ändernde Signale aus. Selbst wenn daher das externe Taktsignal extCLK eine große Frequenz aufweist, kann das interne Taktsignal intCLK, dessen Phase synchronisiert ist mit derjenigen dieses sehr schnellen externen Taktsignals extCLK, sicher erzeugt werden.
  • Der Puffer für den internen Takt 324c enthält einen Stromquellentransistor 324cg, der einen großen Leitwert hat und daher eine große Stromtreibfähigkeit vorsieht. Er arbeitet daher mit großer Geschwindigkeit und treibt mit großer Schnelligkeit das interne Taktsignal intCLK auf den H-Pegel und den L-Pegel.
  • 23 zeigt einen anderen Aufbau der Schaltung zum Erzeugen eines internen Taktsignals 324. Bei dem in 23 gezeigten Aufbau sind drei Stufen von einen Ringoszillator bildenden Differenzverstärkerschaltungen 324f vorgesehen.
  • Die Differenzverstärkerschaltung 324f enthält komplementäre Eingangsknoten 324fa und 324fb und komplementäre Ausgangsknoten 324fc und 324fd. Wenn das Potential an dem Eingangsknoten 324fa größer als dasjenige des Eingangsknotens 324fb ist, dann wird das Potential an dem Ausgangsknoten 324fc größer als dasjenige des Ausgangsknotens 324fd gemacht. Zu dieser Zeit wird die zwischen den Ausgangsknoten 324fc und 324fd entwickelte Potentialdifferenz größer als die Potentialdifferenz zwischen den Eingangsknoten 324fa und 324fb gemacht.
  • Die Differenzverstärkerschaltung 324f enthält einen p-Kanal-Stromsteuertransistor 324ff, der zwischen dem internen Stromversorgungsknoten 300d für Takte und einem Knoten 324fe geschaltet ist und an seinem Gate das p-Kanal-Stromsteuersignal Vp empfängt; einen p-Kanal-Eingangstransistor 324fh, der zwischen den Knoten 324fe und 324fg geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324fb; einen p-Kanal-MOS-Transistor 324fi, der zwischen dem Knoten 324fe und dem Ausgangsknoten 324fd geschaltet ist und dessen Gate verbunden ist mit dem Ausgangsknoten 324fd; einen p-Kanal-MOS-Transistor 324fj, der zwischen dem Knoten 324fg und dem Ausgangsknoten 324fc geschaltet ist und dessen Gate verbunden ist mit dem Ausgangsknoten 324fd; einen n-Kanal-MOS-Transistor 324fm, der zwischen dem Ausgangsknoten 324fd und einem Knoten 324fk geschaltet ist und dessen Gate verbunden ist mit dem Ausgangsknoten 324fc; einen n-Kanal-MOS- Transistor 324fp, der zwischen dem Ausgangsknoten 324fc und einem Knoten 324fn geschaltet ist und dessen Gate verbunden ist mit dem Knoten 324fc; einen n-Kanal-Eingangstransistor 324fq, der zwischen den Knoten 324fk und 324fn geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324fa; und einen n-Kanal-Stromsteuertransistor 324fr, der zwischen dem Knoten 324fn und dem Masseknoten 300b geschaltet ist und dessen Gate so geschaltet ist, daß es das n-Kanal-Stromsteuersignal Vn empfängt. Die p-Kanal-MOS-Transistoren 324fd und 324fj bilden eine Stromspiegelschaltung, und die n-Kanal-MOS-Transistoren 324fm und 324fp bilden eine Stromspiegelschaltung. Die Stromspiegelschaltungen bilden eine geschlossene Schleife, die den durch die MOS-Transistoren 324fi, 324fj, 324fp und 324fm hindurchfließenden Strom auf denselben Wert festsetzt.
  • Die Puffer für den internen Takt 324c bis 324d haben denselben Aufbau, wie in 22 gezeigt. Der Puffer für den internen Takt 324e erzeugt das interne Taktsignal Φ2 aus den komplementären Ausgangssignalen der Differenzverstärkerschaltung 324f der ersten Stufe, der Puffer für den internen Takt 324d erzeugt das interne Taktsignal Φ1 aus den komplementären Ausgangssignalen der Differenzverstärkerschaltung 324f der zweiten Stufe, und der Puffer für den internen Takt 324c erzeugt das interne Taktsignal intCLK aus den komplementären Ausgangssignalen der Differenzverstärkerschaltung 324f der letzten Stufe.
  • Wenn in der Differenzverstärkerschaltung 324f das an den Eingangsknoten 324fa angelegte Signalpotential größer als das an den Eingangsknoten 324fb angelegte Signalpotential ist, dann nimmt der Leitwert der MOS-Transistoren 324fq und 324fh und daher der durch sie hindurchfließende Strom zu. Der durch den p-Kanal-MOS-Transistor 324fh hindurchfließende Strom fließt durch die MOS-Transistoren 324fj und 324fp hindurch. Der durch den MOS-Transistor 324fa hindurchfließende Strom fließt durch die MOS-Transistoren 324fi und 324fm hindurch. Da die Stromspiegelschaltungen eine geschlossene Schleife bilden, haben die durch die MOS-Transistoren 324fj, 324fp, 324fm und 324fi hindurchfließenden Ströme denselben Stromwert. Daher wird der Betrag des durch diese Transistoren hindurchfließenden Stroms groß, und infolge der Vergrößerung des Betrages des Stroms nimmt das Gatepotential der eine Masterstufe der Stromspiegelschaltung bildenden MOS-Transistoren 324fp und 324fm gemäß der Charakteristik mit der quadratischen Gesetzmäßigkeit des MOS-Transistors zu, während das Gatepotential des MOS-Transistors 324fi abnimmt. Insbesondere nimmt der Potentialpegel des Ausgangsknotens 324fc zu und nimmt das Ausgangspotential des Ausgangsknotens 324fd ab. Daher wird die Potentialdifferenz der an die Eingangsknoten 324fa und 324fb angelegten Signale verstärkt und in die Ausgangsknoten 324fc und 324fd ausgegeben.
  • Die Art und weise der Verschaltung der Eingangs- und der Ausgangsknoten der Differenzverstärkerschaltung 324f ist dieselbe wie bei der in 22B gezeigten Verschaltung der Differenzverstärkerschaltung 324b.
  • 24 zeigt einen weiteren Aufbau der Schaltung zum Erzeugen eines internen Taktsignals 324. Unter Bezugnahme auf 24 enthält jede der im Ring geschalteten Differenzverstärkerschaltungen 324g einen p-Kanal-Stromsteuertransistor 324gf, der zwischen einem internen Stromversorgungsknoten 300d für Takte und einem Knoten 324ge geschaltet ist und an seinem Gate das p-Kanal-Stromsteuersignal Vp empfängt; einen p-Kanal-MOS-Transistor 324gh, der zwischen dem Knoten 324ge und einem Knoten 324gg geschaltet ist und dessen Gate verbunden ist mit einem Ausgangsknoten 324gd; einen p-Kanal-Eingangstransistor 324gi, der zwischen dem Knoten 324gg und dem Ausgangsknoten 324gd geschaltet ist und dessen Gate verbunden ist mit einem Eingangsknoten 324ga; einen n-Kanal-Eingangstransistor 324gk, der zwischen dem Ausgangsknoten 324gd und einem Knoten 324gj geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324ga; einen p-Kanal-Eingangstransistor 324gm, der zwischen dem Knoten 324gg und einem Ausgangsknoten 324gc geschaltet ist und dessen Gate verbunden ist mit einem Eingangsknoten 324gb; einen n-Kanal-Eingangstransistor 324gn, der zwischen dem Ausgangsknoten 324gc und dem Knoten 324gj geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324gb; einen n-Kanal-MOS-Transistor 324gq, der zwischen dem Knoten 324gj und einem Knoten 324gp geschaltet ist und dessen Gate verbunden ist mit dem Ausgangsknoten 324gd; und einen n-Kanal-Stromsteuertransistor 324gr, der zwischen dem Knoten 324gp und einem Masseknoten 300b geschaltet ist und dessen Gate so geschaltet ist, daß es das n-Kanal-Stromsteuersignal Vn empfängt. Der p-Kanal-Eingangstransistor 324gi und der n-Kanal-Eingangstransistor 324gk bilden einen CMOS-Inverter, und der p-Kanal-Eingangstransistor 324gm und der n-Kanal-Eingangstransistor 324gn bilden einen CMOS-Inverter. Der Betrieb der in 24 gezeigten Differenzverstärkerschaltung 324g wird kurz beschrieben.
  • Wenn das an den Eingangsknoten 324ga angelegte Signalpotential größer als das an den Eingangsknoten 324gb angelegte Signalpotential ist, dann wird durch den Verstärkungsbetrieb der Inverter das Potential an dem Ausgangsknoten 324gd kleiner als das Potential des Ausgangsknotens 324gc gemacht, da die Transistoren 324gi und 324gk einen Inverter und die Transistoren 324gm und 324gn einen Inverter bilden. Wenn das Potential an dem Ausgangsknoten 424gd abnimmt, dann nimmt der Leitwert des n-Kanal-MOS-Transistors 324gh zu, wobei der Leitwert des n-Kanal-MOS-Transistors 324gq kleiner und das Potential an dem Ausgangsknoten 324gc größer gemacht wird. Wenn umgekehrt das Signalpotential an dem Eingangsknoten 324ga kleiner als das Signalpotential des Eingangsknotens 324gb ist, dann wird das Signalpotential an dem Eingangsknoten 324gd größer als das Signalpotential des Ausgangsknotens 324gc gemacht. Zu dieser Zeit wird der Leitwert des n-Kanal-MOS-Transistors 324gq vergrößert und der Leitwert des p-Kanal-MOS-Transistors 324gh kleiner gemacht. Daher wird die Abnahme des Potentials am Ausgangsknoten 324gd größer gemacht und die Potentialdifferenz zwischen den an die Eingangsknoten 324ga und 324gb angelegten Signalen vergrößert.
  • Der Aufbau der Puffer für den internen Takt 324c bis 324e ist jeweils derselbe wie derjenige, welcher in 22 gezeigt ist.
  • 25 ist eine Timingdarstellung, die den Betrieb der Schaltung zum Erzeugen eines internen Taktsignals 324 zeigt, welche den Ringoszillator verwendet, der die in den 22A bis 24 dargestellten Differenzverstärkerschaltungen verwendet. 25 zeigt sowohl die Ausgangspotentiale Vout und /Vout der Differenzverstärkerschaltung 324b, 324f oder 324g der letzten Stufe als auch das interne Taktsignal intCLK. wie in (a) der 25 gezeigt, schwingen die komplementären Ausgangspotentiale Vout und /vout zwischen dem internen Stromversorgungspotential intVCC und dem Massepotential GND nicht voll hin und her. Doch die Differenzverstärkerschaltung 324b, 324f oder 324g verstärkt die angelegten komplementären Eingangssignale. In einem Zeitabschnitt t1 bis t2, wenn das Potential Vout größer als das Potential /Vout wird, wie in (a) der 25 gezeigt, werden mittels des Puffers für den internen Takt 324c die komplementären Signale Vout und /Vout gepuffert und wird das interne Taktsignal intCLK auf den H-Pegel des internen Stromversorgungspotentials intVCC gesetzt. wenn inzwischen, wie in (a) der 25 gezeigt, in einem Zeitabschnitt t2 bis t3 das Potential Vout kleiner als das Potential /Vout wird, dann wird durch die Pufferverarbeitung die Potentialdifferenz verstärkt und daher das interne Taktsignal intCLK auf den L-Pegel gesetzt, wie in (b) der 25 gezeigt. Die Betriebsgeschwindigkeit (Reaktionsschnelligkeit) der Differenzverstärkerschaltungen 324b, 324f und 324g ist durch die Größe des Treibstroms bestimmt. Daher kann durch Einstellen des durch diese Verstärkerschaltungen hindurchfließenden Betriebsstroms (Treibstroms) mittels der Stromsteuersignale Vp und Vn die Reaktionsschnelligkeit (Betriebsgeschwindigkeit) der Differenzverstärkerschaltung eingestellt werden, und folglich kann die Phase des internen Taktsignals intCLK eingestellt werden. wenn hier der Treibstrom (der Betriebsstrom) abnimmt, dann nimmt die Betriebsgeschwindigkeit der Differenzverstärkerschaltung ab, wobei die Schnelligkeit einer Änderung des Potentials an dem Ausgangsknoten klein wird und daher die Verzögerungszeit zunimmt.
  • Wenn daher das p-Kanal-Stromsteuersignal Vp abnimmt und das Potential des n-Kanal-Stromsteuersignals Vn zunimmt, dann wird die Frequenz des internen Taktsignals intCLK vergrößert (oder die Phase vorgeschoben), und wenn das Potential des p-Kanal-Stromsteuersignal Vp zunimmt und das Potential des n-Kanal-Stromsteuersignals Vn abnimmt, dann wird die Frequenz des internen Taktsignals intCLK verkleinert (oder die Phase zurückgeschoben), und daher kann wie bei der vorstehenden Ausführungsform das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet werden. Da ferner der Ringoszillator die drei Stufen der die komplementären Eingangssignale verstärkenden und die komplementären Ausgangssignale ausgebenden Differenzverstärkerschaltungen verwendet, wird mittels dieser Verstärkerschaltungen eine kleine Potentialdifferenz zwischen den komplementären Eingangssignalen verstärkt und in die Differenzverstärkerschaltung der nächsten Stufe übertragen, und daher wird die Zeit für eine Änderung des Pegels der komplementären Ausgangssignale, die aus der ersten Stufe in die letzte Stufe zu übertragen und wieder in die Differenzverstärkerschaltung der ersten Stufe rückzukoppeln sind, kürzer. Folglich kann ein sehr schnelles internes Taktsignal intCLK erzeugt werden. Da ferner die Amplitude der komplementären Ausgangssignale der Verstärkerschaltung nicht voll ausschwingt, kann die Schnelligkeit der Änderung der komplementären Ausgangssignale vergrößert werden. Daher kann ein internes Taktsignal intCLK mit großer Frequenz erzeugt werden, und daher kann, selbst wenn ein sehr schnelles externes Taktsignal extCLK angelegt ist, das interne Taktsignal intCLK in das sehr schnelle externe Taktsignal extCLK sofort eingerastet werden.
  • Die achte Ausführungsform
  • Wenn bei einer achten Ausführungsform das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist, dann wird ein Einrastsignal LK aktiv gemacht und der in den internen Stromversorgungsknoten 312 gelieferte Strom konstant behalten.
  • 26 zeigt einen Aufbau einer Einrastermittlungsschaltung 326. Die Einrastermittlungsschaltung 326 ist in der Schaltung zum Synchronisieren eines internen Taktsignals 320 enthalten. Unter Bezugnahme auf 26 enthält die Einrastermittlungsschaltung 326 eine EXNOR-Schaltung 326a, die die Vergleichssignale /UP und DOWN aus der Phasenvergleichsschaltung 321 empfängt; einen p-Kanal-MOS-Transistor 326c, der zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 326b geschaltet ist und an seinem Gate ein Ausgangssignal aus der EXNOR-Schaltung 326a empfängt; ein Widerstandselement 326d, das zwischen dem Knoten 326b und dem Masseknoten 300b geschaltet ist; und einen Inverter 326f zum Invertieren und Verstärken eines Signalpotentials an dem Knoten 326b und zum Ausgeben des Einrastsignals LK an einem Ausgangsknoten 326e. Die Teile der Einrastermittlungsschaltung 326 arbeiten alle unter Verwendung des externen Stromversorgungspotentials extVCC als das eine Betriebsstromversorgungspotential. Wenn die Logik des Vergleichssignals /UP dieselbe wie diejenige des Signals DOWN ist, dann gibt die EXNOR-Schaltung 326a ein Signal mit dem H-Pegel aus, und wenn diese Signale eine verschiedene Logik aufweisen, dann gibt sie ein Signal mit dem L-Pegel aus. Der Betrieb wird beschrieben.
  • Wenn das interne Taktsignal intCLK in das externe Taktsignal extCLK nicht eingerastet ist, dann wird jener Zeitabschnitt größer, in welchem die Vergleichssignale /UP und DOWN entsprechend auf den aktiven Pegel von L und H gesetzt sind. In Reaktion darauf wird jene Zeit größer, in welcher das Aus gangssignal aus der EXNOR-Schaltung 326a auf dem L-Pegel gehalten wird, und daher nimmt die Menge von Ladungen zum Laden des Knotens 326b mittels des MOS-Transistors 326c zu. Daher erreicht das Potential an dem Knoten 326b etwa den Pegel des externen Stromversorgungspotentials extVCC. In diesem Stadium wird mittels des Inverters 326f das Einrastsignal LK auf den L-Pegel gesetzt.
  • Wenn inzwischen das interne Taktsignal intCLK dazu kommt, in das externe Taktsignal extCLK einzurasten, dann wird jener Zeitabschnitt kleiner, in welchem die Vergleichssignale /UP und DOWN entsprechend in dem aktiven des L-Pegels und des H-Pegels gehalten werden. In diesem Zustand wird der Zeitabschnitt kleiner, in welchem das Ausgangssignal der EXNOR-Schaltung 326a auf dem L-Pegel gehalten wird, wobei die Menge von in den Knoten 326b gelieferten Ladungen aus dem MOS-Transistor 326c kleiner wird und der Grad der Entladung aus dem Knoten 326b in den Masseknoten mittels des Widerstandselements 326d größer wird. In diesem Zustand wird das Potential an dem Knoten 326b etwa auf den Pegel des Massepotentials GND gesetzt, und das Einrastsignal LK wird durch den Inverter 326f auf den H-Pegel gesetzt, der auf dem Pegel des externen Stromversorgungspotentials extVCC ist. Daher kann mittels der in 26 gezeigten Einrastermittlungsschaltung 326 leicht erkannt werden, ob das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist oder nicht. Der Widerstandswert des Widerstandselements 326d muß nur so festgesetzt sein, daß er größer als der Einschaltwiderstand des p-Kanal-MOS-Transistors 326c ist.
  • 27 zeigt einen Schaltungsaufbau einer Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310a. Eine Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310b für Takte weist denselben Aufbau wie in 27 auf. Unter Bezugnahme auf 27 enthält die Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310a eine mit Strom aus einem Stromversorgungsknoten 312 versorgte Konstantspannungsschaltung 311 zum Erzeugen eines internen Stromversorgungspotentials intVCC mit dem Pegel des Referenzpotentials Vref an dem internen Stromversorgungsknoten 300c; und eine Stromversorgungsschaltung 316 zum Liefern eines Stroms gemäß einer Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref in den Stromversorgungsknoten 312. Die Stromversorgungsschaltung 316 enthält einen zwischen dem externen Stromversorgungsknoten 300a und dem Stromversorgungsknoten 312 geschalteten Stromtreibertransistor 316a zum Liefern eines Stroms Is aus dem externen Stromversorgungsknoten 300a in den Stromversorgungsknoten 312; eine Gatepotentialhalteschaltung 316c zum Halten eines Gatepotentials Vg des Treibertransistors 316a, wenn das Einrastsignal LK aktiviert ist; und eine Stromsteuerschaltung 316b zum Einstellen des Gatepotentials Vg des Treibertransistors 316a gemäß der Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref.
  • Die Stromsteuerschaltung 316b enthält eine Ladungspumpschaltung 316bg zum Einstellen des Gatepotentials Vg und eine das Referenzpotential Vref und das interne Stromversorgungspotential intVCC vergleichende Vergleichsschaltung 316bc zum Einstellen des Ladungspumpbetriebs der Ladungspumpschaltung 316bg gemäß dem Vergleichsergebnis. Die Vergleichsschaltung 316bc enthält eine Differenzverstärkerschaltung 316ba, die aktiviert ist, wenn das Einrastsignal LK deaktiviert ist, und eine Differenzverstärkerschaltung 316bb, die denselben Aufbau wie die Differenzverstärkerschaltung 316ba hat und aktiviert ist, wenn das Einrastsignal LK deaktiviert ist. Das jeweilige Ausgangspotential Va aus den Differenzverstärkerschaltungen 316ba und 316bb ist an das entsprechende Gate der in der Ladungspumpschaltung 316bg enthaltenen p-Kanal-MOS-Transistoren 316be und 316bf angelegt.
  • Die Differenzverstärkerschaltung 316ba enthält einen p-Kanal-MOS-Transistor 316bm, der zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 316bj geschaltet ist und dessen Gate verbunden ist mit einem Knoten 316bk; einen p-Kanal-MOS-Transistor 316bn, der zwischen dem externen Stromversorgungsknoten 300a und dem Knoten 316bk geschaltet ist und dessen Gate verbunden ist mit dem Knoten 316bk; einen n-Kanal-MOS-Transistor 316bq, der zwischen dem Knoten 316bj und einem Knoten 316bp geschaltet ist und dessen Gate so geschaltet ist, daß es das interne Stromversorgungspotential intVCC empfängt; einen n-Kanal-MOS-Transistor 316br, der zwischen den Knoten 316bp und 316bk geschaltet ist und dessen Gate so geschaltet ist, daß es das Referenzpotential Vref empfängt; und einen n-Kanal-MOS-Transistor 316bs, der zwischen dem Knoten 316bp und dem Masseknoten 300b geschaltet ist und an seinem Gate ein invertiertes Signal /LK des Einrastsignals LK empfängt. Die p-Kanal-MOS-Transistoren 316bn und 316bm bilden eine Stromspiegelschaltung. Der n-Kanal-MOS-Transistor 316bs funktioniert als Stromquelle der Differenzverstärkerschaltung 316ba. Die Differenzverstärkerschaltung 316bb hat auch denselben Aufbau wie die Differenzverstärkerschaltung 316ba. Wenn daher das Einrastsignal LK in den den Zustand des Einrastens anzeigenden aktiven Zustand des L-Pegels gesetzt ist, dann ist das invertierte Signal /LK auf den L-Pegel gesetzt, wobei der n-Kanal-MOS-Transistor 316bs nichtleitend gemacht ist und die Differenzverstärkerschaltungen 316ba und 316bb beide nichtleitend gemacht sind. Da jedoch die Differenzverstärkerschaltungen 316ba und 316bb das Va entsprechend mit dem H-Pegel und dem L-Pegel ausgeben, wenn sie inaktiv sind, sind die Zustände der Stromquellentransistoren verschieden.
  • Die Halteschaltung 316c enthält eine Potentialspeicherschaltung 316ca zum Speichern des Gatepotentials Vg des Stromtreibertransistors 316a, wenn sich das Einrastsignal LK vom L-Pegel auf den H-Pegel ändert; einen p-Kanal-MOS-Transistor 316cc, der zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 316cb geschaltet ist; ein Transfergate 316ce, das das Gate des Stromsteuertransistors 316a elektrisch verbindet mit dem Knoten 316cb, wenn das Einrastsignal LK aktiviert ist; und eine Differenzverstärkerschaltung 316cd zum Vergleichen eines Potentials am Knoten 316cb und eines in der Potentialspeicherschaltung 316ca gespeicherten Potentials AG. Die Potentialspeicherschaltung 316ca arbeitet unter Verwendung des externen Stromversorgungspotentials extVCC an dem externen Stromversorgungsknoten 300a und des Massepotentials GND an dem Masseknoten 300b mit beiden Betriebsstromversorgungen, wandelt das Gatepotential Vg in ein Digitalsignal um und speichert es und wandelt das gespeicherte Digitalsignal in das Analogsignal AG zur Ausgabe um. Die Potentialspeicherschaltung 316ca hat denselben Aufbau wie die in 16 gezeigte Potentialspeicherschaltung 323ia, außer daß das externe Stromversorgungspotential extVCC verwendet wird und daß anstatt des Haltesignals HD das Einrastsignal LK verwendet wird. Daher wird in der Potentialspeicherschaltung 316ca das Gatepotential Vg des Stromsteuertransistors 316a, wenn das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist, gehalten. Die Differenzverstärkerschaltung 316cd hat denselben Aufbau wie der in 11 gezeigte Operationsverstärker 323d. Das Transfergate 316ce enthält einen Parallelkörper aus einem n-Kanal-MOS-Transistor 316ce, der an seinem Gate das Einrastsignal LK empfängt, und einem p-Kanal-MOS-Transistor 316cj, der an seinem Gate das Einrastsignal /LK empfängt.
  • Die Schaltung 316c enthält ferner eine Startschaltung 316ch zum Übertragen eines Potentials von der Hälfte des externen Stromversorgungspotentials extVCC in das Gate des Stromsteuertransistors 316a. Die Startschaltung 316ch enthält ein Widerstandselement 316cg mit einem relativ großen Widerstand, welches das an einen Knoten 316cf angelegte Potential extVCC/2 in das Gate des Stromsteuertransistors 316a überträgt. Der Operationsverstärker 316cd empfängt das Potential an dem Knoten 316cb an seinem positiven Eingang und empfängt das Analogsignal AG an seinem negativen Eingang. Das Transfergate 316ce wird leitend gemacht, wenn das Einrastsignal LK aktiviert ist, was das Einrasten des internen Taktsignals intCLK anzeigt.
  • Wenn das externe Stromversorgungspotential extVCC angelegt ist, dann wird das Gatepotential Vg (= extVCC/2), das fast den Optimalwert hat, mittels der Startschaltung 316ch in das Gate des Stromsteuertreibertransistors 316a übertragen. Folglich kann der in den Stromversorgungsknoten 312 gelieferte Strom Is auf den Optimalwert festgesetzt werden und mit großer Schnelligkeit das interne Stromversorgungspotential intVCC auf den vorgeschriebenen Potentialpegel gesetzt werden. Wenn das Laden/Entladen des Gates des Stromsteuertransistors 316a durch die Ladungspumpschaltung 316bg beginnt, dann ist der Lade-/Entladestrom durch die Ladungspumpschaltung 316bg weitaus größer als der durch das Widerstandselement 316cg mit einem großen Widerstandswert hindurchfließende Strom. Zu dem Betrieb zum Einstellen des Gatepotentials Vg trägt daher die Startschaltung 316ch kaum bei. Wenn durch Verwenden der in 27 gezeigten Schaltung zum Erzeugen einer internen Stromversorgungsspannung 310a das interne Taktsignal intCLK eingerastet und der interne Schaltungsbetrieb stabilisiert ist, dann kann durch das Einstellen des Gatepotentials Vg des Stromsteuertransistors 316a auf den konstanten Potentialpegel, wenn das interne Taktsignal intCLK eingerastet ist, der Konstantstrom Is stabil geliefert werden und folglich das interne Stromversorgungspotential intVCC auf dem vorgeschriebenen Potentialpegel aufrechterhalten werden.
  • Wenn ferner bei der Schaltung zum Erzeugen einer internen Stromversorgungsspannung 310b für Takte das interne Taktsignal intCLK eingerastet ist, dann ändert sich der Betrag des Stromverbrauchs nicht, da der Betrieb der Schaltung zum Synchronisieren eines internen Taktsignals stabilisiert ist, wobei der Betrag des Stromverbrauchs konstant ist, und daher kann durch Liefern des Optimalstroms Is mittels des Stromsteuertransistors 316a das an den internen Stromversorgungsknoten für Takte angelegte interne Stromversorgungspotential intVCC auf dem konstanten Potentialpegel aufrechterhalten werden.
  • Zu dieser Zeit (wenn es eingerastet ist), ist das Ausgangspotential Va der Differenzverstärkerschaltung 316ba auf den H-Pegel und ist das Ausgangspotential Va der Differenzverstärkerschaltung 316bb auf den L-Pegel gesetzt. In der Differenzverstärkerschaltung 316bb wird daher der Stromquellentransistor 316bs gebildet durch einen p-Kanal-MOS-Transistor, der an seinem Gate das Einrastsignal empfängt, und er ist zwischen dem externen Stromversorgungsknoten 300a und den die Stromspiegelschaltung bildenden p-Kanal-MOS-Transistoren vorgesehen. Die Differenzverstärkerschaltungen 316ba und 316bb haben denselben Schaltungsaufbau, abgesehen von der Lage des Stromquellentransistors und der Polarität des Einrastsignals. wenn daher das Einrastsignal LK aktiviert ist, dann wird der Ladungspumpbetrieb der Ladungspumpschaltung 316bg gehemmt und das Gatepotential Vg des Stromsteuertransistors 316a auf dem Potentialpegel zur zeit des Einrastens gehalten.
  • 28 zeigt eine Modifikation der Schaltung zum Erzeugen einer internen Stromversorgungsspannung 310b für Takte. Bei dem in 28 gezeigten Aufbau wird anstatt des Einrastsignals LK das Haltesignal HD verwendet. Das Haltesignal HD ist auf den H-Pegel gesetzt, wenn die Lieferung des externen Taktsignals extCLK unterbrochen ist. Außer diesem Punkt ist der Aufbau derselbe wie derjenige, welcher in 27 gezeigt ist, und die entsprechenden Abschnitte sind durch dieselben Bezugszeichen bezeichnet. wenn die Lieferung des externen Taktsignals extCLK unterbrochen ist, dann wird durch Verwenden des in 28 dargestellten Aufbaus das Gatepotential Vg des Stromsteuertransistors 316a mittels der Potentialhalteschaltung 316c gehalten. wenn daher die Lieferung des externen Taktsignals extCLK wiederaufgenommen wird, dann kann mit großer Schnelligkeit der in den Stromversorgungsknoten 312 gelieferte Strom Is auf den Optimalwert festgesetzt werden.
  • Die neunte Ausführungsform
  • 29 zeigt einen Aufbau eines Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung. 29 zeigt den Aufbau der Schaltungen zum Erzeugen eines internen Stromversorgungspotentials 310a und 310b. Der übrige Aufbau ist derselbe wie bei den vorstehenden Ausführungsformen. Die in 29 gezeigten Schaltungen zum Erzeugen eines internen Stromversorgungspotentials 310a und 310b unterscheiden sich von den vorstehenden Ausführungsformen durch die folgenden Punkte. In der Konstantspannungsschaltung 311 ist ein Analogstromtreibertransistor 311a vorgesehen, der zwischen dem externen Stromversorgungsknoten 300a und dem internen Stromversorgungsknoten 300c geschaltet ist und an seinem Gate ein Analogtreibersteuersignal DRVA aus der Differenzverstärkerschaltung 314 empfängt. Das Treibersteuersignal DRVA ist ein Signal, das durch verstärken einer Potentialdifferenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref aus der Referenzpotentialerzeugungsschaltung 313 erhalten wird, und es ist ein Analogsignal. Der Treibertransistor 311a wird leitend gemacht, wenn das interne Stromversorgungspotential intVCC kleiner als das Referenzpotential Vref ist.
  • Ferner sind in der Differenzverstärkerschaltung 314 vorgesehen: ein p-Kanal-MOS-Transistor 314j, der zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 314i geschaltet ist und dessen Gate verbunden ist mit einem Knoten 314b; und ein n-Kanal-MOS-Transistor 314k, der zwischen dem Knoten 314i und einem Knoten 314d geschaltet ist und dessen Gate so geschaltet ist, daß es das Referenzpotential Vref empfängt. Der p-Kanal-MOS-Transistor 314j und der p-Kanal-MOS-Transistor 314f bilden eine Stromspiegelschaltung. Zwischen dem Ausgangsknoten 314i der Differenzverstärkerschaltung 314 und dem Gate des Treibertransistors 315 ist eine Pufferschaltung 311b vorgesehen. Wenn das interne Stromver sorgungspotential intVCC um etwa Vref/10 kleiner als das Referenzpotential Vref wird, dann setzt die Pufferschaltung 311b das Treibersteuersignal DRVD auf extVCC-2/Vthp/, und andernfalls setzt sie es auf den Pegel des externen Stromversorgungspotentials extVCC. Hier bezeichnet Vthp die Schwellenspannung des p-Kanal-MOS-Transistors. Insbesondere hat die Pufferschaltung 311b die Aufgabe, das aus der Differenzverstärkerschaltung 314 ausgegebene Analogsignal DRVA in ein Digitaltreibersteuersignal DRVD umzuwandeln. Daher wird der Treibertransistor 315 leitend gemacht, wenn das interne Stromversorgungspotential intVCC um Vref/10 oder mehr vom Referenzpotential Vref abnimmt, und andernfalls wird er nichtleitend gemacht, und er wird digital ein-/ausgeschaltet. Die Schaltung zum Erzeugen eines internen Stromversorgungspotentials, in welcher der Digitalsteuertreibertransistor 315 und der Analogsteuertreibertransistor 311a gleichzeitig vorhanden sind, wird als Schaltung zum Erzeugen eines internen Stromversorgungspotentials in Mischart bezeichnet.
  • In der Stromversorgungsschaltung 316 enthält die Ladungspumpschaltung 316bg zum Einstellen des Gatepotentials Vg des Stromsteuertransistors 316 einen n-Kanal-MOS-Transistor 316bx und einen p-Kanal-MOS-Transistor 316bw, die als Konstantstromquelle dienen. Der p-Kanal-MOS-Transistor 316bw ist zwischen einem p-Kanal-MOS-Transistor 316be zum Laden und dem internen Stromversorgungsknoten 300a geschaltet und hat sein Gate so geschaltet, daß es das Massepotential GND empfängt. Der n-Kanal-MOS-Transistor 316bx ist zwischen einem n-Kanal-MOS-Transistor 316bf zum Entladen und dem Masseknoten 300b geschaltet und hat sein Gate so geschaltet, daß es das externe Stromversorgungspotential extVCC empfängt. Die Analogladungspumpschaltung 316bg vergrößert gemäß dem aus der Differenzverstärkerschaltung 316bc ausgegebenen Analogausgangspotential Va das Gatepotential Vg durch Laden des Gates des Stromsteuertransistors 316a, wenn das interne Stromversorgungspotential intVCC größer als das Referenzpotential Vref ist, und andernfalls verkleinert sie das Gatepotential Vg durch Entladen des Gates des Stromsteuertransistors 316a.
  • Die Stromversorgungsschaltung 316 enthält ferner eine Digitalumwandlungsschaltung 316bt zum Umwandeln des Analogausgangspotentials Va aus der Vergleichsschaltung 316bc in Ausgangspotentiale DVu und DVd, die sich in digitaler Art und Weise ändern; und eine Digitalladungspumpschaltung 316bg zum Einstellen des Gatepotentials Vg des Stromsteuertransistors 316a gemäß den Ausgangspotentialen DVu und DVd aus der Digitalumwandlungsschaltung 316bt. Die Digitalumwandlungsschaltung 316bt enthält eine das Ausgangspotential Va aus der Vergleichsschaltung 316bc empfangende Pufferschaltung 316bu zum Ausgeben des Digitalausgangspotentials DVu; und eine das Analogausgangspotential Va aus der Vergleichsschaltung 316bc empfangende Inverterpufferschaltung 316bv zum Erzeugen des Digitalausgangspotentials DVd. Die Schaltung 316bu setzt das Digitalausgangspotential DVu auf den Pegel des Massepotentials GND, wenn der Potentialpegel des Analogausgangspotentials Va aus der Vergleichsschaltung 316bc dem Zustand entspricht, in welchem das interne Stromversorgungspotential intVCC um wenigstens Vref/10 größer als das Referenzpotential Vref wird, und andernfalls setzt sie das Digitalausgangspotential DVu auf den Pegel des externen Stromversorgungspotentials extVCC. Die Inverterpufferschaltung 316bv setzt das Digitalausgangspotential DVd auf den Pegel des externen Stromversorgungspotentials extVCC, wenn das Analogausgangspotential Va aus der Vergleichsschaltung 316bc dem Zustand entspricht, in welchem das interne Stromversorgungspotential intVCC um wenigstens Vref/10 kleiner als das Referenzpotential Vref wird, und andernfalls setzt sie das Digitalausgangspotential DVd auf den Pegel des Massepotentials GND. Die Eingangslogikschwellenspannungen dieser Pufferschaltungen 316bu und 316bv sind so eingestellt, daß sie derartige Logikoperationen verwirklichen.
  • Wenn insbesondere, wie in 30 gezeigt, gemäß dem Potentialpegel des Analogausgangspotentials Va das interne Strom versorgungspotential intVCC zu einer zeit t0 um Vref/10 oder mehr vom Referenzpotential Vref abnimmt, dann wird das Digitalausgangspotential DVd auf den Pegel des externen Stromversorgungspotentials extVCC gesetzt. Das Digitalausgangspotential DVd hält den Potentialpegel des externen Stromversorgungspotentials extVCC bis zu einer Zeit t1, während das. interne Stromversorgungspotential intVCC um wenigstens Vref/10 kleiner als das Referenzpotential Vref ist. Wenn nach dem Zeitpunkt t1 die Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref kleiner als Vref/10 ist, dann wird das Digitalausgangspotential DVd auf den Pegel des Massepotentials GND gesetzt. wenn zu einer Zeit t2 inzwischen das interne Stromversorgungspotential intVCC um wenigstens Vref/10 größer als das Referenzpotential Vref ist, dann wird das Digitalausgangspotential DVu auf den Pegel des Massepotentials GND gesetzt. Wenn zu einer Zeit t3 die Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref kleiner als Vref/10 ist, dann wird das Digitalausgangspotential DVu auf den Pegel des externen Stromversorgungspotentials extVCC gesetzt.
  • Die Digitalladungspumpschaltung 316d enthält einen das Digitalausgangspotential DVu aus der Pufferschaltung 316bu empfangenden p-Kanal-MOS-Transistor 316db zum Laden des Gates des Stromsteuertransistors 316a; einen p-Kanal-MOS-Transistor 316da, welcher zwischen dem p-Kanal-MOS-Transistor 316db und dem externen Stromversorgungsknoten 300a geschaltet ist und dessen Gate so geschaltet ist, daß es das Massepotential GND empfängt, und welcher als Konstantstromquelle funktioniert; einen an seinem Gate das Digitalausgangspotential DVd aus der Inverterpufferschaltung 316bv empfangenden n-Kanal-MOS-Transistor 316dc zum Entladen des Gates des Stromsteuertransistors 316a und einen n-Kanal-MOS-Transistor 316dd, welcher zwischen dem n-Kanal-MOS-Transistor 316dc und dem Masseknoten 300b geschaltet ist und dessen Gate so geschaltet ist, daß es das externe Stromversorgungspotential extVCC empfängt, und welcher als Konstantstromquelle funktioniert.
  • Die Pufferschaltung 311b, die das Digitalsteuersignal DRVD an das Gate des Stromtreibertransistors 315 anlegt, enthält als Diode geschaltete p-Kanal-MOS-Transistoren 311ba, 311bb und 311bc, die zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 311bx in Reihe geschaltet sind; einen als Widerstandselement funktionierenden n-Kanal-MOS-Transistor 311bd, der zwischen dem Knoten 311bx und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit dem externen Stromversorgungsknoten 300a; einen p-Kanal-MOS-Transistor 311be und einen n-Kanal-MOS-Transistor 311bf, die zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 311bi geschaltet sind und einen CMOS-Inverter bilden, der das Ausgangssignal aus der Differenzverstärkerschaltung 314 invertiert und verstärkt; einen p-Kanal-MOS-Transistor 311bg und einen n-Kanal-MOS-Transistor 311bh, die zwischen dem externen Stromversorgungsknoten 300a und dem Knoten 311bi geschaltet sind und einen CMOS-Inverter zum Invertieren und Verstärken eines Ausgangssignals aus dem CMOS-Inverter der ersten Stufe bilden; und einen p-Kanal-MOS-Transistor 311bj, der zwischen dem Knoten 311bi und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit dem Knoten 311bx.
  • Die p-Kanal-MOS-Transistoren 311ba, 311bb, 311bc haben eine Schwellenspannung Vthp und geben ein Grenzpotential LMT von extVCC-3/Vthp/ an dem Knoten 311bx aus. Der p-Kanal-MOS-Transistor 311bj arbeitet in Sourcefolgerart und setzt das Potential an dem Knoten 311bi auf LMT+/Vthp/ = extVCC-2/Vthp/ fest. Die Kanalbreite des Treibertransistors (des den Ausgangsknoten ladenden/entladenden Transistors) der in digitaler Art und weise arbeitenden Schaltungsabschnitte, das heißt der Digitalumwandlungsschaltung 316bt und der Pufferschaltung 311b, ist größer als die Kanalbreite des Treibertransistors (des Transistors zum Laden/Entladen des Ausgangsknotens) des in analoger Art und Weise arbeitenden Schaltungsabschnitts, das heißt der Vergleichsschaltung 316bc und der Differenzverstärkerschaltung 314, gemacht. Insbesondere ist die Kanalbreite des Treibertransistors 311a kleiner als die Kanalbreite des Treibertransistors 315 gemacht. Ähnlich ist die Kanalbreite des in der Digitalladungspumpschaltung 316d enthaltenen Transistors größer als die Kanalbreite des die Analogladungspumpschaltung 316bg bildenden Transistors gemacht. Der Betrieb wird beschrieben.
  • Der Betrieb, wenn das interne Stromversorgungspotential intVCC kleiner als das aus der Referenzpotentialerzeugungsschaltung 313 erzeugte Referenzpotential Vref ist, wird beschrieben. wenn in diesem Fall das interne Stromversorgungspotential intVCC abnimmt, dann nimmt das aus der Differenzverstärkerschaltung 314 ausgegebene Treibersteuersignal DRVA von einem Potential in der Nähe der Grenze zwischen der Leitung/Nichtleitung des Analogsteuertreibertransistors 311a allmählich auf das Massepotential ab. Als Reaktion darauf nimmt der Leitwert des Analogsteuertreibertransistors 311a proportional zu, und folglich nimmt der aus dem externen Stromversorgungsknoten 300a in den internen Stromversorgungsknoten 300c durch den Analogsteuertreibertransistor 311a hindurchfließende Strom auch zu.
  • Bis das interne Stromversorgungspotential intVCC um wenigstens Vref/10 vom Referenzpotential Vref abnimmt, ist das Potential an dem Ausgangsknoten 314i der Differenzverstärkerschaltung 314 größer als der Logikschwellenwert des durch die Transistoren 311be und 311bf in der Pufferschaltung 311b gebildeten Inverters. Daher wird das aus der Pufferschaltung 311b ausgegebene Digitaltreibersteuersignal DRVD auf den Pegel des externen Stromversorgungspotentials extVCC gesetzt und der Digitalsteuertreibertransistor 315 nichtleitend gemacht. Selbst wenn daher das interne Stromversorgungspotential intVCC vom Referenzpotential Vref abnimmt, dann wird nur durch den Analogsteuertreibertransistor 311a in den internen Stromversorgungsknoten 300c Strom geliefert. wenn daher das interne Stromversorgungspotential intVCC auf das Re ferenzpotential Vref in diesem Zustand zunimmt, dann wird der Digitalsteuertreibertransistor 315 nichtleitend gehalten.
  • Wenn der Betrag des Verbrauchs des internen Stromversorgungspotentials intVCC größer als derjenige des aus dem Analogsteuertreibertransistors 311a gelieferten Stroms ist, dann wird das interne Stromversorgungspotential intVCC kontinuierlich verkleinert. Wenn das interne Stromversorgungspotential intVCC um wenigstens Vref/10 kleiner als das Referenzpotential Vref ist, dann wird das Potential an dem Ausgangsknoten 314i der Differenzverstärkerschaltung 314 kleiner als der Logikschwellenwert des durch die Transistoren 311be und 311bf der Pufferschaltung 311b gebildeten Inverters und wird das aus der Pufferschaltung 311b ausgegebene Digitaltreibersteuersignal DRVD auf das an den Knoten 311bi angelegte Potential, das heißt auf extVCC-2/Vthp/, gesetzt. Als Reaktion darauf wird der Digitalsteuertreibertransistor 315 leitend gemacht, und da durch den Digitalsteuertreibertransistor 315, der eine größere Kanalbreite als der Analogsteuertreibertransistor 311b aufweist, das heißt eine größere Stromtreibfähigkeit hat, in den internen Stromversorgungsknoten 300c ein großer Strom geliefert wird, kann das interne Stromversorgungspotential intVCC schnell zurückgebracht werden auf das Referenzpotential Vref. Durch das Steuern des Potentialpegels der unteren Grenze des Signals DRVD wird die Erzeugung eines Überschreitens verhindert, da infolge der Begrenzung des Leitwertes des Digitaltreibertransistors ein großer Strom unterdrückt wird.
  • Wenn das interne Stromversorgungspotential intVCC größer als das Referenzpotential Vref wird, dann nimmt ab dem Potential an der Grenze zwischen Leitung/Nichtleitung des Analogsteuertreibertransistors 311a das Analogtreibersteuersignal DRVA zu und wird der Analogsteuertreibertransistor 311a nichtleitend gemacht. Da das Potential am Ausgang 314i aus der Differenzverstärkerschaltung 314 auch größer als die Logikschwellenspannung des Inverters in der Pufferschaltung 311b ist, erreicht das Digitaltreibersteuersignal DRVD den Pegel des externen Stromversorgungspotentials extVCC und wird der Digitalsteuertreibertransistor 315 nichtleitend gemacht.
  • Wenn in diesem Zustand das interne Stromversorgungspotential intVCC durch die interne Schaltungseinrichtung verwendet wird, dann nimmt das interne Stromversorgungspotential intVCC allmählich ab, da es verbraucht wird.
  • Wenn durch den Digitalsteuertreibertransistor 315 in den internen Stromversorgungsknoten 300c ein großer Betrag von Strom geliefert wird, dann wird ein starkes Überschreiten des internen Stromversorgungspotentials intVCC vorhanden sein, und wenn der Strombetrag klein ist, dann wird ein starkes Unterschreiten vorhanden sein. Um das Überschreiten und das Unterschreiten zu optimieren, wird durch die Stromversorgungsschaltung 316 gemäß der Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref die Stromtreibfähigkeit des Stromsteuertransistors 316a gesteuert. Wenn in der Stromsteuerschaltung 316 das interne Stromversorgungspotential intVCC kleiner als das Referenzpotential Vref wird, dann nimmt das aus der Vergleichsschaltung 316bc ausgegebene Analogausgangspotential Va zu, wobei der p-Kanal-MOS-Transistor 316be und der n-Kanal-MOS-Transistor 316bf in der Analogladungspumpschaltung 316bg entsprechend nichtleitend und leitend gemacht werden. Als Reaktion darauf nimmt das Gatepotential Vg des Stromsteuertransistors 316a ab und nimmt die Stromtreibfähigkeit des Stromsteuertransistors 316a zu.
  • Wenn das Unterschreiten des internen Stromversorgungspotentials intVCC zunimmt und das interne Stromversorgungspotential intVCC um Vref/10 oder mehr kleiner als das Referenzpotential Vref wird, dann wird das aus der Vergleichsschaltung 316bc ausgegebene Analogausgangspotential Va größer als die Logikschwellenspannung der Inverterpufferschaltung 316bv in der Digitalumwandlungsschaltung 316bt und wird das Digitalausgangspotential DVd aus der Inverterpufferschaltung 316bv auf den Pegel des externen Stromversorgungspotentials extVCC gesetzt. Inzwischen ist das Analogausgangspotential Va größer als die Logikschwellenspannung der Pufferschaltung 316bu (welche kleiner als die Logikschwellenspannung der Pufferschaltung 316bv ist), wobei das Digitalausgangspotential DVu aus der Pufferschaltung 316bu das externe Stromversorgungspotential extVCC erreicht und der p-Kanal-MOS-Transistor 316db und der n-Kanal-MOS-Transistor 316dc in der Digitalladungspumpschaltung 316d entsprechend in den nichtleitenden Zustand und den leitenden Zustand gesetzt werden. Folglich wird durch den n-Kanal-MOS-Transistor 316dc mit einer großen Kanalbreite das Gate des Stromsteuertransistors 316a schnell entladen, nimmt die Stromtreibfähigkeit des Stromsteuertransistors 316a schnell zu und wird aus dem externen Stromversorgungsknoten 300a in den Stromtreibertransistor 315 ein großer Strom geliefert.
  • Wenn das Überschreiten des internen Stromversorgungspotentials intVCC groß ist und das interne Stromversorgungspotential intVCC um wenigstens Vref/10 vom Referenzpotential Vref vergrößert wird, dann wird das aus der Vergleichsschaltung 316bc ausgegebene Analogausgangspotential Va kleiner als die Logikschwellenspannung der Pufferschaltung 316bu der Digitalumwandlungsschaltung 316bt und wird das Digitalausgangspotential DVu aus der Pufferschaltung 316bu auf den Pegel des Massepotentials GND gesetzt. Inzwischen ist das Analogausgangspotential Va aus der Vergleichsschaltung 316bc kleiner als die Logikschwellenspannung der Inverterpufferschaltung 316bv (welche so festgesetzt ist, daß sie größer als die Logikschwellenspannung der Pufferschaltung 316bu ist), und daher wird das Ausgangspotential DVd aus der Inverterpufferschaltung 316bv auch auf den Pegel des Massepotentials GND gesetzt. Folglich wird der p-Kanal-MOS-Transistor 316db und der n-Kanal-MOS-Transistor 316dc in der Digitalladungspumpschaltung 316d entsprechend leitend und nichtleitend gemacht, wobei durch den p-Kanal-MOS-Transistor 316db mit großer Kanalbreite das Gate des Stromsteuertransistors 316a schnell geladen wird und die Stromtreibfähigkeit des Stromsteuertransistors 316a schnell abnimmt. Folglich wird der aus dem externen Stromversorgungsknoten 300a in den Stromtreibertransistor 315 gelieferte Strom schnell verkleinert und ein Überschreiten unterdrückt.
  • Wenn, wie vorstehend beschrieben, die Schaltung zum Erzeugen eines internen Stromversorgungspotentials in Mischart verwendet wird, dann werden sowohl der Analogsteuertreibertransistor 311a als auch der Digitalsteuertreibertransistor 315 leitend gemacht und wird das interne Stromversorgungspotential intVCC schnell auf das Referenzpotential Vref zurückgebracht, wenn die Potentialdifferenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref groß ist. Wenn inzwischen die Potentialdifferenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref klein ist, dann wird nur der Analogsteuertreibertransistor 311a leitend gemacht und das interne Stromversorgungspotential intVCC genau auf das Referenzpotential Vref zurückgebracht. Daher kann das interne Stromversorgungspotential intVCC mit großer Schnelligkeit und genau auf das Referenzpotential Vref festgesetzt werden.
  • Da ferner in der Stromversorgungsschaltung 316 die Analogladungspumpschaltung 316bg und die Digitalladungspumpschaltung 316d vorgesehen sind, wird das Gate des Stromsteuertransistors 316a nur durch die Analogladungspumpschaltung 316bg geladen/entladen, wenn das interne Stromversorgungspotential inVCC in einem Bereich von Vref-Vref/10 bis Vref+Vref/10 ist, und wird das Gate des Stromsteuertransistors 316a sowohl durch die Analogladungspumpschaltung 316bg als auch durch die Digitalladungspumpschaltung 316d geladen/entladen, wenn es außerhalb dieses Bereichs ist. Wenn daher das interne Stromversorgungspotential intVCC von dem Referenzpotential Vref stark abweicht, dann wird das Gate des Stromsteuertransistors 316a mittels der beiden Ladungspumpschaltungen 316bg und 316d geladen/entladen, und daher kommt das Gatepotential schnell in die Nähe des Optimalwertes (Grobeinstellung des Gatepotentials), und wenn das interne Stromversorgungspotential intVCC in der Nähe des Referenzpotentials Vref ist, dann wird das Gate des Stromsteuertransistors 316a nur durch die Analogladungspumpschaltung 316bg geladen/entladen, und daher kann das Gatepotential dem Optimalwert genau angenähert werden (Feineinstellung des Gatepotentials). Daher kann das Gatepotential des Stromsteuertransistors 316a auf den Optimalwert mit großer Schnelligkeit und genau festgesetzt werden. Der Puffer 311b kann in digitaler Art und weise gemäß der Größe des intVCC und Vref betrieben sein. Der Versorgungsstrom wird durch die Stromversorgungsschaltung 316 sicher eingestellt.
  • Die zehnte Ausführungsform
  • 31 zeigt einen Aufbau eines Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer zehnten Ausführungsform der vorliegenden Erfindung. Außer den folgenden Punkten ist der Aufbau der in 31 gezeigten zehnten Ausführungsform derselbe wie der Aufbau der in 29 dargestellten neunten Ausführungsform, und die entsprechenden Abschnitte sind durch dieselben Bezugszeichen bezeichnet. Ihre detaillierte Beschreibung wird nicht wiederholt.
  • Bei dem in 31 gezeigten Aufbau ist in der Stromversorgungsschaltung 316 eine Potentialhalteschaltung 316c zum Halten des Gatepotentials Vg des Stromsteuertransistors 316a in Reaktion auf das Einrastsignal LK vorgesehen. Die Halteschaltung 316c hat denselben Aufbau wie die in 28 gezeigte Potentialhalteschaltung 316c.
  • Ferner wird in der Stromversorgungsschaltung 316 die Vergleichsschaltung 316bc deaktiviert, wenn das Einrastsignal LK aktiviert ist. Die Vergleichsschaltung 316bc gibt ein Signal mit dem H-Pegel aus, wenn sie deaktiviert ist, das heißt, wenn das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist. In diesem Fall ist das Ausgangspotential DVu der Digitalumwandlungsschaltung 316bt auf den Pegel des externen Stromversorgungspotentials extVCC gesetzt und das Digitalausgangspotential DVd auf den Pegel des Massepotentials GND gesetzt. Daher sind in der Digitalladungspumpschaltung 316d und der Analogladungspumpschaltung 316bg sowohl die p-Kanal-MOS-Transistoren 316db und 316be als auch die n-Kanal-MOS-Transistoren 316dc und 316bf alle nichtleitend gemacht und ist der Lade-/Entladebetrieb des Gatepotentials Vg des Stromsteuertransistors 316a unterbrochen. In der Halteschaltung 316c wird das Gatepotential Vg auf dem Potentialpegel zur Zeit des Einrastens gehalten. Zur Zeit des Einrastens führt die Schaltung zum Synchronisieren eines internen Taktsignals 320 kaum einen Betrieb zum Einstellen der Frequenz/Phase des internen Taktsignals intCLK aus, und das interne Taktsignal intCLK wird stabil erzeugt. In diesem Falle ist daher der Stromverbrauch fast konstant, und durch Halten des Gatepotentials Vg des Stromsteuertransistors 316a zur Zeit des Einrastens kann in den internen Stromversorgungsknoten 300c ein dem konstant verbrauchten Strom entsprechender Strom geliefert werden. Insbesondere kann bei dem Einrastbetrieb der Betrag des durch den Digitalsteuertreibertransistor 315 in den internen Stromversorgungsknoten 300c gelieferten Stroms auf dem Optimalwert beibehalten werden. Folglich kann das interne Stromversorgungspotential intVCC bezüglich der Schaltung zum Synchronisieren eines internen Taktes 320 auf einem konstanten Potentialpegel beibehalten werden, und daher kann das interne Taktsignal intCLK stabil erzeugt werden.
  • Ferner enthält die Potentialhalteschaltung 316c eine Startschaltung 316ch, wie in 28 gezeigt. wenn daher der Strom eingeschaltet ist, dann wird das Gatepotential Vg des Stromsteuertransistors 316a auf den Wert extVCC/2 festgesetzt, welcher in der Nähe des Optimalwertes ist, und daher kann mit großer Schnelligkeit nach dem Einschalten des Stroms der durch den Stromsteuertransistor 316a gelieferte Strom in den optimalen Zustand gesetzt werden. Daher kann mit großer Schnelligkeit das interne Stromversorgungspotential intVCC auf den vorgeschriebenen Pegel des Referenzpotentials Vref gesetzt werden.
  • Die elfte Ausführungsform
  • 32 zeigt einen Aufbau eines Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer elften Ausführungsform der vorliegenden Erfindung. In 32 ist der Aufbau der Schaltungen zum Erzeugen eines internen Stromversorgungspotentials 310a und 310b gezeigt. Der übrige Aufbau ist derselbe wie bei einer beliebigen der vorstehenden ersten bis zehnten Ausführungsform, und die entsprechenden Abschnitte sind durch dieselben Bezugszeichen bezeichnet, und ihre detaillierte Beschreibung wird nicht wiederholt. Bei der elften Ausführungsform ist das interne Stromversorgungspotential intVCC auf einen Potentialpegel festgesetzt, der um die Schwellenspannung Vthn des n-Kanal-MOS-Transistors kleiner als das Referenzpotential Vref ist.
  • Insbesondere enthält die Konstantspannungsschaltung 311 einen n-Kanal-MOS-Transistor 311c, der zwischen den externen Stromversorgungsknoten 300a und 300c geschaltet ist und an seinem Gate das Referenzpotential Vref empfängt; und einen n-Kanal-MOS-Transistor 317, der zwischen dem externen Stromversorgungsknoten 300a und dem Stromsteuertransistor 316a geschaltet ist und an seinem Gate das Referenzpotential Vref empfängt. Der Stromsteuertransistor 316a liefert direkt in den internen Stromversorgungsknoten 300c Strom.
  • In der Stromsteuerschaltung 316 ist ein n-Kanal-MOS-Transistor 316bj zum Übertragen des Referenzpotentials Vref aus der Referenzpotentialerzeugungsschaltung 313 in die Vergleichsschaltung 316bc in Sourcefolgerart vorgesehen. Der n-Kanal-MOS-Transistor 316bj hat den einen Leitungsknoten (das Drain) verbunden mit dem externen Stromversorgungsknoten 300a und hat den anderen Leitungsknoten (das Source) verbunden mit einem positiven Eingang der in der Vergleichsschaltung 316bc enthaltenen Differenzverstärkerschaltungen 316ba und 316bb. Die Treibertransistoren (n-Kanal-MOS-Transistoren) 311c und 317 haben eine Schwellenspannung Vthn und weisen dieselbe Kanallänge auf. Um jedoch die Stromtreibfähigkeit zu vergrößern, weist der Treibertransistor 317 eine größere Kanalbreite als der Treibertransistor 311c auf. Die Schwellenspannung des n-Kanal-MOS-Transistors 316bj ist auch dasselbe Vthn wie bei den Treibertransistoren 311c und 317. Die Transistoren 311c, 316bj und 317 haben Gatepotentiale, die kleiner als die Drainpotentiale sind, wobei die Transistoren in Sourcefolgerart arbeiten und das Potential, das um die Schwellenspannung kleiner als das an ihre Gates angelegte Potential ist, in ihre Sources übertragen. Daher wird der Transistor 311c leitend gemacht, wenn das interne Stromversorgungspotential intVCC am internen Stromversorgungsknoten 300c kleiner als Vref-Vthn wird, und überträgt er den Strom in den internen Stromversorgungsknoten 300c. wenn inzwischen das interne Stromversorgungspotential intVCC so zunimmt, daß es größer als das Potential Vref-Vthn wird, dann wird der Treibertransistor 311c nichtleitend gemacht (da die Gate-Source-Potentialdifferenz kleiner als seine Schwellenspannung wird). Der Treibertransistor 317 dient als Stromversorgungsquelle für den Stromsteuertransistor 316a. wenn das interne Stromversorgungspotential intVCC so zunimmt, daß es größer als das Potential Vref-Vthn wird, dann wird der Stromsteuertransistor 316a nichtleitend gemacht, und folglich wird der Treibertransistor 317 auch nichtleitend gemacht. wenn inzwischen das interne Stromversorgungspotential intVCC nicht größer als Vref-Vthn wird, dann nimmt das Gatepotential Vg des Stromsteuertransistors 316a ab, wobei der Stromsteuertransistor 316a leitend gemacht wird, und folglich wird der Treibertransistor 317 leitend gemacht, da das Sourcepotential abnimmt, so daß er in den Stromsteuertransistor 316a Strom liefert. Daher wird gemäß dem Potentialpegel des internen Stromversorgungspotentials intVCC der Treibertransistor 317 auch leitend/nichtleitend gemacht.
  • Die Vergleichsschaltung 316bc vergleicht das Potential Vref-Vthn und das interne Stromversorgungspotential intVCC mittels des n-Kanal-MOS-Transistors 316bj. Daher wird der Betrieb der Digitalladungspumpschaltung 316d und der Analog ladungspumpschaltung 316bg gemäß der Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Potential Vref-Vthn gesteuert, und folglich wird das Gatepotential Vg des Stromsteuertransistors 316a gesteuert. Wenn das Unterschreiten des internen Stromversorgungspotentials intVCC klein ist, dann wird mittels des Treibertransistors 311c Strom geliefert und wird auch mittels der Analogladungspumpschaltung 316bg und des Stromsteuertransistors 316a Strom geliefert. Wenn das Unterschreiten des internen Stromversorgungspotentials intVCC groß ist, dann wird mittels der Analogladungspumpschaltung 316bg und der Digitalladungspumpschaltung 316d das Gatepotential Vg des Stromsteuertransistors 316a gesteuert und wird in den internen Stromversorgungsknoten 300c ein großer Strom geliefert. Durch das Verwenden des in 32 gezeigten Aufbaus kann daher das interne Stromversorgungspotential intVCC stabil auf dem konstanten Potentialpegel Vref-Vthn gehalten werden. Gemäß dem in 32 gezeigten Aufbau ist in der Konstantspannungsschaltung 311 die Differenzverstärkerschaltung zum vergleichen des internen Stromversorgungspotentials intVCC und des Referenzpotentials Vref nicht notwendig, und daher kann die Fläche der Besetzung durch die Schaltungen verkleinert werden.
  • Bei dem in 32 gezeigten Aufbau kann eine Potentialhalteschaltung 316c vorgesehen sein, welche in Reaktion auf das Einrastsignal LK leitend gemacht wird, wie bei dem Aufbau der 31. Zu dieser Zeit kann gemäß dem Einrastsignal LK die Aktivierung/Deaktivierung der Vergleichsschaltung 316bc gesteuert werden.
  • Andere Verwendungen
  • Ein Taktsynchrontyp-SRAM ist als ein Beispiel einer Halbleiterspeichereinrichtung in den vorstehenden Ausführungsformen beschrieben worden. Doch die vorliegende Erfindung ist auch bei einer Synchrontyp-Halbleiterspeichereinrichtung wie beispielsweise bei einem Synchron-DRAM verwendbar, der in Syn chronisation mit einem von außen angelegten Taktsignal arbeitet. Ferner kann der Aufbau der Schaltung zum Erzeugen eines internen Stromversorgungspotentials an sich bei einem Standard-DRAM verwendet werden als Schaltung zum Verkleinern einer internen Spannung, die ein internes Stromversorgungspotential intVCC aus einem externen Stromversorgungspotential extVCC erzeugt. Ferner kann in der Schaltung zum Erzeugen eines internen Stromversorgungspotentials der durch einen p-Kanal-MOS-Transistor gebildete Treibertransistor zum Liefern eines Stroms ersetzt sein durch einen pnp-Bipolartransistor. Ferner kann der durch einen n-Kanal-MOS-Transistor gebildete Treibertransistor zum Liefern eines Stroms ersetzt sein durch einen npn-Bipolartransistor.
  • Ferner kann der Aufbau der Schaltung zum Synchronisieren eines internen Taktsignals verwendet werden bei einer allgemeinen Synchronisierungsschaltung, und er kann verwendet werden bei einer Verwendung zum Erzeugen eines internen Signals, dessen Phase/Frquenz synchronisiert ist mit einem hereinkommenden Signal.
  • Obwohl die vorliegende Erfindung detailliert beschrieben und dargestellt worden ist, ist es selbstverständlich, daß dieselbe nur veranschaulichend und beispielhaft ist und keiner Beschränkung unterliegt, wobei der Inhalt und der Bereich der vorliegenden Erfindung nur durch die beigefügten Ansprüche beschränkt sind.

Claims (8)

  1. Halbleitereinrichtung, welche umfaßt: eine Schaltung (310b) zum Erzeugen eines internen Stromversorgungspotentiales (intVcc), die eine Referenzpotentialerzeugungsschaltung (313) enthält, die so arbeitet, daß sie ein externes Stromversorgungspotential (extVcc) empfängt und ein von einer Schwankung des externen Stromversorgungspotentiales (extVcc) nicht abhängiges Referenzpotential (Vref) erzeugt, welches das interne Stromversorgungspotential (intVcc) mit einem dem Referenzpotential (Vref) entsprechenden Potentialpegel in einen internen Stromversorgungsknoten (300c) liefert; und eine Schaltung (324) zum Synchronisieren eines internen Taktsignales (intCLK) zum Erzeugen eines mit einem von außen angelegten Taktsignal (extCLK) synchronisierten internen Taktsignales (intCLK), welche unter Verwendung des internen Stromversorgungspotentiales (intVcc) an dem internen Stromversorgungsknoten (300c) als ein Betriebsstromversorgungspotential arbeitet.
  2. Halbleitereinrichtung nach Anspruch 1, bei der die Schaltung zum Erzeugen des internen Stromversorgungspotentiales aufweist: einen Komparator (314) zum Vergleichen des Referenzpotentiales (Vref) und des internen Stromversorgungspotentiales (intVcc) zum Erzeugen eines Treibersignales (DRV), das das Resultat des Vergleiches anzeigt; ein erstes Stromtreiberelement (311a) zum Liefern eines Stromes von einem externen Stromversorgungsknoten (300a) an den internen Stromversorgungsknoten (300c) gemäß dem Treibersignal (DRV); einen Amplitudenbegrenzer (300b) zum Begrenzen einer Amplitude des Treibersignales (DRV); ein zweites Stromtreiberelement (315) zum Liefern eines Stromes von einem Stromversorgungsknoten (312) gemäß einem Ausgangssignal (DRVD) von dem Amplitudenbegrenzer (311b); und eine Stromeinstellschaltung (316), die auf eine Differenz zwischen dem Referenzpotential (Vref) und dem internen Stromversorgungspotential (intVcc) zum Einstellen eines Stromflusses zu dem Stromversorgungsknoten (312) reagiert.
  3. Halbleitereinrichtung nach Anspruch 2, bei der die Stromeinstellschaltung (316) aufweist eine Vergleichsschaltung (316bc) zum Vergleichen des Referenzpotentiales (Vref) und des internen Stromversorgungspotentiales (intVcc) zum Erzeugen eines Vergleichssignales (Va), das das Resultat des Vergleiches anzeigt; einen Puffer (316bu) zum Puffern des Vergleichssignales (Va); einen Inverter (316bv) zum Invertieren des Vergleichssignales (Va); eine Ladeschaltung (316da, 316db) zum Laden eines ersten internen Knotens (316bd) gemäß einem Ausgangssignal (DVu) des Puffers (316bu); eine Entladeschaltung (316dc, 316dd) zum Entladen des ersten internen Knotens (316bd) gemäß dem Vergleichssignal (Va) von der Vergleichsschaltung (316bc); ein Ladeelement (316be), das auf das Vergleichssignal (Va) der Vergleichsschaltung (316bc) reagiert, zum Laden des ersten internen Knotens (316bd); ein Entladeelement (316bf), das auf das Vergleichssignal (Va) reagiert, zum Entladen des ersten internen Knotens (316bd); und ein drittes Stromtreiberelement (316a) zum Liefern eines Stromflusses zu dem Stromversorgungsknoten (312).
  4. Halbleitereinrichtung nach Anspruch 2 oder 3, bei der die Stromeinstellschaltung (316) weiter ein Kapazitätselement (316bh) aufweist, das mit dem ersten internen Knoten (316bd) verbunden ist, zum Halten eines Potentiales (Vg) an dem ersten internen Knoten (316bd).
  5. Halbleitereinrichtung nach Anspruch 2 oder 3, bei der die Stromeinstellschaltung (316) weiter eine Potentialhalteschaltung (316c) aufweist zum Halten des Potentiales (Vg) an dem ersten internen Knoten (316bd) als Reaktion auf ein Haltebefehlssignal (LK).
  6. Halbleitereinrichtung nach Anspruch 1, bei der die Schaltung (310) zum Erzeugen des internen Stromversorgungspotentiales aufweist: ein erstes Stromtreiberelement (311c) zum Liefern eines Stromflusses zu dem internen Stromversorgungsknoten (300c) gemäß dem Referenzpotential (Vref); ein zweites Stromtreiberelement (317) zum Liefern eines Stromflusses zu einem zweiten internen Knoten gemäß dem Referenzpotential (Vref); und eine Stromeinstellschaltung (316) zum Einstellen eines Stromflusses zu dem internen Stromversorgungsknoten (300c) von dem zweiten internen Knoten gemäß einer Differenz zwischen dem internen Stromversorgungspotential (intVcc) und dem Referenzpotential (Vref).
  7. Halbleitereinrichtung nach einem der Ansprüche 4 bis 6, bei der die Stromeinstellschaltung (316) aufweist: eine Vergleichsschaltung (316bc) zum Vergleichen eines Potentiales entsprechend dem Referenzpotential (Vref) und dem internen Stromversorgungspotential (intVcc) zum Erzeugen eines Vergleichssignales (Va), das das Resultat des Vergleiches anzeigt; einen Puffer (316bu) zum Puffern des Vergleichssignales (Va); einen Inverter (316bv) zum Invertieren des Vergleichssignales (Va); eine Ladeschaltung (316da, 316db) zum Laden eines ersten internen Knotens (316bd) gemäß einem Ausgangssignal (Dvu) des Puffers (316bo); eine Entladeschaltung (316dc, 316dd) zum Entladen des ersten internen Knotens (316bd) gemäß dem Vergleichssignal (Va) der Vergleichsschaltung (316bc); ein Ladeelement (316be), das auf das Vergleichssignal (Va) der Vergleichsschaltung (316bc) reagiert, zum Laden des ersten internen Knotens (316bd); ein Entladeelement (316bf), das auf das Vergleichssignal (Va) reagiert, zum Entladen des ersten internen Knotens (316bd); und ein drittes Stromtreiberelement (316a) zum Liefern eines Stromflusses zu dem internen Stromversorgungsknoten (300c) von dem zweiten internen Knoten.
  8. Halbleitereinrichtung nach Anspruch 6 oder 7, bei der die Stromeinstellschaltung (316) weiter ein Kapazitätselement (316bh) aufweist, das mit dem ersten internen Knoten (316bd) verbunden ist, zum Halten eines Potentiales (Vg) an dem ersten internen Knoten (316bd).
DE19655211A 1995-02-06 1996-01-26 Halbleitereinrichtung Expired - Fee Related DE19655211B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19655128A DE19655128C2 (de) 1995-02-06 1996-01-26 Halbleitereinrichtung

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1808695 1995-02-06
JP7-018086 1995-02-06
JP7-122621 1995-05-22
JP12262195A JP3523718B2 (ja) 1995-02-06 1995-05-22 半導体装置
DE19655128A DE19655128C2 (de) 1995-02-06 1996-01-26 Halbleitereinrichtung

Publications (1)

Publication Number Publication Date
DE19655211B4 true DE19655211B4 (de) 2004-11-04

Family

ID=33135454

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19655211A Expired - Fee Related DE19655211B4 (de) 1995-02-06 1996-01-26 Halbleitereinrichtung

Country Status (1)

Country Link
DE (1) DE19655211B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349559A (en) * 1991-08-19 1994-09-20 Samsung Electronics Co., Ltd. Internal voltage generating circuit
US5373477A (en) * 1992-01-30 1994-12-13 Nec Corporation Integrated circuit device having step-down circuit for producing internal power voltage free from overshoot upon voltage drop of external power voltage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349559A (en) * 1991-08-19 1994-09-20 Samsung Electronics Co., Ltd. Internal voltage generating circuit
US5373477A (en) * 1992-01-30 1994-12-13 Nec Corporation Integrated circuit device having step-down circuit for producing internal power voltage free from overshoot upon voltage drop of external power voltage

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Mijuskovic, D. et al.: "Cell-Based Fully integra- ted CMOS Frequency Synthesizers". IN: IEEE Journal of Solid-State Circuits, Vol. 29, No. 3, March 1994, S.271-279 *
Ware, Kurt M. et al. "A 200-Mhz CMOS Phase Locked Loop with Dual Phase Detectors". In: IEEE Journal of Solid-State Circuits, Vol. 24, No.6, Dec.1989, S. 1560-1568 *

Similar Documents

Publication Publication Date Title
DE19602845C2 (de) Halbleitereinrichtung, die einen einem externen Betriebsfaktor entsprechenden internen Betriebsfaktor stabil ungeachtet einer Schwankung des externen Betriebsfaktors verwirklicht
DE60219225T2 (de) Schnelle breitbandige Phasenregelschleife
DE60217739T2 (de) Schneller spannungsgesteuerter Oszillator mit hoher Störunterdrückung der Stromversorgung und breitem Betriebsbereich
DE60036457T2 (de) Gerät und verfahren um von der topographie abhängig zu signalisieren
DE10023248B4 (de) Schaltung und Verfahren zur Taktsignalsynchronisation
DE60213691T2 (de) Ladungspumpe kleiner Leistung mit kompensierter Ladungsinjektion
US7468624B2 (en) Step-down power supply
DE60114965T2 (de) Phasenregelschleife und Verzögerungsregelschleife
DE10128384B4 (de) Ladungspumpenschaltung
DE60110700T2 (de) Verzögerungsschaltkreis für Ring-Oszillator mit Kompensation des Rauschens der Versorgungsspannung
DE69833467T2 (de) Zeitgeberschaltung, Vorrichtung und System für integrierten Halbleiterschaltkreis unter deren Anwendung und Signalübertragungssystem
DE69926694T2 (de) Kalibrierte Verzögerungsregelschleife für DDR-SDRAM-Anwendungen
DE112012003149B4 (de) System und Verfahren zum Steuern einer Kenngröße eines periodischen Signals
DE3924952C2 (de) Dynamischer Schreib-Lese-Speicher mit einer Selbstauffrischfunktion und Verfahren zum Anlegen einer Halbleitersubstratvorspannung
DE102012217863A1 (de) Masse-bezogene asymmetrische Signalübertragung
DE10322733A1 (de) Halbleiterspeichervorrichtung mit stabil erzeugter interner Spannung
DE10236192A1 (de) Halbleitereinrichtung
DE10022665A1 (de) Halbleitereinrichtung
DE212008000060U1 (de) Speichersystem mit fehlerfreien Strobesignalen
DE19622398A1 (de) Synchronhalbleiterspeichereinrichtung, bei welcher der durch eine Eingangspufferschaltung verbrauchte Strom verkleinert ist
DE10242886A1 (de) Interpolationsschaltung, DLL-Schaltung und integrierte Halbleiterschaltung
DE10130752A1 (de) Halbleiterspeichervorrichtung und Steuerverfahren
DE60317796T2 (de) Synchrone Spiegelverzögerungseinrichtung (SMD) und Verfahren mit einem Zähler und bidirektionale Verzögerungsleitung mit verringerter Grösse
DE19912967A1 (de) Verzögerungsregelkreisschaltung und Steuerverfahren hierfür
DE10141939A1 (de) Flip-Flop-Schaltung zur taktsignalabhängigen Datenpufferung und diese enthaltender Signalhöhenkomparator

Legal Events

Date Code Title Description
AC Divided out of

Ref document number: 19655128

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee