JPH03144879A - 携帯型半導体記憶装置 - Google Patents

携帯型半導体記憶装置

Info

Publication number
JPH03144879A
JPH03144879A JP1284487A JP28448789A JPH03144879A JP H03144879 A JPH03144879 A JP H03144879A JP 1284487 A JP1284487 A JP 1284487A JP 28448789 A JP28448789 A JP 28448789A JP H03144879 A JPH03144879 A JP H03144879A
Authority
JP
Japan
Prior art keywords
voltage
semiconductor memory
memory element
read
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1284487A
Other languages
English (en)
Inventor
Hidenobu Gochi
英伸 郷地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1284487A priority Critical patent/JPH03144879A/ja
Priority to US07/598,147 priority patent/US5172342A/en
Priority to GB9023216A priority patent/GB2237667B/en
Priority to DE4034676A priority patent/DE4034676C2/de
Publication of JPH03144879A publication Critical patent/JPH03144879A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体記憶素子を搭載するメモリカード、又は
半導体記憶素子に加えてｃｐｕを搭載するＩＣカード等
の所謂、携帯型半導体記＋を装置に関する。
〔従来の技術〕
第２図は従来のＩＣカード及びこれを利用するシステム
の構成を示すブロック図である。図中１はＩＣカードで
あり、読出し時と、書込み時（消去も含む）とで電圧が
異なる例えばＯＴＦＲＯＭ等の半導体記憶素子３を搭載
している。このＩＣカード１を利用する為の例えばオン
ラインシステム等の一部をなす端末装置２は半導体記憶
素子３に電圧を供給する電圧供給部７を備え、該電圧供
給部７と半導体記憶素子３の動作電圧供給端子（以下、
ＶＣＣという）及び書込み電圧供給端子（以下、ｖｐｐ
という）とが接続される。端末装置２は半導体記憶素子
３に対してアドレスバス４によりアドレスを与え、デー
タバス５を通じてデータの読出し、書込みを行い、コン
トロールバス６により読出し、書込みモードの別を設定
するように構成してある。
次に動作について説明する。まず、ＩＣカードｌの読出
しを行う場合は、端末装置２の電圧供給部７から半導体
記憶素子３にＶｃｃ　＝Ｖｐρ＝５．ＯｆＶ）の電圧を
与え、コントロールバス６によす読出しモードを設定し
、アドレスバス４によりアドレスを与えることによりデ
ータバス５を通じて半導体記憶素子３の記憶内容が端末
装置２に読出される。
一方、ＩＣカード１への書込みを行う場合は、端末装置
２の電圧供給部７から半導体記憶素子３にＶｃｃ　＝６
．０　Ｍ、　Ｖｐｐ　＝１２．５Ｍの電圧を与え、コン
トロールバス６により書込みモードを設定し、アドレス
バス４によりアドレスを与えることによりデータバス５
を通じて半導体記憶素子３への書込みが行われる。
〔発明が解決しようとする課題〕
ところで、上述の如きＩＣカード、即ちＯＴＰＲＯＭ、
又はＥＰＲＯＭ等の読出し時と、書込み時とで電圧値が
異なる半導体記憶素子を搭載するものにあっては、これ
を利用する端末装置等に異なる電圧を発生させる専用の
装置を必要とするという問題があった。
本発明は斯かる事情に鑑みてなされたものであり、外部
機器側に専用の装置を必要とせず、読出し時と、書込み
時とで異なる電圧値を半導体記憶素子に与えることが可
能な携帯型半導体記憶装置の提供を目的とする。
〔課題を解決するための手段〕
本発明に係る携帯型半導体記憶装置は、外部から与えら
れる電圧と、搭載してある半導体記憶素子の書込み、読
出しに必要な電圧値とに基づいて、書込み及び／又は読
出し時に前記電圧を必要な電圧値に変圧する変圧回路を
設けたものである。
〔作用〕
変圧回路は外部から与えられる電圧と、搭載してある半
導体記憶素子の書込み及び読出しに必要な電圧値とに基
づき、これらの一方が異なる場合、その書込み、又は読
出し時に外部の電圧を必要な電圧値に変圧し、また両方
が異なる場合、書込み及び読出し時共に夫々必要な電圧
値に変圧して半導体記憶素子に与える。
〔発明の実施例〕
以下、本発明をその実施例を示す図面に基づき具体的に
説明する。第１図は本発明に係る携帯型情報処理装置の
ＩＣカードにおける構成を示すブロック図である。ＩＣ
カード１は、例えばＯＴＦＲＯＭを用いてなる半導体記
憶素子３及び前記変圧回路たる昇圧回路８を搭載する。
ｔＣカードｌを利用する外部機器、例えば端末装置２は
ＩＣカード１に単一の電源電圧を供給する電圧供給部７
を備え、ｒｃカード１の装填に伴い、電圧供給部７と半
導体記憶素子３のＶＣＣ及びｖｐｐとが昇圧回路８を介
して接続される。
昇圧回路８には、これを動作、又は非動作状態に設定す
るコントロール信号９が端末装置２から与えられる。
端末装置２は半導体記憶素子３に対してアドレスバス４
によりアドレスを与え、データバス５を通じてデータの
読出しこ書込みを行い、コントロールバス６により読出
し、書込みモードの別を設定するように構成してある。
さて、次に以上の如く構成された本発明装置の動作につ
いて説明する。
まず、半導体記憶素子３に対する読出しを行う場合は、
電圧供給部７から５（ｖ）の電圧がＩＣカードｌの昇圧
回路８に与えられる一方、コントロール信号９がハイレ
ベル（ｎｏｎ　ａｃｔｉｖｅ）で与えられ、昇圧回路８
は非動作状態に設定される。
これにより半導体記憶素子３のＶＣＣ及びｖｐｐには夫
々そのままの５（ｖ）が与えられ、コントロールバス６
により読出しモードが設定され、アドレスバス４にてア
ドレスを与えることによりデータがデータバス５を通じ
て端末装置２に読出される。
一方、半導体記憶素子３に対する書込みを行う場合も同
様に電圧供給部７から５（ｖ）の電圧がＩＣカード１の
昇圧回路８に与えられる。そしてコントロール信号９は
ローレベル（ａｃｔｉｖｅ）で昇圧回路８に与えられ、
昇圧回路８が動作状態に設定される。この結果、半導体
記憶素子３のＶＣＣ及びｖｐｐには５（ｖ）の電圧値が
夫々半導体記憶素子３として使用しているＯＴＦＲＯＭ
の書込みに必要な電圧値、６（ｖ）及び１２．５Ｍに昇
圧されて与えられる。
そしてコントロールバス６によって書込みモードに設定
し、アドレスバス４にてアドレスを与え、データバス５
を通じてデータを与えることにより半導体記憶素子３に
データが書込まれる。
なお、本実施例においては、半導体記憶素子３にＤＴＰ
ＲＯＭを用いる場合について述べたが、ＥＰＩ？ＯＭ、
フラッシュＲＯＭ等、書込み時に、読出し時と異なる電
圧値を必要とする半導体記憶素子全般に適用可能である
。
また、本実施例においては、読出しに必要な電圧値が、
電圧供給部７の電圧と等しい為、変圧回路を昇圧回路と
して設け、書込み時のみ動作させる構成としたが、これ
と逆に書込みに必要な電圧値が電圧供給部７の電圧と等
しい場合は、降圧回路を設け、読出し時のみ動作させる
構成としても良い。更に書込み、読出しに必要な電圧値
が両方共、電圧供給部７の電圧と等しくない場合は、書
込み及び読出し時の両方で変圧する回路を設ければ良い
。
更に本実施例においては、ＩＣカードに適用する構成に
ついて述べたが、メモリモジュールであっても上記実施
例と同様に適用可能である。
〔発明の効果〕
以上の如く本発明によれば、変圧回路を設けることによ
り、外部機器の供給電圧を書込み、続出し夫々に必要な
電圧値に自身で昇圧して半導体記憶素子に供給できる為
、外部機器側に異なる電圧を発生する専用の装置を不必
要とし、単一電圧を供給するだけで良くなり、種々の半
導体記憶素子、即ち書込み時と読出し時とで電圧値が異
なるもの、又は同一のものの区別なく、外部機器を共用
することが可能になる等、本発明は優れた効果を奏する
。
【図面の簡単な説明】
第１図は本発明に係る携帯型半導体記憶装置のＩＣカー
ドにおける構成を示すブロック図、第２図は従来装置の
ブロック図である。 １・・・ＩＣカード　３・・・半導体記憶素子　７・・
・電圧供給部　８・・・昇圧回路　９・・・コントロー
ル信号なお、図中、同一符号は同一、又は相当部分を示
す。

Claims (1)

    【特許請求の範囲】
  1. （１）搭載してある半導体記憶素子に外部から電圧を与
    えて書込み及び読出しを行わせしめる携帯型半導体記憶
    装置において、 前記電圧と、搭載してある半導体記憶素子 の書込み及び読出しに必要な電圧値とに基づいて、書込
    み及び／又は読出し時に前記電圧を必要な電圧値に変圧
    する変圧回路 を具備することを特徴とする携帯型半導体 記憶装置。
JP1284487A 1989-10-31 1989-10-31 携帯型半導体記憶装置 Pending JPH03144879A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1284487A JPH03144879A (ja) 1989-10-31 1989-10-31 携帯型半導体記憶装置
US07/598,147 US5172342A (en) 1989-10-31 1990-10-16 Portable semiconductor memory unit
GB9023216A GB2237667B (en) 1989-10-31 1990-10-25 Portable semiconductor memory unit
DE4034676A DE4034676C2 (de) 1989-10-31 1990-10-31 IC-Karte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1284487A JPH03144879A (ja) 1989-10-31 1989-10-31 携帯型半導体記憶装置

Publications (1)

Publication Number Publication Date
JPH03144879A true JPH03144879A (ja) 1991-06-20

Family

ID=17679154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1284487A Pending JPH03144879A (ja) 1989-10-31 1989-10-31 携帯型半導体記憶装置

Country Status (4)

Country Link
US (1) US5172342A (ja)
JP (1) JPH03144879A (ja)
DE (1) DE4034676C2 (ja)
GB (1) GB2237667B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170038B2 (ja) * 1992-05-19 2001-05-28 株式会社東芝 不揮発性半導体記憶装置
JPH05324949A (ja) * 1992-05-20 1993-12-10 Mitsubishi Electric Corp Ｉｃカード入出力制御回路
DE69213224T2 (de) * 1992-06-25 1997-02-20 Sgs Thomson Microelectronics Programmierbarer Ausgangsspannungsregler
US5603036A (en) * 1993-02-19 1997-02-11 Intel Corporation Power management system for components used in battery powered applications
US5469399A (en) * 1993-03-16 1995-11-21 Kabushiki Kaisha Toshiba Semiconductor memory, memory card, and method of driving power supply for EEPROM
US5329491A (en) * 1993-06-30 1994-07-12 Intel Corporation Nonvolatile memory card with automatic power supply configuration
JPH0729386A (ja) * 1993-07-13 1995-01-31 Hitachi Ltd フラッシュメモリ及びマイクロコンピュータ
JPH0785685A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd 半導体装置
US5363335A (en) * 1993-09-28 1994-11-08 Intel Corporation Nonvolatile memory with automatic power supply configuration
WO1995009483A1 (en) * 1993-09-30 1995-04-06 Macronix International Co., Ltd. Improved supply voltage detection circuit
US5420798A (en) * 1993-09-30 1995-05-30 Macronix International Co., Ltd. Supply voltage detection circuit
US5438549A (en) * 1994-02-28 1995-08-01 Intel Corporation Nonvolatile memory with volatile memory buffer and a backup power supply system
DE69525554T2 (de) * 1994-10-19 2002-06-20 Intel Corp Spannungsversorgungen für flash-speicher
US5802553A (en) * 1995-12-19 1998-09-01 Intel Corporation File system configured to support variable density storage and data compression within a nonvolatile memory
US6469482B1 (en) * 2000-06-30 2002-10-22 Intel Corporation Inductive charge pump circuit for providing voltages useful for flash memory and other applications
US6734655B1 (en) 2000-06-30 2004-05-11 Intel Corporation Regulator design for inductive booster pump using pulse width modulation technique

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182187A (ja) * 1985-02-06 1986-08-14 Toshiba Corp 携帯可能媒体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2738113C2 (de) * 1976-09-06 1998-07-16 Gao Ges Automation Org Vorrichtung zur Durchführung von Bearbeitungsvorgängen mit einem Identifikanden
FR2461301A1 (fr) * 1978-04-25 1981-01-30 Cii Honeywell Bull Microprocesseur autoprogrammable
GB2094086B (en) * 1981-03-03 1985-08-14 Tokyo Shibaura Electric Co Non-volatile semiconductor memory system
FR2580421A1 (fr) * 1985-04-12 1986-10-17 Eurotechnique Sa Memoire morte programmable electriquement
JPS62237592A (ja) * 1986-04-08 1987-10-17 Casio Comput Co Ltd Ｉｃカ−ドにおけるクロツク切換方式
US4752699A (en) * 1986-12-19 1988-06-21 International Business Machines Corp. On chip multiple voltage generation using a charge pump and plural feedback sense circuits
IT1225608B (it) * 1988-07-06 1990-11-22 Sgs Thomson Microelectronics Regolazione della tensione prodotta da un moltiplicatore di tensione.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182187A (ja) * 1985-02-06 1986-08-14 Toshiba Corp 携帯可能媒体

Also Published As

Publication number Publication date
US5172342A (en) 1992-12-15
GB2237667B (en) 1994-05-11
DE4034676A1 (de) 1991-05-02
GB2237667A (en) 1991-05-08
DE4034676C2 (de) 1995-09-21
GB9023216D0 (en) 1990-12-05

Similar Documents

Publication Publication Date Title
JPH03144879A (ja) 携帯型半導体記憶装置
US7529951B2 (en) Memory subsystem voltage control and method that reprograms a preferred operating voltage
JP2636691B2 (ja) マイクロコンピュータ
JPS623516B2 (ja)
JPS59107491A (ja) Ｉｃカ−ド
JPH04172588A (ja) Ｉｃカード
JP3159816B2 (ja) 不揮発性半導体記憶装置
JP2001318907A (ja) フラッシュメモリ内蔵マイクロコンピュータ
JP2548183B2 (ja) メモリ−カ−ド
US5889706A (en) Apparatus for and method of terminal setting of integrated circuit
JPH0454650A (ja) メモリー回路
JPS62150595A (ja) 半導体装置
JPS60195798A (ja) 半導体装置
JPS62289999A (ja) デ−タの書込方法
JPH02189614A (ja) 半導体回路装置
JPH04251497A (ja) 半導体集積回路
JP3087289B2 (ja) 半導体集積回路
JPS62197995A (ja) メモリの書込み消去装置
JPH0516635B2 (ja)
JPH064469A (ja) 入出力装置制御方式
JPH08335193A (ja) 情報処理装置
JP2000250759A (ja) フラッシュメモリのブートブロック書き込み方法
JP2002042479A (ja) 半導体記憶装置
JPS63129414A (ja) マイクロコンピユ−タのメモリマツプド外部記憶方式
JPS63286991A (ja) メモリ−カ−ド