JP2548183B2 - メモリ−カ−ド - Google Patents
メモリ−カ−ドInfo
- Publication number
- JP2548183B2 JP2548183B2 JP62077724A JP7772487A JP2548183B2 JP 2548183 B2 JP2548183 B2 JP 2548183B2 JP 62077724 A JP62077724 A JP 62077724A JP 7772487 A JP7772487 A JP 7772487A JP 2548183 B2 JP2548183 B2 JP 2548183B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- power supply
- capacitor
- supply voltage
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ワードプロセッサの文書用メモリー等のAO
用,FA用機器のメモリーとして使用されるメモリーカー
ドに関するものである。
用,FA用機器のメモリーとして使用されるメモリーカー
ドに関するものである。
従来の技術 従来のメモリーカードのメモリーICに印加される電源
回路の一例を第３図ａに示す。第３図ａで１はメモリー
IC、２は電源端子、３はアース端子、D1は第１のダイオ
ード、Ｂは電池、Ｃはコンデンサである。メモリーカー
ドの入出力端子である電源端子２とアース端子３に外部
から電源電圧が印加されることによりメモリーIC（１）
に動作電圧（一般的なスタティックRAMで4.5〜5.5V）が
かかる。電池Ｂはバックアップ用電源で、ダイオードD1
により外部から電源電圧が印加されていない時のみメモ
リーIC（１）にバックアップ電圧（一般的なスタティッ
クRAMで２〜5.5V）がかかる。コンデンサＣは電源電圧
安定化用メモリーカードをシステムから取りはずす時や
電池交換時にデータを保護する。
回路の一例を第３図ａに示す。第３図ａで１はメモリー
IC、２は電源端子、３はアース端子、D1は第１のダイオ
ード、Ｂは電池、Ｃはコンデンサである。メモリーカー
ドの入出力端子である電源端子２とアース端子３に外部
から電源電圧が印加されることによりメモリーIC（１）
に動作電圧（一般的なスタティックRAMで4.5〜5.5V）が
かかる。電池Ｂはバックアップ用電源で、ダイオードD1
により外部から電源電圧が印加されていない時のみメモ
リーIC（１）にバックアップ電圧（一般的なスタティッ
クRAMで２〜5.5V）がかかる。コンデンサＣは電源電圧
安定化用メモリーカードをシステムから取りはずす時や
電池交換時にデータを保護する。
発明が解決しようとする問題点 しかし従来の方法では電池Ｂでバックアップする時、
ダイオードD1を通して電流はメモリーIC（１）とコンデ
ンサＣに流れる。特にコンデンサＣにはリーク電流とし
て電流が流れ、その電流値はメモリーIC（１）のバック
アップ用電流と比較して無視できない値である。又、コ
ンデンサＣに流れる電流を遮断するために第３図ｂに様
に第２のダイオードであるダイオードD2が使われるが第
３図ｂでは外部から電源電圧が印加された時、ダイオー
ドD2での電圧降下のためにメモリーIC（１）には外部電
圧からダイオードD2の電圧降下を差し引いた電圧しかか
からない。従来の方法では上記の様な問題点を有してい
た。
ダイオードD1を通して電流はメモリーIC（１）とコンデ
ンサＣに流れる。特にコンデンサＣにはリーク電流とし
て電流が流れ、その電流値はメモリーIC（１）のバック
アップ用電流と比較して無視できない値である。又、コ
ンデンサＣに流れる電流を遮断するために第３図ｂに様
に第２のダイオードであるダイオードD2が使われるが第
３図ｂでは外部から電源電圧が印加された時、ダイオー
ドD2での電圧降下のためにメモリーIC（１）には外部電
圧からダイオードD2の電圧降下を差し引いた電圧しかか
からない。従来の方法では上記の様な問題点を有してい
た。
問題点を解決するための手段 本発明のメモリカードは、外部との信号の授受を行う
ための入出力端子、メモリIC、トランジスタにより出力
電圧を制御する電源電圧制御回路、第１、第２のダイオ
ード、メモリバックアップ用電池およびコンデンサを備
えたものであり、入出力端子とメモリICとの間に電源電
圧制御回路を接続し、さらにこのメモリICと電源電圧制
御回路との間に、コンデンサおよび第１のダイオードが
直列接続されたメモリバックアップ用電池を前記メモリ
ICに対してそれぞれ並列接続したメモリカードであっ
て、前記電源電圧制御回路は前記メモリICの動作電圧以
上の電圧が入出力端子に印加された時のみトランジスタ
をオン状態として出力電圧を２系統発生させ、この出力
電圧の一方は前記コンデンサに、他方は前記メモリICに
供給され、前記コンデンサとメモリICとの間に第２のダ
イオードを介挿したものである。
ための入出力端子、メモリIC、トランジスタにより出力
電圧を制御する電源電圧制御回路、第１、第２のダイオ
ード、メモリバックアップ用電池およびコンデンサを備
えたものであり、入出力端子とメモリICとの間に電源電
圧制御回路を接続し、さらにこのメモリICと電源電圧制
御回路との間に、コンデンサおよび第１のダイオードが
直列接続されたメモリバックアップ用電池を前記メモリ
ICに対してそれぞれ並列接続したメモリカードであっ
て、前記電源電圧制御回路は前記メモリICの動作電圧以
上の電圧が入出力端子に印加された時のみトランジスタ
をオン状態として出力電圧を２系統発生させ、この出力
電圧の一方は前記コンデンサに、他方は前記メモリICに
供給され、前記コンデンサとメモリICとの間に第２のダ
イオードを介挿したものである。
作用 本発明により外部から電源電圧が印加された時、メモ
リーICには外部からの印加電圧にほぼ等しい電圧がかか
り、バックアップ時には電池からはメモリーICのみ電流
が流れ、効率良くメモリーをバックアップすることがで
きる。
リーICには外部からの印加電圧にほぼ等しい電圧がかか
り、バックアップ時には電池からはメモリーICのみ電流
が流れ、効率良くメモリーをバックアップすることがで
きる。
実施例 本発明のメモリーカードのメモリーICに印加される電
源回路を第１図に示す。第１図で４は電源電圧制御回路
で、他は従来の周辺回路と同じである。電源電圧制御回
路４の入力端子4aには電源端子２を通して外部からの電
源電圧が入り、この電源電圧がメモリーIC（１）の動作
電圧以上の場合のみ出力端子4b,4cから電源電圧が出力
される。出力端子4bはメモリーIC（１）に接続し、出力
端子4cはコンデンサＣに、またダイオードD2を通じてメ
モリーIC（１）にも接続している。
源回路を第１図に示す。第１図で４は電源電圧制御回路
で、他は従来の周辺回路と同じである。電源電圧制御回
路４の入力端子4aには電源端子２を通して外部からの電
源電圧が入り、この電源電圧がメモリーIC（１）の動作
電圧以上の場合のみ出力端子4b,4cから電源電圧が出力
される。出力端子4bはメモリーIC（１）に接続し、出力
端子4cはコンデンサＣに、またダイオードD2を通じてメ
モリーIC（１）にも接続している。
外部からメモリーIC（１）の動作電圧以上の電源電圧
が印加された時、メモリーIC（１）と、コンデンサＣに
は外部からの電源電圧が印加される。外部からの電源電
圧がメモリーIC（１）の動作電圧以下の場合、例えばメ
モリーカードをシステムからとりはずした場合は出力端
子4b,4cはカットオフ状態となり、コンデンサＣの電圧
はダイオードD2を通して、電池Ｂの電圧はダイオードD1
を通してメモリーIC（１）に印加されデータを保持す
る。ダイオードD2があるためにコンデンサＣの電圧が低
くなっても電池ＢからはコンデンサＣに電流は流れず、
電池ＢによってメモリーIC（１）は効率良くバックアッ
プされる。
が印加された時、メモリーIC（１）と、コンデンサＣに
は外部からの電源電圧が印加される。外部からの電源電
圧がメモリーIC（１）の動作電圧以下の場合、例えばメ
モリーカードをシステムからとりはずした場合は出力端
子4b,4cはカットオフ状態となり、コンデンサＣの電圧
はダイオードD2を通して、電池Ｂの電圧はダイオードD1
を通してメモリーIC（１）に印加されデータを保持す
る。ダイオードD2があるためにコンデンサＣの電圧が低
くなっても電池ＢからはコンデンサＣに電流は流れず、
電池ＢによってメモリーIC（１）は効率良くバックアッ
プされる。
電源電圧制御回路の一実施例を第２図に示す。第２図
でＺはツェナーダイオード、T1はNPNトランジスタ、T2,
T3はPNPトランジスタ、R1,R2,R3は抵抗である。ツェナ
ーダイオードＺのツェナー電圧を3.8Vとすると、NPNト
ランジスタT1がオン状態になるにはNPNトランジスタT1
のゲート・エミッタ間の電圧が0.7V必要であるので外部
からの電源電圧が4.5V（3.8V＋0.7V）以上の時、NPNト
ランジスタT1がオン状態になり、PNPトランジスタT2,T3
もオン状態になり、コンデンサC,メモリーIC（１）に電
源電圧が印加される。外部からの電源電圧が4.5V以下の
時はNPNトランジスタT1,PNPトランジスタT2,T3ともオフ
状態になるので、メモリーIC（１）には外部からの電源
電圧が印加されず、コンデンサＣ又は電池Ｂによってバ
ックアップされる。又、コンデンサＣによるバックアッ
プ効果を上げるために大容量のコンデンサ（例えば松下
電器産業（株）製ゴールドキャパシター）を用いた場
合、コンデンサの充電時間がかかるということと、コン
デンサのリーク電流が大きいという問題があったが、本
発明の回路を用いればコンデンサＣの充電とメモリーIC
（１）への電圧印加は別系統で行われるので、コンデン
サＣの充電が遅いためにメモリーIC（１）への印加電圧
に影響を与えることがなく、電池ＢからコンデンサＣに
電流が流れるということもない。
でＺはツェナーダイオード、T1はNPNトランジスタ、T2,
T3はPNPトランジスタ、R1,R2,R3は抵抗である。ツェナ
ーダイオードＺのツェナー電圧を3.8Vとすると、NPNト
ランジスタT1がオン状態になるにはNPNトランジスタT1
のゲート・エミッタ間の電圧が0.7V必要であるので外部
からの電源電圧が4.5V（3.8V＋0.7V）以上の時、NPNト
ランジスタT1がオン状態になり、PNPトランジスタT2,T3
もオン状態になり、コンデンサC,メモリーIC（１）に電
源電圧が印加される。外部からの電源電圧が4.5V以下の
時はNPNトランジスタT1,PNPトランジスタT2,T3ともオフ
状態になるので、メモリーIC（１）には外部からの電源
電圧が印加されず、コンデンサＣ又は電池Ｂによってバ
ックアップされる。又、コンデンサＣによるバックアッ
プ効果を上げるために大容量のコンデンサ（例えば松下
電器産業（株）製ゴールドキャパシター）を用いた場
合、コンデンサの充電時間がかかるということと、コン
デンサのリーク電流が大きいという問題があったが、本
発明の回路を用いればコンデンサＣの充電とメモリーIC
（１）への電圧印加は別系統で行われるので、コンデン
サＣの充電が遅いためにメモリーIC（１）への印加電圧
に影響を与えることがなく、電池ＢからコンデンサＣに
電流が流れるということもない。
発明の効果 本発明により外部からメモリーICの動作電圧以上の電
源電圧が印加された時、メモリーICに電源電圧が印加さ
れ、バックアップ時には電池からはメモリーICにのみ電
流が流れ、効率良くメモリーをバックアップすることが
できる。
源電圧が印加された時、メモリーICに電源電圧が印加さ
れ、バックアップ時には電池からはメモリーICにのみ電
流が流れ、効率良くメモリーをバックアップすることが
できる。
第１図，第２図は本発明の一実施例の回路図、第３図は
従来例の回路図である。 １……メモリーIC、２……電源端子、３……アース端
子、４……電源電圧制御回路、4a……電源電圧制御回路
の入力端子、4b,4c……電源電圧制御回路の出力端子、
Ｂ……電池、D1,D2……ダイオード、Ｚ……ツェナーダ
イオード、R1,R2,R3……抵抗、Ｃ……コンデンサ、T1…
…NPNトランジスタ、T1,T2……PNPトランジスタ。
従来例の回路図である。 １……メモリーIC、２……電源端子、３……アース端
子、４……電源電圧制御回路、4a……電源電圧制御回路
の入力端子、4b,4c……電源電圧制御回路の出力端子、
Ｂ……電池、D1,D2……ダイオード、Ｚ……ツェナーダ
イオード、R1,R2,R3……抵抗、Ｃ……コンデンサ、T1…
…NPNトランジスタ、T1,T2……PNPトランジスタ。
Claims (1)
- 【請求項１】外部との信号の授受を行うための入出力端
子、メモリIC、トランジスタにより出力電圧を制御する
電源電圧制御回路、第１、第２のダイオード、メモリバ
ックアップ用電池およびコンデンサを備え、前記入出力
端子とメモリICとの間に電源電圧制御回路を接続し、前
記メモリICと電源電圧制御回路の間に第１のダイオード
が直列接続されたメモリバックアップ用電池を前記メモ
リICに対して並列接続したメモリカードであって、 前記電源電圧制御回路は、前記メモリICの動作電圧以上
の電圧が入出力端子に印加された時のみトランジスタを
オン状態とすることにより出力電圧を２系統発生させ、
一方は前記コンデンサに、他方は前記メモリICおよび前
記メモリバックアップ用電池に接続され、 前記コンデンサとメモリICが第２のダイオードを介して
接続されたことを特徴とするメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62077724A JP2548183B2 (ja) | 1987-03-31 | 1987-03-31 | メモリ−カ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62077724A JP2548183B2 (ja) | 1987-03-31 | 1987-03-31 | メモリ−カ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63244289A JPS63244289A (ja) | 1988-10-11 |
| JP2548183B2 true JP2548183B2 (ja) | 1996-10-30 |
Family
ID=13641844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62077724A Expired - Lifetime JP2548183B2 (ja) | 1987-03-31 | 1987-03-31 | メモリ−カ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548183B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6435422U (ja) * | 1987-08-26 | 1989-03-03 | ||
| KR100419485B1 (ko) * | 2001-07-23 | 2004-02-19 | 한국전자통신연구원 | 아이씨 카드용 전원 공급 장치 |
| KR100474473B1 (ko) * | 2002-11-08 | 2005-03-11 | 한국전자통신연구원 | 능동형 비접촉 식별장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6065832U (ja) * | 1983-10-07 | 1985-05-10 | アキユフエーズ株式会社 | メモリ−バツクアツプ回路 |
-
1987
- 1987-03-31 JP JP62077724A patent/JP2548183B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63244289A (ja) | 1988-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3562555A (en) | Memory protecting circuit | |
| JPH04212785A (ja) | 集積回路装置 | |
| JP2568442B2 (ja) | 半導体集積回路装置 | |
| JPS5951071B2 (ja) | メモリ保護回路 | |
| US4669066A (en) | Memory data holding circuit | |
| JP2548183B2 (ja) | メモリ−カ−ド | |
| US5347841A (en) | Self-testing transducer curcuit | |
| JP2923985B2 (ja) | Ｅｅｐｒｏｍ装置 | |
| EP0661714A1 (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| JP2578819B2 (ja) | Ｉｃメモリカ−ド | |
| JPH04212786A (ja) | 半導体集積回路 | |
| JPS6353566B2 (ja) | ||
| JPS6361495A (ja) | 半導体記憶装置 | |
| JPS6231372B2 (ja) | ||
| JPS63286991A (ja) | メモリ−カ−ド | |
| KR950008457B1 (ko) | 트랜지스터를 이용한 sram 백-업 회로 | |
| JPS60229129A (ja) | 停電補償回路 | |
| JP2894900B2 (ja) | 半導体装置 | |
| JPH0744523A (ja) | Ｏｔｐマイコン | |
| JPS6090914U (ja) | Ｆｅｔ保護回路 | |
| JPS6369415A (ja) | 異常電圧保護回路 | |
| JPH02214096A (ja) | Ｐ．ｒｏｍに対する書込制御回路 | |
| JPH0290250A (ja) | Ｉｃメモリカード | |
| JPH0138685Y2 (ja) | ||
| JPH0143326B2 (ja) |