JPH02214096A

JPH02214096A - Ｐ．ｒｏｍに対する書込制御回路

Info

Publication number: JPH02214096A
Application number: JP1034598A
Authority: JP
Inventors: Hirotaka Ichiba; 一場　博貴
Original assignee: Tokyo Electric Co Ltd
Current assignee: Toshiba TEC Corp
Priority date: 1989-02-14
Filing date: 1989-02-14
Publication date: 1990-08-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、Ｐ、ＲＯＭ（プログラマブル・リード・オン
リ・メモリ）に対する書込制御回路に関する。

［従来の技術〕通常、Ｐ、ＲＯＭにデータを書込む場合、Ｐ。

ＲＯＭの電源端子に所定レベルの書込用電源電圧を供給
し、その後アドレス・データを揃えた後、書込読出用端
子を所定の電圧範囲の間で変化させ、データをＰ、ＲＯ
Ｍに書込んでいる。

例えば、５１２にバイトのＰ、ＲＯＭにデータを書込む
場合、第３図に示す如く、電源端子Ｖ。。

に＋６■の書込用電源電圧を供給しくただし、読出し時
や静止時には＋５ｖ）、その後アドレス・データを揃え
た後、書込読出用端子ＯＥ／ＶＥ）Ｄを１２．５Ｖ〜Ｖ
　ＩＬの間で変化させ、データをＰ。

ＲＯＭに書込んでいる。

ところで、従来、Ｐ、ＲＯＭの電源端子ｖ０゜および書
込読出用端子ＯＥ／ＶＩＩＥＩへの電圧供給は、それぞ
れ別々の回路で独立的に行っていた。

［発明が解決しようとする課ＩＩ］従来のように、Ｐ、ＲＯＭの電源端子ＶＤｏおよび書込
読出用端子ＯＥ／Ｖｐｐへの電圧供給を別々の回路で行
っていると、データの書込み時に、電源端子ＶＤＤに読
出し時や静止時の＋５■が供給されたまま、書込読出用
端子ＯＥ　／　Ｖ　ｏｐに１２．５Ｖが供給される場合
、あるいは、電源端子ＶＤＩ）がＯＶになっても、書込
読出用端子ＯＥ／ｖｐ１）に電圧が印加される場合があ
った。

すると、前者の場合ではデータの書込みを正確に行なえ
ないという問題があり、また、後者の場合ではＰ、ＲＯ
Ｍが破壊するという問題があった。

ここに、本発明の目的は、このような従来の問題を解消
し、正確な書込みを保障でき、かつ、破壊などを防止で
きるＰ、ＲＯＭに対する書込制御回路を提供することに
ある。

［課題を解決するための手段］そのため、本発明では、電源端子および書込用端子を有
するＰ、ＲＯＭに対する書込制御回路において、前記Ｐ
、ＲＯＭの電源端子に書込用電源電圧を供給する第１の
電源と、前記Ｐ、ＲＯＭの書込用端子にスイッチング手
段を介して接続された第２の電源と、前記第１の電源か
ら供給される電圧が前記書込用電源電圧以上であるかを
検出する電圧検出手段と、この電圧検出手段によって第
１の電源から供給される電圧が書込用電源電圧以上であ
ることが検出されかつ書込制御信号が与えられたことを
条件として前記スイッチング手段を介して前記第２の電
源を前記Ｐ、ＲＯＭの書込用端子に供給する手段と、を
備えたことを特徴とする。

［作　用］第１の電源から供給される電圧が書込用電源電圧より低
ければ、Ｐ、ＲＯＭの書込用端子には電圧が供給されな
い、従って、Ｐ、ＲＯＭの電源端子がＯｖの状態では、
書込用端子には電圧が印加されないので、Ｐ、ＲＯＭを
保護することができる。

一方、第１の電源から供給される電圧が書込用電源電圧
以上では、書込制御信号が与えられたことを条件として
、第２の電源からの電圧がＰ、ＲＯＭの書込用端子に供
給される。このとき、電源端子には書込用電源電圧が供
給されているから、正確な書込みを保障することができ
る。

［実施例］以下、本発明の一実施例を図面に基づいて説明する。

第１図に本実施例の書込制御回路を示す、同図において
、１１はＰ、ＲＯＭで、電源端子Ｖ０゜および書込読出
用端子δＥ　／　Ｖ　Ｉ）Ｅｌなどを有する。

電源端子ＶＤＤには、第１の電源を構成する切換電源１
２から＋５ｖの読出用（静止用）電源電圧または＋６ｖ
の書込用を源電圧が供給される。つまり、読出し時や静
止時には＋５Ｖが、書込み時には＋６■が供給される。

書込読出用端子ＯＥ／ＶＩ）＋１には、スイッチング手
段１３およびオープンコレクタタイプのバッファ１４を
介して「Ｌ」レベルの書込制御信号およびｒＨ，レベル
の続出制御信号を出力する制御信号端子１５が接続され
ているとともに、ダイオードエ６を介して＋５Ｖの静止
時印加用電源が接続されている。

スイッチング手段１３は、ＰＮＰタイプのトランジスタ
２１、ＮＰＮタイプのトランジスタ２２および数個の抵
抗２３，２４，２５．２６　２７から構成されている。

トランジスタ２１のエミッタは、第２の電源を構成する
＋１２．５Ｖの書込用電源３１に接続されている。また
、トランジスタ２１のエミッタとベースとの間には前記
抵抗２３が、トランジスタ２１のベースとトランジスタ
２２のコレクタとの間には前記抵抗２４が、トランジス
タ２１のコレフタとトランジスタ２２のエミッタとの間
には前記抵抗２５が、トランジスタ２２のベースとエミ
ッタとの間には前記抵抗２６が、それぞれ接続されてい
る。

また、トランジスタ２２のベースは、プルアップ抵抗４
１および電圧検出手段を構成するツェナーダイオード４
２を介して前記切換電源１２に接続されている。ツェナ
ーダイオード４２は、降伏電圧が書込用電源電圧と同じ
、つまり６Ｖのものが用いられている。従って、切換電
源１２から供給される電圧が＋６Ｖの書込用電源電圧以
上になると、ツェナーダイオード４２が導通する。つま
り、ツェナーダイオード４２は切換な源１２から供給さ
れる電圧が６Ｖの書込電源電圧以上であるかを検出する
。

また、前記オープンコレクタタイプのバッファ１４は、
ツェナーダイオード４２がオンしかつ制御信号端子１５
から「Ｌ」レベルの書込制御信号が与えられたとき、前
記スイッチング手段１３のトランジスタ２１．２２をオ
ンさせて書込用電源３１をＰ、ＲＯＭ１１の書込読出用
端子ＯＥ／Ｖｐｐに供給する手段を構成している。つま
り、第２図に示すような回路と同等な機能を果たす。

従って、本実施例では、制御信号端子１５から「Ｌ」レ
ベルの書込制御信号が出力された状態、つまり書込み状
態において、Ｐ、ＲＯＭ１１の電源端子Ｖ　ＤＤがＯｖ
または５Ｖであった場合、ツェナーダイオード４２が導
通しないため、Ｐ、ＲＯＭ１ｌの書込読出用端子ＯＥ／
Ｖｌ）ｌ）には電圧が印加されない、よって、電源端子
■。０がＯＶの状態で書込読出用端子ＯＥ／Ｖρｐに電
圧が印加された場合に生じるＰ、ＲＯＭ１１の破壊を防
止することができる。

また、Ｐ、ＲＯＭＩ　１の電源端子Ｖ　Ｄｏが６Ｖに達
すると、ツェナーダイオード４２が導通する。

すると、バッファ１４を介してスイッチング手段１３の
トランジスタ２２．２１がオンするので、書込用電源３
１がｐ、ＲｏＭｔｉの書込読出用端子ＯＥ／Ｖｌ）Ｉ）
に供給される。よって、Ｐ、ＲＯＭ１１の書込読出用端
子ＯＥ／Ｖｐρに電圧が印加されたときには、Ｐ、ＲＯ
Ｍ１１の電源端子■。０は６ｖに達しているので、正確
な書込みを保障することができる。

なお、上記実施例では、電圧検出手段をツェナーダイオ
ード４２によって構成したが、コンパレークなとで構成
しても同様な効果が得られる。

［発明の効果］以上の通り、本発明によれば、第１の電源から供給され
る電圧が書込用電源電圧より低ければ、Ｐ、ＲＯＭの書
込用端子に電圧が供給されないので、Ｐ、ＲＯＭを保護
することができる。また、第１の電源から供給される電
圧が書込用電源電圧以上では、書込制御信号が与えられ
たことを条件として、第２の電源からの電圧がＰ、ＲＯ
Ｍの書込用端子に供給される。このとき、電源端子には
書込用電源電圧が供給されているから、正確な書込みを
保障することができる。

第１図は本発明の一実施例を示す回路図、第２図はオー
プンコレクタタイプのバッファの作用を示す図、第３図
はＰ、ＲＯＭに対する書込みシーケンスを示す図である
。

１１・・・Ｐ、ＲＯＭ、１２・・・切換電源（第１の電源）、１３・・・スイッチング手段、１４・・・バッファ、３１・・・書込用電源（第２の電源）、４２・・・ツェ
ナーダイオード（を圧検出手段）、■ＤＤ・・・電源端
子、ＯＥ／Ｖｌ）Ｉ）・・・書込読出用端子（書込用端子）
。

Claims

【特許請求の範囲】

（１）電源端子および書込用端子を有するＰ、ＲＯＭに
対する書込制御回路において、前記Ｐ、ＲＯＭの電源端子に書込用電源電圧を供給する
第１の電源と、前記Ｐ、ＲＯＭの書込用端子にスイッチング手段を介し
て接続された第２の電源と、前記第１の電源から供給される電圧が前記書込用電源電
圧以上であるかを検出する電圧検出手段と、この電圧検出手段によって第１の電源から供給される電
圧が書込用電源電圧以上であることが検出されかつ書込
制御信号が与えられたことを条件として前記スイッチン
グ手段を介して前記第２の電源を前記Ｐ、ＲＯＭの書込
用端子に供給する手段と、を備えたことを特徴とするＰ、ＲＯＭに対する書込制御
回路。