JPH0290250A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH0290250A JPH0290250A JP63242790A JP24279088A JPH0290250A JP H0290250 A JPH0290250 A JP H0290250A JP 63242790 A JP63242790 A JP 63242790A JP 24279088 A JP24279088 A JP 24279088A JP H0290250 A JPH0290250 A JP H0290250A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- write
- switch
- memory card
- write protect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 230000015654 memory Effects 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＣメモリカードに関し、特にバッテリバック
アップされ機械的なライトプロテクト用のスイッチを有
するＩＣメモリカードに関する。
アップされ機械的なライトプロテクト用のスイッチを有
するＩＣメモリカードに関する。
従来、この種のＩＣメモリカードは、ライトプロテクト
機能を、このＩＣメモリカードに設けられた機械的なラ
イトプロテクト用のスイッチの切換えにより行っており
、親システム本体にライトプロテクトの情報は伝わらな
い回路となっていた。
機能を、このＩＣメモリカードに設けられた機械的なラ
イトプロテクト用のスイッチの切換えにより行っており
、親システム本体にライトプロテクトの情報は伝わらな
い回路となっていた。
第３図に従来のＩＣメモリカードの一例を示す。
第３図において、Ｑ＋はＮＰＮ型のバイポーラトランジ
スタ、Ｑ２〜Ｑ３はＰＮＰ型のバイポーラトランジスタ
、Ｄｌはツェナー電圧３．９ボルトのツェナーダイオー
ド、Ｄ２はダイオード、Ｒ１−Ｒ７は抵抗、ＢＡＴはＩ
Ｃメモリカードの内部電池（例えば電圧３ボルトのリチ
ウム電池）であり、１八〜ＩＮの半導体メモリには例え
ばＣＭＯＳスタティックＲＡＭが使われている。
スタ、Ｑ２〜Ｑ３はＰＮＰ型のバイポーラトランジスタ
、Ｄｌはツェナー電圧３．９ボルトのツェナーダイオー
ド、Ｄ２はダイオード、Ｒ１−Ｒ７は抵抗、ＢＡＴはＩ
Ｃメモリカードの内部電池（例えば電圧３ボルトのリチ
ウム電池）であり、１八〜ＩＮの半導体メモリには例え
ばＣＭＯＳスタティックＲＡＭが使われている。
また、ＶＣＣは親システム本体側から供給される外部電
源で、この外部電源の電圧が所定のレベルより低下する
と２のバッテリバックアップ回路から半導体メモリＩＡ
〜ＩＮへ電源（ＶＣＣ’ ）が供給される。
源で、この外部電源の電圧が所定のレベルより低下する
と２のバッテリバックアップ回路から半導体メモリＩＡ
〜ＩＮへ電源（ＶＣＣ’ ）が供給される。
また、ＩＣメモリカードのケースに設けられているライ
トプロテクト用のスイッチＳＷ２があり、スイッチＳＷ
２を端子ＴＡ側に接続し半導体メモリＩＡ〜ＩＮのライ
トイネーブル端子を常に３ボルトに保つことにより書込
み不可能状態とし、またスイッチＳＷ２を端子ＴＢ側に
接続しライトイネーブル端子ＴＷＥからのライトイネー
ブル信号ＷＥによりデータＤＴの書込みが可能になるよ
うにしていた。
トプロテクト用のスイッチＳＷ２があり、スイッチＳＷ
２を端子ＴＡ側に接続し半導体メモリＩＡ〜ＩＮのライ
トイネーブル端子を常に３ボルトに保つことにより書込
み不可能状態とし、またスイッチＳＷ２を端子ＴＢ側に
接続しライトイネーブル端子ＴＷＥからのライトイネー
ブル信号ＷＥによりデータＤＴの書込みが可能になるよ
うにしていた。
次に、バッテリバックアップ回路２の動作について説明
する。
する。
上記外部電源ＶＣＣがオフ（３，９ボルト以下）になる
と、ツェナーダイオードＤ１がオフとなり、バイポーラ
トランジスタＱ＋のベースのレベルがＯボルトになる為
、バイポーラトランジスタＱ１がオフとなり、これに伴
いバイポーラトランジスタＱ２．ＱＳもオフとなる。
と、ツェナーダイオードＤ１がオフとなり、バイポーラ
トランジスタＱ＋のベースのレベルがＯボルトになる為
、バイポーラトランジスタＱ１がオフとなり、これに伴
いバイポーラトランジスタＱ２．ＱＳもオフとなる。
このことより抵抗Ｒ５によってチップセレクト信号Ｃ８
がＯボルトとなり、半導体メモリＩＡ〜ＩＮを非活性状
態とし、かつ同時に内部電池ＢＡＴの電源（３ボルト）
が半導体メモリＩＡ〜ＩＮに供給される。この時の状態
をバッテリバックアップ状態という。
がＯボルトとなり、半導体メモリＩＡ〜ＩＮを非活性状
態とし、かつ同時に内部電池ＢＡＴの電源（３ボルト）
が半導体メモリＩＡ〜ＩＮに供給される。この時の状態
をバッテリバックアップ状態という。
上述した従来のＩＣメモリカードは、ライトプロテクト
を行っていても受は側の親システム本体の装置にライト
プロテクトを行っているという情報が送られない構成と
なっているので、ライトプロテクトを行っているかどう
かは、ＩＣメモリカードを親システム本体から抜いて人
手により確認しなければならないという問題点があった
。
を行っていても受は側の親システム本体の装置にライト
プロテクトを行っているという情報が送られない構成と
なっているので、ライトプロテクトを行っているかどう
かは、ＩＣメモリカードを親システム本体から抜いて人
手により確認しなければならないという問題点があった
。
また、親システム本体側からライトプロテクトの制御が
できないという欠点があった。
できないという欠点があった。
本発明の目的は、親システム本体側にライトプロテクト
情報を送り親システム本体側でライトプロテクトの有無
の確認をすることができ、また、ＩＣメモリカードを親
システム本体に挿入したままライトプロテクトの制御を
することができるＩＣメモリカードを提供することにあ
る。
情報を送り親システム本体側でライトプロテクトの有無
の確認をすることができ、また、ＩＣメモリカードを親
システム本体に挿入したままライトプロテクトの制御を
することができるＩＣメモリカードを提供することにあ
る。
本発明のＩＣメモリカードは、ライトイネーブル信号に
より書込み可能となる半導体メモリと、内部電池を備え
外部からの電源電圧が所定のレベルより低下したときに
前記半導体メモリに記憶されているデータを保護するた
めに前記内部電池から前記半導体メモリへ電源を供給す
るバッテリバックアップ回路と、一端を前記半導体メモ
リの電源供給端子と接続する第１の抵抗と、一端を接地
電位端子と接続する第２の抵抗と、外部回路と接続する
ためのライトプロテクトチェック端子と、第１及び第２
の端子を前記第１及び第２の抵抗の他端とそれぞれ対応
して接続し第３の端子を前記ライトプロテクトチェック
端子と接続して前記第１及び第２の端子と第３の端子と
の間の接続を機械的に切換えるスイッチと、前記ライト
イネーブル信号を入力するためのライトイネーブル端子
と前記半導体メモリとの間に接続され、前記スイッチの
第１及び第３の端子が接続されているとき非導通状態と
なり前記第２及び第３の端子が接続されているとき導通
状態となる書込み制御回路とを有している。
より書込み可能となる半導体メモリと、内部電池を備え
外部からの電源電圧が所定のレベルより低下したときに
前記半導体メモリに記憶されているデータを保護するた
めに前記内部電池から前記半導体メモリへ電源を供給す
るバッテリバックアップ回路と、一端を前記半導体メモ
リの電源供給端子と接続する第１の抵抗と、一端を接地
電位端子と接続する第２の抵抗と、外部回路と接続する
ためのライトプロテクトチェック端子と、第１及び第２
の端子を前記第１及び第２の抵抗の他端とそれぞれ対応
して接続し第３の端子を前記ライトプロテクトチェック
端子と接続して前記第１及び第２の端子と第３の端子と
の間の接続を機械的に切換えるスイッチと、前記ライト
イネーブル信号を入力するためのライトイネーブル端子
と前記半導体メモリとの間に接続され、前記スイッチの
第１及び第３の端子が接続されているとき非導通状態と
なり前記第２及び第３の端子が接続されているとき導通
状態となる書込み制御回路とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す回路図である。
半導体メモリＩＡ〜ＩＮ及びバッテリバックアップ回路
２は、第３図に示された従来のＩＣメモリカードと同様
の構成を有し同様の動作を行つ。
２は、第３図に示された従来のＩＣメモリカードと同様
の構成を有し同様の動作を行つ。
半導体メモリ１＾〜ＩＮの電源供給端子（ＶＣＣ′）と
スイッチＳＷ１の第１の端子ＴＡとの間には第１の抵抗
Ｒ６が、またスイッチＳＷ１の第２の端子Ｔ８と接地電
位端子との間には第２の抵抗Ｒ８が接続されている。
スイッチＳＷ１の第１の端子ＴＡとの間には第１の抵抗
Ｒ６が、またスイッチＳＷ１の第２の端子Ｔ８と接地電
位端子との間には第２の抵抗Ｒ８が接続されている。
また、所定の位置に外部回路接続用のライトプロテクト
チェック端子Ｔ’ｗｐが設けられており、このライトプ
ロテクトチェック端子Ｔ’ｗｐとスイッチＳＷｌの第３
の端子とが接続されている。
チェック端子Ｔ’ｗｐが設けられており、このライトプ
ロテクトチェック端子Ｔ’ｗｐとスイッチＳＷｌの第３
の端子とが接続されている。
スイッチＳＷｌは、ライトプロテクトチェック端子Ｔｗ
Ｐと抵抗Ｒ６，Ｒ８との間の接続を機械的に切換える。
Ｐと抵抗Ｒ６，Ｒ８との間の接続を機械的に切換える。
外部回路接続用のライトイネーブル端子ＴＷＥと半導体
メモリＩＡ〜ＩＮとの間には、ゲートをライトプロテク
トチェック端子Ｔ’ｗｐと接続したＰチャネルのＭＯＳ
トランジスタＱ４を備えた書込み制御回路３が設けられ
ている。
メモリＩＡ〜ＩＮとの間には、ゲートをライトプロテク
トチェック端子Ｔ’ｗｐと接続したＰチャネルのＭＯＳ
トランジスタＱ４を備えた書込み制御回路３が設けられ
ている。
次に、この実施例の動作について説明する。
スイッチＳＷｌの第１の端子ＴＡと第３の端子とが接続
されている状態では、ＭＯＳトランジスタＱ４のゲーＩ
・の電圧が上昇するので、ＭＯＳトランジスタＱ４、即
ち書込み制御回路３は非導通状態となりライトイネーブ
ル信号ＷＥは半導体メモリＩＡ〜ＩＮに伝達されないた
めに書込み不可能となる。このときライトプロテクトチ
ェック端子ＴｗＰには高レベルのライトプロテクトチェ
ック信号ＷＰＣが出力される（ライトプロテクト状Ｂ）
。
されている状態では、ＭＯＳトランジスタＱ４のゲーＩ
・の電圧が上昇するので、ＭＯＳトランジスタＱ４、即
ち書込み制御回路３は非導通状態となりライトイネーブ
ル信号ＷＥは半導体メモリＩＡ〜ＩＮに伝達されないた
めに書込み不可能となる。このときライトプロテクトチ
ェック端子ＴｗＰには高レベルのライトプロテクトチェ
ック信号ＷＰＣが出力される（ライトプロテクト状Ｂ）
。
スイッチＳＷｌの第２の端子ＴＢと第３の端子とが接続
されている状態では、ＭＯＳトランジスタＱ４のゲート
の電圧はＯボルトとなるので、ＭＯＳトランジスタＱ４
、即ち書込み制御回路３は導通状態となりライトイネー
ブル信号ＷＥが半導体メモリＩＡ〜ＩＮに伝達され、書
込み可能な状態とすることができる。このときライトプ
ロテクトチェック端子’Ｔ’ｗｐには低レベルのライト
プロテクトチェック信号ＷＰＣが出力される。
されている状態では、ＭＯＳトランジスタＱ４のゲート
の電圧はＯボルトとなるので、ＭＯＳトランジスタＱ４
、即ち書込み制御回路３は導通状態となりライトイネー
ブル信号ＷＥが半導体メモリＩＡ〜ＩＮに伝達され、書
込み可能な状態とすることができる。このときライトプ
ロテクトチェック端子’Ｔ’ｗｐには低レベルのライト
プロテクトチェック信号ＷＰＣが出力される。
従って、ライトプロテクトチェック信号ＷＰＣのレベル
を調べることにより、このＩＣメモリカードがライトプ
ロテクト状態にあるかどうかを、親システム本体に挿入
したまま確認することができる。
を調べることにより、このＩＣメモリカードがライトプ
ロテクト状態にあるかどうかを、親システム本体に挿入
したまま確認することができる。
また、ライトプロテクト状態にあるＩＣメモリカードに
おいても、親システム本体側からライトプロテクトチェ
ック端子ＴｗＰを低レベルにすることにより書込み制御
回路３を導通状態とすることができるので、ライトイネ
ーブル信号ＷＥにより強制的に半導体メモリＩＡ〜ＩＮ
への書込みが可能となる。
おいても、親システム本体側からライトプロテクトチェ
ック端子ＴｗＰを低レベルにすることにより書込み制御
回路３を導通状態とすることができるので、ライトイネ
ーブル信号ＷＥにより強制的に半導体メモリＩＡ〜ＩＮ
への書込みが可能となる。
第２図は本発明の第２の実施例を示す回路図である。
この実施例は、書込み制御回路３ＡをＰチャネル及びＮ
チャネルのＭＯＳトランジスタＱ４Ｑ５を並列接続した
トランスファゲートとインバータ１１とで構成したもの
である。
チャネルのＭＯＳトランジスタＱ４Ｑ５を並列接続した
トランスファゲートとインバータ１１とで構成したもの
である。
以上説明したように本発明は、ライトプロテクトチェッ
ク端子を設けてこのライトプロテクトチェック端子のレ
ベルを機械的なスイッチにより切換え、かつライトイネ
ーブル端子と半導体メモリとの間にライトプロテクトチ
ェック端子のレベルに応じて導通、非導通となる書込み
制御回路を設けた構成とすることにより、親システム本
体からＩＣメモリカードを抜かなくても親システム本体
側でこのＩＣメモリカードがライトプロテクト状態であ
るか否かを確認することができ、またライトプロテクト
状態であってもＩＣメモリカードを親システム本体に挿
入したままライトプロテクト状態を制御し、強制的に書
込み可能な状態にすることができる効果がある。
ク端子を設けてこのライトプロテクトチェック端子のレ
ベルを機械的なスイッチにより切換え、かつライトイネ
ーブル端子と半導体メモリとの間にライトプロテクトチ
ェック端子のレベルに応じて導通、非導通となる書込み
制御回路を設けた構成とすることにより、親システム本
体からＩＣメモリカードを抜かなくても親システム本体
側でこのＩＣメモリカードがライトプロテクト状態であ
るか否かを確認することができ、またライトプロテクト
状態であってもＩＣメモリカードを親システム本体に挿
入したままライトプロテクト状態を制御し、強制的に書
込み可能な状態にすることができる効果がある。
第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例を示す回路図、第３図は従来のＩＣメモリカードの
一例を示す回路図である。 １Ａ〜ＩＮ〜半導体メモリ、２・・・バッテリバックア
ップ回路、３，３Ａ・・・書込み制御回路、ＢＡＴ・・
・内部電池、Ｄ！・・・ツェナーダイオード、Ｄ２・・
・ダイオード、Ｉｌ・・・インバータ、Ｑｌ〜Ｑ３・・
・バイポーラトランジスタ、Ｑ４．Ｑ５・・・ＭＯＳト
ランジスタ、Ｒ１−Ｒ８・・・抵抗、ＳＷ、、ＳＷ２・
・・スイッチ、Ｔｗε・・・ライトイネーブル端子、Ｔ
ｗＰ・・・ライトプロテクトチェック端子。 代理人 弁理士 内 原 晋 λ
施例を示す回路図、第３図は従来のＩＣメモリカードの
一例を示す回路図である。 １Ａ〜ＩＮ〜半導体メモリ、２・・・バッテリバックア
ップ回路、３，３Ａ・・・書込み制御回路、ＢＡＴ・・
・内部電池、Ｄ！・・・ツェナーダイオード、Ｄ２・・
・ダイオード、Ｉｌ・・・インバータ、Ｑｌ〜Ｑ３・・
・バイポーラトランジスタ、Ｑ４．Ｑ５・・・ＭＯＳト
ランジスタ、Ｒ１−Ｒ８・・・抵抗、ＳＷ、、ＳＷ２・
・・スイッチ、Ｔｗε・・・ライトイネーブル端子、Ｔ
ｗＰ・・・ライトプロテクトチェック端子。 代理人 弁理士 内 原 晋 λ
Claims (1)
- ライトイネーブル信号により書込み可能となる半導体メ
モリと、内部電池を備え外部からの電源電圧が所定のレ
ベルより低下したときに前記半導体メモリに記憶されて
いるデータを保護するために前記内部電池から前記半導
体メモリへ電源を供給するバッテリバックアップ回路と
、一端を前記半導体メモリの電源供給端子と接続する第
１の抵抗と、一端を接地電位端子と接続する第２の抵抗
と、外部回路を接続するためのライトプロテクトチェッ
ク端子と、第１及び第２の端子を前記第１及び第２の抵
抗の他端とそれぞれ対応して接続し第３の端子を前記ラ
イトプロテクトチェック端子と接続して前記第１及び第
２の端子と第３の端子との間の接続を機械的に切換える
スイッチと、前記ライトイネーブル信号を入力するため
のライトイネーブル端子と前記半導体メモリとの間に接
続され、前記スイッチの第１及び第３の端子が接続され
ているとき非導通状態となり前記第２及び第３の端子が
接続されているとき導通状態となる書込み制御回路とを
有することを特徴とするＩＣメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63242790A JPH0290250A (ja) | 1988-09-27 | 1988-09-27 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63242790A JPH0290250A (ja) | 1988-09-27 | 1988-09-27 | Ｉｃメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290250A true JPH0290250A (ja) | 1990-03-29 |
Family
ID=17094332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63242790A Pending JPH0290250A (ja) | 1988-09-27 | 1988-09-27 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290250A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6345658A (ja) * | 1986-04-01 | 1988-02-26 | Seiko Epson Corp | 書込禁止／解除設定機構 |
-
1988
- 1988-09-27 JP JP63242790A patent/JPH0290250A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6345658A (ja) * | 1986-04-01 | 1988-02-26 | Seiko Epson Corp | 書込禁止／解除設定機構 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3859638A (en) | Non-volatile memory unit with automatic standby power supply | |
| US5859792A (en) | Circuit for on-board programming of PRD serial EEPROMs | |
| US3562555A (en) | Memory protecting circuit | |
| US20020008542A1 (en) | Programmable apparatus and method for programming a programmable device | |
| EP0717341A1 (en) | Power enabling apparatus and method | |
| US5058075A (en) | Battery circuit for an integrated circuit (IC) memory card | |
| US4912346A (en) | Input/output circuit for IC card | |
| US4669066A (en) | Memory data holding circuit | |
| JPS5951071B2 (ja) | メモリ保護回路 | |
| EP0463261A1 (en) | IC card with improved power supply switching circuitry | |
| US5629635A (en) | Address programming via LED pin | |
| US20050088901A1 (en) | CMOS isolation cell for embedded memory in power failure environments | |
| JPH0290250A (ja) | Ｉｃメモリカード | |
| JP2548183B2 (ja) | メモリ−カ−ド | |
| US5586077A (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| EP0060851B1 (en) | Non-dissipative memory system | |
| JP2504864B2 (ja) | メモリシステム | |
| JP2578819B2 (ja) | Ｉｃメモリカ−ド | |
| JPH0249040Y2 (ja) | ||
| JPH0830747A (ja) | メモリカード | |
| JPH02214096A (ja) | Ｐ．ｒｏｍに対する書込制御回路 | |
| JP2655766B2 (ja) | 情報カード | |
| JPS63286991A (ja) | メモリ−カ−ド | |
| JPH039415A (ja) | メモリカートリッジ | |
| JP2000285095A (ja) | コネクタ装置 |