JP2655766B2 - 情報カード - Google Patents
情報カードInfo
- Publication number
- JP2655766B2 JP2655766B2 JP3181992A JP18199291A JP2655766B2 JP 2655766 B2 JP2655766 B2 JP 2655766B2 JP 3181992 A JP3181992 A JP 3181992A JP 18199291 A JP18199291 A JP 18199291A JP 2655766 B2 JP2655766 B2 JP 2655766B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- battery
- memory
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】この発明は、揮発性メモリ半導体
素子を内蔵するＩＣカード等の情報カードに関し、特に
情報カードの揮発性メモリ半導体素子に内蔵の電池また
は外部電源からスムーズに電力を供給する情報カードに
関するものである。
素子を内蔵するＩＣカード等の情報カードに関し、特に
情報カードの揮発性メモリ半導体素子に内蔵の電池また
は外部電源からスムーズに電力を供給する情報カードに
関するものである。
【０００２】
【従来の技術】図３は、従来の情報カードの一種である
ＩＣカードの回路構成を示すブロック図である。図３に
おいて、１はコネクタ、２および３０はダイオード、４
は電圧検知回路、６はスタティックＲＡＭ、７は抵抗、
８は電池、９はこのＩＣカードの電源端子、１０はスタ
ティックＲＡＭ６の電源端子、１１は電圧検知回路４の
出力端子、１２はアドレス信号線、１３はデータ信号
線、１４はカードイネーブル信号線、１５は読出し制御
信号線、１６は書込み制御信号線、１７はグランド線、
１８はカードイネーブル信号線１４のプルアップ抵抗で
ある。
ＩＣカードの回路構成を示すブロック図である。図３に
おいて、１はコネクタ、２および３０はダイオード、４
は電圧検知回路、６はスタティックＲＡＭ、７は抵抗、
８は電池、９はこのＩＣカードの電源端子、１０はスタ
ティックＲＡＭ６の電源端子、１１は電圧検知回路４の
出力端子、１２はアドレス信号線、１３はデータ信号
線、１４はカードイネーブル信号線、１５は読出し制御
信号線、１６は書込み制御信号線、１７はグランド線、
１８はカードイネーブル信号線１４のプルアップ抵抗で
ある。
【０００３】次に動作について説明する。このＩＣカー
ドは、外部からコネクタ１を介して電源端子９に電圧が
印加されると、電圧検知回路４がその電圧を検出し、そ
の電圧がある一定の電圧以上であれば、その出力端子１
１を“Ｈ”レベルとしてスタティックＲＡＭ６を動作可
能状態とする。このとき、カードイネーブル信号線１４
を“Ｌ”レベルとし、読出し制御信号線１５を“Ｌ”レ
ベル、書込み制御信号線１６を“Ｈ”レベルとすると、
アドレス信号線１２に対応する番地のデータがデータ信
号線１３，コネクタ１を介して外部に読出される。ま
た、カードイネーブル信号線１４を“Ｌ”レベル、読出
し制御信号線１５を“Ｈ”レベル、書込み制御信号線１
６を“Ｌ”レベルとすると、アドレス信号線１２に対応
する番地に、コネクタ１，データ信号線１３を介して外
部から入力された内容が記憶される。なお、電圧検知回
路４の検知電圧は電池８の電圧よりも高く設定されてお
り、このとき、ダイオード２は順バイアス、ダイオード
３０は逆バイアスされているので、スタティックＲＡＭ
６には外部から電源端子９を介して電力が供給される。
なお、電圧検知回路４の検知電圧を電池８の電圧よりも
高く設定する理由は、低く設定すると、ダイオード２が
逆バイアス、ダイオード３０が順バイアスとなって、ス
タティックＲＡＭ６が電池８から電力の供給を受け、電
池８を消耗させるおそれがあるからである。
ドは、外部からコネクタ１を介して電源端子９に電圧が
印加されると、電圧検知回路４がその電圧を検出し、そ
の電圧がある一定の電圧以上であれば、その出力端子１
１を“Ｈ”レベルとしてスタティックＲＡＭ６を動作可
能状態とする。このとき、カードイネーブル信号線１４
を“Ｌ”レベルとし、読出し制御信号線１５を“Ｌ”レ
ベル、書込み制御信号線１６を“Ｈ”レベルとすると、
アドレス信号線１２に対応する番地のデータがデータ信
号線１３，コネクタ１を介して外部に読出される。ま
た、カードイネーブル信号線１４を“Ｌ”レベル、読出
し制御信号線１５を“Ｈ”レベル、書込み制御信号線１
６を“Ｌ”レベルとすると、アドレス信号線１２に対応
する番地に、コネクタ１，データ信号線１３を介して外
部から入力された内容が記憶される。なお、電圧検知回
路４の検知電圧は電池８の電圧よりも高く設定されてお
り、このとき、ダイオード２は順バイアス、ダイオード
３０は逆バイアスされているので、スタティックＲＡＭ
６には外部から電源端子９を介して電力が供給される。
なお、電圧検知回路４の検知電圧を電池８の電圧よりも
高く設定する理由は、低く設定すると、ダイオード２が
逆バイアス、ダイオード３０が順バイアスとなって、ス
タティックＲＡＭ６が電池８から電力の供給を受け、電
池８を消耗させるおそれがあるからである。
【０００４】つぎに、ＩＣカードに電圧が印加されない
場合、電圧検知回路４の出力端子１１は“Ｌ”レベルと
なり、カードイネーブル信号線１４のレベルに関係なく
スタティックＲＡＭ６を非動作状態とする。このとき、
スタティックＲＡＭ６には電池８から電力が供給される
（電池バックアップ状態）。
場合、電圧検知回路４の出力端子１１は“Ｌ”レベルと
なり、カードイネーブル信号線１４のレベルに関係なく
スタティックＲＡＭ６を非動作状態とする。このとき、
スタティックＲＡＭ６には電池８から電力が供給される
（電池バックアップ状態）。
【０００５】
【発明が解決しようとする課題】従来のＩＣカードは、
以上のような構成となっているため、内蔵の電池よりも
低い外部電源の電圧では動作させることができないだけ
でなく、外部電源と電池との電源の切替えがスムーズで
ないという問題点があった。
以上のような構成となっているため、内蔵の電池よりも
低い外部電源の電圧では動作させることができないだけ
でなく、外部電源と電池との電源の切替えがスムーズで
ないという問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、電池よりも低い外部電源の電圧
で動作し、外部電源と電池との電源の切替えがスムーズ
な情報カードを提供することにある。
ためになされたもので、電池よりも低い外部電源の電圧
で動作し、外部電源と電池との電源の切替えがスムーズ
な情報カードを提供することにある。
【０００７】
【課題を解決するための手段】この発明に係わる情報カ
ードは、個人情報等を記憶するメモリと、外部電源の電
圧値を検出して上記電圧値が所定の大きさ以上のときの
み上記メモリを動作状態に設定する電圧検知回路と、上
記メモリの電源端子にカソードが接続され、外部電源を
上記メモリの電源端子に供給するダイオードと、上記電
源端子に電圧を供給する電池とを備えた情報カードにお
いて、上記メモリ（スタティックＲＡＭ６）の電源端子
と電池との間に、上記電圧検知回路４によりメモリが不
動作状態に設定されるときオンとなり上記電圧検知回路
によりメモリが動作状態に設定されるときオフとなるス
イッチング素子（ＰＭＯＳトランジスタ３）を設け、か
つこのスイッチング素子と並列に接続され、上記スイッ
チング素子がオフとなったときに上記メモリの電源端子
に上記電池の電圧を所定値下降して供給する電圧抑制手
段（電圧抑制回路５）を設けた。
ードは、個人情報等を記憶するメモリと、外部電源の電
圧値を検出して上記電圧値が所定の大きさ以上のときの
み上記メモリを動作状態に設定する電圧検知回路と、上
記メモリの電源端子にカソードが接続され、外部電源を
上記メモリの電源端子に供給するダイオードと、上記電
源端子に電圧を供給する電池とを備えた情報カードにお
いて、上記メモリ（スタティックＲＡＭ６）の電源端子
と電池との間に、上記電圧検知回路４によりメモリが不
動作状態に設定されるときオンとなり上記電圧検知回路
によりメモリが動作状態に設定されるときオフとなるス
イッチング素子（ＰＭＯＳトランジスタ３）を設け、か
つこのスイッチング素子と並列に接続され、上記スイッ
チング素子がオフとなったときに上記メモリの電源端子
に上記電池の電圧を所定値下降して供給する電圧抑制手
段（電圧抑制回路５）を設けた。
【０００８】
【作用】この発明における情報カードは、外部電源が接
続されている場合は、電圧検知回路による外部電源の電
圧の検出によりメモリが動作状態となり、主に外部電源
からメモリに電力が供給される。外部電源が接続されな
いと、電圧検知回路によってメモリが不動作状態とな
り、スイッチング素子がオンされて、電池からメモリに
電力が供給される。外部電源から電池への電源の切替え
時に、電池からメモリに所定値下降して電力を供給す
る。したがって、外部電源による外部印加電圧が電池と
比較して低い場合においても、電力源としての外部電源
が選択される。また、外部電源から内部電源へ切替わる
際の、スイッチ素子のオフの期間においても、電池から
情報カード内に内蔵されるメモリに電力が供給される。
続されている場合は、電圧検知回路による外部電源の電
圧の検出によりメモリが動作状態となり、主に外部電源
からメモリに電力が供給される。外部電源が接続されな
いと、電圧検知回路によってメモリが不動作状態とな
り、スイッチング素子がオンされて、電池からメモリに
電力が供給される。外部電源から電池への電源の切替え
時に、電池からメモリに所定値下降して電力を供給す
る。したがって、外部電源による外部印加電圧が電池と
比較して低い場合においても、電力源としての外部電源
が選択される。また、外部電源から内部電源へ切替わる
際の、スイッチ素子のオフの期間においても、電池から
情報カード内に内蔵されるメモリに電力が供給される。
【０００９】
【実施例】図１はこの発明の一実施例を示す情報カード
の一種のＩＣカードの回路構成を示すブロック図であ
る。１はコネクタ、２はダイオード、３はスイッチング
素子としてのＰＭＯＳトランジスタ、４は電圧検知回
路、５は電圧抑制手段としての電圧抑制回路であって１
９から２２の４つのダイオードにより構成されている。
６はメモリとしてのスタティックＲＡＭ（揮発性メモリ
半導体素子）、７は抵抗、８は電池、９はＩＣカードの
電源端子、１０はスタティックＲＡＭ６の電源端子、１
１は電圧検知回路４の出力端子、１２はアドレス信号
線、１３はデータ信号線、１４はカードイネーブル信号
線、１５は読出し制御信号線、１６は書込み制御信号
線、１７はグランド線、１８はカードイネーブル信号線
１４のプルアップ抵抗である。
の一種のＩＣカードの回路構成を示すブロック図であ
る。１はコネクタ、２はダイオード、３はスイッチング
素子としてのＰＭＯＳトランジスタ、４は電圧検知回
路、５は電圧抑制手段としての電圧抑制回路であって１
９から２２の４つのダイオードにより構成されている。
６はメモリとしてのスタティックＲＡＭ（揮発性メモリ
半導体素子）、７は抵抗、８は電池、９はＩＣカードの
電源端子、１０はスタティックＲＡＭ６の電源端子、１
１は電圧検知回路４の出力端子、１２はアドレス信号
線、１３はデータ信号線、１４はカードイネーブル信号
線、１５は読出し制御信号線、１６は書込み制御信号
線、１７はグランド線、１８はカードイネーブル信号線
１４のプルアップ抵抗である。
【００１０】ＰＭＯＳトランジスタ３および電圧抑制回
路５を除く部分（プロック）については、機能が従来の
ものと同じであるため、詳細な構成の説明は省略する。
ＰＭＯＳトランジスタ３は、電圧抑制回路５と並列に接
続され、そのゲートは、外部電源の電圧を検出して、そ
の電圧値が所定の大きさ以上になるとスタティックＲＡ
Ｍ６を動作状態にする電圧検知回路４と接続されてい
る。上記の所定の電圧よりも小さいときは、電圧検知回
路４によってスタティックＲＡＭ６が非動作状態とな
り、ＰＭＯＳトランジスタ３がオンとなる。ＰＭＯＳト
ランジスタ３は、電池８からの抵抗７を介した電力をス
タティックＲＡＭ６に供給する。
路５を除く部分（プロック）については、機能が従来の
ものと同じであるため、詳細な構成の説明は省略する。
ＰＭＯＳトランジスタ３は、電圧抑制回路５と並列に接
続され、そのゲートは、外部電源の電圧を検出して、そ
の電圧値が所定の大きさ以上になるとスタティックＲＡ
Ｍ６を動作状態にする電圧検知回路４と接続されてい
る。上記の所定の電圧よりも小さいときは、電圧検知回
路４によってスタティックＲＡＭ６が非動作状態とな
り、ＰＭＯＳトランジスタ３がオンとなる。ＰＭＯＳト
ランジスタ３は、電池８からの抵抗７を介した電力をス
タティックＲＡＭ６に供給する。
【００１１】電圧抑制回路５は、ダイオード１９〜２２
が同じ向きに直列に接続されており、ダイオード１９の
カソードがダイオード２のカソード，スタティックＲＡ
Ｍ６およびＰＭＯＳトランジスタが接続された電源端子
１０に接続されている。ダイオード１９〜２２は、電池
８からの抵抗７を介した電源電圧を、所定値（例えば
１．２Ｖ）電圧を降下させて、スタティックＲＡＭ６に
電圧を供給する。電圧抑制回路５によって降下した電圧
値に比べてダイオード２によって降下した電圧値のほう
が高い場合は、外部電源からスタティックＲＡＭに電力
が供給される。また、電圧抑制回路５によって降下した
電圧値に比べてダイオード２によって降下した電圧値の
ほうが低い場合は、電池８からスタティックＲＡＭ６に
電力が供給される。
が同じ向きに直列に接続されており、ダイオード１９の
カソードがダイオード２のカソード，スタティックＲＡ
Ｍ６およびＰＭＯＳトランジスタが接続された電源端子
１０に接続されている。ダイオード１９〜２２は、電池
８からの抵抗７を介した電源電圧を、所定値（例えば
１．２Ｖ）電圧を降下させて、スタティックＲＡＭ６に
電圧を供給する。電圧抑制回路５によって降下した電圧
値に比べてダイオード２によって降下した電圧値のほう
が高い場合は、外部電源からスタティックＲＡＭに電力
が供給される。また、電圧抑制回路５によって降下した
電圧値に比べてダイオード２によって降下した電圧値の
ほうが低い場合は、電池８からスタティックＲＡＭ６に
電力が供給される。
【００１２】図２は図１の実施例によるＩＣカードの電
源切替え時の波形を示す図である。
源切替え時の波形を示す図である。
【００１３】次にこの実施例の動作について説明する。
このＩＣカードの電源端子９の定常状態における動作は
従来のＩＣカードとほぼ同様であって、コネクタ１を介
して外部から電源端子９に電圧が印加されると、電圧検
知回路４がその電圧を検出し、ある所定の検知電圧（例
えば３．２Ｖ）以上であれば、その出力端子１１を
“Ｈ”レベルとしスタティックＲＡＭ６を動作可能状態
とする。このとき、カードイネーブル信号線１４を
“Ｌ”レベルとし、読出し制御信号線１５を“Ｌ”レベ
ル、書込み制御信号線１６を“Ｈ”レベルとすると、ア
ドレス信号線１２に対応する番地のデータがデータ信号
線１３，コネクタ１を介して外部に読出される。また、
カードイネーブル信号線１４を“Ｌ”レベル、読出し制
御信号線１５を“Ｈ”レベル、書込み制御信号線１６を
“Ｌ”レベルとすると、アドレス信号線１２に対応する
番地にコネクタ１，データ信号線１３を介して入力され
たデータが記憶される。
このＩＣカードの電源端子９の定常状態における動作は
従来のＩＣカードとほぼ同様であって、コネクタ１を介
して外部から電源端子９に電圧が印加されると、電圧検
知回路４がその電圧を検出し、ある所定の検知電圧（例
えば３．２Ｖ）以上であれば、その出力端子１１を
“Ｈ”レベルとしスタティックＲＡＭ６を動作可能状態
とする。このとき、カードイネーブル信号線１４を
“Ｌ”レベルとし、読出し制御信号線１５を“Ｌ”レベ
ル、書込み制御信号線１６を“Ｈ”レベルとすると、ア
ドレス信号線１２に対応する番地のデータがデータ信号
線１３，コネクタ１を介して外部に読出される。また、
カードイネーブル信号線１４を“Ｌ”レベル、読出し制
御信号線１５を“Ｈ”レベル、書込み制御信号線１６を
“Ｌ”レベルとすると、アドレス信号線１２に対応する
番地にコネクタ１，データ信号線１３を介して入力され
たデータが記憶される。
【００１４】電源端子９の電圧（外部電源から供給され
た電圧）が電池８の電圧よりも低い場合は、例えばダイ
オード１個あたりの順方向の電圧降下を０．３Ｖとする
と、ダイオード２による電圧降下は０．３Ｖ、ダイオー
ド１９〜２２の電圧抑制回路による電圧降下は１．２Ｖ
となる。したがって、電源端子９の電圧を３．２Ｖ、電
池の電圧を３．３Ｖとすると、ダイオード２のカソード
側では０．３Ｖ電圧降下して２．９Ｖ、電圧抑制回路５
のダイオード１９のカソード側では１．２Ｖ電圧降下し
て２．１Ｖとなる。
た電圧）が電池８の電圧よりも低い場合は、例えばダイ
オード１個あたりの順方向の電圧降下を０．３Ｖとする
と、ダイオード２による電圧降下は０．３Ｖ、ダイオー
ド１９〜２２の電圧抑制回路による電圧降下は１．２Ｖ
となる。したがって、電源端子９の電圧を３．２Ｖ、電
池の電圧を３．３Ｖとすると、ダイオード２のカソード
側では０．３Ｖ電圧降下して２．９Ｖ、電圧抑制回路５
のダイオード１９のカソード側では１．２Ｖ電圧降下し
て２．１Ｖとなる。
【００１５】この結果、外部電源の電圧が電池８の電圧
よりも低い状態においても、スタティックＲＡＭ６の電
源端子１０の電圧は２．９Ｖとなり、外部電源からスタ
ティックＲＡＭ６に電力を供給する。このとき、電圧抑
制回路５のダイオード１９から２２は逆バイアス、トラ
ンジスタ３はゲート（電圧検知回路４の出力端子１１）
が“Ｈ”レベルであるのでオフとなり、スタティックＲ
ＡＭ６には電源端子９から電力が供給される。もちろ
ん、外部電源の電圧が電池８の降下電圧よりもひどく小
さくなれば、電池８から電力が供給される。つぎに、Ｉ
Ｃカードに外部電圧が印加されない場合（電池８のみの
場合）、電圧検知回路４の出力端子１１は“Ｌ”レベル
となり、カードイネーブル信号線１４のレベルに関係な
くスタティックＲＡＭ６が非動作状態となる。このと
き、トランジスタ３はゲート（電圧検知回路４の出力端
子１１）が“Ｌ”レベルであるため、オンしており、ス
タティックＲＡＭ６に電池８から電力供給される（電池
バックアップ状態）。
よりも低い状態においても、スタティックＲＡＭ６の電
源端子１０の電圧は２．９Ｖとなり、外部電源からスタ
ティックＲＡＭ６に電力を供給する。このとき、電圧抑
制回路５のダイオード１９から２２は逆バイアス、トラ
ンジスタ３はゲート（電圧検知回路４の出力端子１１）
が“Ｈ”レベルであるのでオフとなり、スタティックＲ
ＡＭ６には電源端子９から電力が供給される。もちろ
ん、外部電源の電圧が電池８の降下電圧よりもひどく小
さくなれば、電池８から電力が供給される。つぎに、Ｉ
Ｃカードに外部電圧が印加されない場合（電池８のみの
場合）、電圧検知回路４の出力端子１１は“Ｌ”レベル
となり、カードイネーブル信号線１４のレベルに関係な
くスタティックＲＡＭ６が非動作状態となる。このと
き、トランジスタ３はゲート（電圧検知回路４の出力端
子１１）が“Ｌ”レベルであるため、オンしており、ス
タティックＲＡＭ６に電池８から電力供給される（電池
バックアップ状態）。
【００１６】つぎに、スタティックＲＡＭ６への、外部
電源からの電力供給と電池８からの電力供給との切替え
状態を、図２を用いて説明する。図２では、電源端子９
の電圧の波形と、電圧検知回路４の出力端子１１の電圧
の波形と、スタティックＲＡＭ６の電源端子１０の電圧
の波形を示している。電源端子１０の波形のＩの領域
は、上記の電池バックアップ状態であって、電池８の電
圧（３．３Ｖ）となる。IIの領域は、電源端子９の電圧
が電圧検知回路４の検出電圧（３．２Ｖ）を越え、ｔｄ
1後にその出力端子１１が“Ｈ”レベルとなり、トラン
ジスタがオフした状態であり、２．９Ｖとなる。このII
の領域では、コネクタ１に接続された外部電源からスタ
ティックＲＡＭ６に電力が供給される。
電源からの電力供給と電池８からの電力供給との切替え
状態を、図２を用いて説明する。図２では、電源端子９
の電圧の波形と、電圧検知回路４の出力端子１１の電圧
の波形と、スタティックＲＡＭ６の電源端子１０の電圧
の波形を示している。電源端子１０の波形のＩの領域
は、上記の電池バックアップ状態であって、電池８の電
圧（３．３Ｖ）となる。IIの領域は、電源端子９の電圧
が電圧検知回路４の検出電圧（３．２Ｖ）を越え、ｔｄ
1後にその出力端子１１が“Ｈ”レベルとなり、トラン
ジスタがオフした状態であり、２．９Ｖとなる。このII
の領域では、コネクタ１に接続された外部電源からスタ
ティックＲＡＭ６に電力が供給される。
【００１７】つぎに、IIIの領域では、電源端子９の電
圧が電圧検知回路４の検出電圧（３．２Ｖ）を下回る
と、電圧検知回路４の出力端子１１が“Ｈ”レベルの間
は、電源端子９または電池８のうちのいずれかからダイ
オード２またはダイオード１８〜２１を介して供給され
る。なお、このIIIの領域においては、最悪状態でも電
池８からスタティックＲＡＭ６にダイオード１８〜２１
を介して２．１Ｖが供給されるので、スタティックＲＡ
Ｍ６の記憶内容が失われることはない。このIIIの領域
の後は、検出電圧３．２Ｖを下回ってからｔｄ2後、電
圧検知回路４の出力端子１１が“Ｌ”レベルとなり、電
池バックアップ状態（Ｉの領域）に復帰する。
圧が電圧検知回路４の検出電圧（３．２Ｖ）を下回る
と、電圧検知回路４の出力端子１１が“Ｈ”レベルの間
は、電源端子９または電池８のうちのいずれかからダイ
オード２またはダイオード１８〜２１を介して供給され
る。なお、このIIIの領域においては、最悪状態でも電
池８からスタティックＲＡＭ６にダイオード１８〜２１
を介して２．１Ｖが供給されるので、スタティックＲＡ
Ｍ６の記憶内容が失われることはない。このIIIの領域
の後は、検出電圧３．２Ｖを下回ってからｔｄ2後、電
圧検知回路４の出力端子１１が“Ｌ”レベルとなり、電
池バックアップ状態（Ｉの領域）に復帰する。
【００１８】なお、この実施例では、電圧抑制回路５と
して直列に接続されたダイオードが使用されているが、
電圧を抑制するものであれば他のものでもよく、ダイオ
ードの他に、定電圧ダイオード，レギュレータＩＣなど
が使用できる。
して直列に接続されたダイオードが使用されているが、
電圧を抑制するものであれば他のものでもよく、ダイオ
ードの他に、定電圧ダイオード，レギュレータＩＣなど
が使用できる。
【００１９】
【発明の効果】以上のように、この発明によれば、メモ
リの電源端子と電池との間に、電圧検知回路によりメモ
リが不動作状態に設定されるときオンとなり電圧検知回
路によりメモリが動作状態に設定されるときオフとなる
スイッチング素子を設け、かつこのスイッチング素子と
並列に接続され、スイッチング素子がオフとなったとき
にメモリの電源端子に電池の電圧を所定値下降して供給
する電圧抑制手段を設けたので、内部の電池の電圧と比
較して外部電源の電圧が低い場合でも動作でき、しか
も、電池バックアップ状態から外部電源の動作状態への
移行もスムーズに行われる効果がある。
リの電源端子と電池との間に、電圧検知回路によりメモ
リが不動作状態に設定されるときオンとなり電圧検知回
路によりメモリが動作状態に設定されるときオフとなる
スイッチング素子を設け、かつこのスイッチング素子と
並列に接続され、スイッチング素子がオフとなったとき
にメモリの電源端子に電池の電圧を所定値下降して供給
する電圧抑制手段を設けたので、内部の電池の電圧と比
較して外部電源の電圧が低い場合でも動作でき、しか
も、電池バックアップ状態から外部電源の動作状態への
移行もスムーズに行われる効果がある。
【図１】この発明の一実施例によるＩＣカードの回路を
示すブロック図である。
示すブロック図である。
【図２】図１の実施例によるＩＣカードの電源切替え時
の波形を示す図である。
の波形を示す図である。
【図３】従来のＩＣカードの回路を示すブロック図であ
る。
る。
２，１９〜２２ ダイオード ３ ＰＭＯＳトランジスタ ４ 電圧検知回路 ５ 電圧抑制回路 ６ スタティックＲＡＭ ８ 電池
Claims (1)
- 【請求項１】 個人情報等を記憶するメモリと、外部電
源の電圧値を検出して上記電圧値が所定の大きさ以上の
ときのみ上記メモリを動作状態に設定する電圧検知回路
と、上記メモリの電源端子にカソードが接続され、外部
電源を上記メモリの電源端子に供給するダイオードと、
上記電源端子に電圧を供給する電池とを備えた情報カー
ドにおいて、 上記メモリの電源端子と電池との間に、上記電圧検知回
路によりメモリが不動作状態に設定されるときオンとな
り上記電圧検知回路によりメモリが動作状態に設定され
るときオフとなるスイッチング素子を設け、かつこのス
イッチング素子と並列に接続され、上記スイッチング素
子がオフとなったときに上記メモリの電源端子に上記電
池の電圧を所定値下降して供給する電圧抑制手段を設け
たことを特徴とする情報カード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181992A JP2655766B2 (ja) | 1991-06-26 | 1991-06-26 | 情報カード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181992A JP2655766B2 (ja) | 1991-06-26 | 1991-06-26 | 情報カード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056465A JPH056465A (ja) | 1993-01-14 |
| JP2655766B2 true JP2655766B2 (ja) | 1997-09-24 |
Family
ID=16110434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3181992A Expired - Lifetime JP2655766B2 (ja) | 1991-06-26 | 1991-06-26 | 情報カード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655766B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01128110A (ja) * | 1987-11-12 | 1989-05-19 | Mitsubishi Electric Corp | メモリカード |
| JPH022474A (ja) * | 1988-06-15 | 1990-01-08 | Mitsubishi Electric Corp | メモリカード |
-
1991
- 1991-06-26 JP JP3181992A patent/JP2655766B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH056465A (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3859638A (en) | Non-volatile memory unit with automatic standby power supply | |
| KR940010419B1 (ko) | 반도체집적회로 | |
| EP0440204B1 (en) | Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other | |
| US7643368B2 (en) | Power control circuit for semiconductor IC | |
| JPS6230666B2 (ja) | ||
| US5058075A (en) | Battery circuit for an integrated circuit (IC) memory card | |
| US7203104B2 (en) | Voltage detection circuit control device, memory control device with the same, and memory card with the same | |
| KR100391879B1 (ko) | 대기 모드를 갖는 데이타 처리 회로 | |
| JPS6128319Y2 (ja) | ||
| US6910140B2 (en) | Power supply management device and method for a computer equipment having powered I/O ports in standby mode | |
| JPH0612876A (ja) | 電源切換え回路 | |
| JP2655766B2 (ja) | 情報カード | |
| KR960008282B1 (ko) | 가변전원을 공급하는 워드라인 드라이버를 가지는 반도체 메모리장치 | |
| KR950008457B1 (ko) | 트랜지스터를 이용한 sram 백-업 회로 | |
| KR910007917Y1 (ko) | 스태틱램의 보조 전원회로 | |
| JPH059812B2 (ja) | ||
| JPH04307613A (ja) | 電子機器 | |
| SU842975A1 (ru) | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи | |
| JPH0644148A (ja) | メモリバックアップ回路 | |
| JPH022474A (ja) | メモリカード | |
| JPS63244289A (ja) | メモリ−カ−ド | |
| JPS5864700A (ja) | 記憶保護回路 | |
| JPH04319792A (ja) | メモリカード | |
| JPH06275076A (ja) | 半導体記憶装置 | |
| JPH01128110A (ja) | メモリカード |