JPH04319792A - メモリカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体メモリやその
バックアップ用電池を内蔵したメモリカードの改良に関
する。

【０００２】

【従来の技術】周知のように、例えばＳＲＡＭ（スタテ
ィック・ランダム・アクセス・メモリ）等の半導体メモ
リをカード状に実装したメモリカードが、データの保存
媒体として使用されるようになってきている。このメモ
リカードは、フロッピーディスクやハードディスク等の
動的記録媒体と異なり、駆動機構が不要でしかも高速ア
クセスが可能である等、種々の利点を有している。そし
て、ＳＲＡＭ等の揮発性メモリを使用したメモリカード
においては、データを保存するためにメモリのバックア
ップ用電池を内蔵している。

【０００３】図８は、このような従来のメモリカードの
構成を示している。すなわち、メモリカード１１は、主
として、複数（図示の場合は２つ）の半導体メモリ１２
，１３と、メモリコントローラ１４と、バックアップ用
電池１５と、その電池電圧検出回路１６と、外部電源と
の切り換え用のダイオード１７，１８とから構成されて
いる。

【０００４】そして、データの書き込み時には、端子１
９に外部からアドレスデータや書き込みデータ等を供給
することにより、メモリコントローラ１４を介して、ア
ドレスデータで指定された半導体メモリ１２，１３のア
ドレスに、書き込みデータが書き込まれる。また、半導
体メモリ１２，１３に書き込まれたデータは、端子１９
に外部からアドレスデータを供給し、読み出しモードに
設定することにより、メモリコントローラ１４を介して
、アドレスデータで指定された半導体メモリ１２，１３
のアドレスからデータが読み出され、端子１９から取り
出される。

【０００５】ここで、半導体メモリ１２，１３やメモリ
コントローラ１４への電力供給は、バックアップ用電池
１５あるいは電源端子２０と接地端子２１との間に接続
される図示しない外部電源によって行なわれる。すなわ
ち、ダイオード１７，１８の作用により、外部電源の供
給電圧がバックアップ用電池１５の供給電圧よりも高い
とき、外部電源によって電力供給が行なわれ、外部電源
の供給電圧がバックアップ用電池１５の供給電圧よりも
低いとき（外部電源の非接続時等）、バックアップ用電
池１５によって電力供給が行なわれる。

【０００６】一方、電池電圧検出回路１６は、外部電源
からの供給電圧によって作動するもので、バックアップ
用電池１５の出力電圧を検出し、メモリコントローラ１
４を介して、端子１９から外部にバックアップ用電池１
５の電力の消耗状態を出力する。ところで、バックアッ
プ用電池１５は、薄型のメモリカード１１に内蔵するた
めに小型であり、当然のことながら、電力の蓄積容量が
少ないものである。このために、メモリカード１１では
、外部電源を接続して半導体メモリ１２，１３に書き込
まれたデータの長期保存を行なえるようにしている。

【０００７】しかしながら、上記のような従来のメモリ
カード１１では、電源端子２０と接地端子２１との間に
外部電源を接続した場合、外部電源の供給電力は、半導
体メモリ１２，１３やメモリコントローラ１４等で消費
されるだけでなく、電池電圧検出回路１６においても常
時消費されることになり、無駄な消費電力が多いという
問題が生じている。特に外部電源が電池である場合には
、この問題はより一層深刻なものとなる。

【０００８】

【発明が解決しようとする課題】以上のように、従来の
メモリカードでは、外部電源の電力が無駄に消費されて
いるという問題を有している。

【０００９】そこで、この発明は上記事情を考慮してな
されたもので、外部電源の電力が無駄に消費されないよ
うに改良した極めて良好なメモリカードを提供すること
を目的とする。

【００１０】

【課題を解決するための手段】この発明に係るメモリカ
ードは、半導体メモリと、この半導体メモリに電圧を印
加するバックアップ用電池と、外部電源電圧が印加され
る電源端子と、この電源端子に印加された外部電源電圧
がバックアップ用電池の出力電圧よりも高い状態で、バ
ックアップ用電池の出力電圧に代えて外部電源電圧を半
導体メモリに印加する切換手段と、電源端子に印加され
た外部電源電圧で駆動され、バックアップ用電池の出力
電圧を検出する検出手段とを有するものを対象としてい
る。そして、電源端子に印加された外部電源電圧の大き
さに応じて外部電源電圧が検出手段に印加されることを
阻止するように構成したものである。

【００１１】また、この発明に係るメモリカードは、上
記対象において、検出手段によるバックアップ用電池の
出力電圧の検出を要求する信号を入力する入力手段と、
この入力手段への入力に応じて外部電源電圧の検出手段
への印加を許可する許可手段とを備えるようにしたもの
である。

【００１２】

【作用】上記のような構成によれば、電源端子に印加さ
れた外部電源電圧の大きさに応じて、外部電源電圧の検
出手段への印加を阻止するか、または、検出手段による
バックアップ用電池の出力電圧の検出を要求する信号の
入力に応じて、外部電源電圧の検出手段への印加を許可
するようにしたので、外部電源の電力が無駄に消費され
ることを防止することができる。

【００１３】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、電源端子２０に
印加された外部電源電圧Ｖｃとバックアップ用電池１５
の出力電圧Ｖｂとは、比較回路２２でレベル比較される
。この比較回路２２は、Ｖｃ≧ＶｂのときＨ（ハイ）レ
ベルを出力し、Ｖｃ＜ＶｂのときＬ（ロー）レベルを出
力する。そして、比較回路２２の出力がＨレベルのとき
、スイッチ２３がオン状態となるとともに、比較回路２
２のＨレベル出力をノット回路２４で反転したＬレベル
が供給されるスイッチ２５がオフ状態となる。このため
、Ｖｃ≧Ｖｂのときには、外部電源電圧Ｖｃが出力端子
２６から取り出される。

【００１４】また、比較回路２２の出力がＬレベルのと
き、スイッチ２３がオフ状態となるとともに、比較回路
２２のＬレベル出力をノット回路２４で反転したＨレベ
ルが供給されるスイッチ２５がオン状態となる。このた
め、Ｖｃ＜Ｖｂのときには、バックアップ用電池１５の
電圧Ｖｂが出力端子２６から取り出される。したがって
、出力端子２６から得られる電力を半導体メモリ１２，
１３及びメモリコントローラ１４に供給するようにすれ
ば、Ｖｃ≧Ｖｂのとき外部電源電圧Ｖｃ、Ｖｃ＜Ｖｂの
ときバックアップ用電池１５の電圧Ｖｂが、半導体メモ
リ１２，１３及びメモリコントローラ１４に印加される
ようになる。

【００１５】一方、電源端子２０に印加された外部電源
電圧Ｖｃは、比較回路２７によって電池２８の基準電圧
Ｖｒとレベル比較される。この比較回路２７は、Ｖｃ≧
ＶｒのときＨレベルを出力し、Ｖｃ＜ＶｒのときＬレベ
ルを出力する。そして、比較回路２７の出力がＨレベル
のときスイッチ２９がオン状態となり、比較回路２７の
出力がＬレベルのときスイッチ２９がオフ状態となる。 このため、Ｖｃ≧Ｖｒのとき外部電源電圧Ｖｃが出力端
子３０から取り出され、Ｖｃ＜Ｖｒのとき出力端子３０
は零電位となる。そして、この出力端子３０から得られ
る電力が電池電圧検出回路１６に供給される。

【００１６】上記実施例のような構成によれば、例えば
Ｖｒ＞Ｖｂに設定されているとすると、Ｖｃ≧Ｖｒのと
き、両出力端子２６，３０から外部電源電圧Ｖｃが取り
出されて、半導体メモリ１２，１３及びメモリコントロ
ーラ１４に供給されるとともに、電池電圧検出回路１６
にも外部電源電圧Ｖｃが供給されてバックアップ用電池
１５の電圧Ｖｂの検出動作が行なわれる。また、Ｖｒ＞
Ｖｃ≧Ｖｂのとき、出力端子２６から外部電源電圧Ｖｃ
が取り出されて、半導体メモリ１２，１３及びメモリコ
ントローラ１４に供給される一方、出力端子３０は零電
位であるため電池電圧検出回路１６が非動作状態となる
。さらに、Ｖｂ＞Ｖｃのとき、出力端子２６からバック
アップ用電池１５の電圧Ｖｂが取り出されて、半導体メ
モリ１２，１３及びメモリコントローラ１４に供給され
る一方、出力端子３０は零電位であるため電池電圧検出
回路１６が非動作状態となる。

【００１７】したがって、通常、半導体メモリ１２，１
３のバックアップのみを外部電源で行なう場合には、外
部電源電圧ＶｃをＶｒ＞Ｖｃ≧Ｖｂの範囲に設定すれば
、外部電源電圧Ｖｃが電池電圧検出回路１６に印加され
ず、無駄な電力消費を防止することができる。また、バ
ックアップ用電池１５の電力の消耗具合を調べたい場合
には、外部電源電圧ＶｃをＶｃ≧Ｖｒの範囲に設定すれ
ば、外部電源電圧Ｖｃが電池電圧検出回路１６に印加さ
れてバックアップ用電池１５の電圧Ｖｂの検出動作が行
なわれる。

【００１８】図２は、図１に示した各スイッチ２３，２
５，２９を、ＭＯＳ（メタル・オキサイド・セミコンダ
クター）トランジスタ３１，３２，３３で構成した例を
示している。また、図３は、図２における比較回路２２
，ノット回路２４及びＭＯＳトランジスタ３１，３２で
なる回路の機能を、ダイオード３４，３５で構成した例
を示している。さらに、図４は、図３における比較回路
２７，電池２８及びＭＯＳトランジスタ３３でなる回路
の機能を、ＰＮＰ型のトランジスタ３６，抵抗３７及び
ツェナーダイオード３８で構成した例を示しており、ツ
ェナーダイオード３８のツェナー電圧をＶｚとし、トラ
ンジスタ３６のベース・エミッタ間電圧をＶｆとすると
、Ｖｒ＝Ｖｚ＋Ｖｆとなる。

【００１９】ここで、図５は、図４に示した回路をメモ
リカード１１内に組み込んだ状態を示している。比較回
路１６ａ，１６ｂ及び基準電源１６ｃ，１６ｄが電池電
圧検出回路１６を構成しており、トランジスタ３６のコ
レクタ電圧が比較回路１６ａ，１６ｂの電源となってい
る。外部電源電圧ＶｃがＶｚ＋Ｖｆ（＝Ｖｒ）よりも高
いときは、比較回路１６ａ，１６ｂに電力が供給され電
池電圧検出回路１６が検出動作を実行する。この電池電
圧検出回路１６は、バックアップ用電池１５の電圧Ｖｂ
と基準電源１６ｃ，１６ｄの出力電圧とを比較回路１６
ａ，１６ｂでそれぞれ比較し、その比較結果をデジタル
データに変換してメモリコントローラ１４を介して端子
１９から取り出すようにしている。

【００２０】半導体メモリ１２，１３及びメモリコント
ローラ１４の動作電圧を５±０．５Ｖ，バックアップ用
電池１５の電圧Ｖｂを３．５Ｖとすると、Ｖｒ＝Ｖｚ＋
Ｖｆ＝４．５Ｖに設定すれば、外部電源電圧Ｖｃが４．
５〜３．５Ｖの範囲のとき、外部電源電圧Ｖｃが電池電
圧検出回路１６に供給されずにバックアップだけが低消
費電力で実現されることになる。

【００２１】電池電圧検出回路１６を動作させるには、
外部電源電圧Ｖｃを５±０．５Ｖに設定し、比較回路１
６ａ，１６ｂを動作させればよい。例えばバックアップ
用電池１５の電圧Ｖｂが３Ｖよりも高いときは比較回路
１６ａ，１６ｂの出力が共にＨレベル、バックアップ用
電池１５の電圧Ｖｂが３〜２．５Ｖの範囲のときは比較
回路１６ａの出力がＬレベルで比較回路１６ｂの出力が
Ｈレベル、バックアップ用電池１５の電圧Ｖｂが２．５
Ｖ以下のときは比較回路１６ａ，１６ｂの出力が共にＬ
レベルとなって、バックアップ用電池１５の電圧Ｖｂを
検出することができる。

【００２２】次に、図６は、図５に示す回路の変形例を
示している。これは、図５におけるツェナーダイオード
３８に代えて、比較回路３９，抵抗４０〜４３，ツェナ
ーダイオード４４，及びＮＰＮ型のトランジスタ４５よ
りなる回路を設けるようにしたものである。すなわち、
外部電源電圧Ｖｃを抵抗４０，４１で分圧した後、ツェ
ナーダイオード４４のツェナー電圧Ｖｚと比較回路３９
でレベル比較し、その比較出力でトランジスタ４５をス
イッチング動作させて、その結果、トランジスタ３６を
スイッチングさせるようにしている。

【００２３】例えば抵抗４０，４１の抵抗値を同一とし
、ツェナーダイオード４４のツェナー電圧ＶｚをＶｒ／
２とすると、外部電源電圧Ｖｃが基準電圧Ｖｒより高い
ときは、比較回路３９の出力がＨレベルとなりトランジ
スタ４５，３６が共にオン状態となって、電池電圧検出
回路１６に電源電圧が印加されるようになる。

【００２４】図７は、この発明の他の実施例を示してい
る。すなわち、端子１９を介して電池電圧の検出が要求
されると、メモリコントローラ１４は、抵抗４６を介し
てトランジスタ４５のベースにＨレベルを出力し、トラ
ンジスタ４５をオン状態にする。このため、トランジス
タ３６がオン状態となり、電池電圧検出回路１６を構成
する比較回路１６ａ，１６ｂに電源電力が供給される。 なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

【００２５】

【発明の効果】以上詳述したようにこの発明によれば、
外部電源の電力が無駄に消費されないように改良した極
めて良好なメモリカードを提供することができる。

【図面の簡単な説明】

【図１】この発明に係るメモリカードの一実施例を示す
ブロック回路構成図。

【図２】同実施例の変形例を示すブロック回路構成図。

【図３】同実施例の他の変形例を示すブロック回路構成
図。

【図４】同実施例のさらに他の変形例を示す回路構成図
。

【図５】図４に示す回路を適用したメモリカードの全体
を示すブロック回路構成図。

【図６】図５に示す回路の変形例を示すブロック回路構
成図。

【図７】この発明の他の実施例を示すブロック回路構成
図。

【図８】従来のメモリカードを示すブロック回路構成図
。

【符号の説明】

１１…メモリカード、１２，１３…半導体メモリ、１４
…メモリコントローラ、１５…バックアップ用電池、１
６…電池電圧検出回路、１７，１８…ダイオード、１９
…端子、２０…電源端子、２１…接地端子、２２…比較
回路、２３…スイッチ、２４…ノット回路、２５…スイ
ッチ、２６…出力端子、２７…比較回路、２８…電池、
２９…スイッチ、３０…出力端子、３１〜３３…ＭＯＳ
トランジスタ、３４，３５…ダイオード、３６…トラン
ジスタ、３７…抵抗、３８…ツェナーダイオード、３９
…比較回路、４０〜４３…抵抗、４４…ツェナーダイオ
ード、４５…トランジスタ、４６…抵抗。

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　半導体メモリと、この半導体メモリに
   電圧を印加するバックアップ用電池と、外部電源電圧が
   印加される電源端子と、この電源端子に印加された外部
   電源電圧が前記バックアップ用電池の出力電圧よりも高
   い状態で、前記バックアップ用電池の出力電圧に代えて
   前記外部電源電圧を前記半導体メモリに印加する切換手
   段と、前記電源端子に印加された外部電源電圧で駆動さ
   れ、前記バックアップ用電池の出力電圧を検出する検出
   手段とを有するメモリカードにおいて、前記電源端子に
   印加された外部電源電圧の大きさに応じて前記外部電源
   電圧が前記検出手段に印加されることを阻止する阻止手
   段を具備してなることを特徴とするメモリカード。
2. 【請求項２】　　前記阻止手段は、前記バックアップ用
   電池の出力電圧よりも高い基準電圧を発生する発生手段
   と、この発生手段で発生された基準電圧よりも前記外部
   電源電圧が高い状態で、該外部電源電圧の前記検出手段
   への印加を許可し、前記外部電源電圧が前記基準電圧よ
   りも低い状態で、該外部電源電圧の前記検出手段への印
   加を遮断する制御手段とを備えてなることを特徴とする
   請求項１記載のメモリカード。
3. 【請求項３】　　半導体メモリと、この半導体メモリに
   電圧を印加するバックアップ用電池と、外部電源電圧が
   印加される電源端子と、この電源端子に印加された外部
   電源電圧が前記バックアップ用電池の出力電圧よりも高
   い状態で、前記バックアップ用電池の出力電圧に代えて
   前記外部電源電圧を前記半導体メモリに印加する切換手
   段と、前記電源端子に印加された外部電源電圧で駆動さ
   れ、前記バックアップ用電池の出力電圧を検出する検出
   手段とを有するメモリカードにおいて、前記検出手段に
   よる前記バックアップ用電池の出力電圧の検出を要求す
   る信号を入力する入力手段と、この入力手段への入力に
   応じて前記外部電源電圧の前記検出手段への印加を許可
   する許可手段とを具備してなることを特徴とするメモリ
   カード。