JPH07105333A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH07105333A JPH07105333A JP5246980A JP24698093A JPH07105333A JP H07105333 A JPH07105333 A JP H07105333A JP 5246980 A JP5246980 A JP 5246980A JP 24698093 A JP24698093 A JP 24698093A JP H07105333 A JPH07105333 A JP H07105333A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- external power
- control circuit
- voltage
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ＩＣカード１Ａに内蔵する簡単で、部品数が
少なく、安価な過電圧保護回路を得る。 【構成】 外部電源２と内部電源１４の接続をＯＮ／Ｏ
ＦＦするスイッチングＦＥＴ９Ａと、外部電源電圧を検
出する回路１２、１３と、その検出電圧と比較するため
の基準となるしきい値電圧をもったインバータ２０とで
構成され、その検出電圧がしきい値電圧を越えると、ス
イッチングＦＥＴ９ＡをＯＦＦし、ＩＣカード１Ａに対
する過電圧を保護する。
少なく、安価な過電圧保護回路を得る。 【構成】 外部電源２と内部電源１４の接続をＯＮ／Ｏ
ＦＦするスイッチングＦＥＴ９Ａと、外部電源電圧を検
出する回路１２、１３と、その検出電圧と比較するため
の基準となるしきい値電圧をもったインバータ２０とで
構成され、その検出電圧がしきい値電圧を越えると、ス
イッチングＦＥＴ９ＡをＯＦＦし、ＩＣカード１Ａに対
する過電圧を保護する。
Description
【０００１】
【産業上の利用分野】この発明は、ある一定の電圧（例
えば、そのＩＣカードの電源電圧の絶対最大定格）以下
で動作する必要のあるＩＣカードに関するものである。
えば、そのＩＣカードの電源電圧の絶対最大定格）以下
で動作する必要のあるＩＣカードに関するものである。
【０００２】
【従来の技術】従来のＩＣカードの構成について図４を
参照しながら説明する。図４は、従来のＩＣカードの過
電圧保護回路を含む概略構成を示す図である。
参照しながら説明する。図４は、従来のＩＣカードの過
電圧保護回路を含む概略構成を示す図である。
【０００３】図４において、１はＩＣカード、２は外部
電源（ＶCC）、３は外部から与えられるグランド電源、
４はアドレスバス、５はカードイネーブル信号、６はア
ウトプットイネーブル信号、７はライトイネーブル信号
である。
電源（ＶCC）、３は外部から与えられるグランド電源、
４はアドレスバス、５はカードイネーブル信号、６はア
ウトプットイネーブル信号、７はライトイネーブル信号
である。
【０００４】また、８は抵抗、９及び１０はｎｐｎトラ
ンジスタ、１１はツェナーダイオード、１２及び１３は
抵抗、１４は内部電源である。
ンジスタ、１１はツェナーダイオード、１２及び１３は
抵抗、１４は内部電源である。
【０００５】さらに、１５はアドレスバス制御回路、１
６はコントロール信号制御回路、１７は半導体メモリ、
１８はデータバス制御回路、１９はデータバスである。
なお、２は実際は外部電源が供給される端子（電極）で
あるが、説明の便宜上外部電源としている。符号３、
４、５、６、７、１９等も同様である。
６はコントロール信号制御回路、１７は半導体メモリ、
１８はデータバス制御回路、１９はデータバスである。
なお、２は実際は外部電源が供給される端子（電極）で
あるが、説明の便宜上外部電源としている。符号３、
４、５、６、７、１９等も同様である。
【０００６】つぎに、前述した従来のＩＣカードの過電
圧保護回路の動作について説明する。外部電源２にある
一定の電圧Ｖinが印加されたとすると、トランジスタ９
がＯＮし、内部電源１４に電圧Ｖoutが発生する。電圧
Ｖoutは、抵抗１２及び１３によって抵抗分割されてト
ランジスタ１０のベース電位を決定する。
圧保護回路の動作について説明する。外部電源２にある
一定の電圧Ｖinが印加されたとすると、トランジスタ９
がＯＮし、内部電源１４に電圧Ｖoutが発生する。電圧
Ｖoutは、抵抗１２及び１３によって抵抗分割されてト
ランジスタ１０のベース電位を決定する。
【０００７】ベース電位がツェナーダイオード１１のツ
ェナ電圧よりも高い場合は、トランジスタ１０がＯＮ
し、トランジスタ９のベース電位を下げてトランジスタ
９をＯＦＦする。このような動作を行うため内部電源１
４の電圧は、一定に保たれ過電圧に対して保護される。
ェナ電圧よりも高い場合は、トランジスタ１０がＯＮ
し、トランジスタ９のベース電位を下げてトランジスタ
９をＯＦＦする。このような動作を行うため内部電源１
４の電圧は、一定に保たれ過電圧に対して保護される。
【０００８】つづいて、ＩＣカード１のメモリ機能の動
作について簡単に説明する。アドレスバス４によりアド
レスを設定する。読み出し動作の場合は、カードイネー
ブル信号５、アウトプットイネーブル信号６を“Ｌ”レ
ベル、ライトイネーブル信号７を“Ｈ”レベルにする
と、それぞれ同じ信号がコントロール信号制御回路１６
により半導体メモリ１７に伝達され、データバス１９を
通してそのアドレスのデータが出力される。
作について簡単に説明する。アドレスバス４によりアド
レスを設定する。読み出し動作の場合は、カードイネー
ブル信号５、アウトプットイネーブル信号６を“Ｌ”レ
ベル、ライトイネーブル信号７を“Ｈ”レベルにする
と、それぞれ同じ信号がコントロール信号制御回路１６
により半導体メモリ１７に伝達され、データバス１９を
通してそのアドレスのデータが出力される。
【０００９】一方、書き込み動作の場合は、アドレスバ
ス４によりアドレスを設定し、データバス１９にデータ
を入力する。そして、カードイネーブル信号５及びライ
トイネーブル信号７を“Ｌ”レベル、アウトプットイネ
ーブル信号６を“Ｈ”レベルにすると、設定したアドレ
スに設定したデータが書き込まれる。
ス４によりアドレスを設定し、データバス１９にデータ
を入力する。そして、カードイネーブル信号５及びライ
トイネーブル信号７を“Ｌ”レベル、アウトプットイネ
ーブル信号６を“Ｈ”レベルにすると、設定したアドレ
スに設定したデータが書き込まれる。
【００１０】
【発明が解決しようとする課題】上述したような従来の
ＩＣカードでは、過電圧保護に対する回路が複雑で、部
品点数も多く高価になるという問題点があった。
ＩＣカードでは、過電圧保護に対する回路が複雑で、部
品点数も多く高価になるという問題点があった。
【００１１】また、アドレスバス４、コントロール信号
５、６、７及びデータバス１９からの電圧のまわり込み
に対する過電圧保護がなされていないという問題点があ
った。
５、６、７及びデータバス１９からの電圧のまわり込み
に対する過電圧保護がなされていないという問題点があ
った。
【００１２】この発明は、前述した問題点を解決するた
めになされたもので、簡単な回路及び少ない部品点数に
より過電圧保護回路を実現することができるＩＣカード
を得ることを目的とする。
めになされたもので、簡単な回路及び少ない部品点数に
より過電圧保護回路を実現することができるＩＣカード
を得ることを目的とする。
【００１３】
【課題を解決するための手段】この発明の請求項１に係
るＩＣカードは、次に掲げる手段を備えたものである。 〔１〕 抵抗分割により外部電源電圧を検出する抵抗。 〔２〕 前記外部電源電圧がしきい値電圧を越えたとき
には外部電源と内部電源とを接続するトランジスタをＯ
ＦＦにするインバータ。
るＩＣカードは、次に掲げる手段を備えたものである。 〔１〕 抵抗分割により外部電源電圧を検出する抵抗。 〔２〕 前記外部電源電圧がしきい値電圧を越えたとき
には外部電源と内部電源とを接続するトランジスタをＯ
ＦＦにするインバータ。
【００１４】この発明の請求項２に係るＩＣカードは、
次に掲げる手段を備えたものである。 〔１〕 抵抗分割により外部電源電圧を検出する抵抗。 〔２〕 前記外部電源電圧がしきい値電圧を越えたとき
には外部電源と入出力制御回路及び半導体メモリに電源
を供給する内部電源とを接続するトランジスタをＯＦＦ
にするインバータ。
次に掲げる手段を備えたものである。 〔１〕 抵抗分割により外部電源電圧を検出する抵抗。 〔２〕 前記外部電源電圧がしきい値電圧を越えたとき
には外部電源と入出力制御回路及び半導体メモリに電源
を供給する内部電源とを接続するトランジスタをＯＦＦ
にするインバータ。
【００１５】この発明の請求項３に係るＩＣカードは、
次に掲げる手段を備えたものである。 〔１〕 抵抗分割により外部電源電圧を検出する抵抗。 〔２〕 前記外部電源電圧がしきい値電圧を越えたとき
には入出力制御回路に電源を供給する外部電源と半導体
メモリに電源を供給する内部電源とを接続するトランジ
スタをＯＦＦにするインバータ。
次に掲げる手段を備えたものである。 〔１〕 抵抗分割により外部電源電圧を検出する抵抗。 〔２〕 前記外部電源電圧がしきい値電圧を越えたとき
には入出力制御回路に電源を供給する外部電源と半導体
メモリに電源を供給する内部電源とを接続するトランジ
スタをＯＦＦにするインバータ。
【００１６】この発明の請求項４に係るＩＣカードは、
次に掲げる手段を備えたものである。 〔１〕 抵抗分割により外部電源電圧を検出する抵抗。 〔２〕 前記外部電源電圧がしきい値電圧を越えたとき
には入出力制御回路に電源を供給する外部電源と半導体
メモリに電源を供給する内部電源とを接続するトランジ
スタをＯＦＦにし、かつ前記入出力制御回路をリセット
するインバータ。
次に掲げる手段を備えたものである。 〔１〕 抵抗分割により外部電源電圧を検出する抵抗。 〔２〕 前記外部電源電圧がしきい値電圧を越えたとき
には入出力制御回路に電源を供給する外部電源と半導体
メモリに電源を供給する内部電源とを接続するトランジ
スタをＯＦＦにし、かつ前記入出力制御回路をリセット
するインバータ。
【００１７】
【作用】この発明の請求項１に係るＩＣカードにおいて
は、抵抗の抵抗分割により外部電源電圧が検出される。
また、インバータによって、前記外部電源電圧がしきい
値電圧を越えたときには外部電源と内部電源とを接続す
るトランジスタがＯＦＦにされる。
は、抵抗の抵抗分割により外部電源電圧が検出される。
また、インバータによって、前記外部電源電圧がしきい
値電圧を越えたときには外部電源と内部電源とを接続す
るトランジスタがＯＦＦにされる。
【００１８】この発明の請求項２に係るＩＣカードにお
いては、抵抗の抵抗分割により外部電源電圧が検出され
る。また、インバータによって、前記外部電源電圧がし
きい値電圧を越えたときには外部電源と入出力制御回路
及び半導体メモリに電源を供給する内部電源とを接続す
るトランジスタがＯＦＦにされる。
いては、抵抗の抵抗分割により外部電源電圧が検出され
る。また、インバータによって、前記外部電源電圧がし
きい値電圧を越えたときには外部電源と入出力制御回路
及び半導体メモリに電源を供給する内部電源とを接続す
るトランジスタがＯＦＦにされる。
【００１９】この発明の請求項３に係るＩＣカードにお
いては、抵抗の抵抗分割により外部電源電圧が検出され
る。また、インバータによって、前記外部電源電圧がし
きい値電圧を越えたときには入出力制御回路に電源を供
給する外部電源と半導体メモリに電源を供給する内部電
源とを接続するトランジスタがＯＦＦにされる。
いては、抵抗の抵抗分割により外部電源電圧が検出され
る。また、インバータによって、前記外部電源電圧がし
きい値電圧を越えたときには入出力制御回路に電源を供
給する外部電源と半導体メモリに電源を供給する内部電
源とを接続するトランジスタがＯＦＦにされる。
【００２０】この発明の請求項４に係るＩＣカードにお
いては、抵抗の抵抗分割により外部電源電圧が検出され
る。また、インバータによって、前記外部電源電圧がし
きい値電圧を越えたときには入出力制御回路に電源を供
給する外部電源と半導体メモリに電源を供給する内部電
源とを接続するトランジスタがＯＦＦにされ、かつ前記
入出力制御回路がリセットされる。
いては、抵抗の抵抗分割により外部電源電圧が検出され
る。また、インバータによって、前記外部電源電圧がし
きい値電圧を越えたときには入出力制御回路に電源を供
給する外部電源と半導体メモリに電源を供給する内部電
源とを接続するトランジスタがＯＦＦにされ、かつ前記
入出力制御回路がリセットされる。
【００２１】
実施例１．この発明の実施例１の構成について図１を参
照しながら説明する。図１は、この発明の実施例１の構
成を示す図であり、外部電源２〜ライトイネーブル信号
７、抵抗１２〜データバス１９は上述した従来装置のも
のと同様である。なお、各図中、同一符号は同一又は相
当部分を示す。
照しながら説明する。図１は、この発明の実施例１の構
成を示す図であり、外部電源２〜ライトイネーブル信号
７、抵抗１２〜データバス１９は上述した従来装置のも
のと同様である。なお、各図中、同一符号は同一又は相
当部分を示す。
【００２２】図１において、１ＡはＩＣカード、９Ａは
スイッチングＦＥＴ、２０は後述する図２に示すような
しきい値電圧をもったインバータ、２１はインバータ、
２２は抵抗分割された点のノードである。
スイッチングＦＥＴ、２０は後述する図２に示すような
しきい値電圧をもったインバータ、２１はインバータ、
２２は抵抗分割された点のノードである。
【００２３】ところで、この発明の請求項１に係る抵抗
は、この実施例１では抵抗１２及び１３から構成され、
この発明の請求項１に係るインバータは、この実施例１
ではインバータ２０及び２１から構成されている。
は、この実施例１では抵抗１２及び１３から構成され、
この発明の請求項１に係るインバータは、この実施例１
ではインバータ２０及び２１から構成されている。
【００２４】つぎに、前述した実施例１の動作について
図２を参照しながら説明する。図２は、この発明の実施
例１の動作を示す図である。
図２を参照しながら説明する。図２は、この発明の実施
例１の動作を示す図である。
【００２５】図２には外部電源（Ｖin）に対するノード
２２の電圧変化及びインバータ２０のしきい値電圧の変
化をあらわしている。
２２の電圧変化及びインバータ２０のしきい値電圧の変
化をあらわしている。
【００２６】図２に示すように、外部電源ＶinがＶ
limit以下の場合は、ノード２２の電位がインバータ２
０のしきい値電圧以下となっているので、入力をインバ
ータ２０は“Ｌ”と判定しインバータ２１の出力は
“Ｌ”となる。そして、スイッチングＦＥＴ９ＡをＯＮ
し、ＩＣカード１Ａは通常の動作、すなわち読み書きが
可能となる。
limit以下の場合は、ノード２２の電位がインバータ２
０のしきい値電圧以下となっているので、入力をインバ
ータ２０は“Ｌ”と判定しインバータ２１の出力は
“Ｌ”となる。そして、スイッチングＦＥＴ９ＡをＯＮ
し、ＩＣカード１Ａは通常の動作、すなわち読み書きが
可能となる。
【００２７】次に、外部電源ＶinがＶlimit 以上になっ
た場合には、ノード２２の電位がインバータ２０のしき
い値電圧以上となるので、入力をインバータ２０は
“Ｈ”と判定しインバータ２１の出力も“Ｈ”となる。
そして、スイッチングＦＥＴ９ＡをＯＦＦさせて、ＩＣ
カード１Ａには電圧が与えられない状態となる。
た場合には、ノード２２の電位がインバータ２０のしき
い値電圧以上となるので、入力をインバータ２０は
“Ｈ”と判定しインバータ２１の出力も“Ｈ”となる。
そして、スイッチングＦＥＴ９ＡをＯＦＦさせて、ＩＣ
カード１Ａには電圧が与えられない状態となる。
【００２８】従って、Ｖlimit 以上を過電圧とするなら
ば、ＩＣカード１ＡがＶlimit 以上の過電圧に対して保
護される。なお、ここで述べた入出力制御回路（インバ
ータ２０及び２１、アドレスバス制御回路１５、コント
ロール信号制御回路１６、データバス制御回路１８）
は、単数又は複数のＩＣで構成されている。
ば、ＩＣカード１ＡがＶlimit 以上の過電圧に対して保
護される。なお、ここで述べた入出力制御回路（インバ
ータ２０及び２１、アドレスバス制御回路１５、コント
ロール信号制御回路１６、データバス制御回路１８）
は、単数又は複数のＩＣで構成されている。
【００２９】この発明の実施例１は、前述したように、
ある一定の電圧以下で動作させなければならないＩＣカ
ードにおいて、外部電源２をＯＮ／ＯＦＦして制御する
トランジスタ９Ａと、外部電源電圧を検出するノード２
２と、基準となる電位を持ちその外部電源電圧と比較す
ることが可能なインバータ２０とを備えたものである。
つまり、内部にスイッチング用のＦＥＴ９Ａ及びあるし
きい値電圧をもったインバータ２０を入出力制御回路の
中に内蔵させたものである。
ある一定の電圧以下で動作させなければならないＩＣカ
ードにおいて、外部電源２をＯＮ／ＯＦＦして制御する
トランジスタ９Ａと、外部電源電圧を検出するノード２
２と、基準となる電位を持ちその外部電源電圧と比較す
ることが可能なインバータ２０とを備えたものである。
つまり、内部にスイッチング用のＦＥＴ９Ａ及びあるし
きい値電圧をもったインバータ２０を入出力制御回路の
中に内蔵させたものである。
【００３０】スイッチング用ＦＥＴ９Ａのしきい値電圧
を利用して、そのしきい値電圧よりも外部電源電圧の方
が高くなると、スイッチング用ＦＥＴ９ＡをＯＦＦし過
電圧からＩＣカードを保護するものである。
を利用して、そのしきい値電圧よりも外部電源電圧の方
が高くなると、スイッチング用ＦＥＴ９ＡをＯＦＦし過
電圧からＩＣカードを保護するものである。
【００３１】すなわち、この実施例１は、ＩＣカードに
内蔵する簡単で、部品数が少なく、安価な過電圧保護回
路を得ることを目的とする。外部電源２と内部電源１４
の接続をＯＮ／ＯＦＦするスイッチングＦＥＴ９Ａと、
外部電源電圧を検出する回路（ノード２２）と、その検
出電圧と比較するための基準となるしきい値電圧をもっ
たインバータ２０で構成され、その検出電圧がしきい値
電圧を越えると、スイッチングＦＥＴ９ＡをＯＦＦして
ＩＣカードに対する過電圧を保護する。
内蔵する簡単で、部品数が少なく、安価な過電圧保護回
路を得ることを目的とする。外部電源２と内部電源１４
の接続をＯＮ／ＯＦＦするスイッチングＦＥＴ９Ａと、
外部電源電圧を検出する回路（ノード２２）と、その検
出電圧と比較するための基準となるしきい値電圧をもっ
たインバータ２０で構成され、その検出電圧がしきい値
電圧を越えると、スイッチングＦＥＴ９ＡをＯＦＦして
ＩＣカードに対する過電圧を保護する。
【００３２】実施例２．この発明の実施例２の構成につ
いて図３を参照しながら説明する。図３は、この発明の
実施例２の構成を示す図であり、外部電源２〜ライトイ
ネーブル信号７、スイッチングＦＥＴ９Ａ、抵抗１２〜
ノード２２は上述した実施例１のものと同様である。
いて図３を参照しながら説明する。図３は、この発明の
実施例２の構成を示す図であり、外部電源２〜ライトイ
ネーブル信号７、スイッチングＦＥＴ９Ａ、抵抗１２〜
ノード２２は上述した実施例１のものと同様である。
【００３３】図３において、図１との違いは、アドレス
バス制御回路１５、インバータ２０及び２１、コントロ
ール信号制御回路１６並びにデータバス制御回路１８の
電源が外部電源２に接続され、またこれらの電源電圧の
絶対最大定格はＶlimitより大きいものとする。
バス制御回路１５、インバータ２０及び２１、コントロ
ール信号制御回路１６並びにデータバス制御回路１８の
電源が外部電源２に接続され、またこれらの電源電圧の
絶対最大定格はＶlimitより大きいものとする。
【００３４】また、２３、２４及び２５はそれぞれ内部
コントロール信号のプルアップ抵抗である。さらに、イ
ンバータ２１の出力２６は、アドレスバス制御回路１
５、コントロール信号制御回路１６、データバス制御回
路１８のリセット端子に入力されている。この実施例２
も実施例１と同じく、入出力制御回路（インバータ２０
及び２１、アドレスバス制御回路１５、コントロール信
号制御回路１６、データバス制御回路１８）は単数又は
複数のＩＣで構成されている。
コントロール信号のプルアップ抵抗である。さらに、イ
ンバータ２１の出力２６は、アドレスバス制御回路１
５、コントロール信号制御回路１６、データバス制御回
路１８のリセット端子に入力されている。この実施例２
も実施例１と同じく、入出力制御回路（インバータ２０
及び２１、アドレスバス制御回路１５、コントロール信
号制御回路１６、データバス制御回路１８）は単数又は
複数のＩＣで構成されている。
【００３５】つぎに、前述した実施例２の動作について
説明する。外部電源２にＶlimitより低い電圧が印加さ
れた場合は、前述した実施例１と同様にスイッチングＦ
ＥＴ９ＡがＯＮし、またインバータ２１の出力２６は
“Ｌ”であるため、アドレスバス制御回路１５、コント
ロール信号制御回路１６、データバス制御回路１８はそ
れぞれリセット解除の状態となり、通常の動作すなわ
ち、読み出し及び書き込みが可能となる。
説明する。外部電源２にＶlimitより低い電圧が印加さ
れた場合は、前述した実施例１と同様にスイッチングＦ
ＥＴ９ＡがＯＮし、またインバータ２１の出力２６は
“Ｌ”であるため、アドレスバス制御回路１５、コント
ロール信号制御回路１６、データバス制御回路１８はそ
れぞれリセット解除の状態となり、通常の動作すなわ
ち、読み出し及び書き込みが可能となる。
【００３６】次に、外部電源２にＶlimitより高い電圧
が印加された場合には、前述した実施例１と同様にイン
バータ２１の出力２６は“Ｈ”であるため、スイッチン
グＦＥＴ９ＡがＯＦＦする。さらに、各制御回路がリセ
ット状態となり、外部からＶlimitより高い電圧の信号
が入力されたとしても、アドレスバス制御回路１５及び
データバス制御回路１８の出力はＧＮＤレベルとなり、
コントロール信号制御回路１６の出力は“Ｈ”となり、
プルアップ抵抗２３、２４及び２５によって内部電源１
４の電圧まで引き上げられる。また、各制御回路の電源
と半導体メモリ１７の電源は別となっているのでまわり
こむことはなく、過電圧に対して半導体メモリ１７は保
護され得る。
が印加された場合には、前述した実施例１と同様にイン
バータ２１の出力２６は“Ｈ”であるため、スイッチン
グＦＥＴ９ＡがＯＦＦする。さらに、各制御回路がリセ
ット状態となり、外部からＶlimitより高い電圧の信号
が入力されたとしても、アドレスバス制御回路１５及び
データバス制御回路１８の出力はＧＮＤレベルとなり、
コントロール信号制御回路１６の出力は“Ｈ”となり、
プルアップ抵抗２３、２４及び２５によって内部電源１
４の電圧まで引き上げられる。また、各制御回路の電源
と半導体メモリ１７の電源は別となっているのでまわり
こむことはなく、過電圧に対して半導体メモリ１７は保
護され得る。
【００３７】この発明の実施例２は、前述したように、
ある一定の電圧以下で動作させなければならないＩＣカ
ードにおいて、外部電源２をＯＮ／ＯＦＦして制御する
トランジスタ９Ａと、外部電源電圧を検出する回路（ノ
ード２２）と、基準となる電位を持ちその外部電源電圧
と比較することが可能なインバータ２０と、その電圧以
上で動作可能な入出力制御回路とを備え、その入出力制
御回路の電源と内部の半導体メモリ１７の電源を分けた
ものである。従って、外部からの過電圧のまわり込みに
対しても半導体メモリ１７を保護することが可能とな
る。
ある一定の電圧以下で動作させなければならないＩＣカ
ードにおいて、外部電源２をＯＮ／ＯＦＦして制御する
トランジスタ９Ａと、外部電源電圧を検出する回路（ノ
ード２２）と、基準となる電位を持ちその外部電源電圧
と比較することが可能なインバータ２０と、その電圧以
上で動作可能な入出力制御回路とを備え、その入出力制
御回路の電源と内部の半導体メモリ１７の電源を分けた
ものである。従って、外部からの過電圧のまわり込みに
対しても半導体メモリ１７を保護することが可能とな
る。
【００３８】
【発明の効果】この発明の請求項１に係るＩＣカード
は、以上説明したとおり、抵抗分割により外部電源電圧
を検出する抵抗と、前記外部電源電圧がしきい値電圧を
越えたときには外部電源と内部電源とを接続するトラン
ジスタをＯＦＦにするインバータとを備えたので、回路
を簡単に構成でき、部品点数も少なくなるため安価に過
電圧保護回路を実現することができるという効果を奏す
る。
は、以上説明したとおり、抵抗分割により外部電源電圧
を検出する抵抗と、前記外部電源電圧がしきい値電圧を
越えたときには外部電源と内部電源とを接続するトラン
ジスタをＯＦＦにするインバータとを備えたので、回路
を簡単に構成でき、部品点数も少なくなるため安価に過
電圧保護回路を実現することができるという効果を奏す
る。
【００３９】この発明の請求項２に係るＩＣカードは、
以上説明したとおり、抵抗分割により外部電源電圧を検
出する抵抗と、前記外部電源電圧がしきい値電圧を越え
たときには外部電源と入出力制御回路及び半導体メモリ
に電源を供給する内部電源とを接続するトランジスタを
ＯＦＦにするインバータとを備えたので、回路を簡単に
構成でき、部品点数も少なくなるため安価に過電圧保護
回路を実現することができるという効果を奏する。
以上説明したとおり、抵抗分割により外部電源電圧を検
出する抵抗と、前記外部電源電圧がしきい値電圧を越え
たときには外部電源と入出力制御回路及び半導体メモリ
に電源を供給する内部電源とを接続するトランジスタを
ＯＦＦにするインバータとを備えたので、回路を簡単に
構成でき、部品点数も少なくなるため安価に過電圧保護
回路を実現することができるという効果を奏する。
【００４０】この発明の請求項３に係るＩＣカードは、
以上説明したとおり、抵抗分割により外部電源電圧を検
出する抵抗と、前記外部電源電圧がしきい値電圧を越え
たときには入出力制御回路に電源を供給する外部電源と
半導体メモリに電源を供給する内部電源とを接続するト
ランジスタをＯＦＦにするインバータとを備えたので、
回路を簡単に構成でき、部品点数も少なくなるため安価
に過電圧保護回路を実現することができるという効果を
奏する。また、外部からの過電圧のまわり込みに対して
も半導体メモリを保護することができるという効果を奏
する。
以上説明したとおり、抵抗分割により外部電源電圧を検
出する抵抗と、前記外部電源電圧がしきい値電圧を越え
たときには入出力制御回路に電源を供給する外部電源と
半導体メモリに電源を供給する内部電源とを接続するト
ランジスタをＯＦＦにするインバータとを備えたので、
回路を簡単に構成でき、部品点数も少なくなるため安価
に過電圧保護回路を実現することができるという効果を
奏する。また、外部からの過電圧のまわり込みに対して
も半導体メモリを保護することができるという効果を奏
する。
【００４１】この発明の請求項４に係るＩＣカードは、
以上説明したとおり、抵抗分割により外部電源電圧を検
出する抵抗と、前記外部電源電圧がしきい値電圧を越え
たときには入出力制御回路に電源を供給する外部電源と
半導体メモリに電源を供給する内部電源とを接続するト
ランジスタをＯＦＦにし、かつ前記入出力制御回路をリ
セットするインバータを備えたので、回路を簡単に構成
でき、部品点数も少なくなるため安価に過電圧保護回路
を実現することができるという効果を奏する。また、外
部からの過電圧のまわり込みに対しても半導体メモリを
保護することができるという効果を奏する。
以上説明したとおり、抵抗分割により外部電源電圧を検
出する抵抗と、前記外部電源電圧がしきい値電圧を越え
たときには入出力制御回路に電源を供給する外部電源と
半導体メモリに電源を供給する内部電源とを接続するト
ランジスタをＯＦＦにし、かつ前記入出力制御回路をリ
セットするインバータを備えたので、回路を簡単に構成
でき、部品点数も少なくなるため安価に過電圧保護回路
を実現することができるという効果を奏する。また、外
部からの過電圧のまわり込みに対しても半導体メモリを
保護することができるという効果を奏する。
【図１】この発明の実施例１の構成を示す図である。
【図２】この発明の実施例１の動作を示す図である。
【図３】この発明の実施例２の構成を示す図である。
【図４】従来のＩＣカードの構成を示す図である。
１Ａ、１Ｂ ＩＣカード ９Ａ スイッチングＦＥＴ １２ 抵抗 １３ 抵抗 １４ 内部電源 １５ アドレスバス制御回路 １６ コントロール信号制御回路 １７ 半導体メモリ １８ データバス制御回路 ２０ インバータ ２１ インバータ
Claims (4)
- 【請求項１】 抵抗分割により外部電源電圧を検出する
抵抗、及び前記外部電源電圧がしきい値電圧を越えたと
きには外部電源と内部電源とを接続するトランジスタを
ＯＦＦにするインバータを備えたことを特徴とするＩＣ
カード。 - 【請求項２】 抵抗分割により外部電源電圧を検出する
抵抗、並びに前記外部電源電圧がしきい値電圧を越えた
ときには外部電源と入出力制御回路及び半導体メモリに
電源を供給する内部電源とを接続するトランジスタをＯ
ＦＦにするインバータを備えたことを特徴とするＩＣカ
ード。 - 【請求項３】 抵抗分割により外部電源電圧を検出する
抵抗、及び前記外部電源電圧がしきい値電圧を越えたと
きには入出力制御回路に電源を供給する外部電源と半導
体メモリに電源を供給する内部電源とを接続するトラン
ジスタをＯＦＦにするインバータを備えたことを特徴と
するＩＣカード。 - 【請求項４】 抵抗分割により外部電源電圧を検出する
抵抗、及び前記外部電源電圧がしきい値電圧を越えたと
きには入出力制御回路に電源を供給する外部電源と半導
体メモリに電源を供給する内部電源とを接続するトラン
ジスタをＯＦＦにし、かつ前記入出力制御回路をリセッ
トするインバータを備えたことを特徴とするＩＣカー
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5246980A JPH07105333A (ja) | 1993-10-01 | 1993-10-01 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5246980A JPH07105333A (ja) | 1993-10-01 | 1993-10-01 | Ｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07105333A true JPH07105333A (ja) | 1995-04-21 |
Family
ID=17156582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5246980A Pending JPH07105333A (ja) | 1993-10-01 | 1993-10-01 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105333A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0874327A2 (en) * | 1997-04-21 | 1998-10-28 | Samsung Electronics Co., Ltd. | Smart card capable of adjusting voltages supplied from external device |
| KR100480204B1 (ko) * | 2002-11-22 | 2005-03-31 | 주식회사 하이스마텍 | 이상신호에 대한 스마트 카드 보호방법 및 그 스마트 카드 |
-
1993
- 1993-10-01 JP JP5246980A patent/JPH07105333A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0874327A2 (en) * | 1997-04-21 | 1998-10-28 | Samsung Electronics Co., Ltd. | Smart card capable of adjusting voltages supplied from external device |
| EP0874327A3 (en) * | 1997-04-21 | 2003-02-12 | Samsung Electronics Co., Ltd. | Smart card capable of adjusting voltages supplied from external device |
| KR100480204B1 (ko) * | 2002-11-22 | 2005-03-31 | 주식회사 하이스마텍 | 이상신호에 대한 스마트 카드 보호방법 및 그 스마트 카드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3238562B2 (ja) | 半導体集積回路 | |
| JPH0449485A (ja) | Ｉｃカード | |
| US5475332A (en) | Power source circuit | |
| US6495994B1 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
| JP3844915B2 (ja) | 半導体装置 | |
| US20070146023A1 (en) | Reset signal generating circuit and semiconductor integrated circuit device | |
| JPH07105333A (ja) | Ｉｃカード | |
| JPH025457A (ja) | ＢｉＣＭＯＳパワー遷移回路 | |
| US5287306A (en) | Semiconductor memory device | |
| JP2001339285A (ja) | パワーオフ検出回路 | |
| US6833732B2 (en) | Output signal circuit capable of automatically detecting polarity | |
| JP3220595B2 (ja) | バックアップ電源付きｉｃメモリカード | |
| JP3219724B2 (ja) | 漏電防止装置 | |
| JPH0430720Y2 (ja) | ||
| JP2894900B2 (ja) | 半導体装置 | |
| JP3562524B2 (ja) | Ｉｃカード | |
| JPH0454530Y2 (ja) | ||
| JP2001258148A (ja) | 過電圧保護回路 | |
| JPH02214096A (ja) | Ｐ．ｒｏｍに対する書込制御回路 | |
| JPH0754450B2 (ja) | 半導体記憶装置のインターフェイス回路 | |
| JPS6225797Y2 (ja) | ||
| JP2760679B2 (ja) | 半導体装置 | |
| JP2932501B2 (ja) | 半導体集積回路装置 | |
| JP3181306B2 (ja) | 半導体集積回路 | |
| JPH0718187Y2 (ja) | Ｃｍｏｓ回路を含む電子装置 |